TW417279B - Circuit-arrangement with at least one capacitor and its production method - Google Patents

Description

經濟部中央標準局員工消費合作杜印製 A7 --^172-7-Q 57----五、發明説明（/ ) 就較高之稹饈密度中總是較快速之組件而言，積體電路 配置之結構大小由一锢時代至另一個時代而逐漸雙小。就 電容器此種組件而言，封裝密度之提高是會發生問題的· 這是因為只減小其大小時會造成電容器電極表面之减小， 丙此亦會使其電容董減小。 為了解決此一問題·電容器介電質須具備較高之介電常 數，此時雖然電容器電極之表面積較小仍可産生較大之電 容量（例如請參閲 Lee et al.， Integration of (Ba, Sr) T j 〇 3 Capacitor with P1 a t i r u n Electrodes Having SiOz Spacer, Conference Proceedings IEDM-97, IEEE 1 997 ,第 249至 252頁）。 在 Τί, K a w a ϊβ ο 1; o e t a 1 k . , ” A 1 . 2 8 u 鮰 2 B i t - 1 i n e S c h i e 1 d e d Memory Cell Technology for 64 Mbit DRAM'S", Techn. Digest of VLSI Syeposiu· 1 990，第 13和 14頁中描述一種 具有電容器之DRAM單胞配置，其中電容器電極是以王冠結 構之形式構成。雖然橫切面較小，但王冠結構仍然具有較 大之表面。因此，在同時具有大封裝密度中王冠形式之電 容器電極可使電容器有較大之電容董。多晶矽被用來作為 電容器電極之材料。 就電容器介電質是由鈦酸锶鋇（BST)所構成之這些電容 器而言，冃前主要是使用白金作為電容器電極之材料（例 如請參閲 Khaisanka et al·， ” A Novel BST Storage Capacitor Hode Technology Using Platinin Electrodes -3 - 本紙張尺度適用中國國家標準（CMS > 210X297公嫠） ----------^------、1T------^ ，(請先科讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A 7 —一 Β7___ 五、發明説明（厶） for Gbit DRAM，S”· IEDM (1997)第 245至 248頁）。使用白 金之主要缺點是：目前已知尚未有適當之非等向性独刻過 程，藉此種蝕刻過程可在半導體製程中達成一般每分鐘可 逹lun之蝕刻速率。由於較慢且不完金之非等向性触刻過程 ，只有較薄之f1丨金層可被結溝化。在同時具有大封裝密度 中目前不可能由厚的白金層産生複雜之王冠结構而使電释 器電搔之表面增大（因此亦增大電容器之電容）。 在 Y· Nishioka et al.. ”Giga-bit DRAH Cell with

Hew Siiiple Ru/(Ba, Sr)Ti〇3 /Ru Stacked Capacitors using X-ray Lithogsaphy", IEDM (1995)第 903至 906頁中 建議使用釕（Ru)作為電容器電掻之材料。 當然目前釕（Ru)尚未引進半導鱧裂程中，因此含有使 用限制上造成.污染之危險。此外，使用钌時對新的製造用 設備需要巨大之研發費用。 由 Mark H i co 1 ett Anporphous Metallic Alloys in sebicοnductor Contact Metallizations, 400 Solid

State Technology 26, 1983 Dec., No. 12, Port lashi ! ngton, New York, USA中己知：（在基體和金靨化平面之 間配置一種由非晶形金觴化合物所構成之薄膜.此種薄膜 可肪止原子由金靥化平面擴散至基體中。非晶形材料並無 晶粒上之限制，此種限制可作為原子之快速擴散用之路徑 用。須設定一些規則以便選取一些元素，這些元素之紐合 可産生非晶形金屬化合物。依據逭些規則，則待別重要的 -4 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I--------藥------^------線' {請先聞邊背面之^意事項再填^本頁) 經濟部中央揉準局員工消費合作社印装 Α7 Β7 五、發明説明（3 ) 是：各元素之原子半徑互柑之間的差異至少是1ΘΧ。 由歃洲專利文件0412185A1中例如已知使用WSix (0.3< x < 0 . 7)作為薄的擴戢位障層用材料，此種位障靥是配置 在金屬化平面和GaAs-基髅之間。 在DE4300808中描述一種多層電容器之製造方法。為了製 成霉容器，則須在基體上施加一種層結構，此種層結構含 有交替地配置之導電靥和介電層，且依序之各導電層分別 内二種不同材料中之一所構成，這些材料是可互相以選擇 性方式進行蝕刻的。在此種層结構中須産生二痼開口 *其 中在第一開口中藉由一種材料之選擇性蝕刻且在第二開口 中藉由另一種材料之選擇性蝕刻而形成各種次蝕刻 (under etching),使只有此種由未被蝕刻之材料所構成 之導電JS可鄰接於凹口中所施加之接觴區。重要的是：第 —種材料可選擇性地對第二種材料來進行蝕刻。此處建議 第一種材料由鎢構成且第二種材料由WSi。·4構成，這是因 為WSi。.4具有各種明顯之蝕刻待性。 本發明之目的是提供一種電路配置.其具有至少一個電 容器，其中此電容器能以較高之封裝密度以及較先前技藝 還少之費用製成。此外，本發明亦涉及此種電路配置之製 造方法α

上述目的是以申請專利範圍第1項之電路配置及第7項之 方法來達成。本發明之其它形式敘述在申謓專利範圍其餘 各項中D -5- 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0x297公瘦） ----------装— ·(請先Μ,讀背面之注意事項再填寫本頁) 訂 線

B 經濟部中央橾準局員工消費合作社印袈 五、發明説明Λ ) 電容器包含至少一健第一電極，其至少一部份是含有 WSix (0.3<x<0.7)。此外，電容器含有電容器介電質 ,其含有截電性物質。 當電容器第二電搔含有WSU (0.3<X<0.7)作為材料 時亦靨本發明之範圍。電容器第二電極不一定以VSU作為 材料。（在此情況下，以下敘述只和電容器第一電極有關 〇 使用WSi*作為電容器電極之材料可減少製程上之費用·· 首先是元素V可在半導體製程中散佈且不會造成污染上之危 險性。 .其次，可使用一般之製程上之設備來對WSix進行独刻， 逭樣可節省研發上之成本。 第三，可使用常用之噴鍍設備或CVD -設備來産生一些由 WS i X所構成之層。 當此種電路設備是在含有矽之基體（例如，單晶矽晶圓 或DO I-基體）中産生時，則製程費用上之減少特別是霈要 的。 WSix能以較高之蝕刻速率非等向性地被蝕刻。含氣之氣 體適合作為蝕刻劑。由於w s i X可輕易地被蝕刻，則可對一 些厚層進行結構化。這樣是有利的，此乃因在同時具有大 封裝密度時可由一些厚層産生一些具有大表面之結構。若 此種结構用作電容器電掻，則其大的表面可使電容器具有 大之電容器。這些結構例如可以是柱形的，立方體的或王 C請先閲讀背面之注意事項再填寫4頁) •裝·

•1T 線 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） 五、發明説明（欠） 冠形的。這些結構可具有凹口，凸起及/或外翻區。和其 它形式（其表面基本上只是平坦地平行於基體之表面而延 伸）相比較時，上述這些結構具有平行於基體表面而延伸 之橫切面，谙些橫切面較這些結構之表面小很多。這在下 述情況時即靥此種情形：當結構之邊線（即，基本上是垂 直於基體表面而延伸之此種結構之各面）構成此結構之整 俩表面之不可忽略之丙分比時。這些結構可以是凸起形式 的，邸，其與基體表面相垂直之尺寸可較大約100ηϊ1還大。 «51«(0.3<父<0.7)在直至8 00 1〇時仍然以非晶形狀 態存在。電容器電極可直接鄰接於電容器介電質而配置， 而不會有材料擴散至介電質中或由介電質中往外擴散。因 此，即使具有高介電常數之材料很容易擴散，仍可使用此 種材料（例如，鐵電質）於電容器介電質中。鐵電質例如 BST (鈦酸緦鋇），SBT (鉅酸锶鉍），ΡΖΤ (钛酸鉛錯）或 BMF (氣化鋇鎂）0 經濟部中央標準局貝工消費合作社印製 乂請先域讀背面之注意事項再填寫本頁) 由於WSix (0·3<Χ<0.7)直至800 ¾時仍然是穩定的 ，因此可進行産生電容器電極期所需之各種高溫步驟。例 如由BST所構成之電容器介電質産生於電容器第一或第二電 極時即屬此種情形。電容器介電質在高介電常數之狀態中 因此須要穩定，則在超過4001之情況下進行一種加熱後之 處理是需要的。 使用WSix (0.3<x<0.7)之其它優點是：在各種製程 步驟（其中是在氧之大氣壓下進行加熱）中電容器電極所 -7- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2^7公釐） 4t_五、發明説明（< ) A7 B7 經濟部中央標隼局員工消費合作社印裝 受到之氣化作用是很小的，此乃因此種WSix在化學上己經 飽和以及其對氣氣之親和性是很小的。這些製程步驟通常 是需要的，以便産生電容器中所有具高介電常數介電質（ 請 fcb 較 S. Sun und M. Tai, Effect of Bottom Electrode Materials on the Electrical and Reliability Characteristics of (Ba, Sr)Ti〇3 Capacitors)〇 為了使W S i x ( 8 . 3 < x < 0 · 7 )之非晶形狀態穩定，則有 利的是使此種材料氮化。這能以下逑方式來進行：W S ί X以 反應性方式（卽，在含氮（Ν2 )之氣體紐成物中）而被噴 鍍。此種程序通常是在A r/N2温合物之氣體壓力大約是1至 20毫托（aTorr)之情況下進行D 之成份可依據所噴鍍 之材料之N含量以及其應力而變化以便使程序最佳化。氮之 成份例如可以是50S：。（在使用CVD方法時則可供應所使用 之氣體混合物，這在沈積過程期間可在材料中形成氮 (N) 〇 本發明之電路配置特別是一種具有記億體功能之電路。 本發明之電路配置特別適合作為DRAM單胞配置。（在此 情況中此電容器是與至少一値電晶體相連接。此電晶體可 以是一種選擇電晶體，其是與字線和位元線相連接，字線 和位元線是作為資訊之讀出和寫入用。DRAM單胞配置之電 晶體可以是平面式或垂直式。 電容器可具有一種橫切面，此橫切面小於或等於4F2 ， 其中F是以所使用之技術所能製成之最小結構大小。 -8 - 本紙張尺度適用中國國家標準（CNS > Α4規格（2丨0Χ297公釐） ----------餐------ΐτ------^ c請先閱讀背面之ΐϊ.意事項再填寫4页) 經濟部中央標準局員工消費合作社印策 A 7 -----— 五、發明説明) 本發明之範圍亦包括：由其它導電性材料，例如，摻雜 之多晶矽，氡化鈦，矽化物，金屬（例如，箱，鈦.鈷 (Co)或钜（Mo))或合金，來産生電容器電極之一部份 ,此部份之電極不與電容器介電質相鄰接。 以下將詳述本發明之顯示在圓式中之實施例。圔式簡單 說明如下： 第1圖：在隔離層，接觸區和第一導電層産生之後一種基 體之橫切面圖，此基體包含一些選擇電晶體。 第2圖：在導電層已結構化且電容器介電質産生之後第1 圖之一部份圖。 第3圖：在電容器第二電極産生之後第2圖所示之橫切面 圖。 第4圖：電容器電極（pr)之橫切面。 在此一實施例中包含一俩基體1,其含有單晶矽及DRAH單 胞配置之選擇電晶體（其閘極電極是與（未顯示之）字線 相連接）。在基體1上沈積一層隔離層I,在隔離層I中産生 一些至選擇電晶體之源極/汲極區S/D之接觸區K (請參閲第 1圖）。 ' 然後藉由噴鍍作用而沈積厚度大約300ΠΙΒ之WSiQ.4以便 産生一層導電層L (請參閲第1圖）。 藉肋於一種遮罩（未顯示）（其重昼於接觸區1[上方）， 例如以CF+來對+進行蝕刻直至隔離層I裸露為止（ 請參閲第2圖）。由導電層L冈此産生了電容器第一電極pi -9- 訂 务 t請先背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > A4規格（2丨0 X 29"?公釐） 經濟部中央標隼局員工消費合作社印裝 A7 417^3--- 五、發明説明（Γ ) 。電容器第一電極P1之邊緣大約是300nB高。 為了産生電容器介電質Kd,刖須沈積一種厚度大約是 30ηπ之BST (請參閲第2圖）。 為了産生電容器第二電極Ρ2,則須沈積厚度大約是100ηίΐ 之WSiQ.*且藉由化學機械抛光法而整平。電容器第二電搔 P2形成一種連缠之電容器板（諳參閲第3_)。 此種實施例可具有許多變型，其同樣亦在本發明之範圍 中。待別是i:述各層之厚度以及结構可依據各別之需求而 調整。電容器第一電極P1’例如可以王冠結構之形式産生， 其可設有外翻區，凸起或凹口以便增大其表面積（請比較 第4圖）。若不用,則亦可使用WSU (0·3<χ< 0.7) 。WSU可被氪化。若不用BST,則亦司使用其它材料 作為電容器介電質。電容器第二電極可和位元線相建接。 在此種情況下其不會形成連續之電容器板。 符號說明： 1…基體 I…隔離層 Κ·--接觸區 S/D…源極/汲極區 Ρ 1…電容器第一電極 Kd···電容器介電質 P 2…電容器第二電極 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） ---------裝------訂------線 (贫先閲讀背面之注意事項再填寫才頁)

Claims (1)

1. 玲煩

   蠢明 容2着月 准< 予肖 修所 正提 c之 經 濟 部 智 慧 財 產 局 消 費 合 h 杜 印 製 3月平 Α8 Β8 C8 DS 417273 第88100511號「具有至少一個電容器之電路配置及其製造 方法」專利案 （89年3月修正） 六、申請專利範圍： 1. ~種具有至少一個電容器之電路配置，其特徵爲： -電容器之至少一個電極（P1)含有Wsh (0.3< X <0.7)- -電容器之介電質（kd)含有鐵電質。 2. 如申請專利範圍第1項之電路配匱，其中電容器介電 質（Kd)含有BST。 3·如申請專利範圍第1或第2項之電路配置，其中電容 器電極（P1)垂直於基體⑴（電路配置即設置於此基體⑴ 中）表面之尺寸較lOOnm還大。 4. 如申請專利範圍第3項之電路配置，其中電容器電極 (P1，）具有外翻區，凸起及/或凹口。 5. 如申請專利範圍第1或第2項之電路配置’其中基體 ⑴（其包含此電路配置）含有矽5 6. 如申請專利範圍第1或第2項之電路配置’其中此電 路配置是一種dram單胞配置》 7. —種具有至少一個電容器之電路配置之製造方法，其 特徵爲： -電容器之至少一個電極（PU中至少一部份是由Wsi· (0.3<X<0.7)所產生， -須產生電容器之介電質（kd)，其含有鐵電質。 本紙張尺度適用中國國家標準< CNS ) A4規格（2iOX29?公釐） (請先聞讀背面之注意事項再填寫本貫) 經濟部智慧財產局目ί工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 8. 如申請專利範圍第7項之方法，其中電容器介電質（Kd) 是由BST所產生。 9. 如申請專利範圍第7或第8項之方法，其中電容器電 極（P1)是藉由導電層（L)(其較lOOnm還厚）之結構化而 產生。 m如申請專利範圍第9項之方法，其中電容器電極<pl) 設有外翻區，凸起及/或凹口。 11,如申請專利範圍第7或第8項之方法，其中此電路配 置是在基體⑴中產生，基體含有矽。 12·如申請專利範圍第7或8項之方法，其中須產生此電 路配置以作爲DRAM單胞配置。 Π如申請專利範圍第7或第8項之方法，其中爲了產生 電容器電極（Ρ1)，則須使Wsi, (0·3< X <0.7)氮化。 14如申請專利範圍第9項之方法，其中爲了產生電容器 電極（P1)，則須使Wsis(0.3<X<0.7)氮化。 15.如申請專利範圍第10項之方法，其中爲了產生電容器 電極（P1)，則須使Wsi, (0·3<χ<0.7)氮化。 C請先閲讀背面之注意事項存嗔寫本貰) ,1Τ 本紙張尺度適用中國國家標準（CNS ) 格（210X297公釐）