JPH0311552B2 - - Google Patents

Info

Publication number
JPH0311552B2
JPH0311552B2 JP58242631A JP24263183A JPH0311552B2 JP H0311552 B2 JPH0311552 B2 JP H0311552B2 JP 58242631 A JP58242631 A JP 58242631A JP 24263183 A JP24263183 A JP 24263183A JP H0311552 B2 JPH0311552 B2 JP H0311552B2
Authority
JP
Japan
Prior art keywords
thin film
semiconductor substrate
melting point
high melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58242631A
Other languages
English (en)
Other versions
JPS60132353A (ja
Inventor
Tatsuro Okamoto
Hirotsugu Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58242631A priority Critical patent/JPS60132353A/ja
Priority to KR1019840006294A priority patent/KR900001395B1/ko
Priority to US06/682,594 priority patent/US4665608A/en
Priority to DE19843446643 priority patent/DE3446643A1/de
Publication of JPS60132353A publication Critical patent/JPS60132353A/ja
Publication of JPH0311552B2 publication Critical patent/JPH0311552B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体基体上に導電性の薄膜及び絶
縁性の薄膜の２種類の薄膜を形成する半導体装置
の製造方法に関するものである。
〔従来技術〕
この種、導電性の薄膜及び絶縁性の薄膜の２種
類の薄膜が半導体基体上に形成された半導体装置
においては、導電性の薄膜が配線層あるいは低抵
抗化のための材料等に用いられ、絶縁性の薄膜が
絶縁膜あるいは誘電体材料等に用いられているの
が一般的である。
そして、絶縁性の薄膜を誘電体材料として用い
る場合には、二酸化シリコン（SiO2）膜が広く
用いられており、導電性の薄膜を配線層として用
いる場合にはアルミニウム層あるいは多結晶シリ
コン層が広く用いられているものである。
また、導電性の薄膜及び絶縁性の薄膜の２種類
の薄膜が半導体基体上に形成された半導体装置と
して、例えば１つのMOS型電界効果トランジス
タと１つのコンデンサとからなるメモリセルが複
数同一基体上に形成された半導体メモリ装置（ダ
イナミツクランダムアクセスメモリ以下DRAM
と称す。）があり、このDRAMにおいては、コン
デンサの誘電体材料に絶縁性の薄膜が用いられ、
配線層に導電性の薄膜が用いられているものであ
る。
近年、このようなDRAMにおいては高集積度
化、つまり微細化が進みコンデンサの形成される
領域も小さくなつてきており、誤動作を防止する
ため限られた面積の中で、コンデンサにおける蓄
積電荷量を増加させるべく、コンデンサの誘電体
材料として二酸化シリコンの比誘電率に比して２
倍以上の比誘電率を有するタンタル等の高融点金
属酸化物と二酸化シリコンとの混合物酸化物を用
いたDRAMが特開昭57−24541号公報に示される
ように提案されている。
第１図はこの特開昭57−24541号公報に示され
たDRAMの断面図であり、Ｐ型シリコン基板１
の一主面に形成されたドレイン部８、ソース部
９、及び二酸化シリコン膜６上面に形成された多
結晶シリコン膜からなるゲート電極７ａで電界効
果トランジスタが構成され、ｐ型シリコン基板
１、タンタルとシリコンの混合物酸化膜５、及び
多結晶シリコン膜７ｂでコンデンサが構成され、
アルミニウム薄膜１１ａ，１１ｂが配線層を構成
しているものである。
この様に構成されたDRAMにおいて、その製
造方法は、まず、第２図に示すように、厚いフイ
ールド酸化膜２が形成されたＰ型シリコン基板１
上面に二酸化シリコン薄膜３を形成した後、この
二酸化シリコン膜３上面にスパツタリングによつ
てタンタル薄膜４を形成する。
次に第３図に示すように、写真蝕刻法等によ
り、二酸化シリコン薄膜３及びタンタル薄膜４を
所望の形状に選択除去した後、熱処理して残存さ
れた部分の二酸化シリコン薄膜３及びタンタル薄
膜４をタンタルとシリコンの混合物酸化膜５に変
換させると共に露出されたシリコン基板１上に二
酸化シリコン薄膜６を付着形成させる。
次に第４図に示すように、多結晶シリコン薄膜
を選択形成してMOS型電界効果トランジスタの
ゲート電極７ａ及びコンデンサの一方の電極７ｂ
を形成した後、ドレイン部８及びソース部９を形
成する。
しかる後、上面全面に二酸化シリコン薄膜１０
を形成し、ドレイン部８及びソース部９上の二酸
化シリコン薄膜６にコンタクトホールを形成し、
ソース部９と接続されるアルミニウム薄膜の配線
層１１ａ及びドレイン部８に接続されるアルミニ
ウム薄膜の配線層１１ｂを形成して第１図に示す
構造のものを得ているものである。
しかるに、この様に構成されたDRAMにあつ
ては、コンデンサの蓄積容量が増加する反面、コ
ンデンサの誘電体材料だけを形成する工程、つま
りタンタル薄膜４を形成する工程、二酸化シリコ
ン薄膜３を形成する工程、マスク合せする工程等
を必要とし、工程数が増大するという問題を有す
るものであつた。
一方、MOS型電界効果トランジスタにおいて、
ゲート電極、及びソース部に接続される配線層と
して、多結晶シリコン膜上に高融点金属の酸化物
からなる膜を積層したものを用いたものが特開昭
54−88783号公報に示されるように提案されてい
る。
ところで、この特開昭54−88783号公報にて提
案された多結晶シリコン膜上に高融点金属の硅化
物からなる膜を積層したものを、上記した特開昭
57−2454号公報に示されたもののソース部９と接
続される配線層１１ａ（及びドレイン部８に接続
される配線層１１ｂ）に適用した場合には、配線
層１１ａがMOS型トランジスタ及びコンデンサ
を形成した後に形成されているものであり、さら
に工程数が増大するという問題が生じてしまうも
のである。
〔発明の概要〕
この発明は、上記した点に鑑みてなされたもの
であり、導電性の薄膜及び絶縁性の薄膜の２種類
の薄膜が半導体基体上に形成された半導体装置の
製造方法において、半導体基体上に導電性の高融
点金属硅化物からなる薄膜を形成した後、この薄
膜を選択的に酸化するようにして、導電性の薄膜
及び絶縁性の薄膜を得るようにした工程数の少な
い半導体装置の製造方法を提案するものである。
〔発明の実施例〕
以下にこの発明の実施例をDRAMに適用した
場合について、第５図ないし第１１図に基づいて
その製造方法を説明する。なお、半導体基体上に
形成される導電性の薄膜としては、DRAMにお
けるMOS型トランジスタのソース領域を兼ねる
ビツトライン領域の低抵抗化を図るための薄膜に
相当し、絶縁性の薄膜としては、DRAMにおけ
るコンデンサの誘電体材料層に相当するものであ
る。
まず、第５図に示すように、Ｐ型シリコン基板
からなる半導体基体１２の一主面上に厚いフイー
ルド酸化膜１３を所望の形状に形成する。そし
て、第６図に示すように半導体基体１２の一主面
上全面に約400〜500Å程度の高融点金属であるチ
タン（Ti）薄膜をスパツタ、電子ビーム蒸着
（EB）法等により形成した後、このものを600〜
700℃程度の非酸化雰囲気中にて加熱する。この
時半導体基体１２の露出面に形成されたチタンは
半導体基体１２のシリコンと化合してチタンシリ
サイド（TiSix）１４つまり導電性の高融点金属
硅化物に変換され、フイールド酸化膜１３上面に
形成されたチタンは未反応のままチタン薄膜１５
として残る。その後DRAMにおけるMOS型トラ
ンジスタのVTHを決定するために、このMOS型ト
ランジスタのゲート電極が形成される直下部にお
ける半導体基体１２の一主面にＰ型不純物をイオ
ン注入法により注入してＰ型不純物層１６を形成
するとともにDRAMにおけるコンデンサの容量
を増加させるため、コンデンサ形成領域における
半導体基体１２の一主面にＮ型不純物を、イオン
注入法により注入してPN接合１７を得る。その
後フイールド酸化膜１３上のチタン薄膜１５を除
去する。この時フイールド酸化膜１３上のチタン
薄膜１５と半導体基体１２の露出面上のチタンシ
リサイド１４とは物質が異なるためフイールド酸
化膜１３により、自己整合的にチタン薄膜１５の
みが除去されることになるものである。
次に、第７図に示すように、DRAMにおける
MOS型トランジスタのソース領域の形成部分及
びこのソース領域に連続して形成される領域とか
らなるビツトライン領域の形成部分におけるチタ
ンシリサイド１４の上面にシリコン窒化膜からな
る耐酸化性マスク１８を形成し、このものを600
〜1000℃程度の酸化雰囲気中にて加熱する。この
時耐酸化性マスク１８に覆われたチタンシリサイ
ド１４は酸化雰囲気に触れないため、酸化反応は
せず、そのままチタンシリサイド１４ａとして残
り、耐酸化性マスク１８に覆われていないチタン
シリサイド１４は酸化雰囲気に触れるため、酸化
反応されてチタン酸化膜（TiOx）とシリコン酸
化膜（SiOx）との混合物酸化膜１９に変換され
る。
なお、上記したチタンシリサイド１４を混合物
酸化膜１９に変換する具体的方法は、次のように
行うものである。チタンシリサイド１４が700℃
以下の場合にはチタン酸化が支配的になり、900
℃以上の温度ではシリコンの酸化が支配的になる
ため、初め700℃以下で、チタンシリサイド１４
の酸化を行うとチタンシリサイド（TiSix）は時
間と共に、TiSix／Si→TiOx／TiSix／Si→
TiOx／Siというプロセスをたどり、その後900℃
以上に上げるとTiOx／SiはTiOx／SiO2／Siとな
り、SiO2の上にTiOxがのつた形の混合物酸化物
１９が形成されることになるものである。
次に第８図に示すように減圧気相成長
（LPCVD）法により、多結晶シリコン膜を形成
し、低抵抗化の為リン等の不純物を多結晶シリコ
ン膜中に熱拡散法で導入した後、写真製版とエツ
チングにより、DRAMにおけるコンデンサの一
方の電極となる第一ゲート電極２０を形成する。
そして、この第一ゲート電極２０と、耐酸化性マ
スク１８をマスクとして露出している混合物酸化
膜１９を自己整合的にエツチング除去する。この
時、第一ゲート電極２０直下に残された混合物酸
化膜がDRAMにおけるコンデンサの誘電体材料
１９ａになるものである。次に第９図に示すよう
に耐酸化性マスク１８を除去し、900〜1000℃程
度の酸化雰囲気にてこのものを加熱して半導体基
体１２の一主面上全面にシリコン酸化膜２１を形
成する。この際、チタンシリサイド層１４ａ表面
にもシリコン酸化膜２１が形成されるものの、そ
の直下にはチタンシリサイド層１４ａが残つてい
るものである。
次に第１０図に示す様に、LPCVD法等によ
り、シリコン酸化膜２１上面に多結晶シリコン膜
を形成し、低抵抗化のためにリン等の不純物を熱
拡散法等によつてこの多結晶シリコン膜中に導入
してその後、写真製版とエツチングにより、
DRAMにおけるMOS型トランジスタのゲート電
極となる第２ゲート電極２２を形成する。そして
第１１図に示すようにDRAMにおけるMOS型ト
ランジスタのソース領域及び、このソース領域と
連続して形成される領域とからなるビツトライン
領域の低抵抗化となるチタンシリサイド層１４ａ
直下にAs等のＮ型の不純物をイオン注入してソ
ース領域を兼ねるビツトライン領域２３を形成す
る。この時少なくとも、ビツトライン領域２３に
おけるソース領域においては第２ゲート電極２２
とフイールド酸化膜１３により自己整合されるも
のである。その後第２ゲート電極２２の表面に50
〜100Å程度の薄いシリコン酸化膜２４を熱酸化
法等により形成する。この際チタンシリサイド層
１４ａ上面のシリコン酸化膜２１の膜厚も増加す
る。その後リン等を含んだ厚いシリコン酸化膜２
５をCVD法等により形成し、最後にコンタクト、
アルミ配線、パツシベーシヨン工程とを経て
DRAMが完成する。
この様に構成されたDRAMにおいては、通常
のDRAMと同様に動作するものであり、例えば
“Ｈ”の書き込みに際しては、選択されたメモリ
セルのMOSトランジスタが導通し、低抵抗化さ
れたチタンシリサイド層１４ａとビツトライン領
域２３とからなるビツトライン及び導通された
MOSトランジスタを介して第１ゲート電極２０、
混合物酸化膜１９ａ、第１ゲート電極２０直下の
半導体基体１２表面からなるコンデンサ部、及び
PN接合１７におけるコンデンサ部に電荷が蓄積
されることにより“Ｈ”が書き込まれ、このもの
を読み出すに際してはコンデンサに蓄積された電
荷が導通されたMOSトランジスタ及びビツトラ
インを介して読み出されるものである。また
“Ｌ”の書き込み及び読み出しについても同様の
動作を行なうものである。
そして、この様に構成されたDRAMにあつて
は次の様な利点を有するものである。
第１にDRAMにおけるコンデンサの誘電体材
料として、チタン酸化膜とシリコン酸化膜との混
合物酸化膜１９ａを用いているので、チタン酸化
膜が２酸化チタン（TiO2）の場合には誘電率が
85.8〜170であり、二酸化シリコンの誘電率4.5〜
4.6に比べ19〜38倍となつており、また、チタン
酸化膜の下にシリコン酸化膜が介在されるため、
シリコンからなる半導体基体１２との界面が安定
するとともにコンデンサにおける絶縁膜トータル
の電気的耐圧も向上するものである。その結果小
さな面積でもコンデンサに蓄積できる電荷量が増
大し、“Ｈ”と“Ｌ”の差を大きくとれるので、
誤動作がなくなるものである。
第２にDRAMにおけるMOSトランジスタのソ
ース領域及びこのソース領域に連続して形成され
る領域とからなるビツトライン領域を含むビツト
ラインとして、半導体基板の一主面に形成された
不純物領域とこの不純物領域とオーミツク接触す
るチタンシリサイド層１４ａとで構成したものと
したので、ビツトラインの抵抗が非常に低い抵抗
値となるため、ビツトラインにおける損失が非常
に少なくできるとともに、読み出し及び書き込み
の高速動作が可能となるものである。
第３に、DRAMにおけるコンデンサの誘電材
料とMOSトランジスタのソース領域及びこのソ
ース領域に連続して形成されるビツトラインの低
抵抗化のためのチタンシリサイド層１４ａとが同
じ出発材料、つまりチタンシリサイドから形成さ
れているため、工程数の削減が図れるものであ
る。
なお、上記実施例では、高融点金属として、チ
タンを用いたがタンタル（Ta）等のその他の高
融点金属を用いても同様の効果を奏するものであ
る。
また、上記実施例では、チタン硅化物薄膜１４
を形成する際、チタン薄膜を非酸化雰囲気にて熱
処理してシリサイド化したが、チタン硅化物薄膜
を半導体基体１２の一主面上に直接スパツタリン
グ法、電子ビーム蒸着法等により、付着形成して
も良い。
また、上記実施例では、半導体基体１２に硅素
半導体基板を用いたが、ゲルマニウム、ガリウム
ヒ素等の半導体基体を用いても良く、この場合に
はこの半導体基体上に硅素膜を形成した後に、チ
タン硅化物を形成すれば良い。
また、上記実施例では混合物酸化膜を形成する
際熱酸化法を用いたが陽極酸化法、プラズマ酸化
法等を用いても良い。
また、上記実施例では、Ｐ型の半導体基板を用
いたが、Ｎ型の半導体基板でも良く、その際不純
物領域はＰ型とＮ型を上記実施例と逆にすれば良
い。
更に上記実施例においては、導電性と絶縁性を
もつ２種類の高融点金属化合物をDRAMにおけ
るコンデンサの誘電体材料とビツトラインの低抵
抗化のための材料とに用いたが、これに限られる
ものではなく、DRAMにおけるコンデンサの誘
電体材料とDRAMにおけるMOSトランジスタの
ソース領域に接続される配線層に用いても良く、
また、DRAMにおけるコンデンサの誘電体材料
と多層に形成された配線層における中間の配線層
に用いても良く、要は半導体基体上に絶縁層と導
電層とが形成されるものにおいて、これら絶縁層
と導電層とに適用できるものである。
更にまた、上記実施例においてはDRAMにつ
いて説明したが、DRAMに限られるものではな
く、例えば、半導体基体上にくし歯状あるいは放
射状等複雑な形状に形成される電極層を有した半
導体装置においても適用できるものであり、この
場合にはこの電極層を高融点金属硅化物とし、電
極層に入り組んで形成される絶縁層を硅素と高融
点金属の各々を成分とする混合物酸化物とするよ
うにすれば良いものである。
〔発明の効果〕
この発明は以上述べたとおり、半導体基体上に
導電性の高融点金属硅化物からなる薄膜を形成し
た後、この薄膜を選択的に酸化することにより、
導電性の高融点金属硅化物の薄膜と、絶縁性の硅
素と高融点金属の各々を成分とする混合物酸化物
からなる薄膜を形成したので、導電性の薄膜、及
び絶縁性の薄膜それぞれの性質がすぐれた特性を
示す薄膜を連続的かつ、容易に形成することがで
きるという効果を有するものである。
【図面の簡単な説明】
第１図は、従来のDRAMを示す断面図、第２
図ないし第４図は第１図に示されたDRAMを工
程順に示す断面図、第５図ないし第１１図はこの
発明の一実施例を工程順に示す断面図である。 図において、１２は半導体基体、１４，１４ａ
はチタンシリサイドからなる高融点金属硅化物、
１９，１９ａはチタン酸化物（TiOx）とシリコ
ン酸化物（SiOx）の混合物酸化膜、２３は
DRAMにおけるMOSトランジスタのソース領域
を兼ねるビツトライン領域である。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基体上に、導電性の高融点金属硅化物
    からなる薄膜を形成する工程、上記薄膜上面に耐
    酸化性のマスクを形成した後、酸化処理により上
    記マスクに覆われた部分を導電性のままとし、露
    出された部分を、硅素と高融点金属の各々を成分
    とする混合物酸化物からなる絶縁膜とし、上記薄
    膜を導電性と絶縁性をもつ２種類の高融点金属化
    合物にする工程を含む半導体装置の製造方法。 ２ 半導体基体を硅素半導体基板とし、半導体基
    体上に導電性の高融点金属硅化物からなる薄膜を
    形成する工程は、上記半導体基体上面に高融点金
    属からなる薄膜を形成した後、この高融点金属か
    らなる薄膜を半導体基体と化合させ、半導体基体
    上に導電性の高融点金属硅化物からなる薄膜を形
    成する工程であることを特徴とする特許請求の範
    囲第１項記載の半導体装置の製造方法。 ３ 半導体基体をゲルマニウム、ガリウムヒソ等
    の半導体基板とし、半導体基体上に導電性の高融
    点金属硅化物からなる薄膜を形成する工程は、上
    記半導体基体上に硅素膜を形成し、更に上記硅素
    膜上面に高融点金属からなる薄膜を形成した後、
    この高融点金属からなる薄膜を硅素膜と化合さ
    せ、半導体基体上に導電性の高融点金属硅化物か
    らなる薄膜を形成する工程であることを特徴とす
    る特許請求の範囲第１項記載の半導体装置の製造
    方法。 ４ 半導体装置をMOS型電界効果トランジスタ
    とコンデンサ部からなるセルを複数有した半導体
    メモリ装置とし、上記MOS型電界効果トランジ
    スタを構成するソース領域における低抵抗材料が
    ２種類の高融点金属化合物のうちの導電性の薄膜
    から構成されるとともに、上記コンデンサ部の誘
    電体材料が２種類の高融点金属化合物のうちの絶
    縁膜から構成されることを特徴とする特許請求の
    範囲第１項または第２項記載の半導体装置の製造
    方法。
JP58242631A 1983-12-20 1983-12-20 半導体装置の製造方法 Granted JPS60132353A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58242631A JPS60132353A (ja) 1983-12-20 1983-12-20 半導体装置の製造方法
KR1019840006294A KR900001395B1 (ko) 1983-12-20 1984-10-11 반도체장치의 제조방법
US06/682,594 US4665608A (en) 1983-12-20 1984-12-14 Method of manufacturing semiconductor devices
DE19843446643 DE3446643A1 (de) 1983-12-20 1984-12-20 Verfahren zur herstellung von halbleiterelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242631A JPS60132353A (ja) 1983-12-20 1983-12-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60132353A JPS60132353A (ja) 1985-07-15
JPH0311552B2 true JPH0311552B2 (ja) 1991-02-18

Family

ID=17091921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242631A Granted JPS60132353A (ja) 1983-12-20 1983-12-20 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4665608A (ja)
JP (1) JPS60132353A (ja)
KR (1) KR900001395B1 (ja)
DE (1) DE3446643A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JP2569115B2 (ja) * 1988-04-15 1997-01-08 株式会社日立製作所 半導体装置
US5036020A (en) * 1990-08-31 1991-07-30 Texas Instrument Incorporated Method of fabricating microelectronic device incorporating capacitor having lowered topographical profile
US5470398A (en) * 1990-09-25 1995-11-28 Matsushita Electric Industrial Co., Ltd. Dielectric thin film and method of manufacturing same
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5449941A (en) * 1991-10-29 1995-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR960005681B1 (ko) * 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
JP2630292B2 (ja) * 1995-02-27 1997-07-16 日本電気株式会社 半導体装置の製造方法
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
KR100375428B1 (ko) * 1995-11-20 2003-05-17 가부시끼가이샤 히다치 세이사꾸쇼 반도체기억장치 및 그 제조방법
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
DE59911611D1 (de) * 1999-12-10 2005-03-17 Endress & Hauser Gmbh & Co Kg Druckmessgerät

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514531B1 (ja) * 1969-06-18 1980-04-17
US3741880A (en) * 1969-10-25 1973-06-26 Nippon Electric Co Method of forming electrical connections in a semiconductor integrated circuit
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
JPS5847862B2 (ja) * 1979-08-30 1983-10-25 富士通株式会社 半導体記憶装置及びその製造方法
JPS56137657A (en) * 1980-03-29 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
GB2077993A (en) * 1980-06-06 1981-12-23 Standard Microsyst Smc Low sheet resistivity composite conductor gate MOS device
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
JPS5724541A (en) * 1980-07-21 1982-02-09 Nec Corp Preparation of metal oxide semiconductor
GB2083946A (en) * 1980-09-15 1982-03-31 Gen Electric Method of making integrated circuits
US4339869A (en) * 1980-09-15 1982-07-20 General Electric Company Method of making low resistance contacts in semiconductor devices by ion induced silicides
US4419142A (en) * 1980-10-24 1983-12-06 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming dielectric isolation of device regions
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen

Also Published As

Publication number Publication date
DE3446643A1 (de) 1985-06-27
DE3446643C2 (ja) 1993-05-13
US4665608A (en) 1987-05-19
JPS60132353A (ja) 1985-07-15
KR900001395B1 (ko) 1990-03-09
KR850005139A (ko) 1985-08-21

Similar Documents

Publication Publication Date Title
US4742018A (en) Process for producing memory cell having stacked capacitor
JP2693341B2 (ja) 半導体装置のキャパシタ製造方法及び該キャパシタを備えた半導体装置の製造方法
US5057447A (en) Silicide/metal floating gate process
US4894693A (en) Single-polysilicon dram device and process
US4811076A (en) Device and process with doubled capacitors
US6627497B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH08274256A (ja) 半導体装置及びその製造方法
JPH0231865B2 (ja)
US5396094A (en) Semiconductor memory device with a capacitor having a protection layer
JPH0311552B2 (ja)
JPH04598B2 (ja)
JP2633584B2 (ja) 半導体装置及びその製造方法
KR100892975B1 (ko) 반도체 집적 회로 장치 및 그 제조방법
JPS63281457A (ja) 半導体メモリ
JP3105288B2 (ja) 半導体集積回路装置の製造方法
JP2880039B2 (ja) 半導体装置の製造方法
JPH0563157A (ja) 半導体装置
JP3219856B2 (ja) 半導体装置の製造方法
JPH0736438B2 (ja) 半導体装置
JPS62219659A (ja) Ｍｏｓ型半導体記憶装置
JP2846306B2 (ja) 半導体記憶装置およびその製造方法
JP2001177074A (ja) 半導体集積回路装置およびその製造方法
JPH0951074A (ja) キャパシタを有する半導体装置
JPS6038026B2 (ja) 半導体装置の製造方法
JPS60233849A (ja) 半導体装置およびその製造方法