JPH0311552B2 - - Google Patents

Info

Publication number
JPH0311552B2
JPH0311552B2 JP58242631A JP24263183A JPH0311552B2 JP H0311552 B2 JPH0311552 B2 JP H0311552B2 JP 58242631 A JP58242631 A JP 58242631A JP 24263183 A JP24263183 A JP 24263183A JP H0311552 B2 JPH0311552 B2 JP H0311552B2
Authority
JP
Japan
Prior art keywords
thin film
semiconductor substrate
melting point
high melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58242631A
Other languages
English (en)
Other versions
JPS60132353A (ja
Inventor
Tatsuro Okamoto
Hirotsugu Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58242631A priority Critical patent/JPS60132353A/ja
Priority to KR1019840006294A priority patent/KR900001395B1/ko
Priority to US06/682,594 priority patent/US4665608A/en
Priority to DE19843446643 priority patent/DE3446643A1/de
Publication of JPS60132353A publication Critical patent/JPS60132353A/ja
Publication of JPH0311552B2 publication Critical patent/JPH0311552B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳现な説明】 〔発明の技術分野〕 この発明は半導䜓基䜓䞊に導電性の薄膜及び絶
瞁性の薄膜の皮類の薄膜を圢成する半導䜓装眮
の補造方法に関するものである。
〔埓来技術〕
この皮、導電性の薄膜及び絶瞁性の薄膜の皮
類の薄膜が半導䜓基䜓䞊に圢成された半導䜓装眮
においおは、導電性の薄膜が配線局あるいは䜎抵
抗化のための材料等に甚いられ、絶瞁性の薄膜が
絶瞁膜あるいは誘電䜓材料等に甚いられおいるの
が䞀般的である。
そしお、絶瞁性の薄膜を誘電䜓材料ずしお甚い
る堎合には、二酞化シリコンSiO2膜が広く
甚いられおおり、導電性の薄膜を配線局ずしお甚
いる堎合にはアルミニりム局あるいは倚結晶シリ
コン局が広く甚いられおいるものである。
たた、導電性の薄膜及び絶瞁性の薄膜の皮類
の薄膜が半導䜓基䜓䞊に圢成された半導䜓装眮ず
しお、䟋えば぀のMOS型電界効果トランゞス
タず぀のコンデンサずからなるメモリセルが耇
数同䞀基䜓䞊に圢成された半導䜓メモリ装眮ダ
むナミツクランダムアクセスメモリ以䞋DRAM
ず称す。があり、このDRAMにおいおは、コン
デンサの誘電䜓材料に絶瞁性の薄膜が甚いられ、
配線局に導電性の薄膜が甚いられおいるものであ
る。
近幎、このようなDRAMにおいおは高集積床
化、぀たり埮现化が進みコンデンサの圢成される
領域も小さくな぀おきおおり、誀動䜜を防止する
ため限られた面積の䞭で、コンデンサにおける蓄
積電荷量を増加させるべく、コンデンサの誘電䜓
材料ずしお二酞化シリコンの比誘電率に比しお
倍以䞊の比誘電率を有するタンタル等の高融点金
属酞化物ず二酞化シリコンずの混合物酞化物を甚
いたDRAMが特開昭57−24541号公報に瀺される
ように提案されおいる。
第図はこの特開昭57−24541号公報に瀺され
たDRAMの断面図であり、型シリコン基板
の䞀䞻面に圢成されたドレむン郚、゜ヌス郚
、及び二酞化シリコン膜䞊面に圢成された倚
結晶シリコン膜からなるゲヌト電極で電界効
果トランゞスタが構成され、型シリコン基板
、タンタルずシリコンの混合物酞化膜、及び
倚結晶シリコン膜でコンデンサが構成され、
アルミニりム薄膜が配線局を構成
しおいるものである。
この様に構成されたDRAMにおいお、その補
造方法は、たず、第図に瀺すように、厚いフむ
ヌルド酞化膜が圢成された型シリコン基板
䞊面に二酞化シリコン薄膜を圢成した埌、この
二酞化シリコン膜䞊面にスパツタリングによ぀
おタンタル薄膜を圢成する。
次に第図に瀺すように、写真蝕刻法等によ
り、二酞化シリコン薄膜及びタンタル薄膜を
所望の圢状に遞択陀去した埌、熱凊理しお残存さ
れた郚分の二酞化シリコン薄膜及びタンタル薄
膜をタンタルずシリコンの混合物酞化膜に倉
換させるず共に露出されたシリコン基板䞊に二
酞化シリコン薄膜を付着圢成させる。
次に第図に瀺すように、倚結晶シリコン薄膜
を遞択圢成しおMOS型電界効果トランゞスタの
ゲヌト電極及びコンデンサの䞀方の電極
を圢成した埌、ドレむン郚及び゜ヌス郚を圢
成する。
しかる埌、䞊面党面に二酞化シリコン薄膜
を圢成し、ドレむン郚及び゜ヌス郚䞊の二酞
化シリコン薄膜にコンタクトホヌルを圢成し、
゜ヌス郚ず接続されるアルミニりム薄膜の配線
局及びドレむン郚に接続されるアルミニ
りム薄膜の配線局を圢成しお第図に瀺す
構造のものを埗おいるものである。
しかるに、この様に構成されたDRAMにあ぀
おは、コンデンサの蓄積容量が増加する反面、コ
ンデンサの誘電䜓材料だけを圢成する工皋、぀た
りタンタル薄膜を圢成する工皋、二酞化シリコ
ン薄膜を圢成する工皋、マスク合せする工皋等
を必芁ずし、工皋数が増倧するずいう問題を有す
るものであ぀た。
䞀方、MOS型電界効果トランゞスタにおいお、
ゲヌト電極、及び゜ヌス郚に接続される配線局ず
しお、倚結晶シリコン膜䞊に高融点金属の酞化物
からなる膜を積局したものを甚いたものが特開昭
54−88783号公報に瀺されるように提案されおい
る。
ずころで、この特開昭54−88783号公報にお提
案された倚結晶シリコン膜䞊に高融点金属の硅化
物からなる膜を積局したものを、䞊蚘した特開昭
57−2454号公報に瀺されたものの゜ヌス郚ず接
続される配線局及びドレむン郚に接続
される配線局に適甚した堎合には、配線
局がMOS型トランゞスタ及びコンデンサ
を圢成した埌に圢成されおいるものであり、さら
に工皋数が増倧するずいう問題が生じおしたうも
のである。
〔発明の抂芁〕
この発明は、䞊蚘した点に鑑みおなされたもの
であり、導電性の薄膜及び絶瞁性の薄膜の皮類
の薄膜が半導䜓基䜓䞊に圢成された半導䜓装眮の
補造方法においお、半導䜓基䜓䞊に導電性の高融
点金属硅化物からなる薄膜を圢成した埌、この薄
膜を遞択的に酞化するようにしお、導電性の薄膜
及び絶瞁性の薄膜を埗るようにした工皋数の少な
い半導䜓装眮の補造方法を提案するものである。
〔発明の実斜䟋〕
以䞋にこの発明の実斜䟋をDRAMに適甚した
堎合に぀いお、第図ないし第図に基づいお
その補造方法を説明する。なお、半導䜓基䜓䞊に
圢成される導電性の薄膜ずしおは、DRAMにお
けるMOS型トランゞスタの゜ヌス領域を兌ねる
ビツトラむン領域の䜎抵抗化を図るための薄膜に
盞圓し、絶瞁性の薄膜ずしおは、DRAMにおけ
るコンデンサの誘電䜓材料局に盞圓するものであ
る。
たず、第図に瀺すように、型シリコン基板
からなる半導䜓基䜓の䞀䞻面䞊に厚いフむヌ
ルド酞化膜を所望の圢状に圢成する。そし
お、第図に瀺すように半導䜓基䜓の䞀䞻面
䞊党面に玄400〜500Å皋床の高融点金属であるチ
タンTi薄膜をスパツタ、電子ビヌム蒞着
EB法等により圢成した埌、このものを600〜
700℃皋床の非酞化雰囲気䞭にお加熱する。この
時半導䜓基䜓の露出面に圢成されたチタンは
半導䜓基䜓のシリコンず化合しおチタンシリ
サむドTiSix぀たり導電性の高融点金属
硅化物に倉換され、フむヌルド酞化膜䞊面に
圢成されたチタンは未反応のたたチタン薄膜
ずしお残る。その埌DRAMにおけるMOS型トラ
ンゞスタのVTHを決定するために、このMOS型ト
ランゞスタのゲヌト電極が圢成される盎䞋郚にお
ける半導䜓基䜓の䞀䞻面に型䞍玔物をむオ
ン泚入法により泚入しお型䞍玔物局を圢成
するずずもにDRAMにおけるコンデンサの容量
を増加させるため、コンデンサ圢成領域における
半導䜓基䜓の䞀䞻面に型䞍玔物を、むオン
泚入法により泚入しおPN接合を埗る。その
埌フむヌルド酞化膜䞊のチタン薄膜を陀
去する。この時フむヌルド酞化膜䞊のチタン
薄膜ず半導䜓基䜓の露出面䞊のチタンシ
リサむドずは物質が異なるためフむヌルド酞
化膜により、自己敎合的にチタン薄膜の
みが陀去されるこずになるものである。
次に、第図に瀺すように、DRAMにおける
MOS型トランゞスタの゜ヌス領域の圢成郚分及
びこの゜ヌス領域に連続しお圢成される領域ずか
らなるビツトラむン領域の圢成郚分におけるチタ
ンシリサむドの䞊面にシリコン窒化膜からな
る耐酞化性マスクを圢成し、このものを600
〜1000℃皋床の酞化雰囲気䞭にお加熱する。この
時耐酞化性マスクに芆われたチタンシリサむ
ドは酞化雰囲気に觊れないため、酞化反応は
せず、そのたたチタンシリサむドずしお残
り、耐酞化性マスクに芆われおいないチタン
シリサむドは酞化雰囲気に觊れるため、酞化
反応されおチタン酞化膜TiOxずシリコン酞
化膜SiOxずの混合物酞化膜に倉換され
る。
なお、䞊蚘したチタンシリサむドを混合物
酞化膜に倉換する具䜓的方法は、次のように
行うものである。チタンシリサむドが700℃
以䞋の堎合にはチタン酞化が支配的になり、900
℃以䞊の枩床ではシリコンの酞化が支配的になる
ため、初め700℃以䞋で、チタンシリサむド
の酞化を行うずチタンシリサむドTiSixは時
間ず共に、TiSixSi→TiOxTiSixSi→
TiOxSiずいうプロセスをたどり、その埌900℃
以䞊に䞊げるずTiOxSiはTiOxSiO2Siずな
り、SiO2の䞊にTiOxがの぀た圢の混合物酞化物
が圢成されるこずになるものである。
次に第図に瀺すように枛圧気盞成長
LPCVD法により、倚結晶シリコン膜を圢成
し、䜎抵抗化の為リン等の䞍玔物を倚結晶シリコ
ン膜䞭に熱拡散法で導入した埌、写真補版ず゚ツ
チングにより、DRAMにおけるコンデンサの䞀
方の電極ずなる第䞀ゲヌト電極を圢成する。
そしお、この第䞀ゲヌト電極ず、耐酞化性マ
スクをマスクずしお露出しおいる混合物酞化
膜を自己敎合的に゚ツチング陀去する。この
時、第䞀ゲヌト電極盎䞋に残された混合物酞
化膜がDRAMにおけるコンデンサの誘電䜓材料
になるものである。次に第図に瀺すよう
に耐酞化性マスクを陀去し、900〜1000℃繋
床の酞化雰囲気におこのものを加熱しお半導䜓基
䜓の䞀䞻面䞊党面にシリコン酞化膜を圢
成する。この際、チタンシリサむド局衚面
にもシリコン酞化膜が圢成されるものの、そ
の盎䞋にはチタンシリサむド局が残぀おい
るものである。
次に第図に瀺す様に、LPCVD法等によ
り、シリコン酞化膜䞊面に倚結晶シリコン膜
を圢成し、䜎抵抗化のためにリン等の䞍玔物を熱
拡散法等によ぀おこの倚結晶シリコン膜䞭に導入
しおその埌、写真補版ず゚ツチングにより、
DRAMにおけるMOS型トランゞスタのゲヌト電
極ずなる第ゲヌト電極を圢成する。そしお
第図に瀺すようにDRAMにおけるMOS型ト
ランゞスタの゜ヌス領域及び、この゜ヌス領域ず
連続しお圢成される領域ずからなるビツトラむン
領域の䜎抵抗化ずなるチタンシリサむド局
盎䞋にAs等の型の䞍玔物をむオン泚入しお゜
ヌス領域を兌ねるビツトラむン領域を圢成す
る。この時少なくずも、ビツトラむン領域に
おける゜ヌス領域においおは第ゲヌト電極
ずフむヌルド酞化膜により自己敎合されるも
のである。その埌第ゲヌト電極の衚面に50
〜100Å皋床の薄いシリコン酞化膜を熱酞化
法等により圢成する。この際チタンシリサむド局
䞊面のシリコン酞化膜の膜厚も増加す
る。その埌リン等を含んだ厚いシリコン酞化膜
をCVD法等により圢成し、最埌にコンタクト、
アルミ配線、パツシベヌシペン工皋ずを経お
DRAMが完成する。
この様に構成されたDRAMにおいおは、通垞
のDRAMず同様に動䜜するものであり、䟋えば
“”の曞き蟌みに際しおは、遞択されたメモリ
セルのMOSトランゞスタが導通し、䜎抵抗化さ
れたチタンシリサむド局ずビツトラむン領
域ずからなるビツトラむン及び導通された
MOSトランゞスタを介しお第ゲヌト電極、
混合物酞化膜、第ゲヌト電極盎䞋の
半導䜓基䜓衚面からなるコンデンサ郚、及び
PN接合におけるコンデンサ郚に電荷が蓄積
されるこずにより“”が曞き蟌たれ、このもの
を読み出すに際しおはコンデンサに蓄積された電
荷が導通されたMOSトランゞスタ及びビツトラ
むンを介しお読み出されるものである。たた
“”の曞き蟌み及び読み出しに぀いおも同様の
動䜜を行なうものである。
そしお、この様に構成されたDRAMにあ぀お
は次の様な利点を有するものである。
第にDRAMにおけるコンデンサの誘電䜓材
料ずしお、チタン酞化膜ずシリコン酞化膜ずの混
合物酞化膜を甚いおいるので、チタン酞化
膜が酞化チタンTiO2の堎合には誘電率が
85.8〜170であり、二酞化シリコンの誘電率4.5〜
4.6に比べ19〜38倍ずな぀おおり、たた、チタン
酞化膜の䞋にシリコン酞化膜が介圚されるため、
シリコンからなる半導䜓基䜓ずの界面が安定
するずずもにコンデンサにおける絶瞁膜トヌタル
の電気的耐圧も向䞊するものである。その結果小
さな面積でもコンデンサに蓄積できる電荷量が増
倧し、“”ず“”の差を倧きくずれるので、
誀動䜜がなくなるものである。
第にDRAMにおけるMOSトランゞスタの゜
ヌス領域及びこの゜ヌス領域に連続しお圢成され
る領域ずからなるビツトラむン領域を含むビツト
ラむンずしお、半導䜓基板の䞀䞻面に圢成された
䞍玔物領域ずこの䞍玔物領域ずオヌミツク接觊す
るチタンシリサむド局ずで構成したものず
したので、ビツトラむンの抵抗が非垞に䜎い抵抗
倀ずなるため、ビツトラむンにおける損倱が非垞
に少なくできるずずもに、読み出し及び曞き蟌み
の高速動䜜が可胜ずなるものである。
第に、DRAMにおけるコンデンサの誘電材
料ずMOSトランゞスタの゜ヌス領域及びこの゜
ヌス領域に連続しお圢成されるビツトラむンの䜎
抵抗化のためのチタンシリサむド局ずが同
じ出発材料、぀たりチタンシリサむドから圢成さ
れおいるため、工皋数の削枛が図れるものであ
る。
なお、䞊蚘実斜䟋では、高融点金属ずしお、チ
タンを甚いたがタンタルTa等のその他の高
融点金属を甚いおも同様の効果を奏するものであ
る。
たた、䞊蚘実斜䟋では、チタン硅化物薄膜
を圢成する際、チタン薄膜を非酞化雰囲気にお熱
凊理しおシリサむド化したが、チタン硅化物薄膜
を半導䜓基䜓の䞀䞻面䞊に盎接スパツタリン
グ法、電子ビヌム蒞着法等により、付着圢成しお
も良い。
たた、䞊蚘実斜䟋では、半導䜓基䜓に硅玠
半導䜓基板を甚いたが、ゲルマニりム、ガリりム
ヒ玠等の半導䜓基䜓を甚いおも良く、この堎合に
はこの半導䜓基䜓䞊に硅玠膜を圢成した埌に、チ
タン硅化物を圢成すれば良い。
たた、䞊蚘実斜䟋では混合物酞化膜を圢成する
際熱酞化法を甚いたが陜極酞化法、プラズマ酞化
法等を甚いおも良い。
たた、䞊蚘実斜䟋では、型の半導䜓基板を甚
いたが、型の半導䜓基板でも良く、その際䞍玔
物領域は型ず型を䞊蚘実斜䟋ず逆にすれば良
い。
曎に䞊蚘実斜䟋においおは、導電性ず絶瞁性を
も぀皮類の高融点金属化合物をDRAMにおけ
るコンデンサの誘電䜓材料ずビツトラむンの䜎抵
抗化のための材料ずに甚いたが、これに限られる
ものではなく、DRAMにおけるコンデンサの誘
電䜓材料ずDRAMにおけるMOSトランゞスタの
゜ヌス領域に接続される配線局に甚いおも良く、
たた、DRAMにおけるコンデンサの誘電䜓材料
ず倚局に圢成された配線局における䞭間の配線局
に甚いおも良く、芁は半導䜓基䜓䞊に絶瞁局ず導
電局ずが圢成されるものにおいお、これら絶瞁局
ず導電局ずに適甚できるものである。
曎にたた、䞊蚘実斜䟋においおはDRAMに぀
いお説明したが、DRAMに限られるものではな
く、䟋えば、半導䜓基䜓䞊にくし歯状あるいは攟
射状等耇雑な圢状に圢成される電極局を有した半
導䜓装眮においおも適甚できるものであり、この
堎合にはこの電極局を高融点金属硅化物ずし、電
極局に入り組んで圢成される絶瞁局を硅玠ず高融
点金属の各々を成分ずする混合物酞化物ずするよ
うにすれば良いものである。
〔発明の効果〕
この発明は以䞊述べたずおり、半導䜓基䜓䞊に
導電性の高融点金属硅化物からなる薄膜を圢成し
た埌、この薄膜を遞択的に酞化するこずにより、
導電性の高融点金属硅化物の薄膜ず、絶瞁性の硅
玠ず高融点金属の各々を成分ずする混合物酞化物
からなる薄膜を圢成したので、導電性の薄膜、及
び絶瞁性の薄膜それぞれの性質がすぐれた特性を
瀺す薄膜を連続的か぀、容易に圢成するこずがで
きるずいう効果を有するものである。
【図面の簡単な説明】
第図は、埓来のDRAMを瀺す断面図、第
図ないし第図は第図に瀺されたDRAMを工
皋順に瀺す断面図、第図ないし第図はこの
発明の䞀実斜䟋を工皋順に瀺す断面図である。 図においお、は半導䜓基䜓、
はチタンシリサむドからなる高融点金属硅化物、
はチタン酞化物TiOxずシリコ
ン酞化物SiOxの混合物酞化膜、は
DRAMにおけるMOSトランゞスタの゜ヌス領域
を兌ねるビツトラむン領域である。

Claims (1)

  1. 【特蚱請求の範囲】  半導䜓基䜓䞊に、導電性の高融点金属硅化物
    からなる薄膜を圢成する工皋、䞊蚘薄膜䞊面に耐
    酞化性のマスクを圢成した埌、酞化凊理により䞊
    蚘マスクに芆われた郚分を導電性のたたずし、露
    出された郚分を、硅玠ず高融点金属の各々を成分
    ずする混合物酞化物からなる絶瞁膜ずし、䞊蚘薄
    膜を導電性ず絶瞁性をも぀皮類の高融点金属化
    合物にする工皋を含む半導䜓装眮の補造方法。  半導䜓基䜓を硅玠半導䜓基板ずし、半導䜓基
    䜓䞊に導電性の高融点金属硅化物からなる薄膜を
    圢成する工皋は、䞊蚘半導䜓基䜓䞊面に高融点金
    属からなる薄膜を圢成した埌、この高融点金属か
    らなる薄膜を半導䜓基䜓ず化合させ、半導䜓基䜓
    䞊に導電性の高融点金属硅化物からなる薄膜を圢
    成する工皋であるこずを特城ずする特蚱請求の範
    囲第項蚘茉の半導䜓装眮の補造方法。  半導䜓基䜓をゲルマニりム、ガリりムヒ゜等
    の半導䜓基板ずし、半導䜓基䜓䞊に導電性の高融
    点金属硅化物からなる薄膜を圢成する工皋は、䞊
    蚘半導䜓基䜓䞊に硅玠膜を圢成し、曎に䞊蚘硅玠
    膜䞊面に高融点金属からなる薄膜を圢成した埌、
    この高融点金属からなる薄膜を硅玠膜ず化合さ
    せ、半導䜓基䜓䞊に導電性の高融点金属硅化物か
    らなる薄膜を圢成する工皋であるこずを特城ずす
    る特蚱請求の範囲第項蚘茉の半導䜓装眮の補造
    方法。  半導䜓装眮をMOS型電界効果トランゞスタ
    ずコンデンサ郚からなるセルを耇数有した半導䜓
    メモリ装眮ずし、䞊蚘MOS型電界効果トランゞ
    スタを構成する゜ヌス領域における䜎抵抗材料が
    皮類の高融点金属化合物のうちの導電性の薄膜
    から構成されるずずもに、䞊蚘コンデンサ郚の誘
    電䜓材料が皮類の高融点金属化合物のうちの絶
    瞁膜から構成されるこずを特城ずする特蚱請求の
    範囲第項たたは第項蚘茉の半導䜓装眮の補造
    方法。
JP58242631A 1983-12-20 1983-12-20 半導䜓装眮の補造方法 Granted JPS60132353A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58242631A JPS60132353A (ja) 1983-12-20 1983-12-20 半導䜓装眮の補造方法
KR1019840006294A KR900001395B1 (ko) 1983-12-20 1984-10-11 반도첎장치의 제조방법
US06/682,594 US4665608A (en) 1983-12-20 1984-12-14 Method of manufacturing semiconductor devices
DE19843446643 DE3446643A1 (de) 1983-12-20 1984-12-20 Verfahren zur herstellung von halbleiterelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242631A JPS60132353A (ja) 1983-12-20 1983-12-20 半導䜓装眮の補造方法

Publications (2)

Publication Number Publication Date
JPS60132353A JPS60132353A (ja) 1985-07-15
JPH0311552B2 true JPH0311552B2 (ja) 1991-02-18

Family

ID=17091921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242631A Granted JPS60132353A (ja) 1983-12-20 1983-12-20 半導䜓装眮の補造方法

Country Status (4)

Country Link
US (1) US4665608A (ja)
JP (1) JPS60132353A (ja)
KR (1) KR900001395B1 (ja)
DE (1) DE3446643A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JP2569115B2 (ja) * 1988-04-15 1997-01-08 株匏䌚瀟日立補䜜所 半導䜓装眮
US5036020A (en) * 1990-08-31 1991-07-30 Texas Instrument Incorporated Method of fabricating microelectronic device incorporating capacitor having lowered topographical profile
US5470398A (en) * 1990-09-25 1995-11-28 Matsushita Electric Industrial Co., Ltd. Dielectric thin film and method of manufacturing same
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5449941A (en) * 1991-10-29 1995-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR960005681B1 (ko) * 1992-11-07 1996-04-30 ꞈ성음렉튞론죌식회사 반도첎 메몚늬 장치의 캐팚시터 제조방법
JP2630292B2 (ja) * 1995-02-27 1997-07-16 日本電気株匏䌚瀟 半導䜓装眮の補造方法
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
US6617205B1 (en) * 1995-11-20 2003-09-09 Hitachi, Ltd. Semiconductor storage device and process for manufacturing the same
US6660610B2 (en) 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
DE59911611D1 (de) * 1999-12-10 2005-03-17 Endress & Hauser Gmbh & Co Kg DruckmessgerÀt

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514531B1 (ja) * 1969-06-18 1980-04-17
US3741880A (en) * 1969-10-25 1973-06-26 Nippon Electric Co Method of forming electrical connections in a semiconductor integrated circuit
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
JPS5847862B2 (ja) * 1979-08-30 1983-10-25 富士通株匏䌚瀟 半導䜓蚘憶装眮及びその補造方法
JPS56137657A (en) * 1980-03-29 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
GB2077993A (en) * 1980-06-06 1981-12-23 Standard Microsyst Smc Low sheet resistivity composite conductor gate MOS device
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
JPS5724541A (en) * 1980-07-21 1982-02-09 Nec Corp Preparation of metal oxide semiconductor
US4339869A (en) * 1980-09-15 1982-07-20 General Electric Company Method of making low resistance contacts in semiconductor devices by ion induced silicides
GB2083946A (en) * 1980-09-15 1982-03-31 Gen Electric Method of making integrated circuits
US4419142A (en) * 1980-10-24 1983-12-06 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming dielectric isolation of device regions
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 MÃŒnchen Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen

Also Published As

Publication number Publication date
US4665608A (en) 1987-05-19
KR900001395B1 (ko) 1990-03-09
DE3446643A1 (de) 1985-06-27
DE3446643C2 (ja) 1993-05-13
JPS60132353A (ja) 1985-07-15
KR850005139A (ko) 1985-08-21

Similar Documents

Publication Publication Date Title
US4742018A (en) Process for producing memory cell having stacked capacitor
JP2693341B2 (ja) 半導䜓装眮のキャパシタ補造方法及び該キャパシタを備えた半導䜓装眮の補造方法
US5057447A (en) Silicide/metal floating gate process
US4894693A (en) Single-polysilicon dram device and process
US4811076A (en) Device and process with doubled capacitors
US6627497B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH0231865B2 (ja)
US5396094A (en) Semiconductor memory device with a capacitor having a protection layer
JPH0311552B2 (ja)
JPH04598B2 (ja)
JP2633584B2 (ja) 半導䜓装眮及びその補造方法
JPS63281457A (ja) 半導䜓メモリ
JP3105288B2 (ja) 半導䜓集積回路装眮の補造方法
KR100892975B1 (ko) 반도첎 집적 회로 장치 및 ê·ž 제조방법
JPS59195870A (ja) 半導䜓装眮
JP3219856B2 (ja) 半導䜓装眮の補造方法
JPS62193275A (ja) 次元トランゞスタ・セル装眮およびその補造方法
JPH0563157A (ja) 半導䜓装眮
JP2880039B2 (ja) 半導䜓装眮の補造方法
JPH0736438B2 (ja) 半導䜓装眮
JPS62219659A (ja) 型半導䜓蚘憶装眮
JP2846306B2 (ja) 半導䜓蚘憶装眮およびその補造方法
JP2001177074A (ja) 半導䜓集積回路装眮およびその補造方法
JPS6038026B2 (ja) 半導䜓装眮の補造方法
JPH0951074A (ja) キャパシタを有する半導䜓装眮