JP2617457B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2617457B2 JP2617457B2 JP61269659A JP26965986A JP2617457B2 JP 2617457 B2 JP2617457 B2 JP 2617457B2 JP 61269659 A JP61269659 A JP 61269659A JP 26965986 A JP26965986 A JP 26965986A JP 2617457 B2 JP2617457 B2 JP 2617457B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum oxide
- capacitor
- thickness
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 92
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 90
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 82
- 239000003990 capacitor Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 43
- 238000010438 heat treatment Methods 0.000 claims description 34
- 230000001590 oxidative effect Effects 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 39
- 239000000377 silicon dioxide Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 230000007547 defect Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 230000007774 longterm Effects 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910000314 transition metal oxide Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- -1 tin tin nitride Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高容量、高信頼性のキャパシタを有する半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
周知のように、各種半導体メモリのキャパシタは、二
酸化シリコン膜を誘電体膜とするキャパシタが広く用い
られている。
酸化シリコン膜を誘電体膜とするキャパシタが広く用い
られている。
しかし、半導体集積回路の集積密度が増大するにとも
ない、キャパシタの面積も著るしく小さくなった。キャ
パシタの面積が小さくなると、容量が減少して、半導体
メモリの信頼性が低下してしまう。そのため、キャパシ
タの誘電体膜として、たとえばTa2O5など、誘電率の大
きい遷移金属酸化物を用いて容量の低下を防止すること
が提案されている。
ない、キャパシタの面積も著るしく小さくなった。キャ
パシタの面積が小さくなると、容量が減少して、半導体
メモリの信頼性が低下してしまう。そのため、キャパシ
タの誘電体膜として、たとえばTa2O5など、誘電率の大
きい遷移金属酸化物を用いて容量の低下を防止すること
が提案されている。
たとえば、特開昭59−4152号には、シリコン基板上に
酸化タンタル膜を形成した後、湿性酸素雰囲気にて、熱
処理して、酸化タンタル膜とシリコン基板の界面に二酸
化シリコン膜を成長させた後、高融点金属、或いは高融
点金属のシリサイドからなる上部電極を、上記酸化タン
タル膜上に形成してキャパシタとすることが記載されて
いる。
酸化タンタル膜を形成した後、湿性酸素雰囲気にて、熱
処理して、酸化タンタル膜とシリコン基板の界面に二酸
化シリコン膜を成長させた後、高融点金属、或いは高融
点金属のシリサイドからなる上部電極を、上記酸化タン
タル膜上に形成してキャパシタとすることが記載されて
いる。
しかし、本願発明者の検討によれば、このような方法
によって形成されたキャパシタは、長期信頼性が低く、
しかも、酸化タンタル膜とシリコン基板の間に形成され
る二酸化シリコン膜の膜厚が大きくなってしまって容量
が低下し、酸化タンタルを誘電体膜として用いた効果
が、著るしく低くなってしまうことが見出された。
によって形成されたキャパシタは、長期信頼性が低く、
しかも、酸化タンタル膜とシリコン基板の間に形成され
る二酸化シリコン膜の膜厚が大きくなってしまって容量
が低下し、酸化タンタルを誘電体膜として用いた効果
が、著るしく低くなってしまうことが見出された。
すなわち、上記従来技術はシリコン基板と酸化タンタ
ル膜の間に二酸化シリコン膜を形成することにより、酸
化タンタル膜の欠陥密度を減少し、耐圧が向上するとい
う効果は有しているが単位面積当たりの容量は著しく減
少する。また、二酸化シリコン膜厚が40Åを越えると、
一定電圧を印加した場合の経時的絶縁破壊寿命は界面の
二酸化シリコン膜が破壊される寿命に依存しており、二
酸化シリコン膜をうわまわる長期信頼度を得ることがで
きなかった。
ル膜の間に二酸化シリコン膜を形成することにより、酸
化タンタル膜の欠陥密度を減少し、耐圧が向上するとい
う効果は有しているが単位面積当たりの容量は著しく減
少する。また、二酸化シリコン膜厚が40Åを越えると、
一定電圧を印加した場合の経時的絶縁破壊寿命は界面の
二酸化シリコン膜が破壊される寿命に依存しており、二
酸化シリコン膜をうわまわる長期信頼度を得ることがで
きなかった。
本発明の目的は、上記従来の問題を解決し、欠陥密度
が少なくて耐圧が十分大きく、長期信頼性が高く、容量
の大きなキャパシタを有する半導体装置の製造方法を提
供することにある。
が少なくて耐圧が十分大きく、長期信頼性が高く、容量
の大きなキャパシタを有する半導体装置の製造方法を提
供することにある。
上記目的を達成するために、本発明の半導体装置の製
造方法は、多結晶シリコンからなるキャパシタ下部電極
上に酸化タンタルで誘電体膜を構成するキャパシタ絶縁
膜を形成する半導体装置の製造方法であって、多結晶シ
リコンからなるキャパシタ下部電極を、半導体基板の表
面領域に形成された上記半導体基板とは逆の導電型を有
する低抵抗領域の表面に接して形成する工程と、酸化タ
ンタルを上記キャパシタ下部電極上に堆積してキャパシ
タ絶縁膜を形成する工程と、上記半導体基板に対し、上
記キャパシタ下部電極と上記堆積酸化タンタルとの間に
上記堆積酸化タンタルの膜厚の薄いところで厚く、厚い
ところで薄く酸化シリコンを形成するための酸化雰囲気
中の熱処理を行なう工程と、導電性膜からなるキャパシ
タ上部電極を上記キャパシタ絶縁膜上に形成する工程を
含むようにしたものである。
造方法は、多結晶シリコンからなるキャパシタ下部電極
上に酸化タンタルで誘電体膜を構成するキャパシタ絶縁
膜を形成する半導体装置の製造方法であって、多結晶シ
リコンからなるキャパシタ下部電極を、半導体基板の表
面領域に形成された上記半導体基板とは逆の導電型を有
する低抵抗領域の表面に接して形成する工程と、酸化タ
ンタルを上記キャパシタ下部電極上に堆積してキャパシ
タ絶縁膜を形成する工程と、上記半導体基板に対し、上
記キャパシタ下部電極と上記堆積酸化タンタルとの間に
上記堆積酸化タンタルの膜厚の薄いところで厚く、厚い
ところで薄く酸化シリコンを形成するための酸化雰囲気
中の熱処理を行なう工程と、導電性膜からなるキャパシ
タ上部電極を上記キャパシタ絶縁膜上に形成する工程を
含むようにしたものである。
この酸化雰囲気は、乾燥した酸化雰囲気であることが
好ましい。
好ましい。
シリコン基板や下部電極上に遷移金属の酸化物膜を形
成した後、乾燥した酸化性雰囲気中で熱処理を行なう
と、上記遷移金属酸化物膜の欠陥部分の下には厚く、他
の部分の下には薄く、下地材料の酸化物膜が形成され
る。これによって、上記遷移金属酸化物膜の欠陥部分に
おける絶縁膜の合計の膜厚は十分厚くなり、耐圧の低下
は効果的に防止される。
成した後、乾燥した酸化性雰囲気中で熱処理を行なう
と、上記遷移金属酸化物膜の欠陥部分の下には厚く、他
の部分の下には薄く、下地材料の酸化物膜が形成され
る。これによって、上記遷移金属酸化物膜の欠陥部分に
おける絶縁膜の合計の膜厚は十分厚くなり、耐圧の低下
は効果的に防止される。
本発明の最も代表的な例として、下部電極および遷移
金属の酸化物として、シリコン基板および酸化タンタル
（Ta2O5）をそれぞれ用いた場合について説明する。
金属の酸化物として、シリコン基板および酸化タンタル
（Ta2O5）をそれぞれ用いた場合について説明する。
シリコン基板と酸化タンタル膜の間の界面の耐圧劣化
が生ずる原因となる領域では、他の領域よりも酸化タン
タル膜厚が薄い。本発明によれば、選択的にこの欠陥領
域に二酸化シリコンが成長し、合計の膜厚が厚くなるの
で、耐圧が向上し、キャパシタの耐圧劣化を防止でき
る。一方、本発明者の検討によれば二酸化シリコン膜厚
が40Åを超えると長期信頼度は40Å以下の場合より低下
する。そこで、上記欠陥領域以外の領域では、リシコン
と酸化タンタル膜の界面の二酸化シリコン膜厚は40Å以
下として、長期信頼度の低下を防止する。
が生ずる原因となる領域では、他の領域よりも酸化タン
タル膜厚が薄い。本発明によれば、選択的にこの欠陥領
域に二酸化シリコンが成長し、合計の膜厚が厚くなるの
で、耐圧が向上し、キャパシタの耐圧劣化を防止でき
る。一方、本発明者の検討によれば二酸化シリコン膜厚
が40Åを超えると長期信頼度は40Å以下の場合より低下
する。そこで、上記欠陥領域以外の領域では、リシコン
と酸化タンタル膜の界面の二酸化シリコン膜厚は40Å以
下として、長期信頼度の低下を防止する。
一方、欠陥領域の下に形成される二酸化シリコン膜
は、膜圧が40Å以上となる部分もあるが、この場合は後
で説明するように、欠陥部分以外の領域の耐圧よりも十
分大きい耐圧となる様に二酸化シリコン膜が成長するの
で、長期信頼度も他の領域より劣らない。更に、欠陥領
域は二酸化シリコンの膜厚が大きいため、容量は小さく
なるが、欠陥部分の面積はキャパシタ全体の面積と比較
して極めて小さいので、キャパシタの全容量に与える影
響はほとんどなく、全体の容量は、欠陥部分以外の領域
の容量とほぼ等しい。欠陥領域以外の領域では界面に形
成された二酸化シリコン膜の膜厚は40Å以下などで、極
めて大きい容量を実現することができる。
は、膜圧が40Å以上となる部分もあるが、この場合は後
で説明するように、欠陥部分以外の領域の耐圧よりも十
分大きい耐圧となる様に二酸化シリコン膜が成長するの
で、長期信頼度も他の領域より劣らない。更に、欠陥領
域は二酸化シリコンの膜厚が大きいため、容量は小さく
なるが、欠陥部分の面積はキャパシタ全体の面積と比較
して極めて小さいので、キャパシタの全容量に与える影
響はほとんどなく、全体の容量は、欠陥部分以外の領域
の容量とほぼ等しい。欠陥領域以外の領域では界面に形
成された二酸化シリコン膜の膜厚は40Å以下などで、極
めて大きい容量を実現することができる。
酸化タンタル膜の下に他の部分よりも厚いSiO2膜を形
成するには、酸化タンタル膜を形成した後、乾燥した酸
化性雰囲気中で熱処理する必要がある。もし湿った酸化
雰囲気中で熱処理を行なうと、上記欠陥領域の下部のみ
でなく、酸化タンタル膜とシリコン基板の全界面に厚い
SiO2膜が形成され、大きな容量を得るのが不可能になて
しまう。
成するには、酸化タンタル膜を形成した後、乾燥した酸
化性雰囲気中で熱処理する必要がある。もし湿った酸化
雰囲気中で熱処理を行なうと、上記欠陥領域の下部のみ
でなく、酸化タンタル膜とシリコン基板の全界面に厚い
SiO2膜が形成され、大きな容量を得るのが不可能になて
しまう。
上記下部電極としては、シリコン基板のみでなく、多
結晶シリコン膜や、たとえばチタンシリサイドなどシリ
サイド膜を使用できることはいうまでももない。また、
窒化チタン、もしくはアルミニウム（アルミニウム合金
でも同じ）を用いても、上記シリコンを用いたときに同
様に乾燥した酸化性雰囲気中において熱処理することに
よって、酸化タンタル膜の欠陥領域の下に、酸化チタン
膜もしくは酸化アルミニウム膜を、他の部分よりも厚く
形成し、上記本発明の目的を達成できる。
結晶シリコン膜や、たとえばチタンシリサイドなどシリ
サイド膜を使用できることはいうまでももない。また、
窒化チタン、もしくはアルミニウム（アルミニウム合金
でも同じ）を用いても、上記シリコンを用いたときに同
様に乾燥した酸化性雰囲気中において熱処理することに
よって、酸化タンタル膜の欠陥領域の下に、酸化チタン
膜もしくは酸化アルミニウム膜を、他の部分よりも厚く
形成し、上記本発明の目的を達成できる。
〔実施例１〕 第１図は、シリコン基板１上に、酸化タンタル膜３を
形成した後、800℃〜1000℃の乾燥酸化雰囲気において
熱処理して、酸化タンタル膜３とシリコン基板１の界面
に二酸化シリコン膜２を形成し、更に上記酸化タンタル
膜３上に上部電極としてタングステン膜４を被着して形
成されたキャパシタの断面図である。
形成した後、800℃〜1000℃の乾燥酸化雰囲気において
熱処理して、酸化タンタル膜３とシリコン基板１の界面
に二酸化シリコン膜２を形成し、更に上記酸化タンタル
膜３上に上部電極としてタングステン膜４を被着して形
成されたキャパシタの断面図である。
ここで、シリコン基板１と酸化タンタル膜３の界面に
形成される二酸化シリコン膜２の膜厚は酸化タンタル膜
３の膜厚と上記酸化性雰囲気での熱処理の温度に依存し
ている。この関係を第３図を用いて以下説明する。第３
図では、横軸はシリコン基板１上に形成された酸化タン
タル膜３の膜厚を示している。縦軸は熱処理により酸化
タンタル膜３とシリコン基板１の界面に形成された二酸
化シリコン膜２の膜厚を示している。熱処理温度として
800℃とした場合、酸化タンタル膜３の膜厚が10nm以上
であると、殆んど二酸化シリコンは界面に成長しない
が、酸化タンタル膜３の膜厚が10nmよりも薄くなるにつ
れて、二酸化シリコン膜２はより厚く成長することがわ
かった。同様に熱処理温度を1,000℃とした場合は、膜
厚が約10nm以上の酸化タンタル膜の下に形成されるSiO
膜の膜厚は約2nm以下に過ぎないが、酸化タンタル膜の
膜厚が10nmより薄くなると、その下に形成されるSiO2膜
の膜厚は急激に大きくなる。
形成される二酸化シリコン膜２の膜厚は酸化タンタル膜
３の膜厚と上記酸化性雰囲気での熱処理の温度に依存し
ている。この関係を第３図を用いて以下説明する。第３
図では、横軸はシリコン基板１上に形成された酸化タン
タル膜３の膜厚を示している。縦軸は熱処理により酸化
タンタル膜３とシリコン基板１の界面に形成された二酸
化シリコン膜２の膜厚を示している。熱処理温度として
800℃とした場合、酸化タンタル膜３の膜厚が10nm以上
であると、殆んど二酸化シリコンは界面に成長しない
が、酸化タンタル膜３の膜厚が10nmよりも薄くなるにつ
れて、二酸化シリコン膜２はより厚く成長することがわ
かった。同様に熱処理温度を1,000℃とした場合は、膜
厚が約10nm以上の酸化タンタル膜の下に形成されるSiO
膜の膜厚は約2nm以下に過ぎないが、酸化タンタル膜の
膜厚が10nmより薄くなると、その下に形成されるSiO2膜
の膜厚は急激に大きくなる。
従って、シリコン基板や下部電極の上に酸化タンタル
膜を形成した後、乾燥した酸化性雰囲気中で熱処理を行
なえば、第１図に示したように、酸化タンタル膜３の欠
陥領域（膜厚の薄い部分）の下は膜厚が厚く、正常な領
域（膜厚が厚い部分）の下は膜圧が薄いSiO2膜２が形成
される。その結果、酸化シリコン膜３の膜厚が局所的に
薄くなることによって生ずる耐圧低下は効果的に防止さ
れ、極めて信頼性の高いキャパシタが形成される。
膜を形成した後、乾燥した酸化性雰囲気中で熱処理を行
なえば、第１図に示したように、酸化タンタル膜３の欠
陥領域（膜厚の薄い部分）の下は膜厚が厚く、正常な領
域（膜厚が厚い部分）の下は膜圧が薄いSiO2膜２が形成
される。その結果、酸化シリコン膜３の膜厚が局所的に
薄くなることによって生ずる耐圧低下は効果的に防止さ
れ、極めて信頼性の高いキャパシタが形成される。
酸化タンタル膜を形成した後、上記熱処理を行なわ
ず、上部電極４を形成して形成されたキャパシタの断面
構造を第２図に示す。
ず、上部電極４を形成して形成されたキャパシタの断面
構造を第２図に示す。
第２図から明らかなように、上記熱処理を行なわない
と、膜厚が全面にわたって等しい、薄いSiO2膜２が形成
される。このSiO2膜２′はシリコンの自然酸化膜であ
り、酸化タンタル膜を酸化性雰囲気中におけるスパッタ
リングによって形成した場合は、その際にも若干酸化さ
れる。
と、膜厚が全面にわたって等しい、薄いSiO2膜２が形成
される。このSiO2膜２′はシリコンの自然酸化膜であ
り、酸化タンタル膜を酸化性雰囲気中におけるスパッタ
リングによって形成した場合は、その際にも若干酸化さ
れる。
このSiO2膜２′は膜厚が約15nmにすぎないため欠陥領
域（酸化タンタル膜の膜厚の薄い部分）においては誘電
体膜の合計の膜厚（酸化タンタル膜３とSiO2膜２′の膜
厚の和）が不十分で耐圧不良の原因となる。
域（酸化タンタル膜の膜厚の薄い部分）においては誘電
体膜の合計の膜厚（酸化タンタル膜３とSiO2膜２′の膜
厚の和）が不十分で耐圧不良の原因となる。
また、酸化タンタル膜を形成した後の熱処理を湿った
酸化性雰囲気中において行なうと、非常に厚いSiO2膜
が、欠陥領域の下のみではなく酸化タンタル膜と下部電
極の界面の全面に形成されてしまい、高い容量を得るの
は不可能になる。
酸化性雰囲気中において行なうと、非常に厚いSiO2膜
が、欠陥領域の下のみではなく酸化タンタル膜と下部電
極の界面の全面に形成されてしまい、高い容量を得るの
は不可能になる。
従って、酸化タンタル膜を形成した後には、乾燥した
雰囲気中での熱処理を行なって、第１図に示したよう
に、膜厚が部分的に異なるSiO2膜２を酸化タンタル膜３
と下部電極１の間に形成する必要がある。
雰囲気中での熱処理を行なって、第１図に示したよう
に、膜厚が部分的に異なるSiO2膜２を酸化タンタル膜３
と下部電極１の間に形成する必要がある。
このように、酸化タンタル膜３には、膜厚が局所的に
薄い部分（欠陥領域）が存在し、しかも、界面に形成さ
れるSiO2膜の膜厚が薄く均一であると、酸化タンタル膜
の膜厚が薄い部分において耐圧が低下し、信頼性が低下
する。
薄い部分（欠陥領域）が存在し、しかも、界面に形成さ
れるSiO2膜の膜厚が薄く均一であると、酸化タンタル膜
の膜厚が薄い部分において耐圧が低下し、信頼性が低下
する。
本発明は、酸化タンタル膜と下部電極の間の界面に、
膜厚が部分的に異なるSiO2膜を、乾燥雰囲気中における
熱処理によって形成する点に特徴があり、酸化タンタル
膜とSiO2膜の膜厚は、本発明にとって重要なので以下に
説明する。第１図において、下部電極上に形成された酸
化タンタル膜３の膜厚が75Åの場合について説明する。
熱処理条件としては800℃、30分の条件選んだ。上記の
ように、下部電極であるシリコン基板表面上に形成され
る酸化タンタル膜の膜厚は均一にならず、75Åより薄い
部分も存在する。この場合、第３図に示されているよう
に、上記熱処理によって、膜厚75Åの酸化タンタル膜の
下には、厚さ約0.5nmのSiO2が成長するので、上記熱処
理前に形成されていたSiO2膜と合わせて、合計約20nm膜
厚を有するSiO2膜が形成される。本発明は、酸化タンタ
ル膜を形成した後に熱処理を行なうか、第４図に示す様
に、縦軸に実効電界強度をとり、横軸に酸化タンタル膜
厚をとって、酸化性雰囲気での熱処理効果を説明する。
ここで、実効電界強度は、酸化タンタルと二酸化シリコ
ンの二層膜の単位面積当りの容量に等しい二酸化シリコ
ン膜の膜厚でキャパシタに印加される電圧で割った値で
あり、二酸化シリコン膜厚換算の電界強度である。第２
図において酸化タンタル膜３の膜厚が75Åである領域で
実効電界強度13MV/cmを印加すると、熱処理を行なわな
い場合には、酸化タンタル膜厚が75Åよりも薄い領域で
は、13MV/cmより大きい高電界が印加される。例えば、
酸化タンタル膜３の膜厚が20Åである領域には、約19MV
/cmの実効電界強度が印加されてしまう、一方、800℃、
30分の酸化性雰囲気での熱処理を行うと、実効電界強度
は酸化タンタルが75Åよりも薄く形成されている領域で
は、酸化タンタルが75Å形成されている領域に13MV/cm
の実効電界強度が印加されるのに対し、それよりも低い
実効電界強度が印加される。第３図に示したように、酸
化タンタル膜の膜厚が20Åである領域では上記熱処理に
よって約40Åの厚さSiO2膜が生長するので印加される実
効電界強度は約8MV/cmに過ぎない。従って、酸化タンタ
ル膜が局所的に薄く形成されている部分では実効的に耐
圧が向上する。
膜厚が部分的に異なるSiO2膜を、乾燥雰囲気中における
熱処理によって形成する点に特徴があり、酸化タンタル
膜とSiO2膜の膜厚は、本発明にとって重要なので以下に
説明する。第１図において、下部電極上に形成された酸
化タンタル膜３の膜厚が75Åの場合について説明する。
熱処理条件としては800℃、30分の条件選んだ。上記の
ように、下部電極であるシリコン基板表面上に形成され
る酸化タンタル膜の膜厚は均一にならず、75Åより薄い
部分も存在する。この場合、第３図に示されているよう
に、上記熱処理によって、膜厚75Åの酸化タンタル膜の
下には、厚さ約0.5nmのSiO2が成長するので、上記熱処
理前に形成されていたSiO2膜と合わせて、合計約20nm膜
厚を有するSiO2膜が形成される。本発明は、酸化タンタ
ル膜を形成した後に熱処理を行なうか、第４図に示す様
に、縦軸に実効電界強度をとり、横軸に酸化タンタル膜
厚をとって、酸化性雰囲気での熱処理効果を説明する。
ここで、実効電界強度は、酸化タンタルと二酸化シリコ
ンの二層膜の単位面積当りの容量に等しい二酸化シリコ
ン膜の膜厚でキャパシタに印加される電圧で割った値で
あり、二酸化シリコン膜厚換算の電界強度である。第２
図において酸化タンタル膜３の膜厚が75Åである領域で
実効電界強度13MV/cmを印加すると、熱処理を行なわな
い場合には、酸化タンタル膜厚が75Åよりも薄い領域で
は、13MV/cmより大きい高電界が印加される。例えば、
酸化タンタル膜３の膜厚が20Åである領域には、約19MV
/cmの実効電界強度が印加されてしまう、一方、800℃、
30分の酸化性雰囲気での熱処理を行うと、実効電界強度
は酸化タンタルが75Åよりも薄く形成されている領域で
は、酸化タンタルが75Å形成されている領域に13MV/cm
の実効電界強度が印加されるのに対し、それよりも低い
実効電界強度が印加される。第３図に示したように、酸
化タンタル膜の膜厚が20Åである領域では上記熱処理に
よって約40Åの厚さSiO2膜が生長するので印加される実
効電界強度は約8MV/cmに過ぎない。従って、酸化タンタ
ル膜が局所的に薄く形成されている部分では実効的に耐
圧が向上する。
一方、誘電体膜が酸化タンタル膜と二酸化シリコン膜
の２層膜からなるキャパシタの長期信頼度については、
第５図に示す結果が得られた。この結果は、キャパシタ
に一定の電界を印加して、キャパシタが破壊に至る平均
寿命を測定して得られたものである。第５図から明らか
なように、酸化タンタル膜とシリコン基板の界面に形成
された二酸化シリコン膜の膜厚が50Å以上となると、キ
ャパシタは被壊されやすくなるが、膜厚が40Å以下の場
合は、平均寿命がはかるかに長くなる。従って、酸化タ
ンタル膜と二酸化シリコン膜の２層膜を誘電体膜として
用いたキャパシタにおいては、二酸化シリコン膜の膜厚
を40Å以下にすれば極めてよい結果が得られる。
の２層膜からなるキャパシタの長期信頼度については、
第５図に示す結果が得られた。この結果は、キャパシタ
に一定の電界を印加して、キャパシタが破壊に至る平均
寿命を測定して得られたものである。第５図から明らか
なように、酸化タンタル膜とシリコン基板の界面に形成
された二酸化シリコン膜の膜厚が50Å以上となると、キ
ャパシタは被壊されやすくなるが、膜厚が40Å以下の場
合は、平均寿命がはかるかに長くなる。従って、酸化タ
ンタル膜と二酸化シリコン膜の２層膜を誘電体膜として
用いたキャパシタにおいては、二酸化シリコン膜の膜厚
を40Å以下にすれば極めてよい結果が得られる。
第６図は、膜厚75Åの酸化タンタル膜およびシリコン
基板と酸化タンタル界面に形成された二酸化シリコン膜
からなる二層膜を誘導体とするキャパシタに、実効電界
強度13MV/cmを印加した場合の絶縁被壊に至る寿命を上
記二酸化シリコン膜の膜厚を20Å〜60Åの範囲で変えて
測定した結果を示している。第６図から明らかなよう
に、二酸化シリコン膜厚が40Å以下となると急激に寿命
が長くなることがわかる。この原因は、二酸化シリコン
膜圧が薄くなると、電子の伝導機構がより多く直接トン
ネル成分を含む様になり二酸化シリコンがダメージを受
けにくくなり破壊しなくなるためである。酸化タンタル
膜の膜厚が75Å以外の場合でも同様の結果が得られた。
基板と酸化タンタル界面に形成された二酸化シリコン膜
からなる二層膜を誘導体とするキャパシタに、実効電界
強度13MV/cmを印加した場合の絶縁被壊に至る寿命を上
記二酸化シリコン膜の膜厚を20Å〜60Åの範囲で変えて
測定した結果を示している。第６図から明らかなよう
に、二酸化シリコン膜厚が40Å以下となると急激に寿命
が長くなることがわかる。この原因は、二酸化シリコン
膜圧が薄くなると、電子の伝導機構がより多く直接トン
ネル成分を含む様になり二酸化シリコンがダメージを受
けにくくなり破壊しなくなるためである。酸化タンタル
膜の膜厚が75Å以外の場合でも同様の結果が得られた。
従って、酸化タンタル膜の欠陥領域以外の部分の下に
形成される二酸化シリコン膜の膜厚は40Å以下にするこ
とが好ましい。
形成される二酸化シリコン膜の膜厚は40Å以下にするこ
とが好ましい。
第３図で示した様に、酸化タンタル膜３の膜厚が40Å
より薄い領域では、酸化タンタル膜３とシリコン基板１
の界面に形成される二酸化シリコン膜２の膜厚は40Åを
超える場合がある。しかし、この場合でも第４図に示す
様にこの領域に印加される実効電界強度は9.5MV/cmより
小さくなる。この場合、第５図に示す様に105秒以上の
寿命を示し、酸化タンタルが75Åの厚さに形成されてい
る領域の寿命と比較しても劣らないことがわかる。従っ
て、酸化タンタル膜の欠陥領域の下に膜厚が40Åを超え
る二酸化シリコン膜が形成されても、耐圧や平均寿命が
低下する恐れはない。酸化タンタルのみではなく、Ti,H
f,NbもしくはZrの酸化物についても同様な効果が認めら
れた。
より薄い領域では、酸化タンタル膜３とシリコン基板１
の界面に形成される二酸化シリコン膜２の膜厚は40Åを
超える場合がある。しかし、この場合でも第４図に示す
様にこの領域に印加される実効電界強度は9.5MV/cmより
小さくなる。この場合、第５図に示す様に105秒以上の
寿命を示し、酸化タンタルが75Åの厚さに形成されてい
る領域の寿命と比較しても劣らないことがわかる。従っ
て、酸化タンタル膜の欠陥領域の下に膜厚が40Åを超え
る二酸化シリコン膜が形成されても、耐圧や平均寿命が
低下する恐れはない。酸化タンタルのみではなく、Ti,H
f,NbもしくはZrの酸化物についても同様な効果が認めら
れた。
〔実施例２〕 本実施例は、キャパシタの下部電極を多結晶シリコン
膜厚として、分離絶縁膜や素子領域上に形成することの
できる信頼度の優れたキャパシタを有する半導体デバイ
スの例である。
膜厚として、分離絶縁膜や素子領域上に形成することの
できる信頼度の優れたキャパシタを有する半導体デバイ
スの例である。
第７図は、蓄積キャパシタと転送トランジスタを有す
るメモリセルの断面図を示している。第７図において信
号５はＰ型シリコン基板、６はゲート絶縁膜、７はフィ
ールド絶縁膜、8,9はソース、ドレインとなるn+領域、1
0はキャパシタの第１の電極（下部電極）である多結晶
シリコン膜、４はタングステン電極、12は層間絶縁膜、
11はアルミニウム配線である。13および14は、それぞれ
多結晶シリコンからなる第１のワード線および第２のワ
ード線である。ここでアルミニウム配線11はビット線と
なっている。以上の様なメモリセルで、蓄積キャパシタ
の第１の電極な多結晶シリコン膜10で、この多結晶シリ
コン膜10上に、五酸化タンタル膜３と二酸化シリコン膜
２の二層膜からなる誘電体膜が形成されている。第７図
に示されているように、酸化タンタル膜３の局所的に薄
くなっている領域の下の二酸化シリコン膜２は、他の部
分よりも厚く形成されている。酸化タンタルが局所的に
薄くなっている領域以外の領域では、酸化タンタル膜３
の下の二酸化シリコン膜２の膜厚は40Å以下である。上
部電極としてタングステン膜４を形成して形成されたキ
ャパシタの性能は、実施例１に示したシリコン基板上に
形成したキャパシタと等しい特性を示した。第７図に示
したように、本実施例によるキャパシタは、素子領域
（転送トランジスタ）や、素子分離絶縁領域（厚いSiO2
膜７）上にキャパシタを形成することができるので、高
集積メモリの製造において極めて有効である。
るメモリセルの断面図を示している。第７図において信
号５はＰ型シリコン基板、６はゲート絶縁膜、７はフィ
ールド絶縁膜、8,9はソース、ドレインとなるn+領域、1
0はキャパシタの第１の電極（下部電極）である多結晶
シリコン膜、４はタングステン電極、12は層間絶縁膜、
11はアルミニウム配線である。13および14は、それぞれ
多結晶シリコンからなる第１のワード線および第２のワ
ード線である。ここでアルミニウム配線11はビット線と
なっている。以上の様なメモリセルで、蓄積キャパシタ
の第１の電極な多結晶シリコン膜10で、この多結晶シリ
コン膜10上に、五酸化タンタル膜３と二酸化シリコン膜
２の二層膜からなる誘電体膜が形成されている。第７図
に示されているように、酸化タンタル膜３の局所的に薄
くなっている領域の下の二酸化シリコン膜２は、他の部
分よりも厚く形成されている。酸化タンタルが局所的に
薄くなっている領域以外の領域では、酸化タンタル膜３
の下の二酸化シリコン膜２の膜厚は40Å以下である。上
部電極としてタングステン膜４を形成して形成されたキ
ャパシタの性能は、実施例１に示したシリコン基板上に
形成したキャパシタと等しい特性を示した。第７図に示
したように、本実施例によるキャパシタは、素子領域
（転送トランジスタ）や、素子分離絶縁領域（厚いSiO2
膜７）上にキャパシタを形成することができるので、高
集積メモリの製造において極めて有効である。
酸化タンタルのみではなく、Ti,Hf,NbもしくはZrの酸
化物を用いても同様な効果が認められた。
化物を用いても同様な効果が認められた。
〔実施例３〕 第８図に示すように、表面に急峻な段差を有するシリ
コン基板５上に、周知のスパッタリング法によって酸化
タンタル膜３およびタングステン膜からなる上部電極４
を形成して、キャパシタを形成する。このようにする
と、酸化タンタル膜３のうち、段差の側面上に形成され
た酸化部分の膜厚は、水平部上に形成された部分の膜厚
より薄くなり、耐圧不良が生じやすい。
コン基板５上に、周知のスパッタリング法によって酸化
タンタル膜３およびタングステン膜からなる上部電極４
を形成して、キャパシタを形成する。このようにする
と、酸化タンタル膜３のうち、段差の側面上に形成され
た酸化部分の膜厚は、水平部上に形成された部分の膜厚
より薄くなり、耐圧不良が生じやすい。
しかし、Ta2O5膜を段差部上に形成した後、900℃の乾
燥酸化雰囲気でのアニールを行なうと、第９図に示した
ように、Ta2O5膜３の膜厚が薄い側面部では、Ta2O5膜３
とシリコン基板５の界面に平面部より厚くSiO2膜が形成
されるので、側面部の耐圧は劣化しないため、第８図に
示すキャパシタの耐圧よりも大きい耐圧が得られる。一
方，平面部に形成されたTa2O5膜３とSi基板５の界面に
形成されるSiO2膜は極めて薄いので、平面部の容量は第
８図に示すキャパシタと殆んど変わらない。従って、本
発明によれば、シリコン基板の段差がある領域でも、高
容量、高信頼で、かつ十分な耐圧のあるキャパシタを形
成することが可能である。
燥酸化雰囲気でのアニールを行なうと、第９図に示した
ように、Ta2O5膜３の膜厚が薄い側面部では、Ta2O5膜３
とシリコン基板５の界面に平面部より厚くSiO2膜が形成
されるので、側面部の耐圧は劣化しないため、第８図に
示すキャパシタの耐圧よりも大きい耐圧が得られる。一
方，平面部に形成されたTa2O5膜３とSi基板５の界面に
形成されるSiO2膜は極めて薄いので、平面部の容量は第
８図に示すキャパシタと殆んど変わらない。従って、本
発明によれば、シリコン基板の段差がある領域でも、高
容量、高信頼で、かつ十分な耐圧のあるキャパシタを形
成することが可能である。
〔実施例４〕 上記実施例では、キャパシタの下部電極として、シリ
コン基板もしくは多結晶シリコン膜を用いたが、本実施
例では、下部電極として、窒化チンタン（TiN）膜を用
いた。
コン基板もしくは多結晶シリコン膜を用いたが、本実施
例では、下部電極として、窒化チンタン（TiN）膜を用
いた。
第10図において、記号１はシリコン基板であり、15は
キャパシタの第１の電極であるTiN膜であり、16は酸化
チタン膜であり、３は酸化タンタル膜であり、４はキャ
パシタの第２の電極であるタングステン膜をそれぞれ示
している。本実施例では、まず、TiN膜15をシリコン膜
１上にTiをターゲットとして用い。N2−Ar混合ガスによ
り周知の反応性スパッタリング法により500Åの膜厚で
形成する。このTiN膜15上にタンタルをターゲットとし
てAr−O2混合ガス中での反応性スパッタリング法により
厚さ100Åの酸化タンタル膜３を形成した後、600℃の高
温乾燥酸化性雰囲気で熱処理を行った。この熱処理によ
って酸化タンタル膜３と第１の電極であるTiN膜15との
界面に酸化チタン膜16が成長する。酸化タンタル膜３上
にタングステン膜からなる第２の（上部）電極４を形成
してキャパシタとした。第10図に示したように、酸化タ
ンタル膜３の膜厚が薄くなっている領域では、この領域
の下の酸化チタン膜16の膜厚は他の部分よりも厚い。従
って、この部分は耐圧劣化の原因とならない。もし、酸
化を行なわないとすると、この部分には厚い酸化チタン
膜が形成されないので、耐圧劣化の原因となる。酸化タ
ンタル膜を形成した後に酸化処理を行った場合と、しな
い場合での耐圧を比較したヒストグラフを第11図に示
す。上記酸化処理をすることにより、著しく耐圧が向上
していることがわかる。また、酸化チタンの誘電率は、
SiO2よりも大きいので、キャパシタの誘電体膜の一部と
して、酸化チタン膜を用いても、容量の低下は無視する
ことができ、この点も極めて有利である。なお、TiNを
用いた場合、好ましい熱処理温度の範囲は500〜800℃で
ある。
キャパシタの第１の電極であるTiN膜であり、16は酸化
チタン膜であり、３は酸化タンタル膜であり、４はキャ
パシタの第２の電極であるタングステン膜をそれぞれ示
している。本実施例では、まず、TiN膜15をシリコン膜
１上にTiをターゲットとして用い。N2−Ar混合ガスによ
り周知の反応性スパッタリング法により500Åの膜厚で
形成する。このTiN膜15上にタンタルをターゲットとし
てAr−O2混合ガス中での反応性スパッタリング法により
厚さ100Åの酸化タンタル膜３を形成した後、600℃の高
温乾燥酸化性雰囲気で熱処理を行った。この熱処理によ
って酸化タンタル膜３と第１の電極であるTiN膜15との
界面に酸化チタン膜16が成長する。酸化タンタル膜３上
にタングステン膜からなる第２の（上部）電極４を形成
してキャパシタとした。第10図に示したように、酸化タ
ンタル膜３の膜厚が薄くなっている領域では、この領域
の下の酸化チタン膜16の膜厚は他の部分よりも厚い。従
って、この部分は耐圧劣化の原因とならない。もし、酸
化を行なわないとすると、この部分には厚い酸化チタン
膜が形成されないので、耐圧劣化の原因となる。酸化タ
ンタル膜を形成した後に酸化処理を行った場合と、しな
い場合での耐圧を比較したヒストグラフを第11図に示
す。上記酸化処理をすることにより、著しく耐圧が向上
していることがわかる。また、酸化チタンの誘電率は、
SiO2よりも大きいので、キャパシタの誘電体膜の一部と
して、酸化チタン膜を用いても、容量の低下は無視する
ことができ、この点も極めて有利である。なお、TiNを
用いた場合、好ましい熱処理温度の範囲は500〜800℃で
ある。
TiNのみではなく、NbNもしくはTaNを下部電極として
用い、酸化タンタル膜を形成した後、乾燥した酸化性雰
囲気中で500〜800℃の熱処理を行なうことにより、キャ
パシタの耐圧と長期安定性を著るしく向上できた。Alや
Al合金（Al−Si合金など）を下部電極として用い、上記
熱処理を300〜500℃で行なっても、良好な結果を得るこ
とができた。また。たとえば、タンタル・シリサイド、
タングステン・シリサイド、モリブデンシリサイドもし
くはチタンシリサイドなど、各種シリサイドをキャパシ
タの下部電極として用いることができる。この場合の熱
処理温度の範囲は、単結晶シリコン基板や多結晶シリコ
ン膜を用いたときほぼ同じであり、600〜1,000℃の範囲
で熱処理を行なえば良好な結果が得られる。上記上部電
極（第２の電極）としては、Al、Al−SiなどのAl合金，
多結晶シリコン、W,Mo,W−シリサイド、Ta−シリサイ
ド、Mo−シリサイド、Ti−シリサイドなど、電極や配線
として用いられる多くの材料を用い得ることはいうまで
もない。
用い、酸化タンタル膜を形成した後、乾燥した酸化性雰
囲気中で500〜800℃の熱処理を行なうことにより、キャ
パシタの耐圧と長期安定性を著るしく向上できた。Alや
Al合金（Al−Si合金など）を下部電極として用い、上記
熱処理を300〜500℃で行なっても、良好な結果を得るこ
とができた。また。たとえば、タンタル・シリサイド、
タングステン・シリサイド、モリブデンシリサイドもし
くはチタンシリサイドなど、各種シリサイドをキャパシ
タの下部電極として用いることができる。この場合の熱
処理温度の範囲は、単結晶シリコン基板や多結晶シリコ
ン膜を用いたときほぼ同じであり、600〜1,000℃の範囲
で熱処理を行なえば良好な結果が得られる。上記上部電
極（第２の電極）としては、Al、Al−SiなどのAl合金，
多結晶シリコン、W,Mo,W−シリサイド、Ta−シリサイ
ド、Mo−シリサイド、Ti−シリサイドなど、電極や配線
として用いられる多くの材料を用い得ることはいうまで
もない。
上記熱処理が行なわれる雰囲気は、水蒸気含有量が約
1,000ppm以下であることが好ましい。雰囲気中の水蒸気
含有量が多いと、上記のように、欠陥部以外の部分の下
にも、厚い酸化膜が形成されてしまうが、水蒸気含有量
を1,000ppm以下にすれば、好ましい結果を得ることがで
きる。
1,000ppm以下であることが好ましい。雰囲気中の水蒸気
含有量が多いと、上記のように、欠陥部以外の部分の下
にも、厚い酸化膜が形成されてしまうが、水蒸気含有量
を1,000ppm以下にすれば、好ましい結果を得ることがで
きる。
上記説明から明らかなように、本発明によれば、耐圧
や長期寿命を低下させることなしに、キャパシタの容量
を著るしく大きくすることができるので、半導体集積回
路の集積密度の向上に極めて有用である。
や長期寿命を低下させることなしに、キャパシタの容量
を著るしく大きくすることができるので、半導体集積回
路の集積密度の向上に極めて有用である。
第１図は本発明の構成を説明するための断面図、第２図
は熱処理を行なわなかったときに生ずるSiO2膜の構造を
示す断面図、第３図乃至第６図は、それぞれ、本発明の
効果を説明するための図、第７図は本発明の一実施例を
示す断面図、第８図および第９図は本発明の他の実施例
を説明するための図、第10図および第11図は、それぞ
れ、本発明のさらに他の実施例を説明するための断面図
およびヒストグラムである。 １……シリコン基板、２……二酸化シリコン、３……酸
化タンタル、４……タングステン、５……Ｐ型シリコ
ン、６……ゲート絶縁膜、７……フィールド絶縁膜、８
……ソース、９……ドレイン、10……多結晶シリコン、
11……アルミニウム（ビット線）、12……層間絶縁膜、
13……多結晶シリコン（ワード線）、14……多結晶シリ
コン（ワード線）。
は熱処理を行なわなかったときに生ずるSiO2膜の構造を
示す断面図、第３図乃至第６図は、それぞれ、本発明の
効果を説明するための図、第７図は本発明の一実施例を
示す断面図、第８図および第９図は本発明の他の実施例
を説明するための図、第10図および第11図は、それぞ
れ、本発明のさらに他の実施例を説明するための断面図
およびヒストグラムである。 １……シリコン基板、２……二酸化シリコン、３……酸
化タンタル、４……タングステン、５……Ｐ型シリコ
ン、６……ゲート絶縁膜、７……フィールド絶縁膜、８
……ソース、９……ドレイン、10……多結晶シリコン、
11……アルミニウム（ビット線）、12……層間絶縁膜、
13……多結晶シリコン（ワード線）、14……多結晶シリ
コン（ワード線）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐久間 憲之 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (72)発明者 向 喜一郎 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭60−58653（ＪＰ，Ａ) 特開 昭60−50950（ＪＰ，Ａ) 特開 昭53−8088（ＪＰ，Ａ) 特開 昭57−167669（ＪＰ，Ａ) 特開 昭58−154258（ＪＰ，Ａ)
Claims (4)
- 【請求項１】多結晶シリコンからなるキャパシタ下部電
極上に酸化タンタルで誘電体膜を構成するキャパシタ絶
縁膜を形成する半導体装置の製造方法であって、多結晶
シリコンからなるキャパシタ下部電極を、半導体基板の
表面領域に形成された上記半導体基板とは逆の導電型を
有する低抵抗領域の表面に接して形成する工程と、酸化
タンタルを上記キャパシタ下部電極上に堆積してキャパ
シタ絶縁膜を形成する工程と、上記半導体基板に対し、
上記キャパシタ下部電極と上記堆積酸化タンタルとの間
に上記堆積酸化タンタルの膜厚の薄いところで厚く、厚
いところで薄く酸化シリコンを形成するための酸化雰囲
気中の熱処理を行なう工程と、導電性膜からなるキャパ
シタ上部電極を上記キャパシタ絶縁膜上に形成する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】上記キャパシタ下部電極は、上記低抵抗領
域の表面上から上記半導体基板上にゲート絶縁膜および
ゲート電極を介して形成された絶縁膜、および上記半導
体基板上に形成されたフイールド酸化膜の上に、それぞ
れ延在して形成することを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - 【請求項３】多結晶シリコンからなるキャパシタ下部電
極上に酸化タンタルで誘電体膜を構成するキャパシタ絶
縁膜を形成する半導体装置の製造方法であって、多結晶
シリコンからなるキャパシタ下部電極を、半導体基板の
表面領域に形成された上記半導体基板とは逆の導電型を
有する低抵抗領域の表面に接して形成する工程と、酸化
タンタルを上記キャパシタ下部電極上に堆積してキャパ
シタ絶縁膜を形成する工程と、上記半導体基板に対し、
上記キャパシタ下部電極と上記堆積酸化タンタルとの間
に上記堆積酸化タンタルの膜厚の薄いところで厚く、厚
いところで薄く酸化シリコン膜を形成するために、乾燥
した酸化性雰囲気中で熱処理を行なう工程と、導電性膜
からなるキャパシタ上部電極を上記キャパシタ絶縁膜上
に形成する工程を含むことを特徴とする半導体装置の製
造方法。 - 【請求項４】上記キャパシタ下部電極は、上記低抵抗領
域の表面上から上記半導体基板上にゲート絶縁膜および
ゲート電極を介して形成された絶縁膜、および上記半導
体基板上に形成されたフイールド酸化膜の上に、それぞ
れ延在して形成することを特徴とする特許請求の範囲第
３項記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26711385 | 1985-11-29 | ||
| JP60-267113 | 1985-11-29 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8026598A Division JP2918835B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62234360A JPS62234360A (ja) | 1987-10-14 |
| JP2617457B2 true JP2617457B2 (ja) | 1997-06-04 |
Family
ID=17440241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269659A Expired - Lifetime JP2617457B2 (ja) | 1985-11-29 | 1986-11-14 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4937650A (ja) |
| JP (1) | JP2617457B2 (ja) |
| KR (1) | KR930010089B1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166904A (en) * | 1988-02-05 | 1992-11-24 | Emanuel Hazani | EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells |
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| JP2829023B2 (ja) * | 1989-02-28 | 1998-11-25 | 株式会社東芝 | 半導体集積回路用キャパシタ |
| JPH02310958A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 半導体集積回路装置 |
| JP3185220B2 (ja) * | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| JPH04369861A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 化合物半導体集積回路用容量素子の製造方法 |
| KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
| JPH05109982A (ja) * | 1991-10-18 | 1993-04-30 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH0677402A (ja) * | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
| KR960004462B1 (ko) * | 1992-08-07 | 1996-04-06 | 삼성전자주식회사 | 반도체 장치의 커패시터 제조방법 |
| KR960005681B1 (ko) * | 1992-11-07 | 1996-04-30 | 금성일렉트론주식회사 | 반도체 메모리 장치의 캐패시터 제조방법 |
| US5636100A (en) * | 1993-10-12 | 1997-06-03 | The United States Of America As Represented By The Secretary Of The Army | Capacitor having an enhanced dielectric breakdown strength |
| KR0183732B1 (ko) * | 1995-09-01 | 1999-03-20 | 김광호 | 반도체 장치의 캐패시터 제작방법 |
| US5838530A (en) * | 1996-07-22 | 1998-11-17 | Zhang; Guobiao | Applications of protective ceramics |
| US5831325A (en) * | 1996-08-16 | 1998-11-03 | Zhang; Guobiao | Antifuse structures with improved manufacturability |
| US5712813A (en) * | 1996-10-17 | 1998-01-27 | Zhang; Guobiao | Multi-level storage capacitor structure with improved memory density |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| JP3171242B2 (ja) * | 1998-05-08 | 2001-05-28 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2001168301A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | 半導体装置及びその製造方法 |
| US6429088B1 (en) * | 1999-12-20 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| US6927435B2 (en) * | 2001-01-16 | 2005-08-09 | Renesas Technology Corp. | Semiconductor device and its production process |
| US8513634B2 (en) * | 2003-12-17 | 2013-08-20 | Samsung Electronics Co., Ltd. | Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same |
| KR100552704B1 (ko) * | 2003-12-17 | 2006-02-20 | 삼성전자주식회사 | 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법 |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| KR20200141809A (ko) | 2019-06-11 | 2020-12-21 | 삼성전자주식회사 | 집적회로 장치 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950101B2 (ja) * | 1976-07-12 | 1984-12-06 | 株式会社日立製作所 | 半導体装置の製法 |
| JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
| JPS5861763A (ja) * | 1981-10-09 | 1983-04-12 | 武笠 均 | 触感知器消化装置 |
| JPS59171157A (ja) * | 1983-03-18 | 1984-09-27 | Hitachi Ltd | 半導体装置 |
| US4464701A (en) * | 1983-08-29 | 1984-08-07 | International Business Machines Corporation | Process for making high dielectric constant nitride based materials and devices using the same |
| JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
-
1986
- 1986-11-14 JP JP61269659A patent/JP2617457B2/ja not_active Expired - Lifetime
- 1986-11-22 KR KR1019860009883A patent/KR930010089B1/ko not_active IP Right Cessation
-
1988
- 1988-09-21 US US07/247,343 patent/US4937650A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010089B1 (ko) | 1993-10-14 |
| KR870005465A (ko) | 1987-06-09 |
| US4937650A (en) | 1990-06-26 |
| JPS62234360A (ja) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2617457B2 (ja) | 半導体装置およびその製造方法 | |
| JP3263429B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09266289A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH10144884A (ja) | 半導体装置及びその製造方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JP2004247559A (ja) | 半導体装置及びその製造方法 | |
| JP3439370B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH0783061B2 (ja) | 半導体装置 | |
| JPH04598B2 (ja) | ||
| JP4376490B2 (ja) | 半導体装置の製造方法 | |
| JP3404099B2 (ja) | キャパシタの製造方法 | |
| JPH0311552B2 (ja) | ||
| JP3530416B2 (ja) | 半導体メモリ装置の製造方法 | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| JP2918835B2 (ja) | 半導体装置の製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2912776B2 (ja) | 半導体装置およびその製造方法 | |
| KR980012492A (ko) | 강유전체막을 구비하는 캐패시터 및 그 제조방법 | |
| JPS6262472B2 (ja) | ||
| JPH10173139A (ja) | 半導体装置の製造方法 | |
| JPH0454390B2 (ja) | ||
| JP4571278B2 (ja) | 半導体装置の製造方法 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPH10200068A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3588609B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |