JPH10173139A

JPH10173139A - 半導体装置の製造方法

Info

Publication number: JPH10173139A
Application number: JP8332032A
Authority: JP
Inventors: Kazunari Torii; 和功鳥居; Mitsuo Suga; 三雄須賀; Yoshihisa Fujisaki; 芳久藤崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-12-12
Filing date: 1996-12-12
Publication date: 1998-06-26

Abstract

(57)【要約】【目的】膜厚が十分小さく、特性が良好な強誘電体膜を
提供する。【構成】所定の膜厚より厚い強誘電体膜（１４）を形成
した後、この強誘電体膜を薄くして上記所定の膜厚に
し、酸化性雰囲気中で熱処理を行って表面劣化層を回復
させる。【効果】表面リーク電流の発生や絶縁耐圧の劣化が効果
的に防止されて、特性と信頼性が大幅に向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、詳しくは、強誘電体薄膜をキャパシタ絶縁膜
として用いた半導体装置の製造方法に関する。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）の集積密度の
向上にともなう素子寸法の縮小により、キャパシタの容
量を確保することが困難になり、それを解決するための
一つの方法として、キャパシタの誘電体膜として、従来
用いられた酸化シリコン膜や窒化シリコン膜に代えて、
比誘電率が大きい強誘電体からなる薄膜をキャパシタ絶
縁膜として用いることが提案されている。

【０００３】強誘電体物質には、数百から数千と極めて
大きな比誘電率を持つものが存在するので、これらの強
誘電体の薄膜をキャパシタ絶縁膜に用いれば、大規模集
積回路に好適な、小面積で大容量のキャパシタが得られ
る。また、強誘電体物質は自発分極をもち、外部電場に
よってその方向を反転させることができるので、この特
性を用いて、不揮発性メモリを得ることができる。

【０００４】強誘電体薄膜の製造方法としては、真空蒸
着法、スパッタ法、ゾルゲル法および有機金属化学気相
成長法（ＭＯＣＶＤ法）などが知られている。

【０００５】

【発明が解決しようとする課題】しかし、上記従来の製
造方法によって強誘電体膜を形成すると、例えば図２に
示したように膜厚が小さくなると強誘電体膜の比誘電率
が小さくなり、さらに残留分極等の誘電特性や、絶縁耐
圧が劣化してしまうという問題があった。

【０００６】このような問題が生ずる原因は、強誘電体
膜の成分元素の化学量論組成からのずれや電極材料と強
誘電体膜成分元素の相互拡散であると考えらる。例え
ば、スパッタ法で形成されたチタン酸ジルコン酸鉛薄膜
を、通常の酸化炉を用いて結晶化熱処理を行うと、鉛の
再蒸発によって成分元素の組成が変るとともに、キャパ
シタの下地電極である白金膜中へ鉛が拡散し、膜厚が約
１μｍ以下になると特性が劣化してしまう。

【０００７】この問題を解決するため、急速熱処理法を
用いて強誘電体膜の結晶化熱処理を行う方法が提案され
ている（特開平６−２６０６１２号）。この方法を用い
ると、強誘電体膜の膜厚が１００ｎｍ程度までは、バル
クに近い特性をもった良質の膜が得られるが、膜厚がそ
れ以下になると満足できる特性を得るのは困難である。

【０００８】真空蒸着法、ゾルゲル法あるいはＭＯＣＶ
Ｄ法等、他の方法を用いて強誘電体膜を形成した場合
も、成膜条件を最適化することにによって、膜厚１００
ｎｍ程度までは良好な誘電特性をもった薄膜を形成する
ことが可能であるが、膜厚がほぼ１００ｎｍより薄くな
ると、十分満足できる特性を有する強誘電体薄膜を、再
現性良く形成することは困難であった。

【０００９】また、強誘電体薄膜の絶縁耐圧が劣化する
原因として、成分元素の化学量論組成からのずれの他
に、強誘電体膜表面の凸凹も考えらる。すなわち、強誘
電体膜の表面には１０〜３０ｎｍの凸凹があり、印加電
圧が同じであっても、膜厚が薄い部分には大きな電界が
加わるため、リーク電流の増大や絶縁耐圧の劣化の原因
になる。

【００１０】表面の凸凹を低減する方法としては、ドラ
イエッチングによって平坦化する方法が提案されている
（特開平７−３８００３号）。しかし、本発明者の検討
によると、膜厚１００ｎｍ以下の強誘電体膜の表面をド
ライエッチングすると、表面リーク電流や絶縁耐圧劣化
が発生することが明らかとなった。この原因は、プラズ
マから入射されたイオンによって結晶構造が破壊され、
非晶質状の表面劣化層が形成されているためであること
が、高分解能透過型電子顕微鏡（ＨＲＴＥＭ）観察によ
ってわかった。

【００１１】

【表１】

【００１２】また、上記ドライエッチングをＣＦ₄等の
フッ素系のガスを用いて行うと、表１に示したように、
表面組成が化学量論組成からずれてしまうことがＸ線光
電子分光法（ＸＰＳ法）による表面分析により明かとな
った。すなわち、膜中の酸素と表面に吸着された炭素が
減少して、その分だけフッ素が増加した。これは、ドラ
イエッチングによってＰｂ−Ｏ、Ｚｒ−Ｏ、Ｔｉ−Ｏの
各結合が切断されて、酸素がフッ素によって置換された
ためと考えられる。このフッ素化合物中のフッ素が水分
と反応して弗酸を形成し、長期信頼性の劣化を引き起こ
す原因になる。また、ドライエッチング後には、表面で
の鉛の相対的な割合が増えているのが認められた。この
原因は、ＴｉＦ₄は２８４℃で、ＺｒＦ₄は６００℃でそ
れぞれ昇華するのに対して、ＰｂＦ₂の融点は８５５℃
であるため、Ｔｉ、Ｚｒが選択的にエッチングされ、表
面での鉛の割合が相対的に増大したものと思われる。Ｘ
線の侵入深さから、このような組成のズレた層の厚さは
５〜１０ｎｍと推定され、上記、ＨＲＴＥＭ観察による
非晶質状の表面劣化層に対応していると考えられる。こ
の表面劣化層が、表面リーク電流の発生や、絶縁耐圧劣
化の原因となると考えられる。

【００１３】本発明の目的は、上記従来の問題を解決
し、強誘電体膜をキャパシタ絶縁膜として用い、高い集
積密度と信頼性を有する半導体装置を容易かつ高い歩留
まりで製造することができる半導体装置の製造方法を提
供することである。

【００１４】

【問題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、基板上に形成され
た下地電極上に所定の膜厚より厚い強誘電体膜を形成す
る工程と、当該強誘電体膜電体膜の膜厚を上記所定の膜
厚に薄くする工程と、熱処理を行って上記強誘電体膜に
形成された表面劣化層を回復させる工程を含むことを特
徴とする。

【００１５】すなわち、強誘電体膜の組成がプロセス変
動等の要因によって化学量論組成からずれると、図３に
示したように、強誘電体膜３４の表面側に過剰な成分の
酸化物３５が析出する。結晶加熱処理が若干不十分な場
合は、非晶質部分３６が強誘電体膜３４表面の結晶粒界
に残留する。これら過剰な成分の酸化物３５の析出や、
非晶質部分３６の残留が強誘電体膜３４の表面で起こる
のは、強誘電体薄膜３４の結晶化が基板３１側から起こ
るためである。特にゾルゲル法によってチタン酸ジルコ
ン酸鉛膜を形成した場合は、再蒸発した鉛を補償して結
晶化を促進するために５〜１０％程度の鉛を過剰に加え
ることが行なわれるが、この過剰な鉛は、酸化物の形で
薄膜表面の結晶粒界に析出される。

【００１６】しかし、本発明によれば、所定の膜厚より
厚い強誘電体膜を形成した後、所定の膜厚になるまで膜
厚が薄くされる。そのため、上記過剰な成分の酸化物３
５や非晶質部分３６はこの膜厚を薄くする工程で除去さ
れ、良好な特性の強誘電体膜が再現性よく形成される。
なお、図３において、記号３２はＴｉＮ膜、３３は下地
電極を、それぞれ表わす。

【００１７】上記強誘電体膜電体膜の膜厚を所定の膜厚
に薄くする工程は、ドライエッチングによって行うこと
により、好ましい結果を得ことができ、このドライエッ
チングは、たとえばアルゴンとＣＦ₄を含むガスを用い
て行うことができる。

【００１８】上記強誘電体膜を形成した後、上記強誘電
体膜電体膜の膜厚を所定の膜厚に薄くする前に、熱処理
を行って上記強誘電体膜電体膜を結晶化させることがで
きる。上記所定の膜厚に薄くする前の上記強誘電体膜
の膜厚は、真空蒸着法、スパッタ法、ゾルゲル法もしく
はＭＯＣＶＤ法のいずれの方法を用いても、１００ｎｍ
より厚く、５００ｎｍより薄くすることが好ましい。上
記強誘電体膜の膜厚が５００ｎｍより厚いと、膜の形成
や薄膜化の所要時間が長くなるばかりでなく、クラック
など好ましくない障害が発生する恐れがある。

【００１９】上記強誘電体膜の、薄くされた後の上記所
定の膜厚は１５ｎｍより厚く、１００ｎｍより薄いこと
が好ましい。１００ｎｍより膜厚が厚いと十分大きな容
量が得られず、１５ｎｍより薄いと下地電極の凹凸など
のために信頼性の高い強誘電体膜を高い再現性で形成す
るのは困難である。

【００２０】上記所定の膜厚に薄くする前の上記強誘電
体膜の膜厚と上記所定の膜厚の差が５０ｎｍより大きい
場合は、ドライエッチなどによる膜厚減少の再現性が十
分高くなり好ましい結果が得られる。

【００２１】表面劣化層を回復するための上記熱処理
を、たとえば酸素雰囲気など酸化性雰囲気中で行なうこ
とにより好ましい結果が得られ、この熱処理は３００℃
以上５５０℃以下の温度で行なうことが好ましい。な
お、下地電極の耐熱性が十分高ければ、６５０℃程度ま
での温度で好ましい結果が得られる、また、上記強誘電
体膜としてはペロブスカイト型酸化物からなる膜を使用
できる。ペロブスカイト型酸化物としては、例えばチタ
ン酸鉛、チタン酸ストロンチウム、チタン酸バリウム、
チタン酸ジルコン酸鉛およびチタン酸ジルコン酸バリウ
ム鉛からなる群から選択された材料からなる膜を使用で
きる。

【００２２】本発明によって形成された上記所定の膜厚
を有する強誘電体膜は、スイッチ用トランジスタととも
に同一半導体基板上に形成された、強誘電体キャパシタ
のキャパシタ絶縁膜として使用できる。

【００２３】上記スイッチ用トランジスタおよび強誘電
体キャパシタは、ダイナミックランダムアクセスメモリ
や強誘電体不揮発メモリの基本単位として使用できる。

【００２４】

【発明の実施の形態】半導体基板上に、下地電極および
強誘電体膜を順次形成し、熱処理を行って上記強誘電体
膜を結晶化する。下地電極と半導体基板の間にＴｉＮな
どからなる拡散防止層を介在させれば、さらに好ましい
結果が得られる。

【００２５】次に、上記強誘電体膜を全面エッチングし
て、所定の膜厚まで膜厚を小さくする。この際の膜厚を
小さくする手段としては、反応性ドライエッチングによ
る全面エッチングを用いることが好ましい。

【００２６】次に、酸化性雰囲気中で熱処理を行って、
強誘電体膜の表面劣化層を回復させる。この熱処理を、
４５０℃から５５０℃で行えば、十分な回復を行うこと
ができる。しかし、真空中で熱処理を行うと、回復は不
十分であるので、酸素中など、酸化性雰囲気中で熱処理
を行う方がよい。

【００２７】キャシパタ絶縁膜として用いられる上記強
誘電体膜としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ
_0.5Ｔｉ_0.5）Ｏ₃）膜など周知の各種組成の膜を用いる
ことができ、キャパシタの上部電極および下部電極とし
ては、Ｐｔ膜など周知の材料からなる膜を用いることが
できる。このＰｔ膜などからなる上部電極および下部電
極は、周知のスパッタリング法とホトエッチングによっ
て形成できる。

【００２８】本発明によって形成されたキャパシタ絶縁
膜は、厚さが薄く、かつ、信頼性も高いので、これを用
いて形成されたキャパシタは、ダイナミックランダムア
クセスメモリや強誘電体不揮発メモリを構成する基本要
素の一つであるキャパシタのとして特にすぐれている。

【００２９】

【実施例】

〈実施例１〉図１を用いて本発明の一実施例を説明す
る。まず、図１（ａ）に示したように、シリコン基板１
１上に、周知のスパッタ法を用いて、拡散防止層である
厚さ５０ｎｍのＴｉＮ膜１２を形成した後、下地電極１
３および強誘電体膜１４を順次形成し、熱処理を行って
上記強誘電体膜１４を結晶化した。

【００３０】本実施例では、上記下地電極１３として厚
さ２００ｎｍのＰｔ膜を形成し、上記強誘電体膜１４と
して、厚さ約１５０ｎｍのチタン酸ジルコン酸鉛（Ｐｂ
（Ｚｒ_0.5Ｔｉ_0.5）Ｏ₃）膜を周知の反応性蒸着法を用
いて形成した。また、上記熱処理は酸素雰囲気中で７０
０℃、３０秒行った。なお、上記強誘電体膜１４は、高
周波マグネトロンスパッタ法あるいはＭＯＣＶＤ法を用
いて形成しても同様の結果が得られた。

【００３１】ＣＦ₄とＡｒの混合ガスを用いた反応性ド
ライエッチングによって上記強誘電体膜１４を全面エッ
チングして、膜厚を５０ｎｍにした。この際の上記反応
性ドライエッチングは、ＣＦ₄とＡｒのガス流量をそれ
ぞれ１０ＳＣＣＭ、圧力は１０ｍＴｏｒｒ、ＲＦパワー
５００Ｗという条件で行った。

【００３２】次に、３００℃〜５００℃の熱処理を行っ
て強誘電体膜１４の表面劣化層を回復させた。この熱処
理を、１気圧酸素雰囲気中および真空（約１０−８Ｔｏ
ｒｒ）中でそぞれ行って、表面状態をＸＰＳ法によって
観測し、回復の度合いを比較した結果を図４に示した。
図４（ａ）、（ｂ）および（ｃ）は、上記反応性ドライ
エッチング直後（熱処理前）および上記熱処理後におけ
る強誘電体膜処表面のＰＺＴとＰｂＯ_x、ＺｒＯ_xおよび
ＴｉＯ_xの各酸化物の比を、それぞれ示す。

【００３３】図４から明らかなように、ＸＰＳピーク強
度比は、エッチング直後すなわち表面劣化層を回復させ
るための熱処理前は極めて低いが、５００℃、３０分の
酸素中熱処理を行うと１００％になり、表面劣化層が回
復したことが認められた。

【００３４】ジルコニウムの回復には最も高い温度を必
要とするので、ジルコニウム組成が少ないチタン酸ジル
コン酸鉛や、ジルコニウムを含まない強誘電体の場合
は、回復に必要な熱処理温は若干低くてもよいが、回復
を十分に行うために、４５０℃から５５０℃で熱処理す
ることが望ましい。

【００３５】一方、真空中で熱処理を行った場合は、Ｐ
ｂＯ_xは５００℃の熱処理によって完全には回復した
が、ＺｒＯ_xおよびＴｉＯ_xは、図４（ｂ）、（ｃ）に示
したように、５００、℃の熱処理によっても完全には回
復せず、表面劣化層の回復のための熱処理は酸化性雰囲
気中で行うことが好ましいことが認められた。

【００３６】次に、図１（ｂ）に示したように周知のス
パッタ法によって厚さ５０ｎｍのＰｔ膜１５を形成した
後、図１（ｃ）に示したように、所定の形状にパターニ
ングして上部電極１６を形成し、キャパシタを完成し
た。

【００３７】表面劣化層の回復処理条件によって生ずる
強誘電体キャパシタの誘電特性を比較した結果を図５〜
７に示した。

【００３８】図５（ａ）は酸素中熱処理後、図５（ｂ）
は真空中熱処理後におけるヒステリシスの熱処理温度依
存性をそれぞれ示した。真空中４００℃の処理を除いて
残留分極値、飽和分極値に大きな変化は認められなかっ
た。また、ドライエッチング後、および３００℃の熱処
理後では、抗電圧が大きくなってしまっているのが認め
られた。

【００３９】図６は酸化性雰囲気中で熱処理を行った場
合の温度と抗電圧の関係を示す。図６に示したように、
表面劣化層の発生によって生じた坑電圧の増大は、酸素
雰囲気中４００℃以上の処理でほぼ特性が回復している
が、４００℃、３０分の処理では素子間ばらつきが大き
く、これは真空中で熱処理を行っても同じであった。し
たがって再現性、均一性よくキャパシタを形成するには
４５０℃以上の熱処理を行う必要がある。

【００４０】しかし、真空中で処理を行うと、図７に示
したように、熱処理温度が高くなるほど残留分極値が減
少し、図７には示さなかったが、５００℃ではすべての
素子が短絡し、真空中での高温度の熱処理は好ましくな
いことが確認された。真空中で熱処理を行うと、表面劣
化層の回復とともに、劣化していない強誘電体膜自身か
らの強誘電体成分元素の再蒸発が起こり、それによって
特性劣化が生じたものと考えられる。

【００４１】本実施例において形成されたキャパシタ
（膜厚５０ｎｍのチタン酸ジルコン酸鉛膜をキャパシタ
絶縁膜として用いたキャパシタ）と、従来の製法によっ
て形成されたャパシタ（膜厚５０ｎｍのチタン酸ジルコ
ン酸鉛膜をキャパシタ絶縁膜として用いたキャパシタ）
の、リーク電流−電圧特性を比較した結果を図８に示し
た。図８から明らかなように、従来の製法によって形成
されたキャパシタでは、印加電圧２．５Ｖでのリーク電
流密度は１０^-6Ａ／ｃｍ²台で大きく、印加電圧が高く
なるとともにリーク電流密度は急激に増大した。一方、
本実施例によって形成されたキャパシタのリーク電流密
度は、上記従来のキャパシタよりはるかに少ない１０^-7
Ａ／ｃｍ²以下に抑えられ、印加電圧が高くなっても増
大しなかった。

【００４２】本実施例では、強誘電体膜にチタン酸ジル
コン酸鉛を用いたが、強誘電体膜の材料としてはチタン
酸ジルコン酸鉛に限らず、例えば、チタン酸鉛、チタン
酸ストロンチウム、チタン酸バリウム、などのペロブス
カイト型酸化物強誘電体、それらの固溶体を用いても同
様の結果が得られた。

【００４３】〈実施例２〉図９〜図１４は、本発明を用
いてメモリセルを製造した一実施例を主要工程順に示し
た図である。まず、図９に示したように、スイッチ用ト
ランジスタを、周知のＭＯＳＦＥＴ形成方法によって形
成した。図９において、符号９１はｐ型半導体基板、９
２は素子間分離絶縁膜、９３はゲート酸化膜、９４はゲ
ート電極となるワード線、９５、９６は高濃度のリンが
ドープされたｎ型不純物拡散層、９７は層間絶縁膜をそ
れぞれ示す。

【００４４】次に、周知のＣＶＤ法を用いて厚さ６００
ｎｍのＳｉＯ₂膜９８を表面全体に形成し、８５０℃で
リフローして表面を平坦化した後、３００ｎｍの厚さ分
をエッチバックして、ワード線に起因する段差を緩和し
た。

【００４５】ビット線が上記ｎ型拡散層９５と接触する
部分のＳｉＯ₂膜９８に、周知のホトリソグラフィ法と
ドライエッチング法を用いて開口部を形成した。次に、
金属のシリサイド膜と多結晶シリコン膜の積層膜を周知
の方法を用いて形成した後、周知のホトリソグラフィ法
とドライエッチング法を用いて所定の形状に加工し、ビ
ット線１０１を形成した。

【００４６】図１０に示したように、ＢＰＳＧなどのシ
リコン酸化膜系の絶縁膜１０２を全面に形成した後、表
面を平坦化した。この絶縁膜１０２は、表面を平坦化す
るのに十分な膜厚とする必要があり、本実施例では膜厚
を６００ｎｍとして、周知のエッチバック法によって表
面を平坦化した。さらに、周知ののホトリソグラフィ法
とドライエッチング法を用いて、蓄積容量部と基板を接
触させるためのメモリ部コンタクト孔１０３を形成し
た。

【００４７】周知のＣＶＤ法を用いて、厚さ３５０ｎｍ
の多結晶シリコン膜１１１を全面に形成した後、ドライ
エッチング法によって膜厚分だけエッチバックして、上
記多結晶シリコン膜１１１を、図１１に示したように上
記コンタクト孔１０３内のみに残し、他の部分は除去し
た。

【００４８】厚さ５０ｎｍのＴｉＮ膜からなる拡散防止
層１１２および厚さ２００ｎｍのＰｔ膜からなる下地電
極１１３を、周知のスパッタ法を用いて順次形成した。
さらに、周知の反応性蒸着法を用いて、厚さ約１５０ｎ
ｍのチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ_0.5Ｔｉ_0.5）Ｏ
₃）膜を形成した後、酸素雰囲気中で６５０℃、３０秒
の熱処理を行なって結晶化させ、さらに膜厚を薄くして
７５ｎｍの強誘電体薄膜１１４を形成した。

【００４９】なお、強誘電体膜１１４の形成には高周波
マグネトロンスパッタ法、ゾルゲル法、あるいはＣＶＤ
法を用いてもよく、また、上記チタン酸ジルコン酸鉛膜
を薄くする工程は、本実施例ではＣＦ₄とＡｒの混合ガ
スを用いた反応性ドライエッチングを、ＣＦ₄とＡｒの
ガス流量をそれぞれ１０ＳＣＣＭ、圧力を１０ｍｔｏｒ
ｒ、ＲＦパワー５００Ｗという条件で行なった。強誘電
体薄膜１４を薄膜化した後、１気圧酸素雰囲気中５００
℃、３０分間の熱処理を行った。

【００５０】次に、図１２に示したように、上部電極１
２１として厚さ５０ｎｍのＰｔ膜を周知のスパッタ法に
よって形成した後、ホトリソグラフィ法とドライエッチ
ング法を用いて順次パターニングを行ってキャパシタを
完成した。なお、図示してはいないが、最終的には通常
の半導体メモリチップと同様に配線工程を経てメモリチ
ップが完成することは言うまでもない。

【００５１】本実施例では、強誘電体薄膜にチタン酸ジ
ルコン酸鉛を用いたが、強誘電体薄膜の材料としてはチ
タン酸ジルコン酸鉛に限らず、例えば、チタン酸鉛、チ
タン酸ストロンチウム、チタン酸バリウム、などのペロ
ブスカイト型酸化物強誘電体、それらの固溶体、あるい
は、ビスマス系層状酸化物強誘電体であってもよいこと
は言うまでもない。また、本発明は上記実施例に限定さ
れることなく、本発明の精神を逸脱しない範囲内におい
て種々の変更をなし得ることは勿論である。

【００５２】

【発明の効果】上記説明から明らかなように、本発明に
よれば、膜厚が十分小さく、特性のすぐれた強誘電体膜
を良好な再現性で形成できるので、ダイナミックランダ
ムアクセスメモリなど各種半導体メモリの製造に極めて
好適である。本発明によって形成されたメモリセルを用
いれば、高集積ダイナミックランダムアクセスメモリや
高集積強誘電体不揮発性メモリが実現できるばかりでは
なく、これらのメモリセルとロジックＬＳＩを同一チッ
プ上に集積化した高機能ＬＳＩ、強誘電体不揮発性メモ
リによって配線を変えることが可能なフィールドプログ
ラマブルロジックＬＳＩなどを実現できる。さらに、通
信用ＬＳＩなど強誘電体キャパシタを用いた多くの半導
体装置の製造に有用である。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するための工程
図、

【図２】強誘電体膜の膜厚と比誘電率の関係を示す図、

【図３】従来の問題を説明するための図、

【図４】酸素中および真空中での熱処理の効果を比較し
た図、

【図５】熱処理条件と分極の関係を示す図、

【図６】酸化性雰囲気中で熱処理を行った際の温度と抗
電圧の関係を示す図、

【図７】真空中で熱処理した際の温度と抗電圧の関係を
示す図、

【図８】本発明と従来のリーク特性を比較した図、

【図９】本発明の第２の実施例を説明するめの断面図、

【図１０】本発明の第２の実施例を説明するめの断面
図、

【図１１】本発明の第２の実施例を説明するめの断面
図、

【図１２】本発明の第２の実施例を説明するめの断面
図。

【符号の説明】

１１、３１…半導体基板、１２、３２…ＴｉＮ膜、１
３、３３…下地電極、１４、３４…強誘電体膜、１５…
Ｐｔ膜、１６…上部電極、３５…酸化物、３６…非晶質
部分、９１…半導体基板、９２…素子間分離酸化膜、９
３…ゲート酸化膜、９４…ワード線、９５…不純物拡散
層、９６…不純物拡散層、９７、９８…層間絶縁膜、１
０１…ビット線、１０２…層間絶縁膜、１０３……コン
タクト孔、１１１…多結晶シリコン膜、１１２…拡散防
止用導電層、１１３…下部電極、１１４…強誘電体膜、
１２１…上部電極。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/8242 21/8247 29/788 29/792

Claims

【特許請求の範囲】

【請求項１】基板上に形成された下地電極上に所定の膜
厚より厚い強誘電体膜を形成する工程と、当該強誘電体
膜電体膜の膜厚を上記所定の膜厚に薄くする工程と、熱
処理を行って上記強誘電体膜に形成された表面劣化層を
回復させる工程を含むことを特徴とする半導体装置の製
造方法。
【請求項２】上記強誘電体膜電体膜の膜厚を上記所定の
膜厚に薄くする工程は、ドライエッチングによって行わ
れることを特徴とする請求項１に記載の半導体装置の製
造方法。
【請求項３】上記ドライエッチングはアルゴンとＣＦ₄
を含むガスを用いて行われることを特徴とする請求項２
に記載の半導体装置の製造方法。
【請求項４】上記強誘電体膜を形成する工程と上記強誘
電体膜電体膜の膜厚を所定の膜厚に薄くする工程の間
に、熱処理を行って上記強誘電体膜電体膜を結晶化させ
る工程が付加されることを特徴とする請求項１から３の
いずれか一に記載の半導体装置の製造方法。
【請求項５】上記所定の膜厚に薄くする前の上記強誘電
体膜の膜厚は１００ｎｍより厚く、５００ｎｍより薄い
ことを特徴とする請求項１から４のいずれか一に記載の
半導体装置の製造方法。
【請求項６】上記所定の膜厚は１５ｎｍより厚く、１０
０ｎｍより薄いことを特徴とする請求項１から４のいず
れか一に記載の半導体装置の製造方法。
【請求項７】上記所定の膜厚に薄くする前の上記強誘電
体膜の膜厚と上記所定の膜厚の差は５０ｎｍより大きい
ことを特徴とする請求項１から６のいずれか一に記載の
半導体装置の製造方法。
【請求項８】上記熱処理は酸化性雰囲気中で行なわれる
ことを特徴とする請求項１から７のいずれか一に記載の
半導体装置の製造方法。
【請求項９】上記熱処理は３００℃以上５５０℃以下の
温度で行なわれることを特徴とする請求項８に記載の半
導体装置の製造方法。
【請求項１０】上記強誘電体膜はチタン酸鉛、チタン酸
ストロンチウム、チタン酸バリウム、チタン酸ジルコン
酸鉛およびチタン酸ジルコン酸バリウム鉛からなる群か
ら選択された材料からなることを特徴とする請求項１か
ら９のいずれか一に記載の半導体装置の製造方法。
【請求項１１】上記強誘電体膜はペロブスカイト型酸化
物からなることを特徴とする請求項１から１０のいずれ
か一に記載の半導体装置の製造方法。
【請求項１２】スイッチ用トランジスタおよび強誘電体
キャパシタが同一半導体基板上に形成され、上記強誘電
体キャパシタのキャパシタ絶縁膜は、請求項１から１１
のいずれか一に記載の半導体装置の製造方法によって製
造された上記強誘電体膜であることを特徴とする半導体
装置。
【請求項１３】上記スイッチ用トランジスタおよび強誘
電体キャパシタは、ダイナミックランダムアクセスメモ
リの基本単位であることを特徴とする請求項１２に記載
の半導体装置。
【請求項１４】上記スイッチ用トランジスタおよび強誘
電体キャパシタは、強誘電体不揮発メモリの基本単位で
あることを特徴とする請求項１２に記載の半導体装置。