JP2003017581A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003017581A JP2003017581A JP2001195934A JP2001195934A JP2003017581A JP 2003017581 A JP2003017581 A JP 2003017581A JP 2001195934 A JP2001195934 A JP 2001195934A JP 2001195934 A JP2001195934 A JP 2001195934A JP 2003017581 A JP2003017581 A JP 2003017581A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- capacitor
- aluminum
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 リーク電流の低減ができるなどキャパシタ特
性の制御が容易で良好な特性を有する高誘電率誘電体膜
用いたキャパシタを有する半導体装置及び耐圧が大きく
劣化する反応層の存在を低減する半導体装置の製造方法
を提供する。 【解決手段】 半導体基板１０上のＴａ2 Ｏ5 などの高
誘電率の金属酸化膜を誘電体膜１２とするキャパシタの
上部又は下部或いは両方の電極１２、１３と誘電体膜と
の間にＴｉとＡｌの酸化膜１１′、１３′を形成する。
電極には少なくともＴｉＮとＡｌＮの固溶系であるチタ
ンアルミナイトライドを用いる。アルミニウム酸化物
は、バンドギャップが広く安定しているために、リーク
電流の抑制には極めて有利である。とくに上部電極及び
下部電極の両方にこのチタンアルミナイトライドを用い
た場合、成膜後に熱処理を加えることにより、Ｔａ2 Ｏ
5 などからなる誘電体膜をＡｌ2 Ｏ3 で挟み込むのでリ
ーク電流は著しく低下する。
性の制御が容易で良好な特性を有する高誘電率誘電体膜
用いたキャパシタを有する半導体装置及び耐圧が大きく
劣化する反応層の存在を低減する半導体装置の製造方法
を提供する。 【解決手段】 半導体基板１０上のＴａ2 Ｏ5 などの高
誘電率の金属酸化膜を誘電体膜１２とするキャパシタの
上部又は下部或いは両方の電極１２、１３と誘電体膜と
の間にＴｉとＡｌの酸化膜１１′、１３′を形成する。
電極には少なくともＴｉＮとＡｌＮの固溶系であるチタ
ンアルミナイトライドを用いる。アルミニウム酸化物
は、バンドギャップが広く安定しているために、リーク
電流の抑制には極めて有利である。とくに上部電極及び
下部電極の両方にこのチタンアルミナイトライドを用い
た場合、成膜後に熱処理を加えることにより、Ｔａ2 Ｏ
5 などからなる誘電体膜をＡｌ2 Ｏ3 で挟み込むのでリ
ーク電流は著しく低下する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、とくに半導体基板上に形成される多層配線間に配置
形成された高誘電率の誘電体を用いたキャパシタの構造
及びその製造方法に関するものである。
り、とくに半導体基板上に形成される多層配線間に配置
形成された高誘電率の誘電体を用いたキャパシタの構造
及びその製造方法に関するものである。
【０００２】
【従来の技術】酸化タンタル（Ｔａ2 Ｏ5 ）、酸化ジル
コニウム（ＺｒＯ2 ）、酸化ハフニウム（ＨｆＯ2 ）な
どの高誘電率の金属酸化物は、半導体装置の絶縁膜とし
て多用されている窒化シリコン（ＳｉＮ）や酸化シリコ
ン（ＳｉＯ2 ）などに比べて高い誘電率を有するので、
半導体装置に組み込まれる次世代のキャパシタの誘電体
膜として注目を集めている。しかし、これらの金属酸化
物は、バンドギャップが狭く、熱的な安定性も良くな
く、リーク電流の低減が困難であるなどキャパシタ特性
に問題があるものであった。また、システム系のデバイ
スでは寄生容量を減らすために、金属を電極としたＭＩ
Ｍ（Metal-Insulator-Metal)キャパシタを使用すること
が望ましいこととされているが、これらキャパシタを構
成する膜を半導体基板に形成された金属電極上に形成す
る場合、電極の耐酸化性が問題になってくる。また、誘
電体膜形成やその後の工程によって、誘電体膜と接して
いる電極界面に酸化膜が形成されると、キャパシタ容量
の低下やリーク電流の増加が生じ、キャパシタ特性が劣
化する。
コニウム（ＺｒＯ2 ）、酸化ハフニウム（ＨｆＯ2 ）な
どの高誘電率の金属酸化物は、半導体装置の絶縁膜とし
て多用されている窒化シリコン（ＳｉＮ）や酸化シリコ
ン（ＳｉＯ2 ）などに比べて高い誘電率を有するので、
半導体装置に組み込まれる次世代のキャパシタの誘電体
膜として注目を集めている。しかし、これらの金属酸化
物は、バンドギャップが狭く、熱的な安定性も良くな
く、リーク電流の低減が困難であるなどキャパシタ特性
に問題があるものであった。また、システム系のデバイ
スでは寄生容量を減らすために、金属を電極としたＭＩ
Ｍ（Metal-Insulator-Metal)キャパシタを使用すること
が望ましいこととされているが、これらキャパシタを構
成する膜を半導体基板に形成された金属電極上に形成す
る場合、電極の耐酸化性が問題になってくる。また、誘
電体膜形成やその後の工程によって、誘電体膜と接して
いる電極界面に酸化膜が形成されると、キャパシタ容量
の低下やリーク電流の増加が生じ、キャパシタ特性が劣
化する。
【０００３】図１１は、従来のキャパシタを備えた半導
体装置を示す断面図である。半導体基板１００には、例
えば、ｐ型シリコン半導体を用いている。半導体基板１
００には、表面領域にＳＴＩ(Shallow Trench Isolatio
n)などのシリコン酸化物などが埋め込まれた素子分離領
域１０１が形成されており、素子分離領域１０１に区画
された素子領域にはＭＯＳトランジスタが形成されてい
る。素子領域の表面領域にはｎ型ソース／ドレイン領域
１０２が形成されている。ソース／ドレイン領域１０２
間の上にはシリコン酸化膜などからなるゲート絶縁膜１
０３が設けられている。ゲート絶縁膜１０３の上にはポ
リシリコンなどのゲート電極１０４が形成されている。
ゲート電極１０４の表面及び側壁にはシリコン酸化膜な
どの保護絶縁膜１０５が形成されている。半導体基板１
００上にはＭＯＳトランジスタを被覆するようにシリコ
ン酸化膜などからなる層間絶縁膜１０６が形成されてい
る。層間絶縁膜１０６の表面に、例えば、アルミニウム
などからなる埋め込み配線１０８が形成されており、こ
の埋め込み配線１０８とゲート電極１０４とは、層間絶
縁膜において両者間に形成されたコンタクト孔に埋め込
まれた接続プラグ１０７により電気的に接続されてい
る。接続プラグは、タングステンやアルミニウム、銅な
どを用いることが出来る。
体装置を示す断面図である。半導体基板１００には、例
えば、ｐ型シリコン半導体を用いている。半導体基板１
００には、表面領域にＳＴＩ(Shallow Trench Isolatio
n)などのシリコン酸化物などが埋め込まれた素子分離領
域１０１が形成されており、素子分離領域１０１に区画
された素子領域にはＭＯＳトランジスタが形成されてい
る。素子領域の表面領域にはｎ型ソース／ドレイン領域
１０２が形成されている。ソース／ドレイン領域１０２
間の上にはシリコン酸化膜などからなるゲート絶縁膜１
０３が設けられている。ゲート絶縁膜１０３の上にはポ
リシリコンなどのゲート電極１０４が形成されている。
ゲート電極１０４の表面及び側壁にはシリコン酸化膜な
どの保護絶縁膜１０５が形成されている。半導体基板１
００上にはＭＯＳトランジスタを被覆するようにシリコ
ン酸化膜などからなる層間絶縁膜１０６が形成されてい
る。層間絶縁膜１０６の表面に、例えば、アルミニウム
などからなる埋め込み配線１０８が形成されており、こ
の埋め込み配線１０８とゲート電極１０４とは、層間絶
縁膜において両者間に形成されたコンタクト孔に埋め込
まれた接続プラグ１０７により電気的に接続されてい
る。接続プラグは、タングステンやアルミニウム、銅な
どを用いることが出来る。
【０００４】また、埋め込み配線は、アルミニウムの他
にアルミニウム合金、銅やその合金もしくは多層の金属
膜が用いられる。層間絶縁膜１０６の上に層間絶縁膜１
０９が形成されている。層間絶縁膜１０９は、シリコン
酸化膜などからなり、ＣＶＤ（Chemical Vapor Deposit
ion ）法などにより形成される。層間絶縁膜１０９の表
面に、例えば、アルミニウムなどからなる埋め込み配線
１１５が形成されており、この埋め込み配線１１５とソ
ース／ドレイン領域１０２の一方の領域とは、層間絶縁
膜１０６、１０９において両者間に形成されたコンタク
ト孔に埋め込まれた接続プラグ１１４により電気的に接
続されている。接続プラグは、タングステンやアルミニ
ウム、銅もしくはそれらの合金などを用いることが出来
る。また、埋め込み配線は、アルミニウムの他にアルミ
ニウム合金、銅やその合金もしくは多層の金属膜からな
る構造が用いられる。この埋め込み配線１１５の上にキ
ャパシタが形成されている。埋め込み配線１１５の上
に、例えば、チタンナイトライド（窒化チタン（Ｔｉ
Ｎ））膜からなる下部電極１１１が形成されている。下
部電極１１１の上には、例えば、酸化タンタルなどの高
誘電率誘電体膜１１２が形成されている。誘電体膜１１
２の上には、例えば、ＴｉＮ膜からなる上部電極１１３
が形成されている。
にアルミニウム合金、銅やその合金もしくは多層の金属
膜が用いられる。層間絶縁膜１０６の上に層間絶縁膜１
０９が形成されている。層間絶縁膜１０９は、シリコン
酸化膜などからなり、ＣＶＤ（Chemical Vapor Deposit
ion ）法などにより形成される。層間絶縁膜１０９の表
面に、例えば、アルミニウムなどからなる埋め込み配線
１１５が形成されており、この埋め込み配線１１５とソ
ース／ドレイン領域１０２の一方の領域とは、層間絶縁
膜１０６、１０９において両者間に形成されたコンタク
ト孔に埋め込まれた接続プラグ１１４により電気的に接
続されている。接続プラグは、タングステンやアルミニ
ウム、銅もしくはそれらの合金などを用いることが出来
る。また、埋め込み配線は、アルミニウムの他にアルミ
ニウム合金、銅やその合金もしくは多層の金属膜からな
る構造が用いられる。この埋め込み配線１１５の上にキ
ャパシタが形成されている。埋め込み配線１１５の上
に、例えば、チタンナイトライド（窒化チタン（Ｔｉ
Ｎ））膜からなる下部電極１１１が形成されている。下
部電極１１１の上には、例えば、酸化タンタルなどの高
誘電率誘電体膜１１２が形成されている。誘電体膜１１
２の上には、例えば、ＴｉＮ膜からなる上部電極１１３
が形成されている。
【０００５】層間絶縁膜１０９の上に層間絶縁膜１２１
が形成されている。層間絶縁膜１２１は、シリコン酸化
膜などからなり、ＣＶＤ法などにより形成される。層間
絶縁膜１２１に、例えば、アルミニウムなどからなる埋
め込み配線１１９、１２０が形成されており、埋め込み
配線１１９と上部電極１１３とは、層間絶縁膜１２１に
おいて両者間に形成され、コンタクト孔に埋め込まれた
アルミニウムなどの接続プラグ１１８により電気的に接
続されている。また、埋め込み配線１２０と埋め込み配
線１１５とは、層間絶縁膜１２１において両者間に形成
され、コンタクト孔に埋め込まれたアルミニウムなどの
接続プラグ１１７により電気的に接続されている。これ
ら埋め込み配線１１９、１２０は、シリコン酸化膜のよ
うな保護絶縁膜１２２により被覆されている。
が形成されている。層間絶縁膜１２１は、シリコン酸化
膜などからなり、ＣＶＤ法などにより形成される。層間
絶縁膜１２１に、例えば、アルミニウムなどからなる埋
め込み配線１１９、１２０が形成されており、埋め込み
配線１１９と上部電極１１３とは、層間絶縁膜１２１に
おいて両者間に形成され、コンタクト孔に埋め込まれた
アルミニウムなどの接続プラグ１１８により電気的に接
続されている。また、埋め込み配線１２０と埋め込み配
線１１５とは、層間絶縁膜１２１において両者間に形成
され、コンタクト孔に埋め込まれたアルミニウムなどの
接続プラグ１１７により電気的に接続されている。これ
ら埋め込み配線１１９、１２０は、シリコン酸化膜のよ
うな保護絶縁膜１２２により被覆されている。
【０００６】図１２は、図１１のキャパシタ部分を拡大
した断面図であり、誘電体膜と電極の接合構造を詳細に
示している。前に示したようにキャパシタは、下部電極
（ＴｉＮ）１１１、高誘電率誘電体膜（Ｔａ2 Ｏ5 ）１
１２及び上部電極１１３からなる積層体を構成してい
る。このように、従来のキャパシタは、半導体で広く使
われているバリアメタルＴｉＮを電極とした用いること
が多い。このような場合、これらのキャパシタを構成す
る積層体を半導体基板上の金属電極もしくは金属配線上
に形成する場合、図１２に示すように、下部電極（Ｔｉ
Ｎ）１１１と誘電体膜１１２との間には酸化チタン層
（ＴｉＯx ）１１１′が形成され、上部電極（ＴｉＮ）
１１３と誘電体膜１１２との間には酸化チタン層１１
３′が形成される。この場合、プロセスの熱負荷が小さ
く、ＴｉＯｘが非常に薄く形成され、且つキャパシタ容
量の減少がわずかな場合でも、リーク電流や容量の電圧
依存性に与える影響は大きい。ＴｉＯｘは、様々な組成
を持ち、導電体から絶縁体まで特性が変化するので、Ｔ
ｉＯｘ中の準位を介してリーク電流が増大したり、空乏
層が形成されたり、その特性は著しくプロセスに依存し
て安定しないものとなる。
した断面図であり、誘電体膜と電極の接合構造を詳細に
示している。前に示したようにキャパシタは、下部電極
（ＴｉＮ）１１１、高誘電率誘電体膜（Ｔａ2 Ｏ5 ）１
１２及び上部電極１１３からなる積層体を構成してい
る。このように、従来のキャパシタは、半導体で広く使
われているバリアメタルＴｉＮを電極とした用いること
が多い。このような場合、これらのキャパシタを構成す
る積層体を半導体基板上の金属電極もしくは金属配線上
に形成する場合、図１２に示すように、下部電極（Ｔｉ
Ｎ）１１１と誘電体膜１１２との間には酸化チタン層
（ＴｉＯx ）１１１′が形成され、上部電極（ＴｉＮ）
１１３と誘電体膜１１２との間には酸化チタン層１１
３′が形成される。この場合、プロセスの熱負荷が小さ
く、ＴｉＯｘが非常に薄く形成され、且つキャパシタ容
量の減少がわずかな場合でも、リーク電流や容量の電圧
依存性に与える影響は大きい。ＴｉＯｘは、様々な組成
を持ち、導電体から絶縁体まで特性が変化するので、Ｔ
ｉＯｘ中の準位を介してリーク電流が増大したり、空乏
層が形成されたり、その特性は著しくプロセスに依存し
て安定しないものとなる。
【０００７】
【発明が解決しようとする課題】従来からＴｉＮ電極
は、システム系の半導体素子では他のユニット等との整
合性が良いので使いたいという強い要望があるが、Ｔｉ
Ｎを電極としたＴａ2 ０5キャパシタは、電極／Ｔａ2
Ｏ5 界面に酸化チタン層が形成されてしまい、特性の制
御が困難であり良好な特性を得る至っていない。本発明
は、この様な事情によりなされたものであり、リーク電
流の低減ができるなどキャパシタ特性の制御が容易であ
り良好な特性を有する高誘電率誘電体膜用いたキャパシ
タを有する半導体装置及び耐圧が大きく劣化する反応層
の存在を低減する半導体装置の製造方法を提供する。
は、システム系の半導体素子では他のユニット等との整
合性が良いので使いたいという強い要望があるが、Ｔｉ
Ｎを電極としたＴａ2 ０5キャパシタは、電極／Ｔａ2
Ｏ5 界面に酸化チタン層が形成されてしまい、特性の制
御が困難であり良好な特性を得る至っていない。本発明
は、この様な事情によりなされたものであり、リーク電
流の低減ができるなどキャパシタ特性の制御が容易であ
り良好な特性を有する高誘電率誘電体膜用いたキャパシ
タを有する半導体装置及び耐圧が大きく劣化する反応層
の存在を低減する半導体装置の製造方法を提供する。
【０００８】
【課題を解決するための手段】本発明は、半導体装置に
おいて、半導体基板に形成され、Ｔａ2 Ｏ5 等の高誘電
率の金属酸化物を誘電体膜とするキャパシタの上部もし
くは下部あるいは上部及び下部電極と誘電体膜との間に
ＴｉとＡｌの酸化膜を形成することを特徴としている。
この半導体装置の製造方法として、電極材料にチタンア
ルミナイトライドを用いることに特徴がある。チタンア
ルミナイトライドはＴｉＮとＡｌＮの固溶体である。酸
化されることによって表面側にＡｌが析出してＴｉを若
干含んだＡｌ酸化物（Ａｌ2 Ｏ3 ）が形成される。Ａｌ
酸化物の下層にはＡｌの濃度が減少したＴｉ酸化物が形
成される。Ａｌ2 Ｏ3 は、バンドギャップが広く、熱
的、化学的にも安定であるためにリーク電流の抑制には
極めて有効である。とくに上部電極及び下部電極の両方
にこのチタンアルミナイトライドを用いた場合、金属酸
化膜の成膜時や成膜後の酸化性熱工程によって、金属酸
化物をＡｌ2 Ｏ3 で挟み込むことが出来るのでリーク電
流は著しく低下する。Ａｌ2 Ｏ3 は、比誘電率は１０程
度と大きくはないが、極薄膜での形成が可能であるため
キャパシタ容量の低下は微小である。さらにＡｌ2 Ｏ3
中の酸素の拡散係数が小さいため、Ａｌ2 Ｏ3が形成さ
れることによってチタンアルミナイトライドの酸化は、
結果的に抑制され、Ｔｉ酸化物の形成もわずかな膜厚に
抑えることができる。
おいて、半導体基板に形成され、Ｔａ2 Ｏ5 等の高誘電
率の金属酸化物を誘電体膜とするキャパシタの上部もし
くは下部あるいは上部及び下部電極と誘電体膜との間に
ＴｉとＡｌの酸化膜を形成することを特徴としている。
この半導体装置の製造方法として、電極材料にチタンア
ルミナイトライドを用いることに特徴がある。チタンア
ルミナイトライドはＴｉＮとＡｌＮの固溶体である。酸
化されることによって表面側にＡｌが析出してＴｉを若
干含んだＡｌ酸化物（Ａｌ2 Ｏ3 ）が形成される。Ａｌ
酸化物の下層にはＡｌの濃度が減少したＴｉ酸化物が形
成される。Ａｌ2 Ｏ3 は、バンドギャップが広く、熱
的、化学的にも安定であるためにリーク電流の抑制には
極めて有効である。とくに上部電極及び下部電極の両方
にこのチタンアルミナイトライドを用いた場合、金属酸
化膜の成膜時や成膜後の酸化性熱工程によって、金属酸
化物をＡｌ2 Ｏ3 で挟み込むことが出来るのでリーク電
流は著しく低下する。Ａｌ2 Ｏ3 は、比誘電率は１０程
度と大きくはないが、極薄膜での形成が可能であるため
キャパシタ容量の低下は微小である。さらにＡｌ2 Ｏ3
中の酸素の拡散係数が小さいため、Ａｌ2 Ｏ3が形成さ
れることによってチタンアルミナイトライドの酸化は、
結果的に抑制され、Ｔｉ酸化物の形成もわずかな膜厚に
抑えることができる。
【０００９】このチタンアルミナイトライドは、ＴｉＮ
と同程度のバリア性を有しているので、ＴｉＮの代替と
して使用される。またＴｉＮと併用することも可能であ
る。このとき、Ｔｉ1-x Ａｌx Ｎのｘ＝０．０５〜０．
５好ましくは０．０５〜０．３であると成膜条件や加工
条件などはＴｉＮと共通とすることが出来るので工程の
増加は最小限に抑えることが出来る。また、本発明は、
電極材料をＴｉＮとして、下部電極となるＴｉＮ膜の
上、もしくは上部電極となるＴｉＮの下にＴｉ酸化物及
びＡｌ酸化物を形成する半導体装置及びその製造方法を
提案するものである。これによって、一般に半導体装置
に多用されているＴｉＮを用いても、チタンアルミナイ
トライドと同様のリーク電流抑制効果を示すことが出来
る。
と同程度のバリア性を有しているので、ＴｉＮの代替と
して使用される。またＴｉＮと併用することも可能であ
る。このとき、Ｔｉ1-x Ａｌx Ｎのｘ＝０．０５〜０．
５好ましくは０．０５〜０．３であると成膜条件や加工
条件などはＴｉＮと共通とすることが出来るので工程の
増加は最小限に抑えることが出来る。また、本発明は、
電極材料をＴｉＮとして、下部電極となるＴｉＮ膜の
上、もしくは上部電極となるＴｉＮの下にＴｉ酸化物及
びＡｌ酸化物を形成する半導体装置及びその製造方法を
提案するものである。これによって、一般に半導体装置
に多用されているＴｉＮを用いても、チタンアルミナイ
トライドと同様のリーク電流抑制効果を示すことが出来
る。
【００１０】すなわち、本発明の第１の半導体装置は、
半導体基板と、前記半導体基板上に形成され、下部電
極、この下部電極上に形成された誘電体膜及びこの誘電
体膜上に形成された上部電極から構成されたキャパシタ
とを具備し、前記誘電体膜は、高誘電率の金属酸化膜か
らなり、前記下部電極及び前記上部電極の少なくとも一
方は、Ｔｉx Ａｌ1-x Ｎ（ｘ＝０．０５〜０．５）で示
されるチタンアルミナイトライド層からなることを特徴
としている。前記チタンアルミナイトライドからなる電
極と前記誘電体膜との間にはアルミニウムとチタンの酸
化膜が介在しているようにしてもよい。前記アルミニウ
ムとチタンの酸化膜は、複数層から構成され、前記誘電
体膜に近い層は、チタンを含むアルミ酸化膜であり、前
記チタンアルミナイトライドからなる電極に近い層は、
アルミを含むチタン酸化膜であるようにしてもよい。前
記高誘電率の金属酸化膜は、酸化タンタル（Ｔａ
2 Ｏ5 ）、酸化ジルコニウム（ＺｒＯ2 ）、酸化ハフニ
ウム（ＨｆＯ2 ）から選ばれるようにしてもよい。
半導体基板と、前記半導体基板上に形成され、下部電
極、この下部電極上に形成された誘電体膜及びこの誘電
体膜上に形成された上部電極から構成されたキャパシタ
とを具備し、前記誘電体膜は、高誘電率の金属酸化膜か
らなり、前記下部電極及び前記上部電極の少なくとも一
方は、Ｔｉx Ａｌ1-x Ｎ（ｘ＝０．０５〜０．５）で示
されるチタンアルミナイトライド層からなることを特徴
としている。前記チタンアルミナイトライドからなる電
極と前記誘電体膜との間にはアルミニウムとチタンの酸
化膜が介在しているようにしてもよい。前記アルミニウ
ムとチタンの酸化膜は、複数層から構成され、前記誘電
体膜に近い層は、チタンを含むアルミ酸化膜であり、前
記チタンアルミナイトライドからなる電極に近い層は、
アルミを含むチタン酸化膜であるようにしてもよい。前
記高誘電率の金属酸化膜は、酸化タンタル（Ｔａ
2 Ｏ5 ）、酸化ジルコニウム（ＺｒＯ2 ）、酸化ハフニ
ウム（ＨｆＯ2 ）から選ばれるようにしてもよい。
【００１１】本発明の第２の半導体装置は、半導体基板
と、前記半導体基板上に形成され、下部電極、この下部
電極上に形成された誘電体膜及びこの誘電体膜上に形成
された上部電極から構成されたキャパシタとを具備し、
前記誘電体膜は、高誘電率の金属酸化膜である酸化タン
タル膜からなり、前記下部電極及び前記上部電極の少な
くとも一方は、チタンナイトライド層からなり、前記上
部電極のチタンナイトライド層と前記酸化タンタル層と
の間には酸化アルミニウム膜とチタン酸化膜が形成され
ていることを特徴としている。
と、前記半導体基板上に形成され、下部電極、この下部
電極上に形成された誘電体膜及びこの誘電体膜上に形成
された上部電極から構成されたキャパシタとを具備し、
前記誘電体膜は、高誘電率の金属酸化膜である酸化タン
タル膜からなり、前記下部電極及び前記上部電極の少な
くとも一方は、チタンナイトライド層からなり、前記上
部電極のチタンナイトライド層と前記酸化タンタル層と
の間には酸化アルミニウム膜とチタン酸化膜が形成され
ていることを特徴としている。
【００１２】本発明の半導体装置の製造方法は、半導体
基板上に下部電極となるチタンナイトライド層を形成す
る工程と、前記下部電極のチタンナイトライド層上に第
１のアルミニウム酸化膜を形成する工程と、前記アルミ
ニウム酸化膜上に誘電体膜として用いられる酸化タンタ
ル膜を形成する工程と、前記誘電体膜である酸化タンタ
ル膜上に第２のアルミニウム酸化膜を形成する工程と、
前記第２のアルミニウム酸化膜上に上部電極であるチタ
ンナイトライド層を形成することにより上部電極、誘電
体膜及び下部電極を有する構造のキャパシタを形成する
工程とを備えたことを特徴としている。
基板上に下部電極となるチタンナイトライド層を形成す
る工程と、前記下部電極のチタンナイトライド層上に第
１のアルミニウム酸化膜を形成する工程と、前記アルミ
ニウム酸化膜上に誘電体膜として用いられる酸化タンタ
ル膜を形成する工程と、前記誘電体膜である酸化タンタ
ル膜上に第２のアルミニウム酸化膜を形成する工程と、
前記第２のアルミニウム酸化膜上に上部電極であるチタ
ンナイトライド層を形成することにより上部電極、誘電
体膜及び下部電極を有する構造のキャパシタを形成する
工程とを備えたことを特徴としている。
【００１３】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図７を参照して第１
の実施例を説明する。図１は、キャパシタを有する半導
体基板に形成された半導体装置の断面図、図２は、図１
の半導体基板のキャパシタ部分の拡大断面図、図３は、
図１に示されたＴａ2 Ｏ5 を誘電体膜とするキャパシタ
及び他のキャパシタのリーク電流の電極依存性を示す特
性図、図４は、図１に示されたＴａ2 Ｏ5 を誘電体膜と
するキャパシタ及び他のキャパシタの電気容量の電圧依
存性を示す特性図、図５は、キャパシタ電極Ｔｉ1-x Ａ
ｌx Ｎの抵抗率のｘ値依存性を示す特性図、図６は、Ｘ
線で調べたキャパシタ電極Ｔｉ1-x Ａｌx Ｎの組成の変
化に伴う結晶構造の変化を示す特性図、図７は、Ｔｉ
0.7 Ａｌ0.3 ＮとＴｉＮの熱処理（６００℃）による酸
化速度の違いを示す特性図である。
の形態を説明する。まず、図１乃至図７を参照して第１
の実施例を説明する。図１は、キャパシタを有する半導
体基板に形成された半導体装置の断面図、図２は、図１
の半導体基板のキャパシタ部分の拡大断面図、図３は、
図１に示されたＴａ2 Ｏ5 を誘電体膜とするキャパシタ
及び他のキャパシタのリーク電流の電極依存性を示す特
性図、図４は、図１に示されたＴａ2 Ｏ5 を誘電体膜と
するキャパシタ及び他のキャパシタの電気容量の電圧依
存性を示す特性図、図５は、キャパシタ電極Ｔｉ1-x Ａ
ｌx Ｎの抵抗率のｘ値依存性を示す特性図、図６は、Ｘ
線で調べたキャパシタ電極Ｔｉ1-x Ａｌx Ｎの組成の変
化に伴う結晶構造の変化を示す特性図、図７は、Ｔｉ
0.7 Ａｌ0.3 ＮとＴｉＮの熱処理（６００℃）による酸
化速度の違いを示す特性図である。
【００１４】図１に示すように、半導体基板１０には、
例えば、ｐ型シリコン半導体を用いている。この半導体
基板１０には、表面領域にＳＴＩなどの酸化シリコンな
どが埋め込まれた素子分離領域１が形成されており、素
子分離領域１に区画された素子領域にはＭＯＳトランジ
スタが形成されている。素子領域の表面領域にはｎ型ソ
ース／ドレイン領域２が形成されている。ソース／ドレ
イン領域２間の上にはシリコン酸化膜などからなるゲー
ト絶縁膜３が設けられている。ゲート絶縁膜３の上には
ポリシリコンなどからなるゲート電極４が形成されてい
る。ゲート電極４の表面及び側壁にはシリコン酸化膜な
どからなる保護絶縁膜５が形成されている。半導体基板
１０上にはＭＯＳトランジスタを被覆するようにシリコ
ン酸化膜などからなる層間絶縁膜６が形成されている。
層間絶縁膜６の表面に、例えば、アルミニウムからなる
埋め込み配線８が形成されており、この埋め込み配線８
とゲート電極４とは、層間絶縁膜において両者間に形成
されたコンタクト孔に埋め込まれた接続プラグ７により
電気的に接続されている。
例えば、ｐ型シリコン半導体を用いている。この半導体
基板１０には、表面領域にＳＴＩなどの酸化シリコンな
どが埋め込まれた素子分離領域１が形成されており、素
子分離領域１に区画された素子領域にはＭＯＳトランジ
スタが形成されている。素子領域の表面領域にはｎ型ソ
ース／ドレイン領域２が形成されている。ソース／ドレ
イン領域２間の上にはシリコン酸化膜などからなるゲー
ト絶縁膜３が設けられている。ゲート絶縁膜３の上には
ポリシリコンなどからなるゲート電極４が形成されてい
る。ゲート電極４の表面及び側壁にはシリコン酸化膜な
どからなる保護絶縁膜５が形成されている。半導体基板
１０上にはＭＯＳトランジスタを被覆するようにシリコ
ン酸化膜などからなる層間絶縁膜６が形成されている。
層間絶縁膜６の表面に、例えば、アルミニウムからなる
埋め込み配線８が形成されており、この埋め込み配線８
とゲート電極４とは、層間絶縁膜において両者間に形成
されたコンタクト孔に埋め込まれた接続プラグ７により
電気的に接続されている。
【００１５】埋め込み配線は、アルミニウム、銅もしく
はこれらの合金又は多層の金属膜などを用いることがで
きる。接続プラグは、タングステンやアルミニウム、銅
などを用いることができる。層間絶縁膜６の上には、層
間絶縁膜９が形成されている。層間絶縁膜９は、シリコ
ン酸化膜などからなり、ＣＶＤ法などにより形成され
る。層間絶縁膜９の表面には、例えば、アルミニウムか
らなる埋め込み配線１５が形成されており、この埋め込
み配線１５とソース／ドレイン領域２のいずれか一方の
領域とは、層間絶縁膜６、９において埋め込み配線１５
とソース／ドレイン領域２との間に形成されたコンタク
ト孔に埋め込まれた接続プラグ１４により電気的に接続
されている。接続プラグにはタングステンやアルミニウ
ム等を用いる。この埋め込み配線１５の上にキャパシタ
Ｃが形成されている。まず、埋め込み配線１５の上にチ
タンアルミナイトライド（窒化チタンアルミニウム（Ｔ
ｉ1- x Ａｌx Ｎ；ｘ＝０．０５〜０．５））膜からなる
下部電極１１が形成されている。下部電極１１の上に
は、下部中間層１１′が形成され、その上に、例えば、
酸化タンタルなどの高誘電率誘電体膜１２が形成されて
いる。誘電体膜１２の上には上部中間層１３′が形成さ
れ、その上に、チタンアルミナイトライド（Ｔｉ 1-x Ａ
ｌx Ｎ；ｘ＝０．０５〜０．５）膜からなる上部電極１
３が形成されている。層間絶縁膜９の上には層間絶縁膜
１６が形成されている。
はこれらの合金又は多層の金属膜などを用いることがで
きる。接続プラグは、タングステンやアルミニウム、銅
などを用いることができる。層間絶縁膜６の上には、層
間絶縁膜９が形成されている。層間絶縁膜９は、シリコ
ン酸化膜などからなり、ＣＶＤ法などにより形成され
る。層間絶縁膜９の表面には、例えば、アルミニウムか
らなる埋め込み配線１５が形成されており、この埋め込
み配線１５とソース／ドレイン領域２のいずれか一方の
領域とは、層間絶縁膜６、９において埋め込み配線１５
とソース／ドレイン領域２との間に形成されたコンタク
ト孔に埋め込まれた接続プラグ１４により電気的に接続
されている。接続プラグにはタングステンやアルミニウ
ム等を用いる。この埋め込み配線１５の上にキャパシタ
Ｃが形成されている。まず、埋め込み配線１５の上にチ
タンアルミナイトライド（窒化チタンアルミニウム（Ｔ
ｉ1- x Ａｌx Ｎ；ｘ＝０．０５〜０．５））膜からなる
下部電極１１が形成されている。下部電極１１の上に
は、下部中間層１１′が形成され、その上に、例えば、
酸化タンタルなどの高誘電率誘電体膜１２が形成されて
いる。誘電体膜１２の上には上部中間層１３′が形成さ
れ、その上に、チタンアルミナイトライド（Ｔｉ 1-x Ａ
ｌx Ｎ；ｘ＝０．０５〜０．５）膜からなる上部電極１
３が形成されている。層間絶縁膜９の上には層間絶縁膜
１６が形成されている。
【００１６】層間絶縁膜１６は、シリコン酸化膜などか
らなり、ＣＶＤ法などにより形成される。層間絶縁膜１
６に、例えば、アルミニウムなどからなる埋め込み配線
１９、２０′が形成されており、埋め込み配線１９と上
部電極１３とは、層間絶縁膜１６において両者間に形成
され、コンタクト孔に埋め込まれたアルミニウムなどの
接続プラグ１８により電気的に接続されている。また、
埋め込み配線２０′と埋め込み配線１５とは層間絶縁膜
１６において両者間に形成され、コンタクト孔に埋め込
まれたアルミニウムなどの接続プラグ１７により電気的
に接続されている。これら埋め込み配線１９、２０′
は、シリコン酸化膜のような保護絶縁膜２１により被覆
されている。
らなり、ＣＶＤ法などにより形成される。層間絶縁膜１
６に、例えば、アルミニウムなどからなる埋め込み配線
１９、２０′が形成されており、埋め込み配線１９と上
部電極１３とは、層間絶縁膜１６において両者間に形成
され、コンタクト孔に埋め込まれたアルミニウムなどの
接続プラグ１８により電気的に接続されている。また、
埋め込み配線２０′と埋め込み配線１５とは層間絶縁膜
１６において両者間に形成され、コンタクト孔に埋め込
まれたアルミニウムなどの接続プラグ１７により電気的
に接続されている。これら埋め込み配線１９、２０′
は、シリコン酸化膜のような保護絶縁膜２１により被覆
されている。
【００１７】図２は、図１のキャパシタ部分を拡大した
断面図であり、誘電体膜と電極の接合構造を詳細に示し
ている。図１で示したように、キャパシタは、下部電極
１１、下部中間層１１′、高誘電率誘電体膜（Ｔａ2 Ｏ
5 ）１２、上部中間層１３′及び上部電極１３からなる
積層体を構成している。そして、下部中間層１１′は、
誘電体膜１２に接するＡｌ酸化層１１′ａ及び下部電極
１１に接するＴｉ酸化層１１′ｂから構成されている。
上部中間層１３′は、上部電極１３に接するＴｉ酸化層
１３′ａ及び誘電体膜１２に接するＡｌ酸化層１３′ｂ
から構成されている。図３は、キャパシタのリーク電流
の電極依存性を示す特性図であり、縦軸が電流密度（Ａ
／ｍｍ2 ）を表わし、横軸が印加電圧を表わしている。
図のように、ＴｉＡｌＮ電極を用いた図２に示すキャパ
シタのリーク電流（−▲−）は、ＴｉＮ電極を用いた図
１２に示すキャパシタのリーク電流（−◆−）より低下
している。
断面図であり、誘電体膜と電極の接合構造を詳細に示し
ている。図１で示したように、キャパシタは、下部電極
１１、下部中間層１１′、高誘電率誘電体膜（Ｔａ2 Ｏ
5 ）１２、上部中間層１３′及び上部電極１３からなる
積層体を構成している。そして、下部中間層１１′は、
誘電体膜１２に接するＡｌ酸化層１１′ａ及び下部電極
１１に接するＴｉ酸化層１１′ｂから構成されている。
上部中間層１３′は、上部電極１３に接するＴｉ酸化層
１３′ａ及び誘電体膜１２に接するＡｌ酸化層１３′ｂ
から構成されている。図３は、キャパシタのリーク電流
の電極依存性を示す特性図であり、縦軸が電流密度（Ａ
／ｍｍ2 ）を表わし、横軸が印加電圧を表わしている。
図のように、ＴｉＡｌＮ電極を用いた図２に示すキャパ
シタのリーク電流（−▲−）は、ＴｉＮ電極を用いた図
１２に示すキャパシタのリーク電流（−◆−）より低下
している。
【００１８】また、図４は、キャパシタの電気容量の電
圧依存性を示す特性図であり、縦軸が電気容量（ｆＦ／
μｍ2 ）を表し、横軸が下部電極としてＴｉＮ（１）、
ＴｉＮ（２）、ＴｉＡｌＮ（図２に示すキャパシタ）及
びＰｔを用いたキャパシタを表している。図には下部電
極に−３．６Ｖを印加したときの電気容量を示す特性線
（−◆−）及び下部電極に＋３．６Ｖを印加したときの
電気容量を示す特性線（−■−）が示されている。Ｐｔ
を電極とすることによって電極の酸化を防ぐことができ
る。図のように、ＴｉＡｌＮを下部電極とする本発明の
キャパシタは、Ｐｔと同様に容量の電圧依存性が小さ
く、さらに、Ａｌ2 Ｏ3 が形成されることによる容量の
低下は、微少であることが示された。図５は、キャパシ
タ電極Ｔｉ1-x Ａｌx Ｎの抵抗率のｘ値依存性を示す特
性値であり、縦軸が抵抗率（Ｒｅｓｉｓｔｉｖｉｔｙ）
（μΩ・ｃｍ）を表し、横軸がｘ値（Ａｌ／Ｔｉ＋Ａ
ｌ）を表している。
圧依存性を示す特性図であり、縦軸が電気容量（ｆＦ／
μｍ2 ）を表し、横軸が下部電極としてＴｉＮ（１）、
ＴｉＮ（２）、ＴｉＡｌＮ（図２に示すキャパシタ）及
びＰｔを用いたキャパシタを表している。図には下部電
極に−３．６Ｖを印加したときの電気容量を示す特性線
（−◆−）及び下部電極に＋３．６Ｖを印加したときの
電気容量を示す特性線（−■−）が示されている。Ｐｔ
を電極とすることによって電極の酸化を防ぐことができ
る。図のように、ＴｉＡｌＮを下部電極とする本発明の
キャパシタは、Ｐｔと同様に容量の電圧依存性が小さ
く、さらに、Ａｌ2 Ｏ3 が形成されることによる容量の
低下は、微少であることが示された。図５は、キャパシ
タ電極Ｔｉ1-x Ａｌx Ｎの抵抗率のｘ値依存性を示す特
性値であり、縦軸が抵抗率（Ｒｅｓｉｓｔｉｖｉｔｙ）
（μΩ・ｃｍ）を表し、横軸がｘ値（Ａｌ／Ｔｉ＋Ａ
ｌ）を表している。
【００１９】図６は、Ｘ線で調べたキャパシタ電極Ｔｉ
1-x Ａｌx Ｎの組成の変化に伴う結晶構造の変化を示す
特性図であり、ｘ値が０．５以下ではＮａＣｌ型と称す
る導電性を有する構造である。ｘ値が０．５を越えると
ウルツ鉱型と称する絶縁性を有する構造になる。ＴｉＮ
は、導電体（ρs ＝１８μΩ・ｃｍ）であり、立方晶Ｎ
ａＣｌ型の結晶構造をもち、ＡｌＮは、絶縁体（ρs ＝
１０11μΩ・ｃｍ）でありウルツ鉱型結晶構造を持って
いるので、それらの固溶体であるＴｉ1-x Ａｌx Ｎは、
上記のように、ｘ値によって結晶構造が変化する。その
結晶構造が変化する組成がｘ＝０．５〜０．６であるの
で電極は、ｘ≦０．５が適当である。図７は、Ｔｉ0.7
Ａｌ0.3 ＮとＴｉＮの熱処理（６００℃）による酸化速
度の違いを示す特性図である。縦軸が酸化により形成さ
れる酸化膜厚（Ｔｉｃｋｎｅｓｓ ｏｆ ｏｘｉｄｅ
ｌａｙｅｒ）（ｎｍ）を表し、横軸が酸化時間の平方根
（ｔoxi 1/2 ）（ｍｉｎ1/2 ）を表している。図に示す
ように、ＴｉＮの酸化速度に比較してＴｉＡｌＮの酸化
速度が著しく遅いので、キャパシタの形成時に行う熱処
理によりキャパシタ特性が劣化することはない。
1-x Ａｌx Ｎの組成の変化に伴う結晶構造の変化を示す
特性図であり、ｘ値が０．５以下ではＮａＣｌ型と称す
る導電性を有する構造である。ｘ値が０．５を越えると
ウルツ鉱型と称する絶縁性を有する構造になる。ＴｉＮ
は、導電体（ρs ＝１８μΩ・ｃｍ）であり、立方晶Ｎ
ａＣｌ型の結晶構造をもち、ＡｌＮは、絶縁体（ρs ＝
１０11μΩ・ｃｍ）でありウルツ鉱型結晶構造を持って
いるので、それらの固溶体であるＴｉ1-x Ａｌx Ｎは、
上記のように、ｘ値によって結晶構造が変化する。その
結晶構造が変化する組成がｘ＝０．５〜０．６であるの
で電極は、ｘ≦０．５が適当である。図７は、Ｔｉ0.7
Ａｌ0.3 ＮとＴｉＮの熱処理（６００℃）による酸化速
度の違いを示す特性図である。縦軸が酸化により形成さ
れる酸化膜厚（Ｔｉｃｋｎｅｓｓ ｏｆ ｏｘｉｄｅ
ｌａｙｅｒ）（ｎｍ）を表し、横軸が酸化時間の平方根
（ｔoxi 1/2 ）（ｍｉｎ1/2 ）を表している。図に示す
ように、ＴｉＮの酸化速度に比較してＴｉＡｌＮの酸化
速度が著しく遅いので、キャパシタの形成時に行う熱処
理によりキャパシタ特性が劣化することはない。
【００２０】以上、実施例におけるキャパシタの誘電体
膜と電極との間にはＡｌ2 Ｏ3 が形成されている。酸化
アルミニウム（Ａｌ2 Ｏ3 ）は、バンドギャップが広く
安定しているために、リーク電流の抑制には極めて有利
である。とくに上部電極及び下部電極の両方にこのチタ
ンアルミナイトライドを用いた場合、成膜後に熱処理を
加えることにより、Ｔａ2 Ｏ5 などからなる誘電体膜を
Ａｌ2 Ｏ3 で挟み込むことができるので、リーク電流
は、著しく低下する。また、Ｔｉ酸化膜とは異なり、半
導体化することがないので、容量の電圧依存性の原因に
なることもない。さらに、Ａｌ2 Ｏ3 中の酸素の拡散係
数は小さいので、Ａｌ2 Ｏ3 が形成された後は、キャパ
シタ特性は安定化する。
膜と電極との間にはＡｌ2 Ｏ3 が形成されている。酸化
アルミニウム（Ａｌ2 Ｏ3 ）は、バンドギャップが広く
安定しているために、リーク電流の抑制には極めて有利
である。とくに上部電極及び下部電極の両方にこのチタ
ンアルミナイトライドを用いた場合、成膜後に熱処理を
加えることにより、Ｔａ2 Ｏ5 などからなる誘電体膜を
Ａｌ2 Ｏ3 で挟み込むことができるので、リーク電流
は、著しく低下する。また、Ｔｉ酸化膜とは異なり、半
導体化することがないので、容量の電圧依存性の原因に
なることもない。さらに、Ａｌ2 Ｏ3 中の酸素の拡散係
数は小さいので、Ａｌ2 Ｏ3 が形成された後は、キャパ
シタ特性は安定化する。
【００２１】次に、図８及び図９を参照して第２の実施
例を説明する。図８及び図９は、半導体基板に形成され
るキャパシタの製造工程を示す模式断面図である。基板
は、シリコンなどの半導体からなり、キャパシタはこの
半導体基板の絶縁膜上あるいは半導体基板上に形成され
たアルミニウムなどの金属電極又は金属配線上に形成さ
れている。図９（ｃ）は、半導体基板上のキャパシタの
完成図である。図９（ｃ）で示すようにシリコンなどの
半導体基板２０上の絶縁膜（図示しない）上あるいは金
属配線（図示しない）上にＴｉＮ膜からなる下部電極２
１が形成されている。さらに下部電極２１上に、ＴｉＯ
層２１′、Ａｌ2 Ｏ3 層２４が積層されている。Ｔａ2
Ｏ5 膜２２は、この上に形成され、このＴａ2 Ｏ5 膜２
２上に薄いＡｌＯ3層２５、Ｔｉ酸化層（ＴｉＯ）２
３′が形成されている。さらに、その上部に上部電極Ｔ
ｉＮ膜２３が堆積されている。この上部電極ＴｉＮ膜２
３から下部電極ＴｉＮ膜２１までがキャパシタを構成し
ている。
例を説明する。図８及び図９は、半導体基板に形成され
るキャパシタの製造工程を示す模式断面図である。基板
は、シリコンなどの半導体からなり、キャパシタはこの
半導体基板の絶縁膜上あるいは半導体基板上に形成され
たアルミニウムなどの金属電極又は金属配線上に形成さ
れている。図９（ｃ）は、半導体基板上のキャパシタの
完成図である。図９（ｃ）で示すようにシリコンなどの
半導体基板２０上の絶縁膜（図示しない）上あるいは金
属配線（図示しない）上にＴｉＮ膜からなる下部電極２
１が形成されている。さらに下部電極２１上に、ＴｉＯ
層２１′、Ａｌ2 Ｏ3 層２４が積層されている。Ｔａ2
Ｏ5 膜２２は、この上に形成され、このＴａ2 Ｏ5 膜２
２上に薄いＡｌＯ3層２５、Ｔｉ酸化層（ＴｉＯ）２
３′が形成されている。さらに、その上部に上部電極Ｔ
ｉＮ膜２３が堆積されている。この上部電極ＴｉＮ膜２
３から下部電極ＴｉＮ膜２１までがキャパシタを構成し
ている。
【００２２】次に、キャパシタの製造方法について説明
する。まず、シリコンなどの半導体基板２０の上に下部
電極となるＴｉＮ膜２１を成膜するＴｉＮ膜はスパッタ
リング法あるいはＣＶＤ法等により堆積される。このＴ
ｉＮ膜２１上に、例えば、ＡｌのＡｒとＯ2 の混合ガス
による反応性スパッタによってＡｌ2 Ｏ3 膜２４を形成
する。この時、下部電極２１の表面は、Ｏプラズマに曝
されるため酸化され、Ａｌ2 Ｏ3 膜２４との間には極薄
膜のＴｉ酸化層（ＴｉＯ）２１′が形成されている（図
８（ａ））。この上にＴａを酸素プラズマ中で酸化させ
るスパッタリング法によってＴａ2Ｏ5 膜２２を堆積さ
せる。Ｔａ2 Ｏ5 膜中の酸素欠損を減少させるために酸
素中で５００℃の熱処理を行う。この場合Ａｌ2 Ｏ3 膜
２４がＴｉＮ層２１に酸素が拡散していくのを防ぐため
Ｔｉ酸化層（ＴｉＯ）２１′の膜厚は増加しない（図８
（ｂ））。次に、スパッタリング法などを用いてＡｌ2
Ｏ3 膜２５を形成する（図９（ａ））。そして、このＡ
ｌ2 Ｏ3 膜２５上に上部電極ＴｉＮ膜２３を形成する
（図９（ｂ））。
する。まず、シリコンなどの半導体基板２０の上に下部
電極となるＴｉＮ膜２１を成膜するＴｉＮ膜はスパッタ
リング法あるいはＣＶＤ法等により堆積される。このＴ
ｉＮ膜２１上に、例えば、ＡｌのＡｒとＯ2 の混合ガス
による反応性スパッタによってＡｌ2 Ｏ3 膜２４を形成
する。この時、下部電極２１の表面は、Ｏプラズマに曝
されるため酸化され、Ａｌ2 Ｏ3 膜２４との間には極薄
膜のＴｉ酸化層（ＴｉＯ）２１′が形成されている（図
８（ａ））。この上にＴａを酸素プラズマ中で酸化させ
るスパッタリング法によってＴａ2Ｏ5 膜２２を堆積さ
せる。Ｔａ2 Ｏ5 膜中の酸素欠損を減少させるために酸
素中で５００℃の熱処理を行う。この場合Ａｌ2 Ｏ3 膜
２４がＴｉＮ層２１に酸素が拡散していくのを防ぐため
Ｔｉ酸化層（ＴｉＯ）２１′の膜厚は増加しない（図８
（ｂ））。次に、スパッタリング法などを用いてＡｌ2
Ｏ3 膜２５を形成する（図９（ａ））。そして、このＡ
ｌ2 Ｏ3 膜２５上に上部電極ＴｉＮ膜２３を形成する
（図９（ｂ））。
【００２３】このように形成されたキャパシタはその後
の層間膜などの成膜工程で４００℃〜５００℃で熱処理
される。この工程において、Ａｌ2 Ｏ3 膜２５と上部電
極ＴｉＮ膜２３の間に中間層Ｔｉ酸化膜（ＴｉＯ）２
３′が形成される。このＴｉ酸化膜２３′は、熱工程の
条件によっては明らかに形成されない場合もある（図９
（ｃ））。以上、この実施例によれば、Ａｌ2 Ｏ3 膜を
形成するので、その後の熱工程などのばらつきによる影
響を受けることはない。従ってキャパシタのリーク電流
を安定して低く抑えることができる。なお、本実施例で
はスパッタリング法によってＡｌ2 Ｏ3 膜２４，２５を
形成したが、形成方法をスパッタリング法に限定するも
のではなく、例えば、極薄のＡｌ層をＡｒガスによるス
パッタリング法によって形成し、Ｏ3 酸化等の酸化方法
で、Ａｌ2 Ｏ3 層とすることも可能である。この方法に
よれば、さらに薄く、緻密なＡｌ2 Ｏ3 層を得ることが
でき、Ａｌ2 Ｏ3 スパッタリング工程が不必要になるな
どの利点がある。
の層間膜などの成膜工程で４００℃〜５００℃で熱処理
される。この工程において、Ａｌ2 Ｏ3 膜２５と上部電
極ＴｉＮ膜２３の間に中間層Ｔｉ酸化膜（ＴｉＯ）２
３′が形成される。このＴｉ酸化膜２３′は、熱工程の
条件によっては明らかに形成されない場合もある（図９
（ｃ））。以上、この実施例によれば、Ａｌ2 Ｏ3 膜を
形成するので、その後の熱工程などのばらつきによる影
響を受けることはない。従ってキャパシタのリーク電流
を安定して低く抑えることができる。なお、本実施例で
はスパッタリング法によってＡｌ2 Ｏ3 膜２４，２５を
形成したが、形成方法をスパッタリング法に限定するも
のではなく、例えば、極薄のＡｌ層をＡｒガスによるス
パッタリング法によって形成し、Ｏ3 酸化等の酸化方法
で、Ａｌ2 Ｏ3 層とすることも可能である。この方法に
よれば、さらに薄く、緻密なＡｌ2 Ｏ3 層を得ることが
でき、Ａｌ2 Ｏ3 スパッタリング工程が不必要になるな
どの利点がある。
【００２４】また、Ｔａ2 Ｏ5 のスパッタリング条件を
低温にすることによって、酸化過剰なＴａＯ5 膜を得る
ことが可能であり、この場合はＴａ2 Ｏ5 膜に接してＡ
ｌ膜を形成し、不活性雰囲気で熱処理を加えることによ
ってＡｌ層をＡｌ2 Ｏ3 層とすることが可能であり、更
なる工程の簡便化が達成できる。
低温にすることによって、酸化過剰なＴａＯ5 膜を得る
ことが可能であり、この場合はＴａ2 Ｏ5 膜に接してＡ
ｌ膜を形成し、不活性雰囲気で熱処理を加えることによ
ってＡｌ層をＡｌ2 Ｏ3 層とすることが可能であり、更
なる工程の簡便化が達成できる。
【００２５】次に、図１０を参照して第３の実施例を説
明する。図１０は、キャパシタを有する半導体装置の断
面図である。シリコンなどの半導体基板３０の上に形成
され、下層のアルミ埋め込み配線３５が埋め込まれたシ
リコン酸化膜などの層間絶縁膜３４には、シリコン酸化
膜などの層間絶縁膜３６が形成されている。層間絶縁膜
３６には貫通孔が形成され、この中にタングステン
（Ｗ）などからなる複数の接続プラグ３７が形成されて
いる。接続プラグ３７は、下層のアルミ配線３５に接し
てこれと電気的に接続されている。キャパシタは、層間
絶縁膜３６の上に形成される。キャパシタは、チタンア
ルミナイトライド（窒化チタンアルミニウム（Ｔｉ1-x
Ａｌx Ｎ；ｘ＝０．０５〜０．３））膜からなる下部電
極３１、下部電極３１上のＴａ2 Ｏ5 からなる誘電体膜
３２、誘電体膜３２上のチタンアルミナイトライド（Ｔ
ｉ1-x Ａｌx Ｎ；ｘ＝０．０５〜０．３）膜からなる上
部電極３３から構成されている。このキャパシタの上部
及び下部電極と誘電体膜との間にはチタン酸化層及び誘
電体膜に接するＡｌ酸化層が形成されている。下部電極
３１は、接続プラグ３７とは電気的に接続されている。
キャパシタは、シリコン酸化膜などの層間絶縁膜３８に
被覆されており、層間絶縁膜３８には、上部電極３３と
電気的に接続されるコンタクトを有するアルミ埋め込み
配線（上層のアルミ配線）３９が形成されている。
明する。図１０は、キャパシタを有する半導体装置の断
面図である。シリコンなどの半導体基板３０の上に形成
され、下層のアルミ埋め込み配線３５が埋め込まれたシ
リコン酸化膜などの層間絶縁膜３４には、シリコン酸化
膜などの層間絶縁膜３６が形成されている。層間絶縁膜
３６には貫通孔が形成され、この中にタングステン
（Ｗ）などからなる複数の接続プラグ３７が形成されて
いる。接続プラグ３７は、下層のアルミ配線３５に接し
てこれと電気的に接続されている。キャパシタは、層間
絶縁膜３６の上に形成される。キャパシタは、チタンア
ルミナイトライド（窒化チタンアルミニウム（Ｔｉ1-x
Ａｌx Ｎ；ｘ＝０．０５〜０．３））膜からなる下部電
極３１、下部電極３１上のＴａ2 Ｏ5 からなる誘電体膜
３２、誘電体膜３２上のチタンアルミナイトライド（Ｔ
ｉ1-x Ａｌx Ｎ；ｘ＝０．０５〜０．３）膜からなる上
部電極３３から構成されている。このキャパシタの上部
及び下部電極と誘電体膜との間にはチタン酸化層及び誘
電体膜に接するＡｌ酸化層が形成されている。下部電極
３１は、接続プラグ３７とは電気的に接続されている。
キャパシタは、シリコン酸化膜などの層間絶縁膜３８に
被覆されており、層間絶縁膜３８には、上部電極３３と
電気的に接続されるコンタクトを有するアルミ埋め込み
配線（上層のアルミ配線）３９が形成されている。
【００２６】酸化アルミニウム（Ａｌ2 Ｏ3 ）は、バン
ドギャップが広く安定しているために、リーク電流の抑
制には極めて有利である。とくに上部電極及び下部電極
の両方にこのチタンアルミナイトライドを用いた場合、
成膜後に熱処理を加えることにより、Ｔａ2 Ｏ5 などか
らなる誘電体膜をＡｌ2 Ｏ3 で挟み込むことができるの
で、リーク電流は著しく低下する。また、容易に半導体
化するＴｉＯx の形成が抑制されるので、容量の電圧依
存性の原因になることもない。さらに、Ａｌ2Ｏ3 中の
酸素の拡散係数は小さいので、Ａｌ2 Ｏ3 が形成された
後は、キャパシタ特性は安定化する。また、Ｔａ2 Ｏ5
を形成する工程は、通常４００℃の酸化性雰囲気で行わ
れるが、アルミ配線の上にキャパシタ電極を形成するこ
とはアルミ酸化のおそれから実際的ではなく、何らかの
アルミ酸化防止処理が必要である。この実施例ではタン
グステン接続プラグにより下層のアルミ配線から浮かす
ことで酸化防止効果が得られる。
ドギャップが広く安定しているために、リーク電流の抑
制には極めて有利である。とくに上部電極及び下部電極
の両方にこのチタンアルミナイトライドを用いた場合、
成膜後に熱処理を加えることにより、Ｔａ2 Ｏ5 などか
らなる誘電体膜をＡｌ2 Ｏ3 で挟み込むことができるの
で、リーク電流は著しく低下する。また、容易に半導体
化するＴｉＯx の形成が抑制されるので、容量の電圧依
存性の原因になることもない。さらに、Ａｌ2Ｏ3 中の
酸素の拡散係数は小さいので、Ａｌ2 Ｏ3 が形成された
後は、キャパシタ特性は安定化する。また、Ｔａ2 Ｏ5
を形成する工程は、通常４００℃の酸化性雰囲気で行わ
れるが、アルミ配線の上にキャパシタ電極を形成するこ
とはアルミ酸化のおそれから実際的ではなく、何らかの
アルミ酸化防止処理が必要である。この実施例ではタン
グステン接続プラグにより下層のアルミ配線から浮かす
ことで酸化防止効果が得られる。
【００２７】
【発明の効果】このように、本発明では、キャパシタの
チタンアルミナイトライド電極と誘電体膜との間には誘
電体膜に近い方にはＴｉを含んだＡｌ酸化層が形成さ
れ、この電極に近い方にはＡｌを含んだＴｉ酸化層が形
成され、キャパシタのリーク電流の抑制に極めて有効で
ある。
チタンアルミナイトライド電極と誘電体膜との間には誘
電体膜に近い方にはＴｉを含んだＡｌ酸化層が形成さ
れ、この電極に近い方にはＡｌを含んだＴｉ酸化層が形
成され、キャパシタのリーク電流の抑制に極めて有効で
ある。
【図面の簡単な説明】
【図１】本発明の半導体基板にキャパシタが形成された
半導体装置の断面図。
半導体装置の断面図。
【図２】図１の半導体基板のキャパシタ部分を説明する
断面図。
断面図。
【図３】本発明及び従来のキャパシタのリーク電流の電
極依存性を示す特性図
極依存性を示す特性図
【図４】本発明及び従来のＴａ2 Ｏ5 を誘電体膜とする
キャパシタの電気容量の電圧依存性を示す特性図。
キャパシタの電気容量の電圧依存性を示す特性図。
【図５】キャパシタ電極Ｔｉ1-x Ａｌx Ｎの抵抗率のｘ
値依存性を示す特性図。
値依存性を示す特性図。
【図６】Ｘ線で調べたキャパシタ電極Ｔｉ1-x Ａｌx Ｎ
の組成の変化に伴う結晶構造の変化を示す特性図。
の組成の変化に伴う結晶構造の変化を示す特性図。
【図７】Ｔｉ0.7 Ａｌ0.3 ＮとＴｉＮの熱処理（６００
℃）による酸化速度の違いを示す特性図。
℃）による酸化速度の違いを示す特性図。
【図８】本発明の半導体基板に形成されるキャパシタの
製造工程を示す模式断面図。
製造工程を示す模式断面図。
【図９】本発明の半導体基板に形成されるキャパシタの
製造工程を示す模式断面図。
製造工程を示す模式断面図。
【図１０】本発明の半導体基板にキャパシタが形成され
た半導体装置の断面図。
た半導体装置の断面図。
【図１１】従来の半導体基板にキャパシタが形成された
半導体装置の断面図。
半導体装置の断面図。
【図１２】図１１の半導体基板のキャパシタ部分を説明
する断面図。
する断面図。
１、１０１・・・素子分離領域、２、１０２・・・ソー
ス／ドレイン領域、３、１０３・・・ゲート絶縁膜、
４、１０４・・・ゲート電極、５、１０５・・・保護
絶縁膜、６、９、１６、３４、３６、３８、１０６、１
０９・・・層間絶縁膜、７、１４、１７、１８、３７、
４９′、１０７、１１４、１１７、１１８・・・接続プ
ラグ、８、１５、１９、２０′、３５、３９、４９、１
０８、１１５、１１９、１２０・・・埋め込み配線、１
０、２０、３０、１００・・・半導体基板、１１、３
１、１１１・・・下部電極、１１′・・・下部中間層、
１１′ａ・・・Ａｌリッチ酸化層、１１′ｂ・・・
Ｔｉリッチ酸化層、１２、３２、１１２・・・誘電体
膜、１３、３３、１１３・・・上部電極、１３′・・・
上部中間層、 ２１・・・下部電極（ＴｉＮ膜）、２
１′・・・Ｔｉ酸化層（Ｔｉ−Ｏ）、２３・・・上部電
極（ＴｉＮ膜）、 ２４、２５・・・Ａｌ2 Ｏ3 膜、
２３′・・・ＴｉＯ2 層、 １１１′、１１３′・・
・酸化チタン層、１２２・・・保護絶縁膜。
ス／ドレイン領域、３、１０３・・・ゲート絶縁膜、
４、１０４・・・ゲート電極、５、１０５・・・保護
絶縁膜、６、９、１６、３４、３６、３８、１０６、１
０９・・・層間絶縁膜、７、１４、１７、１８、３７、
４９′、１０７、１１４、１１７、１１８・・・接続プ
ラグ、８、１５、１９、２０′、３５、３９、４９、１
０８、１１５、１１９、１２０・・・埋め込み配線、１
０、２０、３０、１００・・・半導体基板、１１、３
１、１１１・・・下部電極、１１′・・・下部中間層、
１１′ａ・・・Ａｌリッチ酸化層、１１′ｂ・・・
Ｔｉリッチ酸化層、１２、３２、１１２・・・誘電体
膜、１３、３３、１１３・・・上部電極、１３′・・・
上部中間層、 ２１・・・下部電極（ＴｉＮ膜）、２
１′・・・Ｔｉ酸化層（Ｔｉ−Ｏ）、２３・・・上部電
極（ＴｉＮ膜）、 ２４、２５・・・Ａｌ2 Ｏ3 膜、
２３′・・・ＴｉＯ2 層、 １１１′、１１３′・・
・酸化チタン層、１２２・・・保護絶縁膜。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 江渕 康男
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
Ｆターム(参考） 5F083 AD21 GA06 JA02 JA06 JA36
JA37 JA39 MA06 MA16 MA17
MA18 MA19 PR33
Claims (7)
- 【請求項１】 半導体基板と、 前記半導体基板上に形成された下部電極と、この下部電
極上に形成された誘電体膜と、この誘電体膜上に形成さ
れた上部電極とから構成されたキャパシタとを具備し、 前記誘電体膜は、高誘電率の金属酸化膜からなり、前記
下部電極及び前記上部電極の少なくとも一方は、Ｔｉx
Ａｌ1-x Ｎ（ｘ＝０．０５〜０．５）で示されるチタン
アルミナイトライド層からなることを特徴とする半導体
装置。 - 【請求項２】 前記チタンアルミナイトライドからなる
電極と前記誘電体膜との間にはアルミニウムとチタンの
酸化膜が介在していることを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 前記アルミニウムとチタンの酸化膜は、
複数層から構成され、前記誘電体膜に近い層は、チタン
を含むアルミニウム酸化膜であり、前記チタンアルミナ
イトライドからなる電極に近い層は、アルミニウムを含
むチタン酸化膜であることを特徴とする請求項２に記載
の半導体装置。 - 【請求項４】 前記高誘電率の金属酸化膜は、酸化タン
タル、酸化ジルコニウム、酸化ハフニウムから選ばれる
ことを特徴とする請求項１乃至請求項３のいずれかに記
載の半導体装置。 - 【請求項５】 半導体基板と、 前記半導体基板上に形成された下部電極と、この下部電
極上に形成された誘電体膜と、この誘電体膜上に形成さ
れた上部電極とから構成されたキャパシタとを具備し、 前記誘電体膜は、高誘電率の金属酸化膜である酸化タン
タル膜からなり、前記下部電極及び前記上部電極の少な
くとも一方は、チタンナイトライド層からなり、前記電
極のチタンナイトライド層と前記酸化タンタル層との間
にはアルミニウムとチタンの酸化膜が形成されているこ
とを特徴とする半導体装置。 - 【請求項６】 前記アルミニウムとチタンの酸化膜は、
複数層から構成され、前記誘電体膜に近い層がチタンを
含むアルミニウム酸化膜であり、前記チタンナイトライ
ドからなる電極に近い層がアルミニウムを含むチタン酸
化膜であることを特徴とする請求項５に記載の半導体装
置。 - 【請求項７】 半導体基板上に下部電極となるチタンナ
イトライド層を形成する工程と、 前記下部電極のチタンナイトライド層上に第１のアルミ
ニウム酸化層を形成する工程と、 前記アルミニウム酸化層上に誘電体膜として用いられる
タンタル酸化膜を形成する工程と、 前記誘電体膜であるタンタル酸化膜上に第２のアルミニ
ウム酸化層を形成する工程と、 前記第２のアルミニウム酸化層上に上部電極であるチタ
ンナイトライド層を形成することにより上部電極、誘電
体膜及び下部電極を有する構造のキャパシタを形成する
工程とを備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195934A JP2003017581A (ja) | 2001-06-28 | 2001-06-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195934A JP2003017581A (ja) | 2001-06-28 | 2001-06-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017581A true JP2003017581A (ja) | 2003-01-17 |
Family
ID=19033828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195934A Pending JP2003017581A (ja) | 2001-06-28 | 2001-06-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017581A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288981A (ja) * | 2003-03-24 | 2004-10-14 | Mitsubishi Materials Corp | 薄膜抵抗材料、これを用いた抵抗器、及び抵抗器の製造方法 |
| JP2005064522A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体装置のキャパシタおよびそれを備えるメモリ装置 |
| US8067817B2 (en) | 2007-03-14 | 2011-11-29 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| KR20190132139A (ko) * | 2018-05-18 | 2019-11-27 | 삼성전자주식회사 | 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치 |
| JP2021068894A (ja) * | 2019-10-21 | 2021-04-30 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 |
| JP2021136451A (ja) * | 2020-02-26 | 2021-09-13 | 三星電子株式会社Samsung Electronics Co., Ltd. | キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 |
| US11342329B2 (en) | 2019-11-01 | 2022-05-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
-
2001
- 2001-06-28 JP JP2001195934A patent/JP2003017581A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288981A (ja) * | 2003-03-24 | 2004-10-14 | Mitsubishi Materials Corp | 薄膜抵抗材料、これを用いた抵抗器、及び抵抗器の製造方法 |
| JP2005064522A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体装置のキャパシタおよびそれを備えるメモリ装置 |
| US8067817B2 (en) | 2007-03-14 | 2011-11-29 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8278181B2 (en) | 2007-03-14 | 2012-10-02 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| KR20190132139A (ko) * | 2018-05-18 | 2019-11-27 | 삼성전자주식회사 | 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치 |
| KR102623543B1 (ko) | 2018-05-18 | 2024-01-10 | 삼성전자주식회사 | 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치 |
| US11424317B2 (en) | 2019-10-21 | 2022-08-23 | Samsung Electronics Co., Ltd. | Method of manufacturing metal nitride film and electronic device including metal nitride film |
| JP7279003B2 (ja) | 2019-10-21 | 2023-05-22 | 三星電子株式会社 | 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 |
| US11798980B2 (en) | 2019-10-21 | 2023-10-24 | Samsung Electronics Co., Ltd. | Integrated circuit device and electronic device including capacitor with interfacial layer containing metal element, other element, nitrogen, and oxygen |
| US11810946B2 (en) | 2019-10-21 | 2023-11-07 | Samsung Electronics Co., Ltd. | Integrated circuit device including capacitor with metal nitrate interfacial layer |
| JP2021068894A (ja) * | 2019-10-21 | 2021-04-30 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 |
| US11342329B2 (en) | 2019-11-01 | 2022-05-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
| JP2021136451A (ja) * | 2020-02-26 | 2021-09-13 | 三星電子株式会社Samsung Electronics Co., Ltd. | キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 |
| JP7179109B2 (ja) | 2020-02-26 | 2022-11-28 | 三星電子株式会社 | キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 |
| US11594592B2 (en) | 2020-02-26 | 2023-02-28 | Samsung Electronics Co., Ltd. | Capacitor, semiconductor device including the same, and method of fabricating capacitor |
| US11978761B2 (en) | 2020-02-26 | 2024-05-07 | Samsung Electronics Co., Ltd. | Capacitor, semiconductor device including the same, and method of fabricating capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518610B2 (en) | Rhodium-rich oxygen barriers | |
| US6682969B1 (en) | Top electrode in a strongly oxidizing environment | |
| KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| US6518070B1 (en) | Process of forming a semiconductor device and a semiconductor device | |
| US5656852A (en) | High-dielectric-constant material electrodes comprising sidewall spacers | |
| US6475855B1 (en) | Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry | |
| KR100642635B1 (ko) | 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들 | |
| JPH04366504A (ja) | 誘電体薄膜 | |
| JP2010010211A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US6294807B1 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| JP2003017581A (ja) | 半導体装置及びその製造方法 | |
| JP2004039728A (ja) | 半導体装置及びその製造方法 | |
| JP4109304B2 (ja) | 半導体装置およびその製造方法 | |
| US8102023B2 (en) | Capacitor insulating film, capacitor, and semiconductor device | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
| KR100361205B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6437968B1 (en) | Capacitive element | |
| KR20060000915A (ko) | 플라즈마손상을 감소시킨 반도체소자의 제조 방법 | |
| JPH03108752A (ja) | 半導体装置 | |
| JP4622213B2 (ja) | 半導体装置 | |
| JP2001267535A (ja) | 半導体装置 | |
| KR20020002599A (ko) | 플러그의 산화를 효과적으로 방지할 수 있는 반도체메모리 소자 및 그 제조 방법 | |
| JPH02271647A (ja) | Ｍｏｓ型半導体装置 | |
| KR20010038590A (ko) | 수소 분위기의 후속공정에 열화되지 않는 커패시터 |