JP7179109B2 - キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 - Google Patents

キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 Download PDF

Info

Publication number
JP7179109B2
JP7179109B2 JP2021030321A JP2021030321A JP7179109B2 JP 7179109 B2 JP7179109 B2 JP 7179109B2 JP 2021030321 A JP2021030321 A JP 2021030321A JP 2021030321 A JP2021030321 A JP 2021030321A JP 7179109 B2 JP7179109 B2 JP 7179109B2
Authority
JP
Japan
Prior art keywords
film
dopant
doped
capacitor
al2o3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021030321A
Other languages
English (en)
Other versions
JP2021136451A (ja
Inventor
政奎 宋
潤洙 金
載昊 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021136451A publication Critical patent/JP2021136451A/ja
Application granted granted Critical
Publication of JP7179109B2 publication Critical patent/JP7179109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、キャパシタ、半導体装置、及びキャパシタ製造方法に関する。
集積回路素子のダウン・スケーリング（ｄｏｗｎ－ｓｃａｌｉｎｇ）により、キャパシタが占める空間も縮小されている。キャパシタは、上部電極、下部電極、及びそれら電極間の誘電体膜によってなり、高いキャパシタンスを示すために、高誘電率の誘電体物質が使用される。キャパシタ内に漏れ電流が流れもする。キャパシタ内に流れる漏れ電流を低減させながら、キャパシタンスの低減を最小化させる技術が要求される。
本発明が解決しようとする課題は、優秀な漏れ電流遮断特性、及び高いキャパシタンスを有するキャパシタを提供することにある。
本発明が解決しようとする課題は、また、優秀な漏れ電流遮断特性、及び高いキャパシタンスを有するキャパシタを含む半導体装置を提供することにある。
本発明が解決しようとする課題は、優秀な漏れ電流遮断特性、及び高いキャパシタンスを有するキャパシタの製造方法を提供することにある。
ここで、本発明が解決しようとする課題は、前述の開示に限定されるものではない。
一側面において、下部電極と、前記下部電極上に提供される上部電極と、前記下部電極と前記上部電極との間に提供される誘電膜と、前記上部電極と前記誘電膜との間に提供されるドーピングされたＡｌ２Ｏ３膜と、を含むものの、前記ドーピングされたＡｌ２Ｏ３膜は、第１ドーパントを含み、前記第１ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有するキャパシタが提供されうる。
前記第１ドーパントは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つでもある。
前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントを５０ａｔ％未満含むことにもなる。
前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントと異なる第２ドーパントをさらに含み、前記第２ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有することができる。
前記第２ドーパントは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つでもある。
前記ドーピングされたＡｌ２Ｏ３膜内において、前記第１ドーパント及び前記第２ドーパントの総含有量は、５０ａｔ％未満でもある。
前記下部電極と前記誘電膜は、互いに直接接することができる。
前記下部電極と前記誘電膜との間に提供される界面膜をさらに含むものの、前記界面膜は、前記下部電極に含まれる金属元素を含む酸化物を含んでもよい。
前記下部電極は、ＭＭ’Ｎで表現される金属窒化物を含み、前記界面膜は、ＭＭ’ＯＮで表現される金属酸窒化物を含むものの、前記Ｍは、金属元素であり、前記Ｍ’は、前記Ｍと異なる元素であり、前記Ｎは、窒素であり、前記Ｏは、酸素でもある。
前記下部電極は、１％以下の炭素不純物を含んでもよい。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つでもある。
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つでもある。
前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４でもある。
前記誘電膜の厚みは、５ｎｍ未満であり、前記ドーピングされたＡｌ２Ｏ３膜の厚みは、２ｎｍ未満でもある。
前記上部電極は、前記ドーピングされたＡｌ２Ｏ３膜の上面に直接接し、前記誘電膜は、前記ドーピングされたＡｌ２Ｏ３膜の底面に直接接することができる。
前記上部電極は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。
一側面において、基板と、前記基板上に提供されるゲート構造体と、前記基板の上部に提供される第１ソース／ドレイン領域及び第２ソース／ドレイン領域と、前記基板上に提供されるキャパシタと、を含むものの、前記キャパシタは、前記第１ソース／ドレイン領域に電気的に連結される下部電極と、前記下部電極上に提供される上部電極と、前記下部電極と前記上部電極との間に提供される誘電膜と、前記上部電極と前記誘電膜との間に提供されるドーピングされたＡｌ２Ｏ３膜と、を含むものの、前記ドーピングされたＡｌ２Ｏ３膜は、第１ドーパントを含み、前記第１ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有する半導体装置が提供されうる。
前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントと異なる第２ドーパントをさらに含み、前記第２ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有することができる。
前記第１ドーパント及び前記第２ドーパントのそれぞれは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つでもある。
前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパント及び前記第２ドーパントを５０ａｔ％未満含むことにもなる。
前記下部電極は、ＭＭ’Ｎで表現される金属窒化物を含み、前記Ｍは、金属元素であり、前記Ｍ’は、前記Ｍと異なる元素であり、前記Ｎは、窒素であり、前記Ｏは、酸素でもある。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つであり、前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つでもある。
前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４でもある。
前記上部電極は、前記ドーピングされたＡｌ２Ｏ３膜の上面に直接接し、前記誘電膜は、前記ドーピングされたＡｌ２Ｏ３膜の底面に直接接することができる。
一側面において、下部電極を形成する段階と、前記下部電極上に誘電膜を形成する段階と、前記誘電膜上に、ドーピングされたＡｌ２Ｏ３膜を形成する段階と、前記ドーピングされたＡｌ２Ｏ３膜上に上部電極を形成する段階と、を含むものの、前記ドーピングされたＡｌ２Ｏ３膜は、第１ドーパントを含み、前記第１ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有するキャパシタ製造方法が提供されうる。
前記ドーピングされたＡｌ２Ｏ３膜を形成する段階は、前記誘電膜上にＡｌ２Ｏ３膜を形成する段階と、前記誘電膜及び前記Ａｌ２Ｏ３膜を熱処理する段階と、を含むものの、前記誘電膜は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されたいずれか１つの酸化物を含み、前記熱処理工程により、前記誘電膜内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記いずれか一つは、前記Ａｌ２Ｏ３膜内に注入され、前記第１ドーパントは、前記誘電膜から前記Ａｌ２Ｏ３膜内に注入されるＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記いずれか一つでもある。
前記ドーピングされたＡｌ２Ｏ３膜を形成する段階は、前記誘電膜上に、Ａｌ元素、Ｏ元素、及び前記第１ドーパントと同一の元素をイン・サイチュ（ｉｎ－ｓｉｔｕ）工程で蒸着する段階を含むものの、前記第１ドーパントと同一の元素は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されたいずれか一つでもある。
前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントと異なる第２ドーパントをさらに含み、前記第２ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有することができる。
前記ドーピングされたＡｌ２Ｏ３膜を形成する段階は、前記誘電膜に追加酸化膜を形成する段階と、前記追加酸化膜上にＡｌ２Ｏ３膜を形成する段階と、前記誘電膜、前記追加酸化膜及び前記Ａｌ２Ｏ３膜を熱処理する段階と、を含むものの、前記誘電膜及び前記追加酸化膜は、それぞれＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された互いに異なる２つの元素を含む酸化物を含み、前記熱処理工程により、前記誘電膜及び前記追加酸化膜内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記２つの元素は、前記Ａｌ２Ｏ３膜内に注入され、前記第１ドーパント及び前記第２ドーパントは、それぞれ前記Ａｌ２Ｏ３膜内に注入されるＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記２つの元素でもある。
前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパント及び前記第２ドーパントを５０ａｔ％未満含むことにもなる。
前記下部電極を形成する段階は、反応チャンバ内に基板を配置し、前記反応チャンバに、金属有機リガンドを含む第１ソースを供給する段階と、前記第１ソースのうち、前記基板上に吸着されていない有機リガンドを除去する一次パージング（ｐｕｒｇｉｎｇ）段階と、前記反応チャンバに、ハロゲン化合物を含む第２ソースを供給する段階と、前記第２ソースと反応していない有機リガンドを除去する二次パージング段階と、前記反応チャンバに窒化剤（ｎｉｔｒｉｄａｎｔ）を供給する段階と、を含んでもよい。
前記金属有機リガンドは、金属元素Ｍ、有機リガンドＲからなるＭＲｘであり、ｘは、０＜ｘ≦６の範囲でもある。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つでもある。
前記Ｒは、Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基である）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジネート（ａｍｉｄｉｎａｔｅ）、Ｃ１－Ｃ１０アルキルアミド（ａｌｋｙｌａｍｉｄｅｓ）、Ｃ１－Ｃ１０アルキルイミド（ａｌｋｙｌｉｍｉｄｅｓ）、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素である）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基である）またはＣ１－Ｃ１０β－ジケトネート（β－ｄｉｋｅｔｏｎａｔｅｓ）のうち少なくとも１つのリガンドを含んでもよい。
前記ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）で表現され、前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つでもある。
前記Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含み、ｙは、０＜ｙ≦６の範囲でもある。
前記第１ソースを供給する段階、前記第２ソースを供給する段階、及び前記窒化剤を供給する段階は、ＡｌＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用することができる。
前記窒化剤は、ＮＨ３、Ｎ２Ｈ２、Ｎ３ＨまたはＮ２Ｈ４のうち少なくとも一つを含んでもよい。
前記ハロゲン化合物において、反応副産物で残ったハロゲン元素を除去するための熱処理段階をさらに含んでもよい。
前記下部電極は、１％以下の炭素不純物を含んでもよい。
本開示は、漏れ電流特性及びキャパシタンス特性が改善されたキャパシタを提供することができる。
本開示は、漏れ電流特性及びキャパシタンス特性が改善されたキャパシタの製造方法を提供することができる。
本開示は、漏れ電流特性及びキャパシタンス特性が改善されたキャパシタを含む半導体装置を提供することができる。
ここで、発明の効果は、前記開示に限定されるものではない。
例示的な実施例によるキャパシタの断面図である。 標準化されたキャパシタンス変化グラフである。 漏れ電流変化グラフである。 例示的な実施例によるキャパシタの断面図である。 例示的な実施例による半導体装置の断面図である。 例示的な実施例による半導体装置の断面図である。 図１のキャパシタの製造方法について説明するための断面図である。 図１のキャパシタの製造方法について説明するための断面図である。 図１のキャパシタの製造方法について説明するための断面図である。 ＭＭ’Ｎで表現される金属窒化物を含む下部電極の製造方法について説明するためのフローチャートである。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。 図１０の下部電極の製造方法について説明するための概念図である。
以下、添付図面を参照し、本発明の実施例について詳細に説明する。以下の図面において、同一参照符号は、同一構成要素を指し、図面上において、各構成要素の大きさは、説明の明瞭さ及び便宜さのために誇張されてもいる。なお、以下で説明される実施例は、単に例示的なものに過ぎず、そのような実施例から多様な変形が可能である。
以下において、「上」と記載されたものは、接触して真上にあるものだけではなく、非接触で上にあるものを含んでもよい。
単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。また、ある部分がある構成要素を「含む」とするとき、それは、特別に反対となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含んでもよいということを意味する。
また、明細書に記載された「…部」というような用語は、少なくとも１つの機能や動作を処理する単位を意味し、それは、ハードウェアまたはソフトウェアによって具現されるか、あるいはハードウェアとソフトウェアとの結合によっても具現される。
図１は、例示的な実施例によるキャパシタの断面図である。
図１を参照すれば、キャパシタ１が提供されうる。キャパシタ１は、下部電極１００、誘電膜２００、ドーピングされたＡｌ２Ｏ３膜３００及び上部電極４００を含んでもよい。下部電極１００の材質は、電極としての伝導性を確保し、また、キャパシタ１の製造過程における高温工程後にも、安定したキャパシタンス性能を維持するようにも選択される。
一例において、下部電極１００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、上部電極４００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。
例えば、下部電極１００は、ＭＭ’Ｎで表現される金属窒化物を含んでもよい。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素である。下部電極１００をなす金属窒化物であるＭＭ’Ｎは、金属窒化物ＭＮに元素Ｍ’がドーピングされたものとしても表現される。Ｍ’は、Ｍと異なる元素であり、Ｍ’は、金属でもあるが、それに限定されるものではなく、金属ではない他の物質でもある。
Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。金属窒化物であるＭＭ’Ｎにおいて、Ｍ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４でもある。該組成比により、電気伝導度だけではなく、キャパシタ１の電気的特性が異なりもする。該組成は、界面膜５００（図４）の物質組成にも影響を及ぼす因子であり、界面膜５００は、バイアス電圧によるキャパシタンス変化に主要原因になるためである。該組成比は、Ｍ、Ｍ’の具体的な選択によっても異なる。
金属窒化物を製造するために通常使用されるＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程において、金属物質のソースとして、金属有機リガンド物質が前駆体（ｐｒｅｃｕｒｓｏｒ）として使用される。このとき、金属物質をターゲット面に塗布した後、有機リガンドが十分に除去されない場合、炭素不純物が金属窒化膜に含まれることになり、それは、キャパシタの性能低下の原因にもなる。一実施例によるキャパシタ１は、前述のところのように、金属窒化物であるＭＭ’Ｎを下部電極１００の材質として使用し、また、後述する製造方法により、炭素不純物がほぼない金属窒化物であるＭＭ’Ｎが、下部電極１００に採用されている。下部電極１００の炭素含有量は、１％以下でもある。
誘電膜２００は、下部電極１００上にも提供される。誘電膜２００は、下部電極１００に直接接することができる。誘電膜２００は、所望するキャパシタンスを具現することができる材質を有することができる。キャパシタ１が具備される集積回路素子の集積度が高くなるにつれ、キャパシタ１が占める空間はだんだんと狭まり、従って、高い誘電率の誘電体が好まれる。誘電膜２００は、高誘電率の物質を含んでもよい。該高誘電率は、シリコン酸化物の誘電率より高い誘電率を意味する。誘電膜２００は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択される少なくとも１つの金属を含む金属酸化物が使用されうる。例えば、誘電膜２００は、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３またはＴｉＯ２を含んでもよい。誘電膜２００は、図示されているように、単層の構造を有することができるが、それに限定されるものではなく、多重膜構造を有することもできる。誘電膜２００は、所望するキャパシタンスを具現することができる厚みを有することができる。例えば、誘電膜２００の厚みは、５ｎｍ未満でもある。
誘電膜２００上に、漏れドーピングされたＡｌ２Ｏ３膜３００が提供されうる。ドーピングされたＡｌ２Ｏ３膜３００は、上部電極４００と下部電極１００との間に漏れ電流が流れることを遮断したり低減させたりすることができる。すなわち、ドーピングされたＡｌ２Ｏ３膜３００は、漏れ電流低減層でもある。一例において、ドーピングされたＡｌ２Ｏ３膜３００は、第１ドーパントを含んでもよい。該第１ドーパントは、該第１ドーパントと同一の元素を含む酸化物の誘電率が、Ａｌ２Ｏ３の誘電率より高いようにも決定される。例えば、該第１ドーパントは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つでもある。ドーピングされたＡｌ２Ｏ３膜３００は、第１ドーパントを５０ａｔ％未満含むことにもなる。一例において、ドーピングされたＡｌ２Ｏ３膜３００は、第１ドーパントと異なる第２ドーパントをさらに含んでもよい。第２ドーパントは、第２ドーパントと同一の元素を含む酸化物の誘電率が、Ａｌ２Ｏ３の誘電率より高いようにも決定される。例えば、第２ドーパントは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つでもある。ドーピングされたＡｌ２Ｏ３膜３００内において、第１ドーパント及び第２ドーパントの総含有量は、５０ａｔ％未満でもある。ドーピングされたＡｌ２Ｏ３膜３００が一種類の元素、または二種類の元素のみをドーパントとして含むことに限定されるものではない。他の例において、ドーピングされたＡｌ２Ｏ３膜３００は、該第１ドーパント及び該第２ドーパントと異なる少なくとも一種類のドーパントをさらに含んでもよい。例えば、ドーピングされたＡｌ２Ｏ３膜３００の厚みは、２ｎｍ未満でもある。
上部電極４００は、ドーピングされたＡｌ２Ｏ３膜３００上にも提供される。上部電極４００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、上部電極４００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。
本開示と異なり、上部電極４００と誘電膜２００との間に、ドーピングされていないＡｌ２Ｏ３膜が提供される場合、漏れ電流が低減はされるが、キャパシタのキャパシタンスが低くなってしまう。本開示のドーピングされたＡｌ２Ｏ３膜３００は、ドーピングされていないＡｌ２Ｏ３膜と類似した漏れ電流遮断特性を有しながら、キャパシタンスの低減を最小化させることができる。
本開示と異なり、ドーピングされていないＡｌ２Ｏ３膜、またはドーピングされたＡｌ２Ｏ３膜が、誘電膜２００と下部電極１００との間に提供される場合、下部電極１００による誘電膜２００結晶性誘導の低下により、誘電膜２００の結晶性が低下してしまう。それにより、キャパシタのキャパシタンスが低減されうる。本開示のドーピングされたＡｌ２Ｏ３膜３００は、誘電膜２００と上部電極４００との間に提供され、誘電膜２００の結晶性を低下させない。それにより、キャパシタのキャパシタンスが低減されない。
図２は、標準化されたキャパシタンス変化グラフである。図３は、漏れ電流変化グラフである。
図２を参照すれば、図１のキャパシタ１から、ドーピングされたＡｌ２Ｏ３膜３００が除去された場合のキャパシタンス変化グラフ（１）、図１のキャパシタ１のキャパシタンス変化グラフ（２）、図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００の代わりに、ドーピングされていないＡｌ２Ｏ３膜が適用された場合のキャパシタンス変化グラフ（３）、及び図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００が、上部電極４００と誘電膜２００との間ではなく、下部電極１００と誘電膜２００との間に提供された場合の標準化されたキャパシタンス変化グラフ（４）が提供された。
図１のキャパシタ１から、ドーピングされたＡｌ２Ｏ３膜３００が除去された場合（グラフ１）と比較するとき、図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００が、上部電極４００と誘電膜２００との間ではなく、下部電極１００と誘電膜２００との間に提供された場合（グラフ４）、キャパシタンスが最も多く低減された。
図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００の代わりに、ドーピングされていないＡｌ２Ｏ３膜が適用された場合（グラフ３）には、図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００が、上部電極４００と誘電膜２００との間ではなく、下部電極１００と誘電膜２００との間に提供された場合（グラフ４）よりキャパシタンス低減が少なかった。
図１のキャパシタ１の場合（グラフ２）、キャパシタンス低減が最も少なかった。
図３を参照すれば、図１のキャパシタ１から、ドーピングされたＡｌ２Ｏ３膜３００が除去された場合の漏れ電流変化グラフ（ａ）、図１のキャパシタ１の漏れ電流変化グラフ（ｂ）、及び図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００の代わりに、ドーピングされていないＡｌ２Ｏ３膜が適用された場合の漏れ電流変化グラフ（ｃ）が提供された。
図１のキャパシタ１から、ドーピングされたＡｌ２Ｏ３膜３００が除去された場合（グラフａ）と比較するとき、図１のキャパシタ１の場合（グラフｂ）の漏れ電流低減量は、図１のキャパシタ１において、ドーピングされたＡｌ２Ｏ３膜３００の代わりに、ドーピングされていないＡｌ２Ｏ３膜が適用された場合（グラフｃ）の漏れ電流低減量と類似していた。
本開示のドーピングされたＡｌ２Ｏ３膜３００は、ドーピングされていないＡｌ２Ｏ３膜と類似した漏れ電流低減特性を有するが、キャパシタ１のキャパシタンス低減を最小化させることができる。
図４は、例示的な実施例によるキャパシタの断面図である。説明の簡潔さのために、図１を参照して説明されたところと実質的に同一内容は、説明されない。
図４を参照すれば、キャパシタ２が提供されうる。キャパシタ２は、下部電極１００、界面膜５００、誘電膜２００、ドーピングされたＡｌ２Ｏ３膜３００及び上部電極４００を含んでもよい。下部電極１００、誘電膜２００、ドーピングされたＡｌ２Ｏ３膜３００及び上部電極４００は、図１を参照して説明された下部電極１００、誘電膜２００、ドーピングされたＡｌ２Ｏ３膜３００及び上部電極４００と実質的に同一でもある。
界面膜５００は、下部電極１００と誘電膜２００との間にも提供される。界面膜５００は、下部電極１００が含む金属元素を含む金属酸化物を含んでもよい。下部電極１００が、ＭＭ’Ｎで表現される金属窒化物を含む場合、界面膜５００は、ＭＭ’ＯＮで表現される金属酸窒化物を含んでもよい。ここで、Ｍは、下部電極１００が含む金属元素であり、Ｍ’は、下部電極１００が含むがＭと異なる元素であり、Ｎは、窒素であり、Ｏは、酸素である。Ｍ及びＭ’の例示物質は、図１を参照して説明されたところと実質的に同一でもある。界面膜５００の厚みは、下部電極１００の厚みよりも薄い。界面膜５００の炭素不純物の含有量は、１％以下でもある。
図５は、例示的な実施例による半導体装置の断面図である。説明の簡潔さのために、図１を参照して説明されたものと実質的に同一の内容は、説明されない。
図５を参照すれば、基板１１００、ゲート構造体１３００、層間絶縁膜１４００、コンタクト１５００及びキャパシタ１を含む半導体装置１１が提供されうる。基板１１００は、半導体基板を含んでもよい。例えば、基板１１００は、シリコン基板、ゲルマニウム基板またはシリコン・ゲルマニウム基板を含んでもよい。
基板１１００上部に、第１ソース／ドレイン領域１２１０及び第２ソース／ドレイン領域１２２０が提供されうる。第１ソース／ドレイン領域１２１０及び第２ソース／ドレイン領域１２２０は、基板１１００の上面に平行な第１方向ＤＲ１に沿い、互いに離隔されてもいる。第１ソース／ドレイン領域１２１０及び第２ソース／ドレイン領域１２２０は、基板１１００に不純物が注入されても形成される。
ゲート構造体１３００は、基板１１００上にも提供される。ゲート構造体１３００は、第１ソース／ドレイン領域１２１０と第２ソース／ドレイン領域１２２０との間にも提供される。ゲート構造体１３００は、ゲート電極１３１０及びゲート絶縁膜１３２０を含んでもよい。ゲート電極１３１０は、伝導性物質を含んでもよい。例えば、ゲート電極１３１０は、金属またはポリシリコンを含んでもよい。
ゲート絶縁膜１３２０は、ゲート電極１３１０と基板１１００との間にも配置される。ゲート絶縁膜１３２０は、基板１１００をゲート電極１３１０から断絶させることができる。ゲート絶縁膜１３２０は、誘電物質を含んでもよい。例えば、ゲート絶縁膜１３２０は、Ｓｉ酸化物（例えば、ＳｉＯ２）、Ａｌ酸化物（例えば、Ａｌ２Ｏ３）または高誘電物質（例えば、ＨｆＯ２）を含んでもよい。
層間絶縁膜１４００は、基板１１００上に提供され、ゲート構造体１３００を覆うことができる。層間絶縁膜１４００は、絶縁物質を含んでもよい。例えば、層間絶縁膜１４００は、Ｓｉ酸化物（例えば、ＳｉＯ２）、Ａｌ酸化物（例えば、Ａｌ２Ｏ３）または高誘電物質（例えば、ＨｆＯ２）を含んでもよい。
層間絶縁膜１４００上に、キャパシタ１が提供されうる。キャパシタ１は、下部電極１００、上部電極４００、誘電膜３００、及びドーピングされたＡｌ２Ｏ３膜３００を含んでもよい。下部電極１００、上部電極４００、誘電膜３００、及びドーピングされたＡｌ２Ｏ３膜３００は、それぞれ図１を参照して説明された下部電極１００、上部電極４００、誘電膜３００、及びドーピングされたＡｌ２Ｏ３膜３００と実質的に同一でもある。
コンタクト１５００は、下部電極１００と第１ソース／ドレイン領域１２１０との間にも提供される。コンタクト１５００は、層間絶縁膜１４００を貫通することができる。コンタクト１５００は、下部電極１００と第１ソース／ドレイン領域１２１０とを互いに電気的に連結させることができる。コンタクト１５００は、伝導性物質（例えば、金属）を含んでもよい。
ドーピングされたＡｌ２Ｏ３膜３００は、ドーピングされていないＡｌ２Ｏ３膜と同じような漏れ電流遮断特性を有しながら、キャパシタのキャパシタンス低減は最小化させることができる。本開示のキャパシタ１は、漏れ電流低減層にドーピングされたＡｌ２Ｏ３膜３００を含んでもよい。それにより、半導体装置１１の安定性及び信頼性が改善されうる。
図６は、例示的な実施例による半導体装置の断面図である。説明の簡潔さのために、図１、図４及び図５を参照して説明されたものと実質的に同一の内容は、説明されない。
図６を参照すれば、基板１１００、ゲート構造体１３００、層間絶縁膜１４００、コンタクト１５００及びキャパシタ２を含む半導体装置１２が提供されうる。基板１１００、ゲート構造体１３００、層間絶縁膜１４００及びコンタクト１５００は、図５を参照して説明された基板１１００、ゲート構造体１３００、層間絶縁膜１４００及びコンタクト１５００と実質的に同一でもある。
層間絶縁膜１４００上に、キャパシタ２が提供されうる。キャパシタ２は、下部電極１００、界面膜５００、上部電極４００、誘電膜３００、及びドーピングされたＡｌ２Ｏ３膜３００を含んでもよい。下部電極１００、上部電極４００、誘電膜２００、及びドーピングされたＡｌ２Ｏ３膜３００は、それぞれ図１を参照して説明された下部電極１００、上部電極４００、誘電膜２００、及びドーピングされたＡｌ２Ｏ３膜３００と実質的に同一でもある。界面膜５００は、図４を参照して説明された界面膜５００と実質的に同一でもある。
ドーピングされたＡｌ２Ｏ３膜３００は、ドーピングされていないＡｌ２Ｏ３膜と類似した漏れ電流遮断特性を有しながら、キャパシタのキャパシタンス低減は、最小化させることができる。本開示のキャパシタ１は、漏れ電流低減層にドーピングされたＡｌ２Ｏ３膜３００を含んでもよい。それにより、半導体装置１２の安定性及び信頼性が改善されうる。
図７は、図１のキャパシタの製造方法について説明するための断面図である。図８は図１のキャパシタの製造方法について説明するための断面図である。
図７を参照すれば、基板ＳＵ上に、下部電極１００及び誘電膜２００が順に形成されうる。基板ＳＵは、半導体物質パターン、絶縁物質パターン及び伝導性物質パターンを含んでもよい。例えば、基板ＳＵは、図５及び図６の基板１１００、ゲート構造体１３００、層間絶縁膜１４００及びコンタクト１５００を含んでもよい。
下部電極１００は、基板ＳＵ上に、蒸着工程によっても形成される。例えば、下部電極１００を形成する工程は、化学気相蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程、物理気相蒸着（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程または原子層蒸着（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を含んでもよい。下部電極１００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、下部電極１００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。下部電極１００がＭＭ’Ｎで表現される金属窒化物を含む場合の下部電極１００の製造方法は、詳細に後述される。
誘電膜２００は、下部電極１００上にも蒸着される。例えば、誘電膜２００は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。誘電膜２００は、高誘電率の物質を含んでもよい。例えば、誘電膜２００は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択される少なくとも１つの金属を含む金属酸化物が使用されうる。例えば、誘電膜２００は、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３またはＴｉＯ２を含んでもよい。
図８を参照すれば、誘電膜２００上に、ドーピングされていないＡｌ２Ｏ３膜３０２が形成されうる。ドーピングされていないＡｌ２Ｏ３膜３０２は、蒸着工程によっても形成される。例えば、ドーピングされていないＡｌ２Ｏ３膜３０２は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。
ドーピングされていないＡｌ２Ｏ３膜３０２の形成工程の間、またはドーピングされていないＡｌ２Ｏ３膜３０２の形成工程終了後、熱処理工程（Ｈ）が遂行されうる。熱処理工程（Ｈ）により、誘電膜２００内の金属元素が、ドーピングされていないＡｌ２Ｏ３膜３０２にも拡散される。例えば、誘電膜２００内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択される少なくとも一つが、ドーピングされていないＡｌ２Ｏ３膜３０２にも拡散される。熱処理工程（Ｈ）は、ドーピングされていないＡｌ２Ｏ３膜３０２に対し、前記拡散した金属元素でドーピングし、図１を参照して説明されたドーピングされたＡｌ２Ｏ３膜３００を形成することができる。言い換えれば、ドーピングされたＡｌ２Ｏ３膜３００は、前記拡散された金属元素によってもドーピングされる。ただし、ドーピングされたＡｌ２Ｏ３膜３００を形成する工程は、前述の開示に限定されるものではない。他の例において、Ａｌ２Ｏ３膜を構成する元素（アルミニウム（Ａｌ）元素及び酸素（Ｏ）元素）と、Ａｌ２Ｏ３膜にドーピングされることが要求される元素（例えば、ハフニウム（Ｈｆ）及び／またはジルコニウム（Ｚｒ））とを、イン・サイチュ（ｉｎ－ｓｉｔｕ）状態で、原子層蒸着（Ａｌ）工程によって蒸着することにより、ドーピングされたＡｌ２Ｏ３膜３００が形成されうる。ドーピングされたＡｌ２Ｏ３膜３００は、一種類のドーパント（例えば、図１を参照して説明された第１ドーパント）を含んでもよい。
図１をさらに参照すれば、ドーピングされたＡｌ２Ｏ３膜３００上に、上部電極４００が形成されうる。上部電極４００は、蒸着工程によっても形成される。例えば、上部電極４００は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。上部電極４００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、上部電極４００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。
本開示は、一種類のドーパントを含むドーピングされたＡｌ２Ｏ３膜３００を含むキャパシタ１の製造方法を提供することができる。
図９は、図１のキャパシタの製造方法について説明するための断面図である。説明の簡潔さのために、図７及び図８を参照して説明されたものと実質的に同一の内容は、説明されない。
図７を参照して説明されたところと実質的に同一工程により、基板ＳＵ上に下部電極１００及び誘電膜２００が形成されうる。図９を参照すれば、誘電膜２００上に、追加酸化膜２００ａが形成されうる。例えば、追加酸化膜２００ａは、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。追加酸化膜２００ａは、高誘電率の物質を含んでもよい。例えば、追加酸化膜２００ａは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるものの、前記誘電膜２００に含まれない少なくとも１つの金属を含む金属酸化物が使用されうる。例えば、追加酸化膜２００ａは、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３またはＴｉＯ２を含んでもよい。誘電膜２００及び追加酸化膜２００ａは、誘電膜構造を提供することができる。該誘電膜構造の第１領域は、誘電膜２００を含み、第２領域は、追加酸化膜２００ａを含んでもよい。
追加酸化膜２００ａ上に、ドーピングされていないＡｌ２Ｏ３膜３０２が形成されうる。ドーピングされていないＡｌ２Ｏ３膜３０２は、蒸着工程によっても形成される。例えば、ドーピングされていないＡｌ２Ｏ３膜３０２は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。
ドーピングされていないＡｌ２Ｏ３膜３０２の形成工程の間、またはドーピングされていないＡｌ２Ｏ３膜３０２の形成工程終了後、熱処理工程（Ｈ）が遂行されうる。熱処理工程（Ｈ）により、誘電膜２００内の金属元素、及び追加酸化膜２００ａ内の金属元素が、ドーピングされていないＡｌ２Ｏ３膜３０２に拡散されうる。例えば、誘電膜２００内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つ、並びに追加酸化膜２００ａ内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つが、ドーピングされていないＡｌ２Ｏ３膜３０２に拡散されうる。熱処理工程（Ｈ）は、ドーピングされていないＡｌ２Ｏ３膜３０２を、前記拡散された金属元素でドーピングし、図１を参照して説明されたドーピングされたＡｌ２Ｏ３膜３００を形成することができる。ただし、ドーピングされたＡｌ２Ｏ３膜３００を形成する工程は、前述の開示に限定されるものではない。他の例において、Ａｌ２Ｏ３膜を構成する元素（アルミニウム（Ａｌ）元素及び酸素（Ｏ）元素）と、Ａｌ２Ｏ３膜にドーピングされることが要求される元素（例えば、ハフニウム（Ｈｆ）及び／またはジルコニウム（Ｚｒ））とを、イン・サイチュ状態で、原子層蒸着（Ａｌ）工程に蒸着することにより、ドーピングされたＡｌ２Ｏ３膜３００が形成されうる。本開示のドーピングされたＡｌ２Ｏ３膜３００は、二種類のドーパント（例えば、図１を参照して説明された第１ドーパント及び第２ドーパント）を含んでもよい。ただし、ドーピングされたＡｌ２Ｏ３膜３００が二種類のドーパントを含むことに限定されるものではない。他の例において、ドーピングされたＡｌ２Ｏ３膜３００は、三種類以上のドーパントを含んでもよい。
図１をさらに参照すれば、ドーピングされたＡｌ２Ｏ３膜３００上に、上部電極４００が形成されうる。上部電極４００は、蒸着工程によっても形成される。例えば、上部電極４００は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。上部電極４００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、上部電極４００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。
本開示は、二種類のドーパントを含むドーピングされたＡｌ２Ｏ３膜３００を含むキャパシタ１の製造方法を提供することができる。
図１０は、ＭＭ’Ｎで表現される金属窒化物を含む下部電極の製造方法について説明するためのフローチャートである。図１１Ａは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｂは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｃは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｄは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｅは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｆは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｇは、図１０の下部電極の製造方法について説明するための概念図である。図１１Ｈは、図１０の下部電極の製造方法について説明するための概念図である。
図１０、図１１Ａ及び図１１Ｂを参照すれば、基板ＳＵが準備されうる（Ｓ１００）。基板ＳＵは、下部電極を形成するターゲット面を有することができる。基板ＳＵは、半導体物質パターン、絶縁物質パターン及び伝導性物質パターンを含んでもよい。例えば、基板ＳＵは、図５及び図６の基板１１００、ゲート構造体１３００、層間絶縁膜１４００及びコンタクト１５００を含んでもよい。
基板ＳＵが反応チャンバ内に配置された後、反応チャンバに、金属有機リガンドを含む第１ソースが供給されうる（Ｓ１１０）。該金属有機リガンドは、金属元素Ｍ、有機リガンドＲからなるＭＲｘによっても表現される。ｘは、０＜ｘ≦６でもある。Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちいずれか一つでもある。Ｒは、Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基である）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジネート（ａｍｉｄｉｎａｔｅ）、Ｃ１－Ｃ１０アルキルアミド（ａｌｋｙｌａｍｉｄｅｓ）、Ｃ１－Ｃ１０アルキルイミド（ａｌｋｙｌｉｍｉｄｅｓ）、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素である）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基である）またはＣ１－Ｃ１０β－ジケトネート（β－ｄｉｋｅｔｏｎａｔｅｓ）のうち少なくともいずれか一つでもある。
第１ソースを供給する工程として、原子層蒸着（ＡＬＤ）工程を使用することができる。原子層蒸着（ＡＬＤ）工程は、１００℃～５００℃の温度においても遂行される。該工程温度は、金属有機リガンドの熱安定性によっても設定される。低い熱安定性を有する金属有機リガンドは、高温で分解されうるので、低い熱安定性を有する金属有機リガンドに対する原子層蒸着（ＡＬＤ）工程は、約４００℃以下の温度においても遂行される。
反応チャンバに提供される金属有機リガンドのうち、基板ＳＵに吸着されていない有機リガンドは、パージング（ｐｕｒｇｉｎｇ）によっても除去される（Ｓ１２０）。該パージングは、反応に参与していない有機リガンド、または反応参与後の副産物である有機リガンドを、反応チャンバ外部に排出させる工程である。該パージングにはＡｒ、Ｈｅ、Ｎｅなどの不活性ガス、またはＮ２ガスを利用することができる。
図１１Ｂに図示されているように、基板ＳＵ上に、金属有機リガンドが吸着される。
図１１Ａ及び図１１Ｂの過程は、次の化学式によっても例示される。
［化学式１］
ｘＭＲ４→ｘＭＲ４－ａ＋ｘ＊ａＲ
［化学式２］
ｘＭＲ４－ａ＋ｘ＊ａＲ→ｘＭＲ４－ａ
化学式２は、パージングにより、残留リガンド成分が除去されるところを示す。
次に、さらなるＭＲｘソース供給が必要であるか否かということが、制御装置（図示せず）によって判断され（Ｓ１３０）、必要な場合、Ｓ１１０、Ｓ１２０の段階が反復されうる。
図１０、図１１Ｃ、図１１Ｄ及び図１１Ｅを参照すれば、ハロゲン化合物を含む第２ソースが、反応チャンバにも供給される（Ｓ１４０）。第２ソースを供給する工程として、原子層蒸着（ＡＬＤ）工程が使用されうる。原子層蒸着（ＡＬＤ）工程は、１００℃～５００℃の温度においても遂行される。該工程温度は、基板ＳＵに吸着された金属有機リガンドの熱安定性を考慮しても設定される。低い熱安定性を有する金属有機リガンドは、高温で分解されうるので、ハロゲン化合物に対する原子層蒸着（ＡＬＤ）工程は、約４００℃以下の温度においても遂行される。
該ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）によっても表現される。Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含んでもよい。ｙは、０＜ｙ≦６の範囲でもある。Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちいずれか一つでもある。
次に、ハロゲン化合物と反応していない有機リガンドが、パージングによっても除去される（Ｓ１５０）。該パージングには、Ａｒ、Ｈｅ、Ｎｅなどの不活性ガス、またはＮ２ガスを利用することができる。この段階において、反応に参与していないハロゲン化合物及び反応副産物が共に除去されうる。
該ハロゲン化合物を含む第２ソースの供給（Ｓ１４０）段階及びパージング（１５０）段階は、図１１Ｃないし図１１Ｅに図示され、次の化学式によっても表現される。
［化学式３］
ｙＭ’Ｃｌ４→ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ
［化学式４］
ｘＭＲ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ
→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２
［化学式５］
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２
→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ
前述の化学式において、ハロゲン元素ＡとしてＣｌが例示され、化学式５は、パージングにより、残留リガンド成分及び反応副産物が除去されるところを示す。
図１１Ｅに図示されているように、第１ソースによって供給されたＭと、第２ソースによって供給されたＭ’とがハロゲン元素Ａと結合した状態で、基板ＳＵ上に吸着されている。
次に、さらなるＭ’Ａｙソース供給が必要であるか否かということを判断し（Ｓ１６０）、必要により、Ｓ１４０、Ｓ１５０の段階が反復されうる。
図１０、図１１Ｆ、図１１Ｇ及び図１１Ｈを参照すれば、反応チャンバに、窒化剤（ｎｉｔｒｉｄａｎｔ）が供給されうる（Ｓ１７０）。該窒化剤を供給する工程として、原子層蒸着（ＡＬＤ）工程が使用され、１００℃～５００℃の温度においても遂行される。該窒化剤は、窒素元素を含む反応ガスであり、ＮＨ３、Ｎ２Ｈ２、Ｎ３ＨまたはＮ２Ｈ４のうち少なくとも一つを含んでもよい。該窒化剤は、ハロゲン元素Ａと結合したＭ、及びハロゲン元素Ａと結合したＭ’と反応し、基板ＳＵ上には金属窒化膜、ＭＭ’Ｎが形成される。ハロゲン元素を含む反応副産物は、工程温度によってほとんど気化される。
窒化剤供給、及び窒化剤による反応は、図１１Ｆないし図１１Ｈに図示されており、次の化学式によっても表現される。
［化学式６］
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｚＮＨｃ
→ＭｘＭ’ｙＮｚ＋（ｚ＊ｃ）ＨＣｌ＋（（ｘ＊（４－ａ）＋ｙ＊（４－ｂ）－ｚ＊ｃ）／２）Ｃｌ２
金属窒化膜１０１が所望する厚みに形成された否かということを確認し、必要により、Ｓ１１０段階～Ｓ１７０段階が反復されうる（Ｓ１８０）。金属窒化膜１０１は、前述の下部電極１００でもある。
一例において、チャンバに窒化剤を供給する段階（Ｓ１７０）後、ハロゲン化合物において、反応副産物として残ったハロゲン元素を除去するための熱処理がさらに遂行されうる。該熱処理温度は、約２００℃～１，０００℃にもなる。
そのような段階によって形成された金属窒化膜１０１は、ＭＭ’Ｎ以外の不純物含量が非常に低い。ＭＭ’Ｎ形成に使用されたソースに含まれた有機リガンドがほとんどいずれも除去されたために、金属窒化膜１０１には、炭素不純物がほとんどない。それは、化学式１ないし化学式６の過程で示されている通りようである。そのような過程によって形成された金属窒化膜１０１に含まれた炭素不純物は、約１％以下でもある。それと異なり、既存の方法においては、リガンドや反応副産物が残留してしまう。不純物含量が高くなるほど、高い比抵抗を示すことになり、電極として機能するのに適さない。不純物含量により、金属窒化膜の比抵抗値は、数百倍に至る範囲において変わりうる。一実施例の方法によって製造され、不純物がほとんどない金属窒化膜ＭＭ’Ｎは、低い比抵抗値を示すことができ、優れた電極材質としても使用される。一例において、金属窒化膜１０１は、図１、図４、図５、図６、図７、図８及び図９に図示された下部電極１００でもある。
本開示による金属窒化物を含む下部電極製造方法は、金属有機リガンドと窒化剤とを直接反応させる段階を含まず、それにより、さらに良好な品質を有する金属窒化物を含む下部電極が形成されうる。
本発明の技術的思想の実施例に係わる以上の説明は、本発明の技術的思想の説明のための例示を提供する。従って、本発明の技術的思想は、以上の実施例に限定されるものではなく、本発明の技術的思想内において、当該技術分野の当業者により、前記実施例を組み合わせて実施するというように、さまざまな多くの修正及び変更が可能であるということは、明白である。
１，２ キャパシタ
１１，１２ 半導体装置
１００ 下部電極
１０１ 金属窒化膜
２００ 誘電膜
２００ａ 追加酸化膜
３００ ドーピングされたＡｌ２Ｏ３膜
３０２ ドーピングされていないＡｌ２Ｏ３膜
４００ 上部電極
５００ 界面膜
１１００，ＳＵ 基板
１２１０ 第１ソース／ドレイン領域
１２２０ 第２ソース／ドレイン領域
１３００ ゲート構造体
１３１０ ゲート電極
１３２０ ゲート絶縁膜
１４００ 層間絶縁膜
１５００ コンタクト

Claims (37)

  1. 下部電極と、
    前記下部電極上に提供される上部電極と、
    前記下部電極と前記上部電極との間に提供される誘電膜と、
    前記上部電極と前記誘電膜との間に提供されるドーピングされたＡｌ２Ｏ３膜と、
    前記下部電極と前記誘電膜との間に提供される界面膜と、を含み、
    前記ドーピングされたＡｌ２Ｏ３膜は、第１ドーパントを含み、
    前記第１ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有し、
    前記下部電極は、ＭＭ’Ｎで表現される金属窒化物を含み、
    前記界面膜は、ＭＭ’ＯＮで表現される金属酸窒化物を含むが、
    前記Ｍは、金属元素であり、前記Ｍ’は、前記Ｍと異なる元素であり、前記Ｎは、窒素であり、前記Ｏは、酸素である、キャパシタ。
  2. 前記第１ドーパントは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つである、請求項１に記載のキャパシタ。
  3. 前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントを５０ａｔ％未満含む、請求項１または２に記載のキャパシタ。
  4. 前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントと異なる第２ドーパントをさらに含み、
    前記第２ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有する、請求項１から３のいずれか一項に記載のキャパシタ。
  5. 前記第２ドーパントは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つである、請求項４に記載のキャパシタ。
  6. 前記ドーピングされたＡｌ２Ｏ３膜内において、前記第１ドーパント及び前記第２ドーパントの総含有量は、５０ａｔ％未満である、請求項４に記載のキャパシタ。
  7. 前記下部電極と前記誘電膜は、互いに直接接する、請求項１から６のいずれか一項に記載のキャパシタ。
  8. 前記下部電極は、１％以下の炭素不純物を含む、請求項１に記載のキャパシタ。
  9. 前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つである、請求項１に記載のキャパシタ。
  10. 前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つである、請求項１に記載のキャパシタ。
  11. 前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４である、請求項１に記載のキャパシタ。
  12. 前記誘電膜の厚みは、５ｎｍ未満であり、
    前記ドーピングされたＡｌ２Ｏ３膜の厚みは、２ｎｍ未満である、請求項１から１１のいずれか一項に記載のキャパシタ。
  13. 前記上部電極は、前記ドーピングされたＡｌ２Ｏ３膜の上面に直接接し、
    前記誘電膜は、前記ドーピングされたＡｌ２Ｏ３膜の底面に直接接する、請求項１から１２のいずれか一項に記載のキャパシタ。
  14. 前記上部電極は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含む、請求項１から１３のいずれか一項に記載のキャパシタ。
  15. 基板と、
    前記基板上に提供されるゲート構造体と、
    前記基板の上部に提供される第１ソース／ドレイン領域及び第２ソース／ドレイン領域と、
    前記基板上に提供されるキャパシタと、を含み、
    前記キャパシタは、
    前記第１ソース／ドレイン領域に電気的に連結される下部電極と、
    前記下部電極上に提供される上部電極と、
    前記下部電極と前記上部電極との間に提供される誘電膜と、
    前記上部電極と前記誘電膜との間に提供されるドーピングされたＡｌ２Ｏ３膜と、
    前記下部電極と前記誘電膜との間に提供される界面膜と、を含み、
    前記ドーピングされたＡｌ２Ｏ３膜は、第１ドーパントを含み、
    前記第１ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有し、
    前記下部電極は、ＭＭ’Ｎで表現される金属窒化物を含み、
    前記界面膜は、ＭＭ’ＯＮで表現される金属酸窒化物を含むが、
    前記Ｍは、金属元素であり、前記Ｍ’は、前記Ｍと異なる元素であり、前記Ｎは、窒素であり、前記Ｏは、酸素である、半導体装置。
  16. 前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントと異なる第２ドーパントをさらに含み、
    前記第２ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有する、請求項１５に記載の半導体装置。
  17. 前記第１ドーパント及び前記第２ドーパントのそれぞれは、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されるいずれか一つである、請求項１６に記載の半導体装置。
  18. 前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパント及び前記第２ドーパントを５０ａｔ％未満含む、請求項１６に記載の半導体装置。
  19. 前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つであり、
    前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つである、請求項１５に記載の半導体装置。
  20. 前記金属窒化物のＭ、Ｍ’、Ｎの組成比をｘ：ｙ：ｚとするとき、０＜ｘ≦２、０＜ｙ≦２、０＜ｚ≦４である、請求項１５に記載の半導体装置。
  21. 前記上部電極は、前記ドーピングされたＡｌ２Ｏ３膜の上面に直接接し、
    前記誘電膜は、前記ドーピングされたＡｌ２Ｏ３膜の底面に直接接する、請求項１５から２０のいずれか一項に記載の半導体装置。
  22. 下部電極を形成する段階と、
    前記下部電極上に界面膜を形成する段階と、
    前記界面膜上に誘電膜を形成する段階と、
    前記誘電膜上に、ドーピングされたＡｌ２Ｏ３膜を形成する段階と、
    前記ドーピングされたＡｌ２Ｏ３膜上に上部電極を形成する段階と、を含み、
    前記ドーピングされたＡｌ２Ｏ３膜は、第１ドーパントを含み、
    前記第１ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有し、
    前記下部電極は、ＭＭ’Ｎで表現される金属窒化物を含み、
    前記界面膜は、ＭＭ’ＯＮで表現される金属酸窒化物を含むが、
    前記Ｍは、金属元素であり、前記Ｍ’は、前記Ｍと異なる元素であり、前記Ｎは、窒素であり、前記Ｏは、酸素である、キャパシタ製造方法。
  23. 前記ドーピングされたＡｌ２Ｏ３膜を形成する段階は、
    前記誘電膜上にＡｌ２Ｏ３膜を形成する段階と、
    前記誘電膜及び前記Ａｌ２Ｏ３膜を熱処理する段階と、を含み、
    前記誘電膜は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されたいずれか１つの酸化物を含み、
    前記熱処理工程により、前記誘電膜内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記いずれか一つは、前記Ａｌ２Ｏ３膜内に注入され、
    前記第１ドーパントは、前記誘電膜から前記Ａｌ２Ｏ３膜内に注入されるＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されたいずれか一つである、請求項２２に記載のキャパシタ製造方法。
  24. 前記ドーピングされたＡｌ２Ｏ３膜を形成する段階は、
    前記誘電膜上に、Ａｌ元素、Ｏ元素、及び前記第１ドーパントと同一の元素をイン・サイチュ工程で蒸着する段階を含み、
    前記第１ドーパントと同一の元素は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択されたいずれか一つである、請求項２２に記載のキャパシタ製造方法。
  25. 前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパントと異なる第２ドーパントをさらに含み、
    前記第２ドーパントと同一の元素を含む酸化物は、Ａｌ２Ｏ３より高い誘電率を有する、請求項２２に記載のキャパシタ製造方法。
  26. 前記ドーピングされたＡｌ２Ｏ３膜を形成する段階は、
    前記誘電膜に追加酸化膜を形成する段階と、
    前記追加酸化膜上にＡｌ２Ｏ３膜を形成する段階と、
    前記誘電膜、前記追加酸化膜及び前記Ａｌ２Ｏ３膜を熱処理する段階と、を含むが、
    前記誘電膜及び前記追加酸化膜は、それぞれＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された互いに異なる２つの元素を含む酸化物を含み、
    前記熱処理工程により、前記誘電膜及び前記追加酸化膜内のＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記２つの元素は、前記Ａｌ２Ｏ３膜内に注入され、
    前記第１ドーパント及び前記第２ドーパントは、それぞれ前記Ａｌ２Ｏ３膜内に注入されるＣａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択された前記２つの元素である、請求項２５に記載のキャパシタ製造方法。
  27. 前記ドーピングされたＡｌ２Ｏ３膜は、前記第１ドーパント及び前記第２ドーパントを５０ａｔ％未満含む、請求項２５または２６に記載のキャパシタ製造方法。
  28. 前記下部電極を形成する段階は、
    反応チャンバ内に基板を配置し、前記反応チャンバに、金属有機リガンドを含む第１ソースを供給する段階と、
    前記第１ソースのうち、前記基板上に吸着されていない有機リガンドを除去する一次パージング段階と、
    前記反応チャンバに、ハロゲン化合物を含む第２ソースを供給する段階と、
    前記第２ソースと反応していない有機リガンドを除去する二次パージング段階と、
    前記反応チャンバに窒化剤を供給する段階と、を含む、請求項２２から２７のいずれか一項に記載のキャパシタ製造方法。
  29. 前記金属有機リガンドは、金属元素Ｍ、有機リガンドＲからなるＭＲｘであり、ｘは、０＜ｘ≦６の範囲である、請求項２８に記載のキャパシタ製造方法。
  30. 前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つである、請求項２９に記載のキャパシタ製造方法。
  31. 前記Ｒは、Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基である）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジネート、Ｃ１－Ｃ１０アルキルアミド、Ｃ１－Ｃ１０アルキルイミド、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素である）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基である）またはＣ１－Ｃ１０β－ジケトネートのうち少なくとも１つのリガンドを含む、請求項２９に記載のキャパシタ製造方法。
  32. 前記ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）で表現され、
    前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちから選択されるいずれか一つである、請求項２８から３１のいずれか一項に記載のキャパシタ製造方法。
  33. 前記Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含み、ｙは、０＜ｙ≦６の範囲である、請求項３２に記載のキャパシタ製造方法。
  34. 前記第１ソースを供給する段階、前記第２ソースを供給する段階、及び前記窒化剤を供給する段階は、ＡｌＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用する、請求項２８から３３のいずれか一項に記載のキャパシタ製造方法。
  35. 前記窒化剤は、ＮＨ３、Ｎ２Ｈ２、Ｎ３ＨまたはＮ２Ｈ４のうち少なくとも一つを含む、請求項２８から３４のいずれか一項に記載のキャパシタ製造方法。
  36. 前記ハロゲン化合物において、反応副産物として残ったハロゲン元素を除去するための熱処理段階をさらに含む、請求項２８から３５のいずれか一項に記載のキャパシタ製造方法。
  37. 前記下部電極は、１％以下の炭素不純物を含む、請求項２８から３６のいずれか一項に記載のキャパシタ製造方法。
JP2021030321A 2020-02-26 2021-02-26 キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 Active JP7179109B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200023706A KR20210108736A (ko) 2020-02-26 2020-02-26 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
KR10-2020-0023706 2020-02-26

Publications (2)

Publication Number Publication Date
JP2021136451A JP2021136451A (ja) 2021-09-13
JP7179109B2 true JP7179109B2 (ja) 2022-11-28

Family

ID=74586733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021030321A Active JP7179109B2 (ja) 2020-02-26 2021-02-26 キャパシタ、それを含む半導体装置、及びキャパシタ製造方法

Country Status (5)

Country Link
US (3) US11594592B2 (ja)
EP (1) EP3872880A1 (ja)
JP (1) JP7179109B2 (ja)
KR (1) KR20210108736A (ja)
CN (1) CN113314670A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113929459B (zh) * 2021-10-14 2022-09-23 中国科学院上海硅酸盐研究所 用于低温共烧型陶瓷电容器的陶瓷材料及陶瓷电容器
CN114180682B (zh) * 2021-12-13 2022-11-18 中国科学院生态环境研究中心 一种碱金属-RuO2-TiO2涂层钛电极及其制备方法
CN114550977B (zh) * 2022-03-03 2024-01-30 太原理工大学 一种低温共烧陶瓷介质材料及其制备方法
WO2023218929A1 (ja) * 2022-05-13 2023-11-16 パナソニックＩｐマネジメント株式会社 キャパシタ用部材の製造方法、キャパシタ、電気回路、回路基板、機器、及び蓄電デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017581A (ja) 2001-06-28 2003-01-17 Toshiba Corp 半導体装置及びその製造方法
JP2003229425A (ja) 2002-02-05 2003-08-15 Hitachi Kokusai Electric Inc 基板処理装置
US20050110115A1 (en) 2003-11-22 2005-05-26 Hynix Semiconductor Inc. Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
KR100716642B1 (ko) 2006-06-29 2007-05-09 주식회사 하이닉스반도체 캐패시터의 유전막 및 그의 제조방법
JP2013151722A (ja) 2012-01-25 2013-08-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2016069700A (ja) 2014-09-30 2016-05-09 Ｊｘ金属株式会社 Ｔｉ−Ａｌ合金スパッタリングターゲット
US20190333985A1 (en) 2016-07-13 2019-10-31 Samsung Electronics Co., Ltd. Semiconductor device
US20200020780A1 (en) 2018-07-13 2020-01-16 SK Hynix Inc. Semiconductor device and method for fabricating the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028836A (ko) * 1999-09-27 2001-04-06 윤종용 반도체 장치의 커패시터 제조 방법
US6858865B2 (en) * 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
US6630702B2 (en) * 2001-03-27 2003-10-07 Sharp Laboratories Of America, Inc. Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same
US6700771B2 (en) 2001-08-30 2004-03-02 Micron Technology, Inc. Decoupling capacitor for high frequency noise immunity
US6743681B2 (en) 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
US7115929B2 (en) * 2004-04-08 2006-10-03 Micron Technology, Inc. Semiconductor constructions comprising aluminum oxide and metal oxide dielectric materials
US7271055B2 (en) * 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
JP2007081265A (ja) 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7974073B2 (en) * 2006-11-13 2011-07-05 Mitsubishi Electric Corporation Electric double-layer capacitor with a negative electrode containing a carbon material and a titanium oxide
US20080118731A1 (en) 2006-11-16 2008-05-22 Micron Technology, Inc. Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
KR100945877B1 (ko) 2007-11-26 2010-03-05 주식회사 동부하이텍 반도체 소자의 커패시터 제조 방법
KR20100078264A (ko) 2008-12-30 2010-07-08 주식회사 동부하이텍 Ｍｉｍ 캐패시터의 제조방법
JP5587716B2 (ja) 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US20130052790A1 (en) 2011-08-29 2013-02-28 Elpida Memory, Inc. Doping approach of titanium dioxide for dram capacitors
KR20210047119A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017581A (ja) 2001-06-28 2003-01-17 Toshiba Corp 半導体装置及びその製造方法
JP2003229425A (ja) 2002-02-05 2003-08-15 Hitachi Kokusai Electric Inc 基板処理装置
US20050110115A1 (en) 2003-11-22 2005-05-26 Hynix Semiconductor Inc. Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
JP2005159271A (ja) 2003-11-22 2005-06-16 Hynix Semiconductor Inc キャパシタ及びその製造方法
KR100716642B1 (ko) 2006-06-29 2007-05-09 주식회사 하이닉스반도체 캐패시터의 유전막 및 그의 제조방법
JP2013151722A (ja) 2012-01-25 2013-08-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2016069700A (ja) 2014-09-30 2016-05-09 Ｊｘ金属株式会社 Ｔｉ−Ａｌ合金スパッタリングターゲット
US20190333985A1 (en) 2016-07-13 2019-10-31 Samsung Electronics Co., Ltd. Semiconductor device
US20200020780A1 (en) 2018-07-13 2020-01-16 SK Hynix Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US11978761B2 (en) 2024-05-07
US11594592B2 (en) 2023-02-28
US20230207613A1 (en) 2023-06-29
CN113314670A (zh) 2021-08-27
EP3872880A1 (en) 2021-09-01
KR20210108736A (ko) 2021-09-03
JP2021136451A (ja) 2021-09-13
US20230223426A1 (en) 2023-07-13
US20210265458A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
JP7179109B2 (ja) キャパシタ、それを含む半導体装置、及びキャパシタ製造方法
US8846543B2 (en) Methods of atomic layer deposition of hafnium oxide / erbium oxide bi-layer as advanced gate dielectrics
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US9373677B2 (en) Doping of ZrO2 for DRAM applications
US7563715B2 (en) Method of producing thin films
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
US8865559B2 (en) Capacitors and methods with praseodymium oxide insulators
KR20220010764A (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
KR20210047119A (ko) 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자
KR102627457B1 (ko) 나이오븀 화합물과 이를 이용하는 박막 형성 방법
US20230295804A1 (en) Method of forming interconnect structure
JP2023105824A (ja) キャパシタ、それを含む半導体装置、及びキャパシタ製造方法
JP2024508455A (ja) 金属薄膜前駆体組成物、これを用いた薄膜形成方法、及びこれから製造された半導体基板
CN116469875A (zh) 电容器、包括电容器的半导体器件和制造电容器的方法
CN117015630A (zh) 金属薄膜前体组合物、利用其的薄膜形成方法以及通过该方法制造的半导体基板
KR20040103023A (ko) 인시츄 유전막 형성 장치 및 방법
KR20140101693A (ko) 누설 전류가 낮고 상당 산화물 두께가 낮은 산화탈륨비스무트 필름을 제조하기 위한 원자층 증착 방법
KR20070004193A (ko) 막 형성 방법 및 이를 이용하는 커패시터 제조 방법
CN103377875A (zh) 电容的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221115

R150 Certificate of patent or registration of utility model

Ref document number: 7179109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150