CN103377875A - 电容的制作方法 - Google Patents
电容的制作方法 Download PDFInfo
- Publication number
- CN103377875A CN103377875A CN2012101202340A CN201210120234A CN103377875A CN 103377875 A CN103377875 A CN 103377875A CN 2012101202340 A CN2012101202340 A CN 2012101202340A CN 201210120234 A CN201210120234 A CN 201210120234A CN 103377875 A CN103377875 A CN 103377875A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- pass
- oxide layer
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种电容制作方法,包括以下步骤:首先,提供一金属下电极,接着以原子层沉积法,沉积至少一层金属氮化层于金属下电极上,再同样以原子层沉积法,沉积至少一层高介电常数金属氧化层于金属氮化层上,最后形成一金属上电极覆盖于高介电常数金属氧化层。
Description
技术领域
本发明涉及一种制作电容的方法,特别是涉及一种以原子层沉积形成高介电金属氧化层在金属薄膜上的方法,可有效避免在沉积过程中金属与氧化层的接口形成金属氧化物而影响元件效能。
背景技术
在半导体工艺、平板显示器或其它电子元件工艺领域中,气相沉积制程扮演重要角色。随着电子元件的几何尺寸持续缩减,而元件密度持续增加,特征的尺寸和深宽比变得越来越有桃战性。
其中,高介电常数(高k)材料是未来电子装置生产中,用来作为电容介电层及用来作为栅极介电质的理想材料。目前,最常用来沉积高k介电的方法包括物理气相沉积(PVD)、化学气相沉积(CVD)及原子层沉积(ALD)。
其中,原子层沉积法比起物理气相沉积法与化学气相沉积法的优点在于更进一步地增进的薄膜厚度控制、且提升晶圆整体均匀度及高宽长比构造之下的质量。一般而言,原子层沉积制程步骤包括将反应蒸汽流的脉冲到放置有基板的处理室中,然后通常用惰性气体进行一清洗或是排空步骤。在每一次脉冲进程中,在晶圆表面上形成自化学吸附层,接着,此层与包含于下一个脉冲中的成分进行反应,介于每一脉冲之间的清洗或是排空,是用来减少或是消除反应蒸气流的气相混合。典型的ALD制程可良好控制薄膜的生长,且可形成厚度极薄的膜层。藉由选择不同的反应前驱物及气体,可以使用ALD制程来况积许多不同类型的膜。
现行以高介电材料制作电容仍有一定问题。举例来说,由于高k介电层通常含有氧(O),当以高k介电层作为电容电极板之间的绝缘层时,若在高温环境下,即有可能会在金属电极与绝缘层接口之间形成氧化物,进而影响元件功能,因此,如何克服此类问题,仍是一重大课题。
发明内容
本发明的主要目的在提供一种以原子层沉积制作电容的方法。特征在于形成一金属氮化层于高介电金属氧化层与金属层之间,作为保护层,可以避免在高温环境下,金属与高介电常数氧化层接口接触,而形成氧化物影响组件。
根据本发明优选实施例,本发明提供一种电容制作方法,包括以下步骤:首先,提供一金属下电极,接着以原子层沉积法,沉积至少一层金属氮化层于金属下电极上,再同样以原子层沉积法,沉积至少一层高介电常数金属氧化层于金属氮化层上,最后形成一金属上电极覆盖于高介电常数金属氧化层。
为让本发明的上述目的、特征及优点能更明显易懂,下文特举优选实施方式,并配合附图,作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用,并非用来对本发明加以限制。
附图说明
图1为依据本发明优选实施例所绘示的电容的剖面示意图。
图2为依据本发明优选实施例所绘示制作电容的步骤流程图。
其中,附图标记说明如下:
1电容结构 10金属下电极
20金属氮化层 30高介电常数金属氧化层
40金属上电极 S01步骤流程
S03步骤流程 S05步骤流程
S07步骤流程
具体实施方式
请参阅图1,其为依据本发明优选实施例所绘示的电容的剖面示意图,如图1所示,本发明公开一种制作电容结构1的方法。首先,提供一金属下电极10(步骤S01),金属下电极10材料可选自各种具有良好导电性的金属,例如铝(aluminum,Al)、钨(tungsten,W)、铜(copper,Cu)、铝化钛(titanium aluminide,TiAl)、钛(titanium,Ti)、氮化钛(titanium nitride,TiN)、钽(tantalum,Ta)或氮化钽(Tantalum nitride,TaN)等,本发明以氮化钛为例,但不限于此。
接着先以原子层沉积(Atomic Layer deposition,ALD)工艺,沉积一金属氮化层20于金属下电极10上(步骤S03)。其中形成金属氮化层20的步骤包括以下步骤:将一包含有金属离子的前驱物通入一腔体内,接着通入一惰性气体,例如为氩气(Ar)于同一腔体内,然后于所述腔体内通入氨气,最候再次通入上述的惰性气体于所述腔体内,进行清洗或是排空,到此为止为一个循环。值得注意的是,由于原子层沉积是在反应物体表面形成自化学吸附层,因此进行一次上述一个循环,将会于金属下电极10表面形成一层厚度极薄的金属氮化层20,而一般来说,会重复上述步骤多次,也就是进行多次循环,重复沉积而形成稍厚的金属氮化层20以符合实际使用需求。
当金属氮化层20沉积至一定厚度后,接着同样以原子层沉积工艺,沉积一高介电常数金属氧化层30于所述金属氮化层20上(步骤S05)。其中形成高介电常数金属氧化层30的步骤包括以下步骤:将一包含有金属离子的前驱物通入一腔体内,接着通入一惰性气体,例如为氩气(Ar)于同一腔体内,然后于所述腔体内通入臭氧,最候再次通入上述的惰性气体于所述腔体内,进行清洗或是排空,到此为止为一个循环。同样地,沉积高介电常数金属氧化层30的步骤可重复多个循环,以增加其厚度而符合实际使用需求。值得注意的是,形成高介电常数金属氧化层30与形成金属氮化层20的步骤皆是在同一腔体内进行,也就是原位(in-situ)工艺。且两者都是由原子层沉积的方法制作。所以制作步骤上有相当高的兼容性,也就是说,沉积完成金属氮化层20后,只需要将其中一步骤通入的气体由氨气换成臭氧,即可直接于金属氮化层20上形成高介电常数金属氧化层30,而不需要进行将金属下电极10由腔体内移出等额外步骤,可用简单的步骤形成本发明的金属氮化层20与高介电常数金属氧化层30。
本发明中,高介电常数金属氧化层30材料可选自氧化铪(hafnium oxide,HfO2)、硅酸铪氧化合物(hafnium silicon oxide,HfSiO4)、氧化铝(aluminumoxide,Al2O3)、氧化镧(lanthanum oxide,La2O3)、氧化钽(tantalum oxide,Ta2O5)、氧化钇(yttrium oxide,Y2O3)、氧化锆(zirconium oxide,ZrO2)、钛酸锶(strontiumtitanate oxide,SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide,ZrSiO4)、锆酸铪(hafnium zirconium oxide,HfZrO4)、锶铋钽氧化物(strontium bismuthtantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(lead zirconate titanate,PbZrxTi1-xO3,PZT)与钛酸钡锶(barium strontium titanate,BaxSr1-xTiO3,BST)所组成的群组。而金属氮化层20材料则可选自上述材料的氮化物,例如氮化铪(HfN)、氮化铝(AlN)或是氮化锆(ZrN)等,但不限于此。值得注意的是,本发明中,无论选择何种材料的高介电常数金属氧化层,所搭配的金属氮化层必须带有相同的金属离子,而带有何种金属离子取决于前驱物,举例来说,若选择前驱物为为四双(乙基甲基氨基)铪(Tetrakis(ethylmethylamino)hafnium,TEMAHf),则形成的高介电常数金属氧化层30即为氧化铪(HfO2),而金属氮化层20则是氮化铪(HfN)。更进一步说明,两者进行原子层沉积时,所通入腔体内的前驱物皆含有铪(Hf)金属。以原位沉积带有相同金属离子的金属氮化层与高介电常数金属氧化层作为电容的绝缘层,可增加制作工艺的兼容性,避免不同金属离子特性差异较大而影响电容元件的电性表面,同时也可以简化制作过程。
最后,完成沉积金属氮化层20与高介电常数金属氧化层30后,再形成一金属上电极40于高介电常数金属氧化层30上(步骤S07),即完成本发明所揭露的电容结构1。本发明形成电容结构的步骤顺序如图2所示。此外,电容上电极40的材料例如与上述电容下电极的材料相同,或是其它导电性较佳的金属,本发明并不加以限定。
可以理解的是,本发明是利用同位工艺,于同一腔体内,先形成一金属氮化层在金属电极上,才形成高介电常数金属氧化层于所述金属氮化层上。因此,所述金属氮化层可以做为阻绝层,避免高介电常数金属氧化层与金属电极直接接触而产生氧化。因此,只要满足上述步骤条件,皆属于本发明所涵盖的范围内。当然,本发明并不限定所述的金属氮化层与高介电常数金属氧化层特定材料,只要满足金属氮化层与高介电常数金属氧化层带有相同的金属离子即可。此外,本发明也不仅可应用于平板电容结构上,同样地,也可以应用在各种形状的金属-绝缘层-金属电容结构上(MIM电容结构),例如沟渠电容等,也属本发明的范围。
本发明特征在于,比起公知技术仅以高介电常数金属氧化层当作电容结构的绝缘层,本发明在高介电常数金属氧化层30与金属下电极10之间,另外形成有一金属氮化层20。可避免在原子层沉积时,因温度较高,导致氧化层与金属电极直接接触而产生不必要的氧化物。藉由先形成一氮化层当作氧化层与金属电极的隔绝层,可以简单避免上述产生氧化物的问题,且由于金属氮化层与高介电常数金属氧化层同样以原子层沉积形成,因此制作过程中,两者兼容性相当高,也就是说,不需要额外过多步骤,就可以形成两层结构,提升整体电容结构的效率之间,也不会造成过多的额外成本付出。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种电容制作方法,其特征在于,包括以下步骤:
提供金属下电极;
以原子层沉积法,在所述金属下电极上沉积至少一层金属氮化层;
以原子层沉积法,在所述金属氮化层上沉积至少一层高介电常数金属氧化层,所述沉积金属氮化层步骤与所述沉积高介电常数金属氧化层步骤是原位工艺;以及
形成金属上电极覆盖所述高介电常数金属氧化层。
2.根据权利要求1所述的电容制作方法,其特征在于所述的金属下电极材料与所述金属上电极材料选自铝、钨、铜、铝化钛、钛、氮化钛、钽与氮化钽所组成的群组。
3.根据权利要求1所述的电容制作方法,其特征在于所述沉积金属氮化层步骤包括依次进行:
在腔体内,通入前驱物;
在所述腔体内,通入惰性气体;
在所述腔体内,通入氨气;以及
在所述腔体内,再次通入所述惰性气体。
4.根据权利要求3所述的电容制作方法,其特征在于所述的沉积高介电常数金属氧化层步骤包括依次进行:
在所述腔体内,通入前驱物;
在所述腔体内,通入惰性气体;
在所述腔体内,通入臭氧;以及
在所述腔体内,再次通入所述惰性气体。
5.根据权利要求1所述的电容制作方法,其特征在于所述金属氮化层与所述的高介电常数金属氧化层实质上包含有相同的金属离子。
6.根据权利要求1所述的电容制作方法,其特征在于所述的高介电常数金属氧化层材料可选自氧化铪、硅酸铪氧化合物、氧化铝、氧化镧、氧化钽、氧化钇、氧化锆、钛酸锶、硅酸锆氧化合物、锆酸铪、锶铋钽氧化物、锆钛酸铅与钛酸钡锶所组成的群组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101202340A CN103377875A (zh) | 2012-04-23 | 2012-04-23 | 电容的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101202340A CN103377875A (zh) | 2012-04-23 | 2012-04-23 | 电容的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103377875A true CN103377875A (zh) | 2013-10-30 |
Family
ID=49462831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101202340A Pending CN103377875A (zh) | 2012-04-23 | 2012-04-23 | 电容的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377875A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090659A (en) * | 1995-04-28 | 2000-07-18 | International Business Machines Corporation | Lead silicate based capacitor structures |
KR20020013189A (ko) * | 2000-08-11 | 2002-02-20 | 윤종용 | 원자층 증착 캐패시터 제조방법 및 장치 |
CN1722384A (zh) * | 2004-06-30 | 2006-01-18 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
US20060084225A1 (en) * | 2003-02-03 | 2006-04-20 | Park In-Sung | Apparatus for forming dielectric structures in integrated circuits |
CN1992277A (zh) * | 2005-12-30 | 2007-07-04 | 财团法人工业技术研究院 | 金属-绝缘体-金属电容结构及其制造方法 |
CN101604626A (zh) * | 2008-06-13 | 2009-12-16 | 南亚科技股份有限公司 | 一种制作半导体电容元件的方法 |
-
2012
- 2012-04-23 CN CN2012101202340A patent/CN103377875A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090659A (en) * | 1995-04-28 | 2000-07-18 | International Business Machines Corporation | Lead silicate based capacitor structures |
KR20020013189A (ko) * | 2000-08-11 | 2002-02-20 | 윤종용 | 원자층 증착 캐패시터 제조방법 및 장치 |
US20060084225A1 (en) * | 2003-02-03 | 2006-04-20 | Park In-Sung | Apparatus for forming dielectric structures in integrated circuits |
CN1722384A (zh) * | 2004-06-30 | 2006-01-18 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
CN1992277A (zh) * | 2005-12-30 | 2007-07-04 | 财团法人工业技术研究院 | 金属-绝缘体-金属电容结构及其制造方法 |
CN101604626A (zh) * | 2008-06-13 | 2009-12-16 | 南亚科技股份有限公司 | 一种制作半导体电容元件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100555543B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법 | |
US7297591B2 (en) | Method for manufacturing capacitor of semiconductor device | |
US7735206B2 (en) | Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric | |
CN100437932C (zh) | 高介电常数氧化物膜的制造法、含该膜的电容器及制造法 | |
US7217615B1 (en) | Capacitor fabrication methods including forming a conductive layer | |
US7888726B2 (en) | Capacitor for semiconductor device | |
US6875667B2 (en) | Method for forming capacitor | |
KR100640654B1 (ko) | ZrO2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법 | |
US20020094632A1 (en) | Capacitor fabrication methods and capacitor constructions | |
WO2001049896A1 (en) | Methods of forming a high k dielectric layer and a capacitor | |
KR101368147B1 (ko) | 커패시터들을 형성하는 방법 | |
US20110027465A1 (en) | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same | |
US7425761B2 (en) | Method of manufacturing a dielectric film in a capacitor | |
JP2021136451A (ja) | キャパシタ、それを含む半導体装置、及びキャパシタ製造方法 | |
KR100968427B1 (ko) | 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법 | |
US20090045485A1 (en) | Capacitor, method of manufacturing capacitor, capacitor manufacturing apparatus, and semiconductor memory device | |
KR20210047119A (ko) | 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자 | |
KR20110103534A (ko) | 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터 | |
CN103377875A (zh) | 电容的制作方法 | |
KR20080084434A (ko) | Mⅰm 커패시터 및 이의 제조 방법 | |
KR101152390B1 (ko) | 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법 | |
KR20210002833A (ko) | 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법 | |
US7045445B2 (en) | Method for fabricating semiconductor device by using PECYCLE-CVD process | |
EP3799538A1 (en) | Thin film structure and electronic device including the same | |
KR20080102625A (ko) | 캐패시터 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131030 |