CN101604626A - 一种制作半导体电容元件的方法 - Google Patents
一种制作半导体电容元件的方法 Download PDFInfo
- Publication number
- CN101604626A CN101604626A CNA2008101254616A CN200810125461A CN101604626A CN 101604626 A CN101604626 A CN 101604626A CN A2008101254616 A CNA2008101254616 A CN A2008101254616A CN 200810125461 A CN200810125461 A CN 200810125461A CN 101604626 A CN101604626 A CN 101604626A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- capacitance element
- making semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种制作半导体电容元件的方法,其包含有提供一基底;在该基底上形成一碳电极层;进行一第一原子层沉积工艺,在该碳电极层的表面沉积一中间过渡阻障层;进行一第二原子层沉积工艺,在该中间过渡阻障层上沉积一金属氧化层,其中该金属氧化层与该中间过渡阻障层反应形成一电容介电层;以及在该电容介电层上形成一电容上电极。
Description
技术领域
本发明涉及一种半导体电容元件的制作方法,特别涉及一种在半导体电容元件的碳电极表面形成一高介电常数(high-k)电容介电层的方法。
背景技术
目前,已有人为了更先进半导体存储器工艺上的需要,持续研究并尝试利用具导电性及热稳定性的碳元素作为电容的上或下电极,例如,金属-绝缘体-碳(metal-insulator-carbon,简称MIC)电容、碳-绝缘体-碳(carbon-insulator-carbon,简称CIC)电容或多晶硅-绝缘体-碳(polysilicon-insulator-carbon,简称SIC)电容等结构,同时结合高介电常数(high-k)电容介电层,例如,氧化铪(HfO2)等金属氧化物,由此提高电容值以及元件的可靠度。
然而,要将碳元素及高介电常数金属氧化物这类先进电容材料与半导体前段工艺集成仍有些许困难,需要进一步的克服与改善。举例来说,为了获得高品质的高介电常数金属氧化物,在沉积时需要使用臭氧(ozone)作为氧化剂,但是另一方面臭氧却会侵蚀已形成在半导体基材表面上的碳电极。因此,如何在碳电极上形成高品质、高介电常数金属氧化物,同时不影响到碳电极本身,便成为目前半导体存储器工艺技术上有待突破的一项挑战。
发明内容
本发明的主要目的在提供一种在电容的碳电极表面形成高品质、高介电常数电容介电层的方法,可以解决已知技艺的不足与缺点。
为达前述目的,本发明提供一种制作半导体电容元件的方法,包含有提供一基底;在该基底上形成一碳电极层;进行一第一原子层沉积工艺,在该碳电极层的表面沉积一中间过渡阻障层;进行一第二原子层沉积工艺,在该中间过渡阻障层上沉积一金属氧化层,其中该金属氧化层与该中间过渡阻障层反应形成一电容介电层;以及于该电容介电层上形成一电容上电极。
根据本发明的一优选实施例,本发明提供一种制作半导体电容元件的方法,包含有提供一基底;在该基底上形成一碳电极层;在该碳电极层的表面沉积一介电层;进行一原子层沉积工艺,在该介电层上沉积一金属氧化层,其中该金属氧化层与该介电层构成一电容介电层;以及在该金属氧化层上形成一电容上电极。
为让本发明的上述目的、特征、和优点能更明显易懂,下文特举优选实施方式,并配合所附图示,作详细说明如下。然而如下的优选实施方式与图示仅供参考与说明用,并非用来对本发明加以限制者。
附图说明
图1至图5为依据本发明第一优选实施例一种制作半导体电容元件方法所绘示的剖面示意图。
图6至图9为依据本发明第二优选实施例一种制作半导体电容元件方法所绘示的剖面示意图。
附图标记说明
1 半导体电容元件 1a 半导体电容元件
10 基底 12 碳电极层
14 中间过渡阻障层 16 金属氧化层
18 金属氮氧层 20 上电极层
24 介电层
具体实施方式
请参阅图1至图5,其为依据本发明第一优选实施例一种制作半导体电容元件方法所绘示的剖面示意图。如图1所示,首先提供一基底10,例如,硅基底,其上形成有一碳电极层12,其主要是作为本发明实施例的下电极层。另外,在基底10上可以形成有其它介电层或元件(图未示)。其中,碳电极层12可以利用已知的方法来形成,例如,以乙烯(C2H4)为前驱体,通入高温炉管以形成碳电极12。碳电极层12主要由可导电的碳元素型态所构成,例如,SP2键结的碳元素,其厚度约介于1nm~1000nm。
如图2所示,在基底10上形成碳电极层12之后,接着进行一沉积工艺,例如是一原子层沉积(atomic layer deposition,简称ALD),在碳电极层12表面沉积一中间过渡阻障层(transitional barrier layer)14,并且中间过渡阻障层14需将碳电极层12表面完全覆盖住。根据本发明第一优选实施例,中间过渡阻障层14为利用ALD工艺所形成的金属氮化物,例如,氮化铝(aluminumnitride)、氮化钽(tantalum nitride)、氮化钛(titanium nitride)、氮化锆(zirconiumnitride)、氮化铪(hafnium nitride)、氮化镧(lanthanum nitride)、氮化铈(ceriumnitride)等。
以氮化铪为例,为了能够将碳电极层12表面完全覆盖住,通常需进行3至5次的ALD循环,在碳电极层12表面沉积1.8埃(angstrom)至3.0埃的氮化铪(每次的ALD循环约能在碳电极层12表面沉积0.6埃左右的氮化铪)。但需注意中间过渡阻障层14另一方面不能过厚,以免无法与后续沉积的金属氧化层完全反应,因此,建议优选为少于10次的ALD循环(<10ALDcycles)。
前述用来沉积中间过渡阻障层14的ALD循环包括以下四个基本步骤:(1)在反应器中通入有机金属前驱体(organic metal precursor)气体一段时间,先使有机金属前驱体吸附在基材表面;(2)然后以惰性气体,例如氩气,吹除反应器内多余的有机金属前驱体;(3)然后在反应器中通入氨气,使氨气与吸附在基材表面的有机金属前驱体反应成氮化金属层;以及(4)再次以惰性气体,例如氩气,进行吹除。之后数次的ALD循环会重复进行以上四个步骤。
如图3所示,在碳电极层12表面沉积中间过渡阻障层14之后,接着利用ALD工艺,在中间过渡阻障层14表面沉积一金属氧化层16,例如,氧化铝(aluminum oxide)、氧化钽(tantalum oxide)、氧化钛(titanium oxide)、氧化锆(zirconium oxide)、氧化铪(hafnium oxide)、氧化镧(lanthanum oxide)、氧化铈(cerium oxide)等。金属氧化层16需具有高介电常数,用来作为电容介电层,举例来说,氧化铪(HfO2)的介电常数k约为25。在形成金属氧化层16的过程中,是利用重复ALD循环的方式,直到金属氧化层16形成至所需的厚度为止,金属氧化层16的厚度例如是1nm~20nm。
前述用来沉积金属氧化层16的ALD循环包括以下四个基本步骤:(1)在反应器中通入有机金属前驱体气体一段时间,先使有机金属前驱体吸附在基材表面;(2)然后以惰性气体,例如氩气,吹除反应器内多余的有机金属前驱体;(3)然后在反应器中通入臭氧,使臭氧与吸附在基材表面的有机金属前驱体反应成金属氧化物;以及(4)再次以惰性气体,例如氩气,进行吹除。之后数次的ALD循环会重复进行以上四个步骤。
由于在沉积金属氧化层16过程中,碳电极层12表面已有中间过渡阻障层14保护住,因此在沉积金属氧化层16时所使用到的臭氧不会影响到碳电极层12。根据本发明第一优选实施例,中间过渡阻障层14与金属氧化层16的沉积可以在同一反应器中进行,通过导入不同的反应气体,即可分别沉积不同的材料层。此外,优选者,沉积中间过渡阻障层14与金属氧化层16建议采用同样的有机金属前驱体气体。
如图4所示,利用沉积金属氧化层16过程中的高温环境(200℃~600℃),可以使金属氧化层16与其下方的中间过渡阻障层14反应形成一金属氮氧层(metal oxy-nitride layer)18,例如,铪氮氧层(HfON),其厚度建议小于20纳米(nanometer)。根据本发明第一优选实施例,金属氮氧层18的介电常数高于金属氧化层16的介电常数。
如图5所示,然后在金属氮氧层18上形成一上电极层20,其可以为碳电极、金属电极或者多晶硅电极,如此即完成本发明半导体电容元件1的制作。其中,根据本发明第一优选实施例,半导体电容元件1包含作为电容下电极的碳电极层12、作为电容介电层的金属氮氧层18,以及上电极层20。
请参阅图6至图9,其为依据本发明第二优选实施例所绘示的剖面示意图,其中沿用相同符号表示相同的部位或区域。如图6所示,首先提供一基底10,例如,硅基底,其上形成有一碳电极层12作为本发明实施例的下电极层。另外,在基底10上可以形成有其它介电层或元件(图未示)。其中,碳电极层12可以利用已知的方法来形成,例如,以乙烯(C2H4)为前驱体,通入高温炉管以形成碳电极12。碳电极层12主要由可导电的碳元素型态所构成,例如,SP2键结的碳元素,其厚度约介于1nm~1000nm。
如图7所示,在基底10上形成碳电极层12之后,接着进行一化学气相沉积工艺,在碳电极层12表面沉积一介电层24,并且介电层24需将碳电极层12表面完全覆盖住。根据本发明第二优选实施例,介电层24优选为氮化硅、氧化硅或其它适合的高介电常数材料。。
如图8所示,在碳电极层12表面沉积介电层24之后,接着利用ALD工艺,在介电层24表面沉积一金属氧化层16,例如,氧化铝(aluminum oxide)、氧化钽(tantalum oxide)、氧化钛(titanium oxide)、氧化锆(zirconium oxide)、氧化铪(hafnium oxide)、氧化镧(lanthanum oxide)、氧化铈(cerium oxide)等。金属氧化层16需具有高介电常数,用来作为电容介电层,举例来说,氧化铪(HfO2)的介电常数k约为25。在形成金属氧化层16的过程中,是利用重复ALD循环的方式,直到金属氧化层16形成至所需的厚度为止,金属氧化层16的厚度例如是1nm~20nm。
前述用来沉积金属氧化层16的ALD循环包括以下四个基本步骤:(1)在反应器中通入有机金属前驱体气体一段时间,先使有机金属前驱体吸附在基材表面;(2)然后以惰性气体,例如氩气,吹除反应器内多余的有机金属前驱体;(3)然后在反应器中通入臭氧,使臭氧与吸附在基材表面的有机金属前驱体反应成金属氧化物;以及(4)再次以惰性气体,例如氩气,进行吹除。之后数次的ALD循环会重复进行以上四个步骤。
由于在沉积金属氧化层16过程中,碳电极层12表面已有介电层24保护住,因此在沉积金属氧化层16时所使用到的臭氧不会影响到碳电极层12。
如图9所示,然后在金属氧化层16上形成一上电极层20,其可以为碳电极、金属电极或者多晶硅电极,如此即完成本发明半导体电容元件1a的制作。其中,根据本发明第二优选实施例,半导体电容元件1a包含作为电容下电极的碳电极层12、作为电容介电层的金属氧化层16、上电极层20,以及介于金属氧化层16与上电极层20之间的介电层24。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的等同变化与修饰,皆应属本发明的涵盖范围。
Claims (15)
1.一种制作半导体电容元件的方法,其特征在于,包含有:
形成下电极层在基底上;
进行第一沉积工艺,沉积中间过渡阻障层在该下电极层的表面;
进行第二沉积工艺,沉积金属氧化层在该中间过渡阻障层上,其中该金属氧化层与该中间过渡阻障层反应形成电容介电层;以及
形成电容上电极在该电容介电层上。
2.如权利要求1所述的制作半导体电容元件的方法,其特征在于,该中间过渡阻障层包含有金属氮化物。
3.如权利要求2所述的制作半导体电容元件的方法,其特征在于,该金属氮化物选自以下材料:氮化铝、氮化钽、氮化钛、氮化锆、氮化铪、氮化镧、氮化铈。
4.如权利要求2所述的制作半导体电容元件的方法,其特征在于,该金属氧化层选自以下材料:氧化铝、氧化钽、氧化钛、氧化锆、氧化铪、氧化镧、氧化铈。
5.如权利要求4所述的制作半导体电容元件的方法,其特征在于,该金属氮化物和该金属氧化物具有相同金属元素。
6.如权利要求1所述的制作半导体电容元件的方法,其特征在于,该电容介电层包含有金属氮氧层。
7.如权利要求4所述的制作半导体电容元件的方法,其特征在于,该第二沉积工艺使用臭氧。
8.如权利要求1所述的制作半导体电容元件的方法,其特征在于,该下电极层为碳电极层。
9.如权利要求1所述的制作半导体电容元件的方法,其特征在于,该第一沉积工艺包括原子层沉积工艺。
10.如权利要求9所述的制作半导体电容元件的方法,其特征在于,该第二沉积工艺包括原子层沉积工艺。
11.一种制作半导体电容元件的方法,其特征在于,包含有:
形成下电极层于基底上;
沉积介电层于该下电极层的表面;
进行一原子层沉积工艺,沉积金属氧化层于该介电层上;以及
形成电容上电极于该金属氧化层上。
12.如权利要求11所述的制作半导体电容元件的方法,其特征在于,该金属氧化层选自以下材料:氧化铝、氧化钽、氧化钛、氧化锆、氧化铪、氧化镧、氧化铈。
13.如权利要求12所述的制作半导体电容元件的方法,其特征在于,该原子层沉积工艺使用臭氧。
14.如权利要求11所述的制作半导体电容元件的方法,其特征在于,该介电层包含有氮化硅、氧化硅。
15.如权利要求11所述的制作半导体电容元件的方法,其特征在于,该下电极层为碳电极层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101254616A CN101604626B (zh) | 2008-06-13 | 2008-06-13 | 一种制作半导体电容元件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101254616A CN101604626B (zh) | 2008-06-13 | 2008-06-13 | 一种制作半导体电容元件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101604626A true CN101604626A (zh) | 2009-12-16 |
CN101604626B CN101604626B (zh) | 2010-12-29 |
Family
ID=41470295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101254616A Active CN101604626B (zh) | 2008-06-13 | 2008-06-13 | 一种制作半导体电容元件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101604626B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103377874A (zh) * | 2012-04-23 | 2013-10-30 | 南亚科技股份有限公司 | 硅酸铪氮氧化合物制作方法 |
CN103377875A (zh) * | 2012-04-23 | 2013-10-30 | 南亚科技股份有限公司 | 电容的制作方法 |
CN104956501A (zh) * | 2013-01-28 | 2015-09-30 | 欧司朗光电半导体有限公司 | 用ald层封装的光电子半导体芯片和相应的制造方法 |
WO2022166075A1 (zh) * | 2021-02-03 | 2022-08-11 | 长鑫存储技术有限公司 | 电容结构及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6201276B1 (en) * | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
KR100604845B1 (ko) * | 2004-04-12 | 2006-07-26 | 삼성전자주식회사 | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 |
-
2008
- 2008-06-13 CN CN2008101254616A patent/CN101604626B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103377874A (zh) * | 2012-04-23 | 2013-10-30 | 南亚科技股份有限公司 | 硅酸铪氮氧化合物制作方法 |
CN103377875A (zh) * | 2012-04-23 | 2013-10-30 | 南亚科技股份有限公司 | 电容的制作方法 |
CN104956501A (zh) * | 2013-01-28 | 2015-09-30 | 欧司朗光电半导体有限公司 | 用ald层封装的光电子半导体芯片和相应的制造方法 |
CN104956501B (zh) * | 2013-01-28 | 2019-02-12 | 欧司朗光电半导体有限公司 | 用ald层封装的光电子半导体芯片和相应的制造方法 |
WO2022166075A1 (zh) * | 2021-02-03 | 2022-08-11 | 长鑫存储技术有限公司 | 电容结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101604626B (zh) | 2010-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI338376B (en) | Capacitor with zirconium oxide and method for fabricating the same | |
CN101050522B (zh) | 形成四方氧化锆层的方法及制造具有该层的电容器的方法 | |
CN103681285B (zh) | 包括无氟钨阻挡层的半导体器件及其制造方法 | |
TWI312542B (en) | Atomic layer deposited titanium aluminum oxide films | |
JP2007013086A (ja) | ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 | |
US20050238808A1 (en) | Methods for producing ruthenium film and ruthenium oxide film | |
US6686212B1 (en) | Method to deposit a stacked high-κ gate dielectric for CMOS applications | |
US6607973B1 (en) | Preparation of high-k nitride silicate layers by cyclic molecular layer deposition | |
TW200408323A (en) | Atomic layer deposition of high k metal oxides | |
US8518486B2 (en) | Methods of forming and utilizing rutile-type titanium oxide | |
JP2008536318A (ja) | 多層多成分高k膜及びそれを堆積させる方法 | |
TW200408015A (en) | Atomic layer deposition of high K metal silicates | |
KR20030017565A (ko) | 화학흡착 기술을 이용한 보라이드 장벽층 형성 | |
JPH11238698A (ja) | 原子層蒸着工程を用いた金属層形成方法 | |
JP2005537638A5 (zh) | ||
CN101604626B (zh) | 一种制作半导体电容元件的方法 | |
CN109841498A (zh) | 半导体器件及其制造方法 | |
CN102082171B (zh) | 半导体器件的电极以及制造电容器的方法 | |
TW201212122A (en) | A high-k dielectric material and methods of forming the high-k dielectric material | |
TWI274379B (en) | MIM capacitor structure and method of manufacturing the same | |
TW200816390A (en) | Method for fabricating a capacitor in a semiconductor device | |
US20120270409A1 (en) | Methods For Manufacturing High Dielectric Constant Films | |
JP5262233B2 (ja) | 窒化ジルコニウム界面層を有するキャパシター構造 | |
US20090283856A1 (en) | Method for fabricating a semiconductor capacitpr device | |
US7316951B2 (en) | Fabrication method for a trench capacitor having an insulation collar |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |