CN104956501A - 用ald层封装的光电子半导体芯片和相应的制造方法 - Google Patents

用ald层封装的光电子半导体芯片和相应的制造方法 Download PDF

Info

Publication number
CN104956501A
CN104956501A CN201480006010.4A CN201480006010A CN104956501A CN 104956501 A CN104956501 A CN 104956501A CN 201480006010 A CN201480006010 A CN 201480006010A CN 104956501 A CN104956501 A CN 104956501A
Authority
CN
China
Prior art keywords
encapsulated layer
layer
opto
semiconductor chip
electronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480006010.4A
Other languages
English (en)
Other versions
CN104956501B (zh
Inventor
约翰·艾布尔
塞巴斯蒂安·特格尔
卢茨·赫佩尔
卡尔·恩格尔
斯特法尼·拉梅尔斯贝格尔
马库斯·毛特
迈克尔·胡贝尔
赖纳·哈特曼
格奥尔格·哈通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104956501A publication Critical patent/CN104956501A/zh
Application granted granted Critical
Publication of CN104956501B publication Critical patent/CN104956501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/10—Wheel alignment
    • G01B2210/30—Reference markings, reflector, scale or other passive device
    • G01B2210/306—Mirror, prism or other reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提出一种光电子半导体芯片，具有：半导体本体(40)，所述半导体本体包括设为用于产生电磁辐射的有源区域(42)；第一镜层(21)，所述第一镜层设为用于反射电磁辐射；第一封装层(31)，所述第一封装层由电绝缘材料形成；和载体(10)，所述载体设为用于机械地支撑第一封装层(31)、第一镜层(21)和半导体本体(40)，其中第一镜层(21)设置在载体(10)和半导体本体(40)之间；第一封装层(31)设置在载体(10)和第一镜层(21)之间；并且第一封装层(31)是ALD层。

Description

用ALD层封装的光电子半导体芯片和相应的制造方法
背景技术
出版物WO 2012/031852 A1描述一种光电子半导体芯片。
发明内容
待实现的目的在于，提出一种寿命特别长且具有提高的效率的光电子半导体芯片。
提出一种光电子半导体芯片。光电子半导体芯片例如是发光二极管芯片。
根据至少一个实施方式，光电子半导体芯片包括半导体本体，所述半导体本体包括设为用于产生电磁辐射的有源区域。半导体本体例如是外延生长的半导体本体，所述半导体本体具有n型导电的区域、p型导电的区域和在这两个导电的区域之间的有源区域。
在有源区域中例如能够产生在UV辐射和红外辐射之间的光谱范围中的、尤其在可见光的光谱范围中的电磁辐射。尤其可能的是，半导体本体基于III-V族半导体材料、例如基于氮化物化合物半导体材料。
在半导体本体的有源区域中，在半导体本体通电时产生电磁辐射，所述电磁辐射能够经由半导体本体的外面至少部分地离开半导体本体。
根据光电子半导体芯片的至少一个实施方式，光电子半导体芯片包括第一镜层，所述第一镜层设为用于反射电磁辐射。半导体本体例如具有两个主面，所述主面经由至少一个侧面彼此连接。第一镜层能够设置到两个主面中的一个主面上。在半导体本体的有源区域中产生的电磁辐射部分地射到第一镜层上并且能够由所述第一镜层朝向半导体本体的外面的方向反射，在那其随后部分地射出。
镜层例如能够金属地构成。尤其，金属、如银和/或铝适合于形成第一镜层。所述金属具有对于可见光而言良好至非常好的反射率，然而能够具有缺点：所述金属尤其当如在光电子半导体芯片运行时的情况中存在电磁场时趋于扩散或电子迁移。此外，所述金属例如能够在潮湿的环境中氧化，这减少反射率。
根据光电子半导体芯片的至少一个实施方式，光电子半导体芯片包括由电绝缘材料形成的第一封装层。第一封装层尤其设为用于：禁止材料从第一镜层扩散到光电子半导体芯片的其他区域中和/或妨碍或阻碍大气气体或湿气进入第一镜层。第一封装层由电绝缘材料形成并且尤其能够电绝缘地构成。
根据光电子半导体芯片的至少一个实施方式，光电子半导体芯片包括载体，所述载体设为用于机械地支撑第一封装层、第一镜层和半导体本体。也就是说，载体能够是光电子半导体芯片的用于机械承载的部件。此外，在载体上设置有光电子半导体芯片的其余部件，尤其提到的部件、即封装层、镜层和半导体本体。
载体能够电绝缘地或导电地构成。对于载体至少局部地导电地构成的情况而言，所述载体能够用于光电子半导体芯片的电连接。
载体例如能够由陶瓷材料、塑料材料、玻璃、半导体材料或金属形成。对于载体由金属形成的情况，载体能够至少局部地由电镀地或无电流地沉积的金属形成。尤其可能的是，载体由如掺杂的或未掺杂的硅、锗、铜或蓝宝石的材料形成。
载体优选不是光电子半导体芯片的半导体本体的生长衬底。载体尤其能够设置在半导体本体的与半导体本体的初始的生长衬底相对置的一侧上。初始的生长衬底能够至少部分地、尤其完全地从半导体本体移除。也就是说，光电子半导体芯片因此尤其不具有半导体本体的生长衬底。
根据光电子半导体芯片的至少一个实施方式，第一镜层设置在载体和半导体本体之间。也就是说，从载体起观察，载体首先跟随有镜层，在镜层的背离载体的一侧上设置有半导体本体。在此，第一镜层能够与半导体本体直接接触。
根据光电子半导体芯片的至少一个实施方式，第一封装层至少局部地设置在载体和第一镜层之间。也就是说，从载体起观察，首先跟随有第一封装层。在第一封装层的背离载体的一侧上设置有第一镜层。在此，第一封装层能够直接邻接于第一镜层。然而，尤其也可能的是，其他的导电的和/或电绝缘的层位于第一封装层和载体之间。
根据光电子半导体芯片的至少一个实施方式，第一封装层是ALD层。也就是说，第一封装层借助于ALD(Atomic Layer Deposition，原子层沉积)法形成。借助于ALD法能够产生非常薄的层，所述层具有多晶的或无定形的结构。因为借助于ALD制造的层与用于制造层的反应周期的数量成比例地增长，所以对层厚度的精确的控制是可能的。借助于ALD法能够制造特别均匀的层，也就是说特别均匀的厚度的层。
换言之，第一封装层借助于ALD工艺、如Flash-ALD、光电感应的ALD或其他的ALD法沉积。在此，尤其也能够应用高温ALD法，其中第一封装层在100℃或更高的温度下沉积。
借助于ALD法制造的层经由电子显微镜的研究和半导体技术的其他的分析方法能够明确地与经由替选的方法，如例如常规的CVD(Chemical Vapor Deposition，化学气相沉积)制造的层进行区分。因此，封装层是ALD层这一特征尤其是能在制成的光电子半导体芯片上证明的具体特征。
根据光电子半导体芯片的至少一个实施方式，光电子半导体芯片包括半导体本体，所述半导体本体包括设为用于产生电磁辐射的有源区域。此外，光电子半导体芯片包括第一镜层，所述第一镜层设为用于反射电磁辐射。光电子半导体芯片还包括第一封装层，所述第一封装层由电绝缘材料形成。最后，光电子半导体芯片包括载体，所述载体设为用于机械地支撑第一封装层、第一镜层和半导体本体。在所述实施例的光电子半导体芯片中，第一镜层设置在载体和半导体本体之间，第一封装层设置在载体和第一镜层之间并且第一封装层是ALD层。
在此，这里所描述的光电子半导体芯片此外基于下述考虑：
必须将光电子半导体芯片、尤其发光二极管芯片在长的使用寿命期间进行保护，以可靠地抵御湿气的和大气气体的影响。如果在光电子半导体芯片中使用由金属形成的第一镜层，所述金属趋于扩散和/或电子迁移，或者所述金属相对于湿气具有小的耐抗能力，例如对于银的情况，证实为有利的是，对第一镜层进行保护以抵御湿气和/或大气气体。
对于所述保护例如能够应用封装层，所述封装层由金属形成。然而，已经证明的是，这种金属层能够吸收在半导体本体中在运行时产生的电磁辐射。此外，存在为了封装第一层应用借助于常规的CVD法产生的层的可能性。然而，所述层尤其在其相对于湿度的稳定性方面证实为是不利的。
在这里所描述的光电子半导体芯片中，作为第一封装层应用ALD层，所述ALD层能够将第一镜层相对于湿气可靠地进行保护并且同时对于在半导体本体中所产生的电磁辐射不具有吸收特性。
此外，提出一种用于制造在此所描述的光电子半导体芯片的方法。所有对于光电子半导体芯片公开的特征也对于方法公开并且反之亦然。在用于制造光电子半导体芯片的方法中，第一封装层借助于ALD法产生。
下面的实施方式和实施例不仅涉及光电子半导体芯片、而且也涉及用于制造光电子半导体芯片的方法。
根据至少一个实施方式，光电子半导体芯片包括至少一个贯通接触部，其中至少一个贯通接触部穿过第一封装层、第一镜层和有源区域。在此，可能的是，光电子半导体芯片包括多个同类的贯通接触部。
贯通接触部与导电材料连接。导电材料与第一镜层电绝缘地穿过第一镜层并且与有源区域电绝缘地穿过有源区域。贯通接触部例如能够包括在半导体本体中的凹部，所述凹部穿过半导体本体的p型导电的区域、半导体本体的有源区域延伸至半导体本体的n型导电的区域。此外，经由贯通接触部，能够从半导体本体的侧部、例如从半导体本体的n型导电的区域电接触有源区域。
在具有至少一个这种贯通接触部的光电子半导体芯片中，尤其可能的是，半导体本体的背离载体的顶面不具有用于电流分布的印制导线和/或电连接区域。这能够实现下述光电子半导体芯片，其中电磁辐射尽可能几乎不或完全不由用于电流分布的印制导线和/或连接区域吸收。
根据至少一个实施方式，第一封装层除了至少一个贯通接触部穿过第一封装层的区域以外将载体在其朝向半导体本体的上侧上完全地覆盖。也就是说，第一封装层构成为在载体和半导体本体之间的层，并且至多在那里具有构成可能存在的延伸穿过第一封装层的贯通接触部的中断部。否则，第一封装层根据所述实施方式整面地构成并且完全地覆盖载体的朝向半导体本体的上侧，而不需要第一封装层与载体直接接触。
根据至少一个实施方式，光电子半导体芯片包括第二镜层，所述第二镜层设置在贯通接触部的朝向载体的下侧上，其中第一封装层局部地设置在第一镜层和第二镜层之间。
第二镜层同样能够由趋于扩散和/或电子迁移的金属、如银形成。在此，尤其可能的是，第二镜层由与第一镜层相同的材料形成。第二镜层例如设置在载体和半导体本体之间。第二镜层能够在贯通接触部的朝向载体的下侧上构成。封装层局部地设置在第一镜层和第二镜层之间，使得封装层能够对于第一和第二镜层用作为封装层。
由于所使用的材料、如Al2O3或SiO2，封装层对于在半导体本体中产生的电磁辐射而言是尤其好可穿透的。第二镜层如第一镜层那样设立为用于反射在半导体本体中产生的电磁辐射。由于第一封装层的良好的可穿透性，电磁辐射的特别大的份额能够射到第二镜层上。
根据至少一个实施方式，光电子半导体芯片包括第三镜层，所述第三镜层沿横向方向伸出半导体本体的侧面，其中第一封装层至少局部地在第三镜层的背离载体的一侧上伸展。在此，第三镜层同样设为用于反射在半导体本体中在运行时产生的电磁辐射。第三镜层能够由与第一或第二镜层相同的材料形成。也就是说，尤其可能的是，第三镜层由趋于扩散和/或电子迁移的金属、如银或铝形成或者由这些材料中的一种材料构成。
第三镜层沿横向方向伸出半导体本体。在此，横向方向是平行于载体的主延伸平面伸展的方向。也就是说，第三镜层侧向地伸出半导体本体。以这种方式，第三镜层也能够反射从半导体本体的侧面射出并且紧接着射到载体上的电磁辐射。第一封装层设置在第三镜层的背离载体的一侧上进而至少间接地设置在第三镜层和半导体本体之间。由于第一封装层对于在运行时在半导体本体中产生的电磁辐射的良好的可穿透性，特别大份额的穿过第一封装层的电磁辐射射到第三镜层上并且能够以这种方式从光电子半导体芯片中反射。
在此，也可能的是，第二镜层和第三镜层连接并且以这种方式构成共同的另外的镜层。此外，所述另外的镜层不与第一镜层连接并且尤其在光电子半导体芯片的不同于第一镜层的平面中构成。也就是说，第一镜层和另外的(一个或多个)镜层至少局部地在竖直方向上彼此间隔开。在此，竖直方向平行于半导体本体的生长方向和/或垂直于横向方向伸展。
根据至少一个实施方式，第一镜层的侧面不具有第一封装层。尤其可能的是，第一镜层的所有侧面不具有第一封装层。也就是说，在此情况下，第一封装层与第一镜层的侧面不直接接触。在此，尤其可能的是，第一封装层不在任何部位上与第一镜层直接接触。此外，可能的是，第一封装层不与光电子半导体芯片的任一镜层直接接触。
还可能的是，在镜层和第一封装层之间设置有至少一个另外的封装层，其同样是相对于湿气和/或大气气体的阻挡。与第一封装层一起，能够以这种方式实现镜层的特别密封的封装。
根据光电子半导体芯片的至少一个实施方式，第一封装层由电绝缘材料形成并且具有在至少0.05nm和最高500nm之间、尤其在至少30nm和最高50nm之间、例如为40nm的厚度。在此，第一封装层能够包括多个相叠设置的子层。第一封装层包含或例如由下述材料中的一种材料构成：Al2O3、SiO2、SiN。在此，尤其也可能的是，第一封装层包含所述材料的组合。例如，第一封装层能够构成为交替地由材料Al2O3和SiO2构成的子层的序列。
根据至少一个实施方式，光电子半导体芯片包括第二封装层，所述第二封装层设置在载体和第一封装层之间，其中第二封装层是电绝缘的，第二封装层与第一封装层直接接触并且第二封装层覆盖第一封装层的朝向其的外面的至少90％。
第二封装层例如能够是用CVD法或用旋涂法制成的层。第二封装层能够至少局部地设置在第一封装层和第二镜层和/或第三镜层之间。在此可能的是，第二封装层直接邻接于第二镜层和/或第三镜层。在此情况下，第二封装层在第二镜层的和/或第三镜层的背离载体的上侧上设置。
第二封装层具有的优点是，其在沉积第一封装层时对于第二镜层和/或第三镜层形成保护。此外，在沉积第一封装层时，能够应用否则可能损坏镜层的材料的材料、例如前驱体材料。如果第二镜层和第三镜层例如由银形成，那么在制造第一封装层时，能够将臭氧用作为前驱体材料，而不发生一个银镜或多个银镜的损坏，因为第二封装层为镜层形成保护。
根据至少一个实施方式，光电子半导体芯片包括设置在第一封装层和半导体本体之间的第三封装层，其中第三封装层是电绝缘的，第三封装层与第一封装层直接接触并且第三封装层覆盖第一封装层的朝向其的外面的至少90％。
在此，第三封装层能够与第二封装层相同地构成。此外，可能的是，第三封装层直接邻接于第一镜层。此外，可能的是，在第三封装层和第一封装层之间设置有另外的层、例如由金属构成的连接层。第三封装层同样能够如第二封装层那样在借助于ALD法制造第一封装层时相对于在方法中使用的材料保护邻接的、尤其金属的层。
不仅第二封装层、还有第三封装层能够将第一封装层的分别朝向其的外面覆盖至少90％，尤其完全地覆盖。也就是说，第一封装层能够在其主面上完全地由第二和第三封装层覆盖。以这种方式，第一封装层由两个另外的封装层围住。
根据至少一个实施方式，第二封装层的厚度和/或第三封装层的厚度至少为第一封装层的厚度的六倍。也就是说，第二和第三封装层分别具有比第一封装层明显更大的厚度。在此，第二和第三封装层能够具有300nm和更大的层厚度。
根据至少一个实施方式，光电子半导体芯片包括第四封装层，所述第四封装层完全地覆盖半导体本体的外面的没有由载体覆盖的区域，其中第四封装层至少局部地与第一封装层直接接触，并且其中第四封装层是ALD层。换言之，半导体本体能够在其未被覆盖的区域中、例如在其背离载体的主面上和在其侧面上由第四封装层包住，所述第四封装层同样是ALD层。在此，第四封装层例如能够与第一封装层相同地构成。在露出第一封装层、即不由其他层覆盖的部位上，第一封装层与第四封装层直接接触。以这种方式，构成ALD层直接相互邻接的部位(在下文中也称作：三重点)。借助这种第四封装层，尤其可能的是，半导体本体完全地由借助ALD法制造的封装层包围。
根据至少一个实施方式，光电子半导体芯片包括第五封装层，所述第五封装层是电绝缘的并且与第四封装层直接接触。第五封装层例如能够与第二和/或第三封装层相同地构成。第五封装层是第四封装层和第一封装层的保护。在此，可能的是，第五封装层局部地也与第一封装层直接接触。在此，第五封装层又比第一封装层和第四封装层明显更厚地构成。尤其可能的是，第五封装层的层厚度至少对应于第一封装层的和/或第四封装层的层厚度的六倍。
根据至少一个实施方式，至少一个下述封装层包括至少两个由彼此不同的材料形成的子层：第二封装层、第三封装层、第五封装层。例如，至少一个所述层、尤其所有所述层是借助于CVD法制造的层。层例如能够包括子层。例如，层能够分别包括由SiO2形成的第一子层、由SiN形成的第二子层、由SiO2形成的第三子层和由SiN形成的第四子层。在此，子层在竖直方向上、垂直于横向方向相叠设置。
例如，由SiO2形成的子层具有在130nm和170nm之间、尤其150nm的厚度。由SiN形成的子层能够具有在10nm和14nm之间、尤其12nm的厚度。尤其，以这种方式形成封装层：所述封装层也相对于在制造ALD层、也就是说第一封装层和第四封装层时应用的材料特别不可穿透地构成。
根据光电子半导体芯片的至少一个实施方式，光电子半导体芯片包括连接区域，所述连接区域与半导体本体横向间隔开地设置，其中电连接区域侧向地完全由第一封装层和/或第四封装层包围。第一连接层例如是设为用于金属线接触的连接区域。也就是说，经由所谓的“Wirebonding(引线键合)”能够将电连接区域借助于金属线接触来电接触。第一连接区域例如经由第一镜层导电地与半导体本体连接。此外，第一连接区域例如能够用于半导体本体的p型侧的接触。
根据半导体芯片的至少一个实施方式，载体导电地构成，其中载体与至少一个贯通接触部导电地连接。在此情况下，经由载体穿过贯通接触部例如从半导体本体的n型导电侧进行电接触。
根据至少一个实施方式，是ALD层的第一封装层借助于ALD法产生，其中第一封装层至少局部地利用臭氧作为前驱体来沉积。在此，可能的是，整个封装层利用臭氧作为前驱体来沉积。还可能的是，封装层具有至少两个例如相叠堆叠地设置的子层，其中至少一个子层借助于ALD法产生，其中臭氧用作为前驱体。
在此证明的是，臭氧用作为前驱体的ALD层具有相对于湿气的特别高的密封性。用臭氧作为前驱体沉积的层或子层例如是Al2O3层或SiO2层。
根据至少一个实施方式，第一封装层包括第一子层，所述第一子层利用前躯体来沉积，所述前驱体不具有臭氧，其中第一子层直接沉积到镜层中的一个镜层上。也就是说，第一封装层包括直接邻接于镜层中的一个镜层、例如第一镜层的子层。在此，镜层例如由银形成。因为在将臭氧用作为前驱体材料时能够损坏含银的层，证实为特别有利的是，在此情况下第一封装层具有不用臭氧作为前驱体沉积的第一子层。例如，在此情况下，水或氧气能够用作为前驱体材料。
第一封装层还具有第二子层，所述第二子层利用包括臭氧的前驱体来沉积，其中第二子层直接沉积到第一子层上。也就是说，第二子层在背离镜层的一侧上直接邻接于第一子层。第二子层利用臭氧作为前驱体材料来沉积进而具有相对于湿气特别高的密度。第一子层相对于在第二子层沉积时所应用的臭氧保护其上构成有所述第一子层的镜层。
在此，第一子层例如能够具有在5nm和10nm之间的厚度。此外，第二子层例如能够具有在25nm和45nm之间的厚度。
附图说明
在下文中，根据实施例和所附的附图详细阐述在此所描述的光电子半导体芯片。
图1A、1B、1C、1D示出用于制造在此所描述的光电子半导体芯片的方法步骤的示意剖面图。
结合图2、3、4、5、6、7详细阐述在此所描述的半导体芯片的以及在此所描述的方法的其他实施例。
相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件相互间的大小关系不视为合乎比例的。更确切地说，为了更好的可视性和/或为了更好的理解，能够夸大地示出个别元件。
具体实施方式
图1D示出在此所描述的光电子半导体芯片的实施例的示意剖面图。
光电子半导体芯片包括载体10。载体10例如能够由金属、如铜或半导体材料、如锗或硅形成。在图1D的实施例中，载体10导电地构成。
光电子半导体芯片还包括半导体本体40。半导体本体40包括朝向载体10的p型导电的区域41、背离载体10的n型导电的区域43和在p型导电的区域41和n型导电的区域43之间的有源区域42。半导体本体40在其背离载体10的上侧上、也就是说在n型导电的区域43中具有粗糙部，所述粗糙部使从粗糙的表面中射出光的概率更高。
载体10在其下侧上包括金属层11，所述金属层例如能够是焊料金属化部。借助金属层11能够将光电子半导体芯片在特定地点上例如借助于焊接或导电粘接剂固定。
在图1D的实施例中，载体10导电地构成。从n型导电侧的电连接对于图1D的实施例的光电子半导体芯片而言经由载体10来进行。
在载体10的背离金属层11的上侧上设置有连接层12，所述连接层例如能够包含金或由金构成。连接层12尤其能够是焊料层。
阻挡层13跟随连接层12。阻挡层13例如防止在连接层12和光电子半导体芯片的跟随的部件之间的扩散过程。阻挡层13例如能够包含钛或由钛构成。
光电子半导体芯片在阻挡层13的背离载体10的一侧上局部地包括第二镜层22和第三镜层23。在此，第二镜层22在贯通接触部51的下侧上构成。第三镜层23沿横向方向至少局部地伸出半导体本体40。
半导体本体40在载体的背离金属层11的上侧上与载体10连接。
第二和第三镜层能够连接进而共同地形成另外的镜层。在此，尤其也可能的是，第二和第三镜层无中断地在光电子半导体芯片的整个横截面上延伸。
在图1D的实施例中，第二和第三镜层由银形成。
第二和第三镜层22、23在其背离载体10的一侧上由第二封装层32跟随。第二封装层32电绝缘地构成并且例如借助于CVD法制造。例如，第二封装层32包括朝向第二镜层22和第三镜层23的第一子层，所述第一子层由二氧化硅形成并且具有大约150nm的厚度。所述子层在背离载体10的一侧上由通过氮化硅形成的、具有大约12nm的厚度的子层跟随。所述子层又由大约150nm厚的二氧化硅层跟随，所述二氧化硅层又由12nm厚的氮化硅层跟随。
在此，第二封装层32尤其相对于湿气、大气气体和在制造随后的第一封装层时应用的材料来保护第二镜层22和第三镜层23。因此，第一封装层例如能够利用臭氧来制造，而不因此损坏含银的第二镜层或含银的第三镜层。
第一封装层是借助于ALD法制成的ALD层。第一封装层例如由氧化铝或二氧化硅构成并且具有大约40nm的厚度。第一封装层31的特征在于其相对于湿气和大气气体的特别好的密度。此外，第一封装层31对于电磁辐射是尤其好可穿透的，所述电磁辐射在运行时在半导体本体40的有源区域42中产生。由此，光电子半导体芯片是特别有效率且寿命特别长的。
在图1D的实施例中，在第一封装层31的背离第二封装层32的上侧上，至少局部地设置有第三封装层33。在此，第三封装层33能够与第二封装层相同地构成。
在第二封装层32的背离第一封装层31的上侧上，至少局部地设置有连接层14，所述连接层由导电材料形成。
在此，连接层14经由第一封装层31、第二封装层32和第三封装层33与第二镜层22并且至少局部地与贯通接触部51电分离。
光电子半导体芯片还包括第一镜层21，所述第一镜层导电地与连接层14连接。在图1D的实施例中，第一镜层21同样由银形成并且在半导体本体40的下侧上位于p型导电的区域41上。
第一封装层31、第二封装层32、第三封装层33、连接层14和第一镜层21由贯通接触部51穿过，所述贯通接触部也穿过半导体本体40的p型传导的区域41和有源区域42延伸到n型传导的区域43中。
在此，可能的是，第二封装层32同样延伸到半导体本体40中直至n型导电的区域43，并且以这种方式相对于光电子半导体芯片的p型导电的区域进行保护以用于贯通接触部51的绝缘。
光电子半导体芯片还包括电连接区域52，所述电连接区域当前适合于金属线接触。在此，连接区域52借助于连接层14和第一镜层21与半导体本体40的p型导电的区域导电地连接。也就是说，光电子半导体芯片能够在p侧上经由连接区域52连接。
根据图1D的实施例，光电子半导体芯片在N侧上能够经由载体10和延伸进入到n型传导的区域43中的贯通接触部51连接。
光电子半导体芯片还包括第四封装层34，所述第四封装层覆盖半导体本体40的背离载体10的外面。第四封装层34如第一封装层31那样是ALD层，并且例如能够与第一封装层31相同地构成。在此，第四封装层34与第一封装层31局部地在三重点(Tripplepunkten)30上直接接触。以这种方式可能的是，半导体本体40完全地借助于ALD层封装。
第四封装层34侧向地完全包围连接区域52。
第四封装层34也覆盖半导体本体40的侧面40a。
第四封装层34在其背离半导体本体40的一侧上具有第五封装层35，所述第五封装层例如与第二和第三封装层相同地构成。
总的来说，根据图1D的实施例，光电子半导体芯片经由至少两个ALD层31、34相对于外部影响、如湿气和大气气体特别好地受到保护。
结合图1A至1D详细阐述用于制造根据图1D的光电子半导体芯片的方法步骤。
在第一方法步骤中，在图1A中，将掩膜层15局部地施加到还未台面刻蚀的半导体本体40上。掩膜层15例如是由二氧化硅构成的硬膜，其能够具有至少300nm、例如324nm的厚度。
在下一个方法步骤中，沿着半导体本体40的晶轴进行台面刻蚀。刻蚀在连接层14上停止，所述连接层例如在其朝向半导体本体40的一侧上具有由铂构成的层。此外，台面刻蚀在第三封装层33上停止，所述第三封装层在其背离半导体本体40的外面上例如由二氧化硅形成。
在下一个方法步骤中，在图1C中，进行掩膜层15的以及第三封装层33的露出的部位的干法化学的刻蚀。对此，掩膜层15和第三封装层33例如相同地构成或至少具有相同的厚度。根据掩膜层15的以及第三封装层33的初始厚度，将所述掩膜层和所述第三封装层在露出的区域中部分地或完全地移除。刻蚀深度例如能够借助于在例如由氧化铝形成的第一封装层31上进行的终点检测来实现。随后如果是必需的，在半导体本体40的侧面40a上对pn结进行清洗。
随后，在图1D中，进行已经描述的第四封装层34和第五封装层35的施加。总的来说，经由方法能够以特别简单且成本适宜的方式制造在此所描述的光电子半导体芯片。
图2示出在此所描述的光电子半导体芯片的局部图。半导体芯片能够具有结合图1D所描述的包括贯通接触部51的半导体本体。此外，可能的是，半导体本体40不具有贯通接触部51，而是例如从半导体本体40的背离第一镜层21的上侧起进行半导体本体40的n侧的接触。
根据结合图2所描述的实施例，为ALD层的第一封装层31直接邻接于第一镜层21，所述第一镜层例如由银形成。在此，第一封装层31完全地覆盖第一镜层21的背离半导体本体40的下侧。此外，第一封装层31也完全地覆盖第一镜层21的侧面21c。在此，第一封装层31由前驱体材料形成，所述前驱体材料不具有臭氧。例如，第一封装层31作为材料包括氧化铝和/或氧化硅并且具有40nm的厚度。
与此不同地，图3示出一种光电子半导体芯片，其中在第一封装层31和第一镜层21之间设置有连接层14，所述连接层包括至少一个金属层。连接层14的侧面14c也完全地由第一封装层31覆盖。第二镜层22和/或第三镜层23设置在第一封装层31的背离第一镜层21的下侧上。在此，其他的镜层22、23沿横向方向伸出连接层14，使得没有射到第一镜层21上的电磁辐射由至少一个其他的镜层反射。
结合图4描述一种光电子半导体芯片，其中与图3的实施例不同地，在连接层14和第一镜层21之间设置有附加的辐射能穿透的连接层16。在此情况下，也可能的是，弃用金属的连接层14，使得第一封装层31直接邻接于辐射能穿透的连接层16。辐射能穿透的连接层16例如由TCO(Transparent Conductive Oxide，透明导电氧化物)材料、如ITO或ZnO形成。辐射能穿透的连接层16同样能够适合于：防止材料从镜层21到光电子半导体芯片的其他区域中的扩散。
结合图5，与图3的实施例不同地，示出下述实施例，其中第一封装层31结构化地施加并且仅在第一镜层的侧面21c的区域中构成。
结合图6示出下述实施例，其中在第一封装层31和第一镜层21之间设置有封装层33，所述封装层例如由二氧化硅和/或氮化硅形成。在此，封装层33完全地覆盖银镜21的侧面21c以及下侧。在此情况下，可能的是，为了制造第一封装层31应用ALD法，其中将臭氧用作前驱体材料。
结合图7描述下述实施例，其中第一封装层31具有第一子层31a和第二子层31b，所述第一子层直接邻接于第一镜层21，并且所述第二子层直接邻接于第一子层31a。第一子层31a例如由ALD法形成，所述ALD法不具有作为前驱体材料的臭氧。例如，在此水和氧气用作前驱体材料。第一子层31a例如具有在5nm和10nm之间的厚度。第一子层31a将第一镜层21在其朝向载体的下侧上以及在其侧面21c上完全地覆盖。
在背离镜层21的下侧上以及在第一子层31a的侧面上构成有第二子层31b，其中应用ALD法，所述ALD法将臭氧用作前驱体材料。由此，一方面第一封装层31能够安全地施加到镜层21上，并且另一方面第一镜层31的特征在于相对于湿气的特别高的密度。总的来说，第一层31例如具有40nm的厚度。
本发明不局限于根据实施例进行的描述。更确切地说，本发明包括每个新特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。
本申请要求德国专利申请102013100818.6的优先权，其公开内容通过参引结合于此。

Claims (19)

1.一种光电子半导体芯片，具有：
-半导体本体(40)，所述半导体本体包括设为用于产生电磁辐射的有源区域(42)；
-第一镜层(21)，所述第一镜层设为用于反射电磁辐射；
-第一封装层(31)，所述第一封装层由电绝缘材料形成；和
-载体(10)，所述载体设为用于机械地支撑所述第一封装层(31)、所述第一镜层(21)和所述半导体本体(40)，其中
-所述第一镜层(21)设置在所述载体(10)和所述半导体本体(40)之间；
-所述第一封装层(31)设置在所述载体(10)和所述第一镜层(21)之间，并且
-所述第一封装层(31)是ALD层。
2.根据上一项权利要求所述的光电子半导体芯片，
所述光电子半导体芯片具有至少一个贯通接触部(51)，其中至少一个所述贯通接触部(51)穿过所述第一封装层(31)、所述第一镜层(21)和所述有源区域(42)。
3.根据上述权利要求中任一项所述的光电子半导体芯片，
其中所述半导体本体(40)除了至少一个所述贯通接触部(51)以外完全由封装层(31，34)包围，所述封装层是ALD层。
4.根据上述权利要求中任一项所述的光电子半导体芯片，
其中除了至少一个所述贯通接触部(51)穿过所述第一封装层(31)的区域以外，所述第一封装层(31)将所述载体(10)在其朝向所述半导体本体(40)的上侧上完全地覆盖。
5.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有第二镜层(22)，所述第二镜层设置在所述贯通接触部(51)的朝向所述载体(10)的下侧上，其中所述第一封装层(31)局部地设置在所述第一镜层(21)和所述第二镜层(22)之间。
6.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有第三镜层(23)，所述第三镜层在横向方向上伸出所述半导体本体(40)的侧面(40a)，其中所述第一封装层(31)至少局部地在所述第三镜层(22)的背离所述载体(10)的一侧上伸展。
7.根据上述权利要求中任一项所述的光电子半导体芯片，其中
所述第一镜层(21)的侧面不具有所述第一封装层(31)。
8.根据上述权利要求中任一项所述的光电子半导体芯片，
其中所述第一封装层(31)由电绝缘材料形成并且具有在至少0.05nm和最高500nm之间的厚度。
9.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有第二封装层(32)，所述第二封装层设置在所述载体(10)和所述第一封装层(31)之间，其中所述第二封装层(32)是电绝缘的，所述第二封装层(32)与所述第一封装层(31)直接接触，并且所述第二封装层(32)覆盖所述第一封装层(31)的朝向所述第二封装层的外面的至少90％。
10.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有第三封装层(33)，所述第三封装层设置在所述第一封装层(31)和所述半导体本体(40)之间，其中所述第三封装层(33)是电绝缘的，所述第三封装层(33)与所述第一封装层(31)直接接触，并且所述第三封装层(33)覆盖所述第一封装层(31)的朝向所述第三封装层的外面的至少90％。
11.根据上一项权利要求所述的光电子半导体芯片，
其中所述第二封装层(32)的厚度和所述第三封装层(33)的厚度至少为所述第一封装层(31)的厚度的六倍。
12.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有第四封装层(34)，所述第四封装层完全地覆盖所述半导体本体(40)的外面的未由所述载体(10)覆盖的区域，其中所述第四封装层(34)至少局部地与所述第一封装层(31)直接接触，并且其中所述第四封装层(34)是ALD层。
13.根据上述权利要求中任一项所述的光电子半导体芯片，
其中所述第一封装层(31)和所述第四封装层(34)局部地彼此直接接触。
14.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有第五封装层(35)，所述第五封装层是电绝缘的并且与所述第四封装层(34)直接接触。
15.根据上述权利要求中任一项所述的光电子半导体芯片，
其中至少一个下述封装层包括至少两个由彼此不同的材料形成的子层：第二封装层(32)、第三封装层(33)、第五封装层(35)。
16.根据上述权利要求中任一项所述的光电子半导体芯片，
所述光电子半导体芯片具有电连接区域(52)，所述电连接区域横向地与所述半导体本体(40)间隔开地设置，其中所述电连接区域(52)侧向地完全地由所述第一封装层(31)和/或所述第四封装层(34)包围。
17.根据上述权利要求中任一项所述的光电子半导体芯片，
其中所述载体(10)导电地构成，其中所述载体(10)与至少一个所述贯通接触部(51)导电地连接。
18.一种用于制造根据上述权利要求中任一项所述的光电子半导体芯片的方法，
其中借助于ALD法制造所述第一封装层(31)，其中至少局部地通过将臭氧用作为前驱体来沉积所述第一封装层(31)。
19.根据上一项权利要求所述的方法，
其中所述第一封装层(31)包括第一子层(31a)，所述第一子层通过应用不具有臭氧的前驱体来沉积，其中所述第一子层(31a)直接沉积到所述镜层(21，22，23)中的一个镜层上，并且所述第一封装层(31)包括第二子层(31b)，所述第二子层通过应用包括臭氧的前驱体来沉积，其中所述第二子层(31b)直接沉积到所述第一子层(31a)上。
CN201480006010.4A 2013-01-28 2014-01-14 用ald层封装的光电子半导体芯片和相应的制造方法 Active CN104956501B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013100818.6A DE102013100818B4 (de) 2013-01-28 2013-01-28 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013100818.6 2013-01-28
PCT/EP2014/050574 WO2014114524A1 (de) 2013-01-28 2014-01-14 Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung

Publications (2)

Publication Number Publication Date
CN104956501A true CN104956501A (zh) 2015-09-30
CN104956501B CN104956501B (zh) 2019-02-12

Family

ID=49989716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480006010.4A Active CN104956501B (zh) 2013-01-28 2014-01-14 用ald层封装的光电子半导体芯片和相应的制造方法

Country Status (5)

Country Link
US (1) US9761770B2 (zh)
JP (1) JP6165881B2 (zh)
CN (1) CN104956501B (zh)
DE (1) DE102013100818B4 (zh)
WO (1) WO2014114524A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308762A (zh) * 2013-03-26 2016-02-03 奥斯兰姆奥普托半导体有限责任公司 利用ald层封装的光电子半导体芯片和相应的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111482A1 (de) * 2014-08-12 2016-02-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP6912738B2 (ja) * 2014-12-26 2021-08-04 日亜化学工業株式会社 発光装置
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015118041A1 (de) 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
FI128101B (fi) 2017-07-03 2019-09-30 Teknologian Tutkimuskeskus Vtt Oy Mikrosysteemi (MEMS) Fabry–Perot-interferometri, laitteisto ja menetelmä Fabry–Perot-interferometrin valmistamiseksi
DE102018118355A1 (de) 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
US10886315B2 (en) * 2018-10-31 2021-01-05 Ningbo Semiconductor International Corporation Photosensitive assembly and formation methods thereof, lens module, and electronic device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292431A (zh) * 1999-10-06 2001-04-25 三星电子株式会社 利用原子层沉积法形成薄膜的方法
CN1791989A (zh) * 2003-05-16 2006-06-21 纳幕尔杜邦公司 通过原子层沉积形成的塑料基材阻挡层膜
CN101604626A (zh) * 2008-06-13 2009-12-16 南亚科技股份有限公司 一种制作半导体电容元件的方法
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN102473810A (zh) * 2009-07-17 2012-05-23 欧司朗光电半导体有限公司 光电子半导体器件和用于制造无机光电子半导体器件的方法
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20120326159A1 (en) * 2011-06-24 2012-12-27 Cree, Inc. Led structure with enhanced mirror reflectivity
US20130001510A1 (en) * 2011-06-29 2013-01-03 SemiLEDs Optoelectronics Co., Ltd. Optoelectronic device having current blocking insulation layer for uniform temperature distribution and method of fabrication

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US6905900B1 (en) * 2000-11-28 2005-06-14 Finisar Corporation Versatile method and system for single mode VCSELs
CN100561758C (zh) * 2004-10-22 2009-11-18 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
FI121341B (fi) * 2006-02-02 2010-10-15 Beneq Oy Hopean suojapinnoitus
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2009059128A2 (en) * 2007-11-02 2009-05-07 Wakonda Technologies, Inc. Crystalline-thin-film photovoltaic structures and methods for forming the same
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
FI125817B (fi) * 2009-01-27 2016-02-29 Teknologian Tutkimuskeskus Vtt Oy Parannettu sähköisesti säädettävä Fabry-Perot-interferometri, välituote, elektrodijärjestely ja menetelmä sähköisesti säädettävän Fabry-Perot-interferometrin tuottamiseksi
DE102009058796A1 (de) * 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
DE102010014667A1 (de) 2010-04-12 2011-10-13 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Stromaufweitungsschicht
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101714039B1 (ko) 2010-07-01 2017-03-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
JP5864089B2 (ja) * 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法
DE102010044986A1 (de) 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
US9196803B2 (en) 2011-04-11 2015-11-24 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
DE102011016935A1 (de) 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
US10243121B2 (en) * 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013103216A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip
KR20140135881A (ko) * 2013-05-16 2014-11-27 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US20160181476A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro led with dielectric side mirror

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292431A (zh) * 1999-10-06 2001-04-25 三星电子株式会社 利用原子层沉积法形成薄膜的方法
CN1791989A (zh) * 2003-05-16 2006-06-21 纳幕尔杜邦公司 通过原子层沉积形成的塑料基材阻挡层膜
CN101604626A (zh) * 2008-06-13 2009-12-16 南亚科技股份有限公司 一种制作半导体电容元件的方法
CN102473810A (zh) * 2009-07-17 2012-05-23 欧司朗光电半导体有限公司 光电子半导体器件和用于制造无机光电子半导体器件的方法
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20120326159A1 (en) * 2011-06-24 2012-12-27 Cree, Inc. Led structure with enhanced mirror reflectivity
US20130001510A1 (en) * 2011-06-29 2013-01-03 SemiLEDs Optoelectronics Co., Ltd. Optoelectronic device having current blocking insulation layer for uniform temperature distribution and method of fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308762A (zh) * 2013-03-26 2016-02-03 奥斯兰姆奥普托半导体有限责任公司 利用ald层封装的光电子半导体芯片和相应的制造方法
CN105308762B (zh) * 2013-03-26 2018-02-02 奥斯兰姆奥普托半导体有限责任公司 利用ald层封装的光电子半导体芯片和相应的制造方法

Also Published As

Publication number Publication date
JP2016511535A (ja) 2016-04-14
JP6165881B2 (ja) 2017-07-19
CN104956501B (zh) 2019-02-12
DE102013100818B4 (de) 2023-07-27
DE102013100818A1 (de) 2014-07-31
WO2014114524A1 (de) 2014-07-31
US9761770B2 (en) 2017-09-12
US20150372203A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
CN104956501A (zh) 用ald层封装的光电子半导体芯片和相应的制造方法
CN101933166B (zh) 无引线接合的晶圆级发光二极管
KR101842741B1 (ko) 광전 반도체 칩
US8698181B2 (en) Light emitting device
CN103069568B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
CN103098235B (zh) 发光二极管芯片及其制造方法
CN105308762B (zh) 利用ald层封装的光电子半导体芯片和相应的制造方法
CN104465920A (zh) 第iii族氮化物半导体发光器件
CN104145346A (zh) 光电子半导体芯片
CN103098242B (zh) 发光二极管芯片
KR20140060327A (ko) 발광 다이오드 칩
KR102268352B1 (ko) 광전 반도체 칩
TW201801348A (zh) 光電組件及用於製造光電組件之方法
CN104813487A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
KR101645755B1 (ko) 광전 반도체 소자
US10153400B2 (en) Optoelectronic semiconductor device, method of producing an electrical contact and method of producing a semiconductor device
US10629777B2 (en) Optoelectronic semiconductor chip
CN102163671A (zh) 光半导体装置及其制造方法、光半导体模块
TW201236195A (en) Optoelectronic semiconductor chip
CN106415871B (zh) 用于半导体器件的电接触结构和半导体器件
US6979842B2 (en) Opto-electronic component with radiation-transmissive electrical contact layer

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant