CN103377874A - 硅酸铪氮氧化合物制作方法 - Google Patents
硅酸铪氮氧化合物制作方法 Download PDFInfo
- Publication number
- CN103377874A CN103377874A CN2012101202266A CN201210120226A CN103377874A CN 103377874 A CN103377874 A CN 103377874A CN 2012101202266 A CN2012101202266 A CN 2012101202266A CN 201210120226 A CN201210120226 A CN 201210120226A CN 103377874 A CN103377874 A CN 103377874A
- Authority
- CN
- China
- Prior art keywords
- hafnium
- hafnium silicate
- layer
- oxynitrides
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种硅酸铪氮氧化合物(HfXSi1-XON)制作方法,以原子层沉积法,交互形成氮化铪(HfN)层以及氧化硅(SiOX)层,以完成所述硅酸铪氮氧化合物,其中所述硅酸铪氮氧化合物的Hf/(Hf+Si)含量比值介于0.4~0.6之间。比起公知技术中含铪量较高的硅酸铪氮氧化合物,将本发明的硅酸铪氮氧化合物作为电容结构中的绝缘层可制作更薄,且仍有足够的介电常数。
Description
技术领域
本发明涉及半導體技術領域,特别是涉及一种以原子层沉积形成硅酸铪氮氧化合物的方法,其中所述硅酸铪氮氧化合物的Hf/(Hf+Si)含量比值介于0.4~0.6之间。
背景技术
在半导体工艺、平板显示器或其它电子元件工艺领域中,气相沉积工艺扮演重要角色。随着电子元件的几何尺寸持续缩减,而元件密度持续增加,特征的尺寸和深宽比变得越来越有挑战性。
其中,高介电常数(high-k)材料是未来电子装置生产中,用来作为电容介电层及用来作为栅极介电质的理想材料。目前,最常用来沉积高介电常数材料的方法包括物理气相沉积(PVD)、化学气相沉积(CVD)及原子层沉积(ALD)。
其中,原子层沉积法比起物理气相沉积法与化学气相沉积法的优点在于更进一步地增进的薄膜厚度控制、且提升晶圆整体均匀度及高宽长比构造之下的质量。一般而言,原子层沉积工艺步骤包括将反应蒸汽流的脉冲到放置有基板的处理室中,然后通常用惰性气体进行一清洗或是排空步骤。在每一次脉冲进程中,在晶圆表面上形成自化学吸附层,接着,此层与包含于下一个脉冲中的成分进行反应,介于每一脉冲之间的清洗或是排空,是用来减少或是消除反应蒸气流的气相混合。典型的ALD工艺可良好控制薄膜的生长,且可形成厚度极薄的膜层。藉由选择不同的反应前驱物及气体,可以使用ALD工艺来况积许多不同类型的膜。
其中,硅酸铪氮氧化合物(HfXSi1-XON)是一常使用于电容结构绝缘层的高介电常数材料。其中铪(Hf)与硅(Si)在化合物中所占比例,对于其化合物的成分有很大的影响,所以调整各元素在整体化合物中所占比率,对于材料研究是一重大课题,特别是当其中铪(Hf)含量较高时,则整体高介电常数介电层也随之更厚,如此一来将会导致整体产能变低。然而若铪的含量过低,又可能导致介电常数不足的问题。
发明内容
本发明的主要目的在提供一种硅酸铪氮氧化合物(HfXSi1-XON)制作方法,所制作的硅酸铪氮氧化合物Hf/(Hf+Si)含量比值大约为0.5,比起一般含铪量较高(Hf/(Hf+Si)>0.8)的硅酸铪氮氧化合物,可以制作得更薄,也拥有足够的介电常数,可以增进整体产能。
根据本发明优选实施例,本发明提供一种硅酸铪氮氧化合物(HfXSi1-XON)制作方法,包含以下步骤:(a)以原子层沉积法,形成一氮化铪(HfN)层;(b)以原子层沉积法,沉积一氧化硅(SiOx)层于所述氮化铪层上;(c)重复以上(a)~(b)步骤,以交互沉积的方式,形成所述氮化铪层与所述氧化硅层,以完成所述硅酸铪氮氧化合物,其中所述硅酸铪氮氧化合物的Hf/(Hf+Si)含量比值介于0.4~0.6之间。
为让本发明的上述目的、特征及优点能更明显易懂,下文特举优选实施方式,并配合附图,作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用,并非用来对本发明加以限制。
附图说明
图1为依据本发明优选实施例所绘示的硅酸铪氮氧化合物結構剖面示意图。
图2为依据本发明优选实施例所绘示制作硅酸铪氮氧化合物的步骤流程图。
其中,附图标记说明如下:
10 基板 20 氮化铪层
30 氧化硅层 40 硅酸铪氮氧化合物
S01 步骤流程 S03 步骤流程
S05 步骤流程 S07 步骤流程
具体实施方式
请参阅图1,其为依据本发明优选实施例所绘示的硅酸铪氮氧化合物(HfXSi1-XON)的剖面示意图,首先,提供一基板10,基板10可以为任意材质,而若要将本发明的硅酸铪氮氧化合物(HfXSi1-XON)应用于电容结构上,则基板可选用导电性良好的金属,作为电容电极的一部份,例如铝(aluminum,Al)、钨(tungsten,W)、铜(copper,Cu)、铝化钛(titanium aluminide,TiAl)、钛(titanium,Ti)、氮化钛(titanium nitride,TiN)、钽(tantalum,Ta)或氮化钽(Tantalum nitride,TaN)等,但不限于此。
接下来,本发明形成硅酸铪氮氧化合物的方法,是于基板10上交互沉积氮化铪層20(HfN)与氧化硅層30(SiOx),将氮化铪与氧化硅互相反应而形成硅酸铪氮氧化合物40。其中所使用的沉积方法是用原子层沉积(Atomic Layerdeposition,ALD)工艺,沉积厚度极薄的氮化铪(HfN)与氧化硅(SiOx),由于每次沉积的厚度相当固定,故可以借由调整沉积的层数(循环次数),精准控制所形成的硅酸铪氮氧化合物之中铪(Hf)与硅(Si)的含量比率。
其中,原子层沉积氮化铪层20的步骤包括依序进行以下步骤:将一包含有铪金属离子的前驱物通入一腔体内,例如为四双(乙基甲基氨基)铪(Tetrakis(ethylmethylamino)hafnium,TEMAHf),接着通入一惰性气体,例如为氩气(Ar)于同一腔体内,然后于所述腔体内通入氨气,最候再次通入上述的惰性气体于所述腔体内,进行清洗或是排空,到此为止为一个循环。
另外,以原子层沉积氧化硅层30的步骤包括依序进行以下步骤:将一包含有硅离子的前驱物通入一腔体内,例如为为四双(乙基甲基氨基)铪(Tetrakis(ethylmethylamino)hafnium,TEMAHf),接着通入一惰性气体,例如为氩气(Ar)于同一腔体内,然后于所述腔体内通入臭氧,最候再次通入上述的惰性气体于所述腔体内,进行清洗或是排空,到此为止为一个循环。本发明中,以一循环为单位,交互沉积氮化铪层20与氧化硅层30,并且所有沉积步骤都在同一腔体内进行,也就是所谓的原位(in-situ)工艺。
图2为依据本发明优选实施例所绘示制作硅酸铪氮氧化合物步骤流程图,本发明以先沉积氮化铪(HfN)为例。如图2所示,提供一基板10(步骤S01),接着以原子层沉积法,形成氮化铪层20于基板上(步骤S03),然后以原子层沉积法,形成氧化硅层30于氮化铪层20上(步骤S05),接下来沉积氮化铪层20于氧化硅层30上(步骤S07),并且继续重复沉积氧化硅层30于氮化铪层20上,直到厚度足够符合实际需求,形成硅酸铪氮氧化合物40。其中需注意的是,本发明并不限定由氮化铪层20或是氧化硅层30直接接触基板10,也就是说,并不限定沉积氮化铪层20或是氧化硅层30的先后顺序,只需要以交互沉积的方式进行即可。
原子层沉积方法,可以精准地控制硅酸铪氮氧化合物之中铪与硅所占的比率多寡,本发明中,Hf/(Hf+Si)比值介于0.4~0.6之间,较佳约为0.5。也就是铪与硅在硅酸铪氮氧化合物中各占一半。比起公知技术常见含铪量较高(Hf/(Hf+Si)>0.8)的硅酸铪氮氧化合物,将本发明作为电容结构的绝缘层,可以制作得更薄的硅酸铪氮氧化合物,也拥有足够的介电常数,进而增进整体产能。
此外,本发明所制作完成的硅酸铪氮氧化合物可用各种方法验证其所含各元素的含量比率,例如掠角绕射法(Grazing Incidence X-Ray Diffraction,GI-XRD)、拉瑟福德背向分析散射仪(Rutherford Backscattering,RBS)、X射线光电子光谱仪(X-ray Photoelectron Spectroscopy,XPS)或是二次离子质谱仪(Secondary Ion Mass Spectrometry,SIMS)等,但不限于此。进而再次确认Hf/(Hf+Si)的比值。
可理解的是,本发明是以原子层沉积法,交互沉积氮化铪与氧化硅,进而使之作用而形成硅酸铪氮氧化合物。其中Hf/(Hf+Si)比值介于0.4~0.6之间。而本发明也可应用于各种高介电常数介电层,例如电容结构中的绝缘层,当然,并不限于堆栈电容或是沟渠电容。因此,若以沟渠电容为例,本发明所形成的硅酸铪氮氧化合物并不一定为平板状,也可能为凹型或是圆桶型等其它形状,皆属于本发明所涵盖范围。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种硅酸铪氮氧化合物制作方法,其特征在于,包含以下步骤:
(a)以原子层沉积法,形成氮化铪层;
(b)以原子层沉积法,沉积氧化硅层在所述氮化铪层上;以及
(c)重复以上(a)~(b)步骤,以交互沉积的方式,形成所述氮化铪层与所述氧化硅层,以完成所述硅酸铪氮氧化合物,其中所述硅酸铪氮氧化合物的Hf/(Hf+Si)含量比值介于0.4~0.6之间。
2.根据权利要求1所述的硅酸铪氮氧化合物制作方法,其特征在于所述硅酸铪氮氧化合物是形成在基板上。
3.根据权利要求1所述的硅酸铪氮氧化合物制作方法,其特征在于所述沉积氮化铪层的方法包括依次进行:
在腔体内,通入第一前驱物;
在所述腔体内,通入惰性气体;
在所述腔体内,通入氨气;以及
在所述腔体内,再次通入所述惰性气体。
4.根据权利要求3所述的硅酸铪氮氧化合物制作方法,其特征在于所述第一前驱物为四双(乙基甲基氨基)铪。
5.根据权利要求3所述的硅酸铪氮氧化合物制作方法,其特征在于所述惰性气体为氩气。
6.根据权利要求1所述的硅酸铪氮氧化合物制作方法,其特征在于所述沉积氧化硅层的方法包括依次进行:
在腔体内,通入第二前驱物;
在所述腔体内,通入惰性气体;
在所述腔体内,通入臭氧;以及
在所述腔体内,再次通入所述惰性气体。
7.根据权利要求6所述的硅酸铪氮氧化合物制作方法,其特征在于所述第二前驱物为四双(乙基甲基氨基)硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101202266A CN103377874A (zh) | 2012-04-23 | 2012-04-23 | 硅酸铪氮氧化合物制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101202266A CN103377874A (zh) | 2012-04-23 | 2012-04-23 | 硅酸铪氮氧化合物制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103377874A true CN103377874A (zh) | 2013-10-30 |
Family
ID=49462830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101202266A Pending CN103377874A (zh) | 2012-04-23 | 2012-04-23 | 硅酸铪氮氧化合物制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377874A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020106536A1 (en) * | 2001-02-02 | 2002-08-08 | Jongho Lee | Dielectric layer for semiconductor device and method of manufacturing the same |
US20060054943A1 (en) * | 2004-09-14 | 2006-03-16 | Infineon Technologies North America Corp. | Flash EEPROM with metal floating gate electrode |
CN101604626A (zh) * | 2008-06-13 | 2009-12-16 | 南亚科技股份有限公司 | 一种制作半导体电容元件的方法 |
CN102144281A (zh) * | 2008-09-08 | 2011-08-03 | 应用材料股份有限公司 | 原位腔室处理与沉积工艺 |
CN102365721A (zh) * | 2009-03-26 | 2012-02-29 | 东京毅力科创株式会社 | 用于形成具有降低的等效氧化物厚度的高k栅极叠层的方法 |
-
2012
- 2012-04-23 CN CN2012101202266A patent/CN103377874A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020106536A1 (en) * | 2001-02-02 | 2002-08-08 | Jongho Lee | Dielectric layer for semiconductor device and method of manufacturing the same |
US20060054943A1 (en) * | 2004-09-14 | 2006-03-16 | Infineon Technologies North America Corp. | Flash EEPROM with metal floating gate electrode |
CN101604626A (zh) * | 2008-06-13 | 2009-12-16 | 南亚科技股份有限公司 | 一种制作半导体电容元件的方法 |
CN102144281A (zh) * | 2008-09-08 | 2011-08-03 | 应用材料股份有限公司 | 原位腔室处理与沉积工艺 |
CN102365721A (zh) * | 2009-03-26 | 2012-02-29 | 东京毅力科创株式会社 | 用于形成具有降低的等效氧化物厚度的高k栅极叠层的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102602311B1 (ko) | NbMC 층 | |
US6720259B2 (en) | Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition | |
US7160817B2 (en) | Dielectric material forming methods | |
US6420279B1 (en) | Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate | |
EP2578723B1 (en) | Method for selectively depositing noble metals on metal/metal nitride substrates | |
KR100819318B1 (ko) | 반도체 장치의 제조방법 | |
TWI263695B (en) | Atomic layer deposition of oxide film | |
US7595270B2 (en) | Passivated stoichiometric metal nitride films | |
US6686212B1 (en) | Method to deposit a stacked high-κ gate dielectric for CMOS applications | |
US20070026688A1 (en) | Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film | |
Riedel et al. | Low temperature deposition of silicon nitride using Si3Cl8 | |
US20060131671A1 (en) | Electronic device including dielectric layer, and a process for forming the electronic device | |
TW202115270A (zh) | 第六族金屬沈積方法 | |
Adelmann et al. | Atomic layer deposition of tantalum oxide and tantalum silicate from chloride precursors | |
US8592058B2 (en) | Methods of forming strontium titanate films | |
Dekkers et al. | Properties of ALD TaxNy films as a barrier to aluminum in work function metal stacks | |
CN103377874A (zh) | 硅酸铪氮氧化合物制作方法 | |
Papadatos et al. | Characterization of ruthenium and ruthenium oxide thin films deposited by chemical vapor deposition for CMOS gate electrode applications | |
US9190266B1 (en) | High capacitance density gate dielectrics for III-V semiconductor channels using a pre-disposition surface treatment involving plasma and TI precursor exposure | |
KR100490658B1 (ko) | 반도체 소자의 절연박막 형성방법 | |
EP1693888A1 (en) | Method to enhance the initiation of film growth | |
EP1693889B1 (en) | Method to enhance the initiation of film growth | |
US20060180879A1 (en) | Method to enhance the initiation of film growth | |
US20220316055A1 (en) | Low temperature deposition process | |
US20230335403A1 (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131030 |
|
WD01 | Invention patent application deemed withdrawn after publication |