JP2518617B2 - 不揮発性メモリおよびその製造方法 - Google Patents

不揮発性メモリおよびその製造方法

Info

Publication number
JP2518617B2
JP2518617B2 JP61162472A JP16247286A JP2518617B2 JP 2518617 B2 JP2518617 B2 JP 2518617B2 JP 61162472 A JP61162472 A JP 61162472A JP 16247286 A JP16247286 A JP 16247286A JP 2518617 B2 JP2518617 B2 JP 2518617B2
Authority
JP
Japan
Prior art keywords
film
polycide
gate electrode
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61162472A
Other languages
English (en)
Other versions
JPS6317544A (ja
Inventor
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP61162472A priority Critical patent/JP2518617B2/ja
Priority to DE8787305826T priority patent/DE3785699T2/de
Priority to EP87305826A priority patent/EP0252679B1/en
Publication of JPS6317544A publication Critical patent/JPS6317544A/ja
Priority to US07/569,375 priority patent/US5001527A/en
Application granted granted Critical
Publication of JP2518617B2 publication Critical patent/JP2518617B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、不揮発性メモリや容量成分を有する半導
体装置などに用いられる薄い絶縁膜を持つ半導体装置に
関する。
〔発明の概要〕
この発明は、ポリサイド電極・配線の上の絶縁膜、特
に1000Å以下の薄い絶縁膜に関するもので、ポリサイド
電極・配線を形成した後1000Å以下の薄い絶縁膜を形成
する工程において、この絶縁膜を0.1mbar〜2mbarの減圧
下及び700℃〜950℃の温度のもとでSiH2Cl2ガス及びN2O
ガスの化学気相成長法によって形成したシリコン酸化膜
（SiO2）とする事により、良好な絶縁特性と高い信頼性
を持つ半導体装置を形成する事ができる。
〔従来の技術〕
多結晶シリコン電極・配線を有する半導体装置におい
て、多結晶シリコン電極・配線とその上の電極・配線
（導電性材料−例えばAl,多結晶シリコンなど）との間
を絶縁する材料として、従来CVD法によって形成した絶
縁膜、ポリイミド膜、及び多結晶シリコンの熱酸化膜が
使用されている。
しかし、1000Å以下の薄い絶縁膜の場合、良好な絶縁
性と良好な膜厚制御性が必要な事から多結晶シリコンの
熱酸化膜が使用されている。
近年ICの微細化と高速化の要求に従い、電極・配線材
料を多結晶シリコンから多結晶シリコンと金属シリサイ
ドとの二層構造を成すポリサイドへと変わりつつある。
しかし、このポリサイドを使用した場合、ポリサイドの
熱酸化膜は膜厚均一性が悪く絶縁性もあまり良好でない
ため、特に1000Å以下の薄い絶縁膜を使用するデバイス
では、ポリサイドを電極・配線材料として使用する事が
できなかった。
〔発明が解決しようとする問題点〕
ポリサイドを下層電極・配線とし、その上に薄い絶縁
膜をはさみ上層電極・配線が走る構造において、ポリサ
イドの熱酸化膜は膜厚均一性が悪くしかも絶縁性もあま
り良好でないため、特に1000Å以下の薄い絶縁膜を使用
するデバイスでは、ポリサイドを電極・配線・配線材料
として使用する事ができなかった。従ってこの様なデバ
イスでは電極・配線の低抵化による高速性を持たす事が
できないという問題があった。
〔問題点を解決するための手段〕
上記問題点を解決するためにこの発明は、ポリサイド
電極・配線の上の絶縁膜として、化学気相成長法（CVD
法）を用いたシリコン酸化膜を用いる。1000Å以下の薄
い絶縁膜には、ジクロルシラン（SiH2Cl2）ガスと亜酸
化窒素（N2O）ガスとを化学気相反応させて形成したシ
リコン酸化膜（以下、高温CVD,SiO2膜と呼ぶ）を用い
る。
〔作用〕
高温CVD,SiO2膜は膜厚均一性が良好であり絶縁性も極
めて良好である為、1000Å以下の薄い絶縁膜にも適用可
能であり、ポリサイド電極・配線の上にも形成できる。
〔実施例〕
以下にこの発明の実施例を図面に基づいて詳細に説明
する。第１図は本発明の半導体装置の断面図である。第
１図において、基板１の上に絶縁膜２を形成した後、ポ
リサイド電極・配線３を作成する。次にポリサイド３の
上に化学気相成長法を用いてCVDシリコン酸化膜４を積
層する。さらにその上に電極・配線５を作成し、第１図
に示す構造を得る。第１図に示す基板１はシリコン，ゲ
ルマニウム，ガリウム砒素，インジウムリン等の半導体
でも良いし、またはガラス，アルミナ等の絶縁体でも良
いし、あるいはステンレス，鉄等の金属でも良い。また
絶縁膜２としてシリコン酸化膜，シリコン窒化膜，アル
ミナ等が挙げられる。この絶縁膜２はもちろん存在しな
くても良い。ポリサイド３は一般に次の様に形成され
る。まず多結晶シリコン膜を化学気相成長法（CVD法）
や物理的成長法（PVD法）等の方法によって形成する。
この時、リン，砒素，硼素等のドーピングを同時に行っ
ても良い。また、ドーピングをこの後に行っても良い。
一般には拡散法を用いて行われる。もちろん多結晶シリ
コン膜にドーピングを行わなくても良い。多結晶シリコ
ン膜形成後に熱処理を加えても良いし、もちろん熱処理
を行わなくても良い。
次に多結晶シリコン膜の上にシリサイド膜をCVD法ま
たはPVD法等の方法によって積層する。シリサイド膜と
してモリブデンシリサイド，タングステンシリサイド，
白金シリサイド，チタンシリサイド，タンタルシリサイ
ド，ジルコニウムシリサイド，パラジウムシリサイド等
が挙げられる。この熱処理を行い組成を安定化させても
良い。
以上に説明した多結晶シリコン膜の上にシリサイド膜
が積層した二層膜が一般にポリサイドと言われている。
ポリサイドのもう一つの作成方法として、多結晶シリコ
ン膜の上に金属膜を作成した後熱処理を行う方法もあ
る。金属膜の形成はCVD法またはPVD法で行う。金属膜と
してモリブデン，タングステン，白金，チタン，タンタ
ル，ジルコニウム，パラジウム等が挙げられる。
次に本発明の特徴であるところのポリサイド３の上に
形成されるCVDシリコン酸化膜４について述べる。CVD法
を用いて積層したシリコン酸化膜はポリサイド膜上でも
良好な絶縁特性を示す。特に、ジクロルシラン（SiH2Cl
2）ガスと亜酸化窒素（N2O）ガスを用いて化学気相成長
法により作成したシリコン酸化膜は非常に良好な絶縁特
性を持つ。SiH2Cl2ガスとN2Oガスとによって成長するシ
リコン酸化膜の膜の緻密さは生成圧力と生成温度により
影響される。本発明ではおおむね0.1mbar〜2.0mbarの範
囲の生成圧力と700℃〜950℃の範囲の温度のもとで生成
する。前記の条件で作られたシリコン酸化膜は膜厚制御
性も良好で膜の絶縁特性および緻密さも充分な値を示
す。またSiH2Cl2ガスの割合が大きいとシリコンリッチ
になり絶縁性が悪くなるので、N2O/SiH2Cl2の流量比が
５以上が望ましい絶縁性を示す。0.1mbar〜2.0mbarの生
成圧力で700℃〜950℃の温度にて生成したシリコン酸化
膜は膜厚の制御性が良好な為、1000Å以下の薄い膜も均
一性良く積層する事ができる。本発明の特徴はポリサイ
ド電極・配線上にCVDシリコン酸化膜を薄く積層した所
にある。
次に本発明による半導体装置の容量成分を利用するデ
バイスへの応用を述べる。電荷をチャージするために容
量を利用したデバイスはダイナミックRAMやアナログ及
びデジタル回路では良く使用されている。シリコン酸化
膜を電極間の絶縁膜として用い、容量成分を成す場合の
必要な特性として、小さな面積で大きな容量を得るため
には絶縁膜を薄くできる事が必要であり、また蓄積され
た電荷が放出されにくい事が必要である。ポリサイド膜
上の絶縁膜を容量成分とする場合、SiH2Cl2ガスとN2Oガ
スとの化学気相成長法によって作成したシリコン酸化膜
を用いる事により良好な容量特性を示す事ができる。第
１図に示す構造も容量成分を成すが、第２図を用いて詳
細に説明する。第２図の6,7,8,9,10は第１図の1,2,3,4,
5にそれぞれ対応する。ポリサイド膜８上には1000Å以
下の非常に薄いCVDシリコン酸化膜９が積層され、さら
にその上に電極・配線10が形成され、ポリサイド膜８、
SiH2Cl2ガスとN2Oガスの反応により形成したシリコ酸化
膜９及び電極・配線10により容量成分が形成されてい
る。シリコン酸化膜９は必要なら100Å以下の極めて薄
い膜にする事も可能である。一つの成長条件として、Si
H2Cl2ガスを25sccm、N2Oガスを250sccm流し、生成圧力
0.4mbar、生成温度850℃のもとで、横型減圧CVD装置を
用いた時、成長速度が6.2Å/min,均一性±５％以下であ
るため100Å以下のシリコン酸化膜も制御性良く形成で
きる。このシリコン酸化膜の絶縁性は非常に良好である
ため、小さな面積で放電の少ない容量を形成する事が可
能である。
この発明はフローティングゲートを有する不揮発性メ
モリにも応用できる事を第３図を用いて説明する。第３
図において、フローティングゲート電極16はポリサイド
で形成されている。フローティングゲート電極16の上に
100〜500Åの薄いCVDシリコン酸化膜17が積層され、さ
らにコントロールゲート電極18が作成される。シリコン
基板11内の薄いＮ型不純物領域12から薄いシリコン酸化
膜15を通してフローティングゲート電極16へ電子を注入
する。これによりフローティングゲート電圧を変える事
ができる。ポリサイドの熱酸化膜は薄くなると絶縁耐圧
が悪くなるが本発明を用いるとフローティングゲート電
極（ポリサイド）16の上にも極めて薄い絶縁膜を形成で
きるので、フローティングゲート電極の電圧を外部電極
であるコントロールゲート電極18を用いてさらに変化さ
せる事が可能となる。また、SiH2Cl2ガスとN2Oガスの化
学気相成長によって形成した薄いシリコン酸化膜は絶縁
特性が非常に優れているため、CVDシリコン酸化膜17を
通して外部に漏れる電流は非常に少なく、フローティン
グゲート電極16に注入された電子は極めて長時間保存さ
れる。従って、書換回数および保持時間とも従来のシリ
コンゲートを用いたものと同程度の特性を有する。さら
に、ポリサイドを用いているため従来より高速で読み出
しや書換えを行う事ができる。
さて本発明を用いてポリサイド電極・配線を二層以上
何層も重ねて形成できる。すなわち第一層目のポリサイ
ドを形成した後薄いCVDシリコン酸化膜を積層する。さ
らに第二層目のポリサイドを形成した後また薄いCVDシ
リコン酸化膜を積層する。これを繰り返す事によりポリ
サイド電極配線を何層でも重ねる事が可能となる。近年
の不揮発性メモリにおいて、三層ポリシリコン電極・配
線を用いる構造もあるが、本発明を用いる事により三層
ポリサイド電極・配線の不揮発性メモリにする事が可能
である。
また、本発明の実施例ではポリサイド電極・配線の上
に直接CVDシリコン酸化膜を積層したが、ポリサイドを
酸化した後に薄いCVDシリコン酸化膜を積層しても同様
の特性が得られる。
〔発明の効果〕
この発明は以上説明した様に、化学気相成長法を用い
て形成した薄いシリコン酸化膜をポリサイド電極・配線
の上に形成する事により、薄い絶縁膜を使用するデバイ
スにポリサイド電極・配線の適用が可能になり、従来以
上の高速化を実現できる。
【図面の簡単な説明】
第１図は本発明の構造を示す断面図、第２図は本発明に
よる容量成分の構造を示す断面図、第３図は本発明を用
いて形成した不揮発性メモリの構造を示す断面図であ
る。 1,6……基板 2,7……絶縁膜 3,8……ポリサイド 4,9……CVDシリコン酸化膜 5,10……電極・配線 11……基板 12,13……ソース・ドレイン領域 14……シリコン酸化膜 15……薄いシリコン酸化膜 16……フローティングゲート電極 17……CVDシリコン酸化膜 18……コントロール電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792 (56)参考文献 特開 昭61−163660（ＪＰ，Ａ) 特開 昭61−131487（ＪＰ，Ａ) 特開 昭59−78576（ＪＰ，Ａ) 特開 昭60−105279（ＪＰ，Ａ) 特開 昭60−158672（ＪＰ，Ａ) 特開 昭60−66435（ＪＰ，Ａ) 特開 昭60−58644（ＪＰ，Ａ) 特開 昭56−150851（ＪＰ，Ａ) 特開 昭59−35469（ＪＰ，Ａ) 特開 昭54−88087（ＪＰ，Ａ) 特開 昭59−161860（ＪＰ，Ａ) 特開 昭63−244863（ＪＰ，Ａ) 特開 昭60−148168（ＪＰ，Ａ) 特開 昭61−120472（ＪＰ，Ａ) 特表 昭57−500906（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】多結晶シリコン膜と金属シリサイド膜との
    二層構造を成すポリサイドからなるフローディングゲー
    ト電極と、前記フローティングゲート電極上に化学気相
    成長法で100〜500Åの厚みに形成されたシリコン酸化膜
    からなる絶縁膜と、前記絶縁膜上に形成されたコントロ
    ールゲート電極とから構成されたことを特徴とする不揮
    発性メモリ。
  2. 【請求項２】表面に拡散層を形成した半導体基板を用意
    する工程と、 前記半導体基板の上に多結晶シリコン膜と金属シリサイ
    ド膜との二層構造を成すポリサイドからなるブローティ
    ングゲート電極を形成する工程と、前記フローティング
    ゲート電極上に、ジクロルシランガスと亜酸化窒素ガス
    からなる混合ガスを用いて、ジクロルシランガスに対す
    る亜酸化窒素ガスの流量比を５以上とし、生成圧力を0.
    1mbar〜2.0mbarとし、生成温度を700℃〜950℃とする化
    学気相成長法で100〜500Åの厚みにシリコン酸化膜から
    なる絶縁膜を形成する工程と、前記絶縁膜上にコントロ
    ールゲート電極を形成する工程とからなることを特徴と
    する不揮発性メモリの製造方法。
JP61162472A 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法 Expired - Lifetime JP2518617B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61162472A JP2518617B2 (ja) 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法
DE8787305826T DE3785699T2 (de) 1986-07-10 1987-07-01 Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
EP87305826A EP0252679B1 (en) 1986-07-10 1987-07-01 Semiconductor device having two electrodes with an insulating film between them
US07/569,375 US5001527A (en) 1986-07-10 1990-08-13 Semiconductor device with thin insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61162472A JP2518617B2 (ja) 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JPS6317544A JPS6317544A (ja) 1988-01-25
JP2518617B2 true JP2518617B2 (ja) 1996-07-24

Family

ID=15755275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61162472A Expired - Lifetime JP2518617B2 (ja) 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法

Country Status (4)

Country Link
US (1) US5001527A (ja)
EP (1) EP0252679B1 (ja)
JP (1) JP2518617B2 (ja)
DE (1) DE3785699T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779623B2 (ja) * 1988-06-06 1998-07-23 セイコーインスツルメンツ株式会社 半導体不揮発性メモリ
JPH02156564A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 半導体記憶装置の製造方法
JPH0322435A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体装置
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
US5086370A (en) * 1990-08-24 1992-02-04 Analog Devices, Incorporated Integrated circuit chip formed with a capacitor having a low voltage coefficient, and method of making such capacitor
US5218511A (en) * 1992-06-22 1993-06-08 Vlsi Technology, Inc. Inter-silicide capacitor
US5470775A (en) * 1993-11-09 1995-11-28 Vlsi Technology, Inc. Method of forming a polysilicon-on-silicide capacitor
US5498558A (en) * 1994-05-06 1996-03-12 Lsi Logic Corporation Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same
DE19536465A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
DE19536528A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
JP3241316B2 (ja) 1998-01-07 2001-12-25 日本電気株式会社 フラッシュメモリの製造方法
TW578214B (en) 2000-05-29 2004-03-01 Tokyo Electron Ltd Method of forming oxynitride film or the like and system for carrying out the same
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
JPS56150851A (en) * 1980-04-22 1981-11-21 Toshiba Corp Manufacture of semiconductor integrated circuit
US4419385A (en) * 1981-09-24 1983-12-06 Hughes Aircraft Company Low temperature process for depositing an oxide dielectric layer on a conductive surface and multilayer structures formed thereby
JPS5935469A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置
JPS5978576A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置およびその製造方法
US4577390A (en) * 1983-02-23 1986-03-25 Texas Instruments Incorporated Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer
JPS59161860A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体メモリ装置
JPS6058644A (ja) * 1983-09-12 1985-04-04 Toshiba Corp 半導体装置
JPS6066435A (ja) * 1983-09-22 1985-04-16 Matsushita Electric Ind Co Ltd 薄膜形成方法
JPS60105279A (ja) * 1983-11-14 1985-06-10 Toshiba Corp 半導体装置
JPS60158672A (ja) * 1984-01-27 1985-08-20 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS61131487A (ja) * 1984-11-29 1986-06-19 Res Dev Corp Of Japan 半導体不揮発性メモリ
JP2570263B2 (ja) * 1986-05-07 1997-01-08 富士通株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5001527A (en) 1991-03-19
DE3785699D1 (de) 1993-06-09
EP0252679A2 (en) 1988-01-13
EP0252679A3 (en) 1988-08-17
EP0252679B1 (en) 1993-05-05
JPS6317544A (ja) 1988-01-25
DE3785699T2 (de) 1993-08-19

Similar Documents

Publication Publication Date Title
KR920005320B1 (ko) 캐패시터 및 그 제조방법
US7038263B2 (en) Integrated circuits with rhodium-rich structures
JP2518617B2 (ja) 不揮発性メモリおよびその製造方法
US20020177268A1 (en) Novel high-K dielectric materials and processes for manufacturing them
JPS59161874A (ja) 浮遊ゲ−トメモリおよびその製造方法
JPH0673367B2 (ja) 半導体集積回路容量の製作方法
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
KR100316027B1 (ko) 반도체 소자의 전하저장 전극 형성방법
JPH06151751A (ja) 半導体集積回路装置及びその製造方法
JPH04326766A (ja) 半導体装置及びその製造方法
JP3683764B2 (ja) メモリ素子のキャパシタ製造方法
US6770574B2 (en) Method of forming a dielectric layer
JPS62200755A (ja) 半導体装置の製造方法
JPH0563157A (ja) 半導体装置
JPH0230186B2 (ja)
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_
JPS61295644A (ja) 半導体装置の製造方法
JPS6358959A (ja) キヤパシタを有する電界効果型半導体装置
JPS63244863A (ja) 半導体装置
KR20010065179A (ko) 반도체 소자의 캐패시터 제조방법
JPS60240123A (ja) 半導体装置の製造方法
JP2563628B2 (ja) 半導体装置の製造方法
KR940011799B1 (ko) TiN층으로 된 전하저장전극 형성방법
KR19980065739A (ko) 반도체 메모리 소자의 커패시터 제조방법
JPS63293982A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term