JP2779623B2 - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JP2779623B2 JP2779623B2 JP63138732A JP13873288A JP2779623B2 JP 2779623 B2 JP2779623 B2 JP 2779623B2 JP 63138732 A JP63138732 A JP 63138732A JP 13873288 A JP13873288 A JP 13873288A JP 2779623 B2 JP2779623 B2 JP 2779623B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- floating gate
- insulating film
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータなどの電子機器に用いられ
ている半導体不揮発性メモリに関する。
ている半導体不揮発性メモリに関する。
この発明は、浮遊ゲート型半導体不揮発性メモリにお
いて、制御ゲート領域を基板表面に設けることにより、
浮遊ゲート電極をポリサイド、あるいは、シリサイドで
形成して、高速で読み出し動作する半導体不揮発性メモ
リを実現するものである。
いて、制御ゲート領域を基板表面に設けることにより、
浮遊ゲート電極をポリサイド、あるいは、シリサイドで
形成して、高速で読み出し動作する半導体不揮発性メモ
リを実現するものである。
従来、第２図に示すように、浮遊ゲート電極７の上
に、熱酸化により形成された制御ゲート酸化膜16を介し
て制御ゲート電極15を設けた半導体不揮発性メモリが知
られていた。例えば、J.Miyamoto et al“An Experimen
tal 5V Only 256kbit CMOS EEPROM with a High Perfor
mance Single Polysilicon Cell"IEEE Journal of Soli
d State Circuits,vol.SC−21,No.5,OCTOBER 1986 pp58
2−860.に開示されている。
に、熱酸化により形成された制御ゲート酸化膜16を介し
て制御ゲート電極15を設けた半導体不揮発性メモリが知
られていた。例えば、J.Miyamoto et al“An Experimen
tal 5V Only 256kbit CMOS EEPROM with a High Perfor
mance Single Polysilicon Cell"IEEE Journal of Soli
d State Circuits,vol.SC−21,No.5,OCTOBER 1986 pp58
2−860.に開示されている。
しかし、従来の半導体不揮発性メモリは、浮遊ゲート
電極７から制御ゲート電極15への電荷の揮発を防ぐため
に、品質の良い薄い制御ゲート酸化膜16を必要とし、そ
の結果、浮遊ゲート電極７は、酸化しやすい多結晶シリ
コン膜で形成せざるをえなかった。そのため、メモリア
レイ及び、Ｙの制御回路の配線も多結晶シリコンが用い
られており、メモリの高速化を妨げていた。
電極７から制御ゲート電極15への電荷の揮発を防ぐため
に、品質の良い薄い制御ゲート酸化膜16を必要とし、そ
の結果、浮遊ゲート電極７は、酸化しやすい多結晶シリ
コン膜で形成せざるをえなかった。そのため、メモリア
レイ及び、Ｙの制御回路の配線も多結晶シリコンが用い
られており、メモリの高速化を妨げていた。
そこで、この発明は、従来のこのような欠点を解決す
るために、浮遊ゲート電極を、抵抗率の小さいポリサイ
ド、あるいは、シリサイドで形成することにより、高速
な半導体不揮発性メモリを得ることを目的としている。
るために、浮遊ゲート電極を、抵抗率の小さいポリサイ
ド、あるいは、シリサイドで形成することにより、高速
な半導体不揮発性メモリを得ることを目的としている。
上記課題を解決するために、この発明は、制御ゲート
領域を浮遊ゲート電極の下に設けることにより、浮遊ゲ
ート電極上の熱酸化膜で形成されていた制御ゲート酸化
膜を除いた構造にして、浮遊ゲート電極として、熱酸化
に弱いポリサイド、あるいは、シリサイドを用いて高速
半導体不揮発性メモリを可能にした。
領域を浮遊ゲート電極の下に設けることにより、浮遊ゲ
ート電極上の熱酸化膜で形成されていた制御ゲート酸化
膜を除いた構造にして、浮遊ゲート電極として、熱酸化
に弱いポリサイド、あるいは、シリサイドを用いて高速
半導体不揮発性メモリを可能にした。
以下に、この発明の実施例を、図面にもとづいて説明
する。Ｎ型の浮遊ゲート電極タイプの半導体不揮発性メ
モリの場合について説明する。第１図に示すように、Ｐ
型のシリコン基板１の表面に、N+型ソース領域２、ドレ
イン領域３及び制御ゲート領域５が設けられており、ソ
ース領域２とドレイン領域３との間の基板１の表面であ
るチャネル領域上には、ゲート酸化膜４が設けられてい
る。制御ゲート領域５の上には、制御ゲート酸化膜６が
形成されている。ゲート酸化膜４の上には、浮遊ゲート
電極７が設けられており、さらに、浮遊ゲート電極７は
制御ゲート酸化膜６上まで延びている。制御ゲート領域
５は、浮遊ゲート電極７の電位を効率良く制御するため
に、制御ゲート酸化膜６を介して浮遊ゲート電極７と強
く容量結合している。
する。Ｎ型の浮遊ゲート電極タイプの半導体不揮発性メ
モリの場合について説明する。第１図に示すように、Ｐ
型のシリコン基板１の表面に、N+型ソース領域２、ドレ
イン領域３及び制御ゲート領域５が設けられており、ソ
ース領域２とドレイン領域３との間の基板１の表面であ
るチャネル領域上には、ゲート酸化膜４が設けられてい
る。制御ゲート領域５の上には、制御ゲート酸化膜６が
形成されている。ゲート酸化膜４の上には、浮遊ゲート
電極７が設けられており、さらに、浮遊ゲート電極７は
制御ゲート酸化膜６上まで延びている。制御ゲート領域
５は、浮遊ゲート電極７の電位を効率良く制御するため
に、制御ゲート酸化膜６を介して浮遊ゲート電極７と強
く容量結合している。
本発明の半導体不揮発性メモリの読み出しは、浮遊ゲ
ート電極７の中の電荷量に対応して、制御ゲート領域５
に対するチャネル領域のコンダクタンスが変化すること
により、情報の読み出しができる。また、情報の記憶
は、ドレイン領域３近傍でのホットエレクトロンを注入
する方法、あるいは、浮遊ゲート電極７の周囲の一部に
約100Å程度の非常に薄いトンネル絶縁膜を設けて、強
電界により、トンネル電流を流すことによりできる。
ート電極７の中の電荷量に対応して、制御ゲート領域５
に対するチャネル領域のコンダクタンスが変化すること
により、情報の読み出しができる。また、情報の記憶
は、ドレイン領域３近傍でのホットエレクトロンを注入
する方法、あるいは、浮遊ゲート電極７の周囲の一部に
約100Å程度の非常に薄いトンネル絶縁膜を設けて、強
電界により、トンネル電流を流すことによりできる。
情報の消去は、紫外線、あるいは、トンネル電流によ
り、浮遊ゲート電極７の中の電子を外へ抜き出すことに
よりできる。
り、浮遊ゲート電極７の中の電子を外へ抜き出すことに
よりできる。
本発明の半導体不揮発性メモリの浮遊ゲート電極７
は、ポリサイド、あるいは、シリサイドで形成されてい
る。従って、従来の多結晶シリコン膜に比べ、抵抗率を
一桁以上低くすることができる。浮遊ゲート電極７の上
に、薄い絶縁膜を介して他の電極が設けられていないた
めに、浮遊ゲート電極として、熱酸化に弱い薄膜を用い
ることができる。例えば、ポリサイドは、熱酸化によ
り、機械的なはがれという問題点があるが、本発明のメ
モリでは、浮遊ゲート電極７の上にCVD法により形成さ
れる厚い中間絶縁膜８を設けるため、ポリサイドを浮遊
ゲート電極７に用いることができる。
は、ポリサイド、あるいは、シリサイドで形成されてい
る。従って、従来の多結晶シリコン膜に比べ、抵抗率を
一桁以上低くすることができる。浮遊ゲート電極７の上
に、薄い絶縁膜を介して他の電極が設けられていないた
めに、浮遊ゲート電極として、熱酸化に弱い薄膜を用い
ることができる。例えば、ポリサイドは、熱酸化によ
り、機械的なはがれという問題点があるが、本発明のメ
モリでは、浮遊ゲート電極７の上にCVD法により形成さ
れる厚い中間絶縁膜８を設けるため、ポリサイドを浮遊
ゲート電極７に用いることができる。
また、本発明の半導体不揮発性メモリは、今まで説明
したように、浮遊ゲート電極を多結晶シリコン薄膜以外
の薄膜で形成できるために、メモリの周辺制御回路のト
ランジスタのゲート電極と浮遊ゲート電極とを同一工程
で形成できる。即ち、製造工程が簡単になる。最近で
は、高速化のために、トランジスタのゲート金属とし
て、ポリサイド、シリサイドのように抵抗率の低い材料
が用いられるようになってきているが、本発明のメモリ
の場合、これらの高速用ゲート金属を浮遊ゲート電極に
用いることができる。
したように、浮遊ゲート電極を多結晶シリコン薄膜以外
の薄膜で形成できるために、メモリの周辺制御回路のト
ランジスタのゲート電極と浮遊ゲート電極とを同一工程
で形成できる。即ち、製造工程が簡単になる。最近で
は、高速化のために、トランジスタのゲート金属とし
て、ポリサイド、シリサイドのように抵抗率の低い材料
が用いられるようになってきているが、本発明のメモリ
の場合、これらの高速用ゲート金属を浮遊ゲート電極に
用いることができる。
この発明は、以上説明したように、制御ゲート領域を
基板内に設け、浮遊ゲート電極をポリサイド、シリサイ
ドいづれかの低抵抗率の薄膜を用いることにより、半導
体不揮発性メモリを高速化するとともに、製造工程をも
簡単にする効果がある。
基板内に設け、浮遊ゲート電極をポリサイド、シリサイ
ドいづれかの低抵抗率の薄膜を用いることにより、半導
体不揮発性メモリを高速化するとともに、製造工程をも
簡単にする効果がある。
第１図は、本発明の半導体不揮発性メモリの断面図であ
り、第２図は、従来の半導体不揮発性メモリの断面図で
ある。 ５……制御ゲート領域 ７……浮遊ゲート電極
り、第２図は、従来の半導体不揮発性メモリの断面図で
ある。 ５……制御ゲート領域 ７……浮遊ゲート電極
Claims (2)
- 【請求項１】第１導電型の半導体基板表面に設けられた
第２導電型のソース領域、ドレイン領域及び制御ゲート
領域と、前記ソース領域と前記ドレイン領域間の前記半
導体基板表面であるチャネル領域と、前記チャネル領域
上に形成されたゲート絶縁膜と、前記制御ゲート領域上
に形成された制御ゲート絶縁膜と前記制御ゲート絶縁膜
との上に橋渡すごとく設けられ、揮発性半導体メモリを
制御する周辺制御回路のトランジスタのゲート電極と同
じ材質のポリサイド又はシリサイドよりなり、前記周辺
制御回路のトランジスタのゲート電極と同一の工程にて
形成された浮遊ゲート電極よりなることを特徴とする半
導体不揮発性メモリ。 - 【請求項２】前記ゲート絶縁膜の一部がトンネル絶縁膜
である請求項１記載の半導体不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63138732A JP2779623B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63138732A JP2779623B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体不揮発性メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01307275A JPH01307275A (ja) | 1989-12-12 |
| JP2779623B2 true JP2779623B2 (ja) | 1998-07-23 |
Family
ID=15228871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63138732A Expired - Lifetime JP2779623B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2779623B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101030667B1 (ko) | 2007-10-10 | 2011-04-20 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7500550A (nl) * | 1975-01-17 | 1976-07-20 | Philips Nv | Halfgeleider-geheugeninrichting. |
| JPS5978576A (ja) * | 1982-10-27 | 1984-05-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2518617B2 (ja) * | 1986-07-10 | 1996-07-24 | セイコー電子工業株式会社 | 不揮発性メモリおよびその製造方法 |
-
1988
- 1988-06-06 JP JP63138732A patent/JP2779623B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 西澤潤一編「半導体研究１６」工業調査会（１９７９．８．１５）ＰＰ１７１〜１７２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01307275A (ja) | 1989-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300802A (en) | Semiconductor integrated circuit device having single-element type non-volatile memory elements | |
| JP2817500B2 (ja) | 不揮発性半導体記憶装置 | |
| US4642673A (en) | Floating gate type EEPROM with a substrate region used for the control gate | |
| JP3498116B2 (ja) | 不揮発性半導体記憶装置 | |
| TW578301B (en) | Nonvolatile semiconductor memory and method of operating the same | |
| US7358129B2 (en) | Nonvolatile semiconductor memory device and a method of the same | |
| JP3288100B2 (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| JP2779623B2 (ja) | 半導体不揮発性メモリ | |
| JPH02308571A (ja) | 半導体記憶装置 | |
| JPS5878468A (ja) | 浮遊ゲ−トメモリセル | |
| JP3288099B2 (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| JPS61194877A (ja) | 絶縁ゲ−ト型不揮発性半導体メモリ | |
| US20010008786A1 (en) | Structure and manufacturing method of non-volatile flash memory | |
| JP2544569B2 (ja) | 半導体記憶装置 | |
| EP0347148A2 (en) | Semi-conductor non-volatile memory | |
| JP2544570B2 (ja) | 半導体記憶装置の製造方法 | |
| US5324677A (en) | Method of making memory cell and a peripheral circuit | |
| JPS5958868A (ja) | 半導体不揮発性メモリ | |
| JP2989205B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP2685506B2 (ja) | 半導体記憶装置 | |
| JP2635638B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPH06177392A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2000114405A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20060003516A1 (en) | Flash memory devices on silicon carbide | |
| JPH06326324A (ja) | 不揮発性半導体記憶装置及びその製造方法 |