JPH06177392A - 不揮発性半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 電気的に書き換え可能な不揮発性半導体記憶
装置において、トンネル酸化膜へのバーズビークの食い
込みを防止し、セル面積の低減化を達成した不揮発性半
導体記憶装置およびその製造方法を提供することにあ
る。 【構成】 半導体基板１にゲート絶縁膜２を介して形成
された浮遊ゲート電極３と制御ゲート電極５とソース、
ドレイン領域を備えた不揮発性半導体記憶装置におい
て、浮遊ゲート電極を形成する工程と、浮遊ゲート電極
の側壁に絶縁膜を形成する工程と、側壁絶縁膜を耐酸化
性膜として半導体基板表面に絶縁膜を形成する工程を含
む。 【効果】 酸化工程による浮遊ゲート下部のトンネル酸
化膜へのバーズビークの食い込みの影響を防止できる。
ゲート酸化膜厚が厚くならないので、高速書込み、消去
の両動作を上記プロセスの制約を受けることなく実現で
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気的書換機能を備え
た不揮発性半導体記憶装置の製造方法に関する。

【０００２】

【従来の技術】従来、電気的書き換え可能な一括消去型
の不揮発性半導体記憶装置としては、ＦＡＣＥ（Intern
ational Electron Device Meeting Technical Digest、
December 1990、 pp.91〜94）と呼ばれる不揮発性半導体
装置が提案されている。ＦＡＣＥは、図３の平面構造略
図に示すように、ワード線３２と直交するように不純物
層配線で形成されたドレイン線４５およびソース配線４
６が配置されており、それぞれの不純物層配線は１６個
ないし３２個のメモリセル毎にメタル配線とのコンタク
ト４１、４２を形成している。このため、ＮＯＲ型フラ
ッシュメモリよりもセル面積の低減化が可能である。

【０００３】ＦＡＣＥ型フラッシュメモリセルの形成工
程概略を図３から図６を用い説明する。図３のＡ−Ａ’
およびＢ−Ｂ’は以降の図面でメモリセルのワード線方
向とデータ線方向の断面部分を示している。

【０００４】ＦＡＣＥ型フラッシュメモリセルは図４の
Ａ−Ａ’断面構造図に示すように、ｐ型シリコン基板１
上にトンネル酸化膜２／浮遊ゲート３／層間絶縁膜４／
制御ゲート５が形成され、ワード線３２となる制御ゲー
ト５配線と交差する形でｎ型ソース不純物層４６、ｎ型
ドレイン不純物層４５が形成されている。更に、制御ゲ
ート配線５または浮遊ゲート３とｎ型ソース、ドレイン
不純物層４６、４５が交差する領域ではゲート配線と不
純物層配線との絶縁を図るために不純物層上に熱酸化膜
４７が形成されている。

【０００５】この形成工程は、図５に示すように、ｐ型
シリコン基板１上に酸化膜４９を介して窒化膜５０を形
成した後、窒化膜５０をメモリセルのチャネル領域とな
るように加工する。その後、窒化膜５０をマスクにイオ
ン打ち込みを行いソース４６／ドレイン４５不純物層お
よびｐ型不純物層４８を形成する。更に、前記不純物層
上を熱酸化法により酸化膜４７の形成を行う。

【０００６】続いて、上記窒化膜５０を除去し犠牲酸化
を行なった後、チャネルイオン打ち込みを行ない前記犠
牲酸化膜を除去する。その後、図４に示すメモリのトン
ネル酸化膜２および浮遊ゲート電極３となるポリシリコ
ン膜をＣＶＤ法により全面に形成する。更に、このポリ
シリコン膜を浮遊ゲート電極となるように加工する。次
に、層間絶縁膜４および制御ゲート電極５となるポリシ
リコン膜を順次被着させる。その後、図６に示すように
データ線方向Ｂ−Ｂ’断面方向においてポリシリコン膜
５、層間絶縁膜４、さらにポリシリコン膜３をホトエッ
チング工程を用い制御ゲートとなるように加工する。

【０００７】以降、パシベーション工程、コンタクト形
成工程、メタル配線工程を経た後図３の平面図に示すＦ
ＡＣＥ型メモリアレイができる。

【０００８】一方、ＦＡＣＥ型の中にＰＢ−ＦＡＣＥ
（1990 Symposium on VLSI Technology Digest of Tech
nical Papers, June, 1990, pp.73〜74）と呼ばれる不
揮発性半導体記憶装置も提案されている。平面構造はＦ
ＡＣＥと同様であるが、メモリセルの形成工程が異な
る。

【０００９】ＰＢ−ＦＡＣＥ型メモリセルの形成工程概
略を図３、図７、図８を用い説明する。メモリセルの断
面構造はＦＡＣＥ型とほぼ同様であるが、図７Ａ−Ａ’
断面に示すように浮遊ゲート部が２層のポリシリコンか
ら成っている点が異なる。

【００１０】次にＰＢ−ＦＡＣＥ型メモリセルの形成方
法について説明する。

【００１１】図８に示すように、ｐ型シリコン基板１上
にトンネル酸化膜２を介してポリシリコン膜５１および
窒化膜５３を形成した後、これらの膜をメモリセルのチ
ャネル領域となるように加工する。その後、窒化膜５３
およびポリシリコン膜５１をマスクにイオン打ち込みを
行いソース４６／ドレイン４５、４８不純物層を形成す
る。更に、前記不純物層上を熱酸化法により酸化膜４７
の形成を行う。

【００１２】続いて、上記窒化膜５３を除去した後、図
７に示す浮遊ゲート電極の一部となるポリシリコン膜５
２を全面に形成する。その後、このポリシリコン膜５２
を浮遊ゲート電極の一部となるようにホトエッチング工
程を用い加工する。更に、層間絶縁膜４となる酸化膜／
窒化膜／酸化膜の複合膜および制御ゲート電極の材料で
あるポリシリコン膜５を順次被着させる。その後ポリシ
リコン膜５、層間絶縁膜４、ポリシリコン膜５１、５２
をホトエッチング工程を用い制御ゲート電極配線となる
ように加工する。以降ＦＡＣＥと同様、パシベーション
工程、コンタクト形成工程、メタル配線工程を経た後図
３の平面図に示すようなＰＢ−ＦＡＣＥ型メモリセルが
できる。

【００１３】次に、ＦＡＣＥ型およびＰＢ−ＦＡＣＥ型
メモリセル動作について図４を用いて説明する。

【００１４】書込みは従来のＮＯＲ型と同様にソースを
接地した状態でドレインおよび制御ゲート５に正電圧を
加えドレイン接合表面近傍で発生するホットエレクトロ
ンを図中５４に示すように浮遊ゲート電極３中に注入さ
せる。このため、ドレイン不純物層にはｐ領域４８を設
けホットエレクトロン発生効率の向上を図っている。本
書き込みによって浮遊ゲート３上に設けられた制御ゲー
ト５からみたしきい値電圧は高くなる。図３の平面図に
おいてアレイ内の１ビットを書き込むには、任意のワー
ド線３２およびデータ線４５に電圧を印加するとドレイ
ン不純物層配線４５を共有している２ビットが選択され
る。しかし、デコーダ回路により非選択のデータ線４５
およびソース線４６を開放状態としているため１ビット
選択が可能である。

【００１５】消去はFowler-Nordheim（Ｆ−Ｎ）トンネ
ル方式により行われる。制御ゲート５を接地しソース不
純物層４６に正電圧を加えることにより行う。これによ
り、浮遊ゲート３とソース不純物層４６間のゲート酸化
膜２に高電界を与え、ゲート酸化膜２を介したトンネル
現象５５を利用して、浮遊ゲート電極３中に蓄積された
電子をソース側４６に引き抜くことができる。本消去に
よって、制御電極５からみたしきい値電圧は低くなる。

【００１６】なお、読出しは、ドレイン端子に低電圧を
加え、制御ゲート電極に電圧を加えた時にメモリセルに
流れるチャネル電流の大小を情報の”１”または”０”
に対応させることにより行う。

【００１７】

【発明が解決しようとする課題】上記のように、ＦＡＣ
Ｅ型およびＰＢ−ＦＡＣＥ型フラッシュメモリセルは種
々の利点を有する有望な素子であるが、微細化に伴う電
源電圧の低電圧化を実現する上で書き換え方式に問題が
残されていた。

【００１８】図４に示されるような従来のＦＡＣＥ型フ
ラッシュメモリセルでは、ソース／ドレイン不純物層４
５、４６、４８を形成した後トンネル酸化膜を形成する
ため、次のような問題点が生じる。

【００１９】（１）ソース／ドレイン不純物層４５、４
６、４８を形成した後、犠牲酸化工程、トンネル酸化工
程を形成するため、熱履歴によるソース／ドレイン不純
物層浅溝接合化が困難。

【００２０】（２）高い不純物濃度を有する不純物層上
に薄膜のトンネル酸化膜を形成する際、酸化膜厚の制御
性が困難。

【００２１】（３）不純物層領域に酸化膜４７を形成し
た後の窒化膜５０の除去工程や、犠牲酸化工程などの洗
浄により不純物層領域にある酸化膜が削れ、図４の５７
に示すようにチャネル側からの後退が生じ、この部分の
制御性が困難。

【００２２】また、ＰＢ−ＦＡＣＥにおいても次のよう
な問題点がある。

【００２３】（４）図７の５８に示すようポリシリコン
膜５１をマスクに高濃度不純物層領域上に酸化膜４７を
形成する酸化工程において、ポリシリコン膜５１下部の
トンネル酸化膜２領域まで酸化が進行し、チャネルエッ
ジ部のトンネル酸化膜が厚くなる。いわゆるバーズビー
ク領域がポリシリコン下部に成長し、バーズビークの膜
厚がセル間でばらつく。書き込みまたは消去ではエッジ
部のトンネル酸化膜を介して電子を移動させるため、ト
ンネル酸化膜の厚膜化が書き込み消去時間の増加をひき
おこし、バーズビークの膜厚ばらつきが書き込み消去特
性のばらつきを生じさせる。１トランジスタ型のメモリ
セルにおいては、消去ばらつきによりしきい値が負とな
ると読み出し時に非選択状態（ゲート電圧が０Ｖ）であ
ってもメモリトランジスタが導通状態になるため読み出
し不良の原因となる。

【００２４】さらに、上記バーズビークの伸びを抑制す
るために不純物層領域上に形成する酸化膜厚４７を（ト
ンネル酸化膜領域まで進行することを考慮し）薄膜化す
ると、不純物層配線４５，４６とワード配線５および浮
遊ゲート電極５２との配線間容量が増加する。これによ
ってアクセス時間の遅れを引き起こす。

【００２５】本発明は上記従来技術の問題点を解決する
ためになされたものである。

【００２６】本発明の目的は、電気的に書換え可能なメ
モリセルを用いた不揮発性半導体記憶装置およびその製
造方法であり、微細化を可能とし大容量の不揮発性半導
体記憶装置を提供することにある。

【００２７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明では代表的な実施例を用いて説明すると、
図１、図９または図１１に示したように、半導体基板の
主表面の第１の領域に浮遊ゲート電極３と、制御ゲート
電極５と、ソース６、ドレイン領域７を備えた不揮発性
半導体記憶装置の製造方法において、上記第１の領域に
ゲート絶縁膜２を形成し、該ゲート絶縁膜２上に第１の
導電体層３を形成し、該第１の導電体層３上に耐酸化性
の第１の絶縁膜５３を被着し、該第１の導電体層３と該
第１の絶縁膜５３をパターニングして浮遊ゲート電極３
を形成する第１の工程と、その後、該浮遊ゲート電極３
をマスクとして上記第１の領域中に不純物を導入するこ
とにより上記ソース６、ドレイン領域７を形成する第２
の工程と、その後、上記浮遊ゲート電極の側壁に側壁絶
縁膜９を形成する第３の工程と、その後、上記第１の領
域に酸化による酸化絶縁膜１０を形成する第４の工程
と、その後、上記浮遊ゲート電極上の上記第１の絶縁膜
５３を除去し、上記浮遊ゲート電極３上に層間絶縁膜６
９と制御ゲート電極３２を形成する第５の工程とを具備
する。

【００２８】

【作用】上述した手段によれば、以下の作用により所期
の目的が達成される。

【００２９】以下、図２１、図１を用いて本発明のＮＯ
Ｒ型フラッシュメモリの作用の詳細を説明する。

【００３０】（１）図２１は本発明と従来プロセスにお
けるゲート下部へのバーズビーク量を比較したものであ
る。従来プロセスは、浮遊ゲート形成後ゲート周辺のシ
リコン酸化膜形成を行うが、本発明のプロセスでは、浮
遊ゲート電極の側壁に側壁絶縁膜９を形成する第３の工
程と、その後、上記第１の領域に酸化による酸化絶縁膜
１０を形成する第４の工程により、バーズビークの伸び
を抑制している。図２１の横軸には不純物層上に形成す
る酸化膜厚、縦軸にはゲート下部への酸化膜のくい込み
量（いわゆるバーズビーク量）をとっている。従来構造
では一定の酸化膜厚を超えると、酸化膜厚とともにバー
ズビーク量が増している。これに対し本発明の構造（ゲ
ート側壁の保護膜を形成した後酸化を行う。）では、従
来方式よりもバーズビークの伸びが抑制されている。ま
た本発明の構造即ちゲート側壁の保護膜に、ＣＶＤ酸化
膜を用いた構造よりも窒化膜を用いた構造ではさらにこ
の抑制効果は改善された。

【００３１】上記バーズビークの抑制は図１のソース／
ドレイン不純物層６、７、１１上の酸化膜１０を形成す
る前に、浮遊ゲート電極側面に保護膜９を形成すること
で実現している。ここで、保護膜９に酸化膜を用いた場
合でも、充分なバーズビークの抑制効果が得られるが、
耐酸化性のある窒化膜を用いることによりさらにバーズ
ビークを低減できる。

【００３２】さらに保護膜９は、以降の酸化工程やＨＦ
系洗浄工程などによる浮遊ゲートエッジ下部のトンネル
酸化膜部への酸化の進行や、酸化膜の削れが抑えられ
る。よって、トンネル酸化膜厚は保護膜９を形成した以
降の工程においても変わることなく、メモリアレー内の
セル間のばらつきも生じなくなる。また、酸化膜１０に
ついてもトンネル酸化膜へのバ−ズビ−クの伸びが抑え
られるため任意の膜厚に設定できる。

【００３３】（２）基板上にトンネル酸化膜２および浮
遊ゲート電極を形成した後ソース／ドレイン不純物層
６、７、１１を形成する。このため、従来のＦＡＣＥ型
のように高濃度不純物層上に数ナノメートルの薄いトン
ネル酸化膜を形成しなくてよい。よって酸化膜厚を制御
性良く形成できる。

【００３４】（３）浮遊ゲート電極を形成した後に不純
物層上を酸化している。このため、図４の５７に示すよ
うにＦＡＣＥ型のような窒化膜や酸化膜を除去する工程
（チャネル領域を形成するための工程）や、この領域の
犠牲酸化工程による酸化膜の後退がなくなる。よってこ
の部分のトンネル酸化膜耐圧の低下を防止できる。

【００３５】

【実施例】本発明の第１の実施例を図２および図１０か
ら図１５、表１を用いて説明する。

【００３６】図２は本実施例によるＮＯＲ型フラッシュ
メモリを用いた不揮発性半導体記憶装置の平面図、図１
０から図１３は上記平面図２のＡ−Ａ’断面、図１４は
同じくＢ−Ｂ’断面を示している。

【００３７】まず図２を用いて本実施例のＮＯＲ型フラ
ッシュメモリセルの平面図を説明する。データ線方向に
素子分離領域３０が形成され、データ線を構成するメタ
ル配線４３はコンタクトホール４１を通して選択トラン
ジスタ３６のドレイン不純物層に接続され、選択トラン
ジスタ３６のソース不純物層はメモリセルブロック内の
ドレイン不純物層に接続されている。選択トランジスタ
３６のゲート電極は浮遊ゲートと上部のワード配線材料
によって構成されている。メモリセルのトランジスタ領
域は，第１層めの浮遊ゲートを定義する領域５１とワー
ド線を定義する領域３２の交差する領域である。メモリ
セルの浮遊ゲートは２層構造からなり、第２層めの浮遊
ゲートは領域５２により定義され、ワード線と浮遊ゲー
トとの容量値を定めている。領域５１と素子分離領域３
０の間は不純物層配線領域となるが、ドレイン側と対向
してソース側の不純物層領域が形成される。ソース側の
不純物層領域は、選択トランジスタのゲート５９を介し
て共通ソース領域３５に接続される。ソース／ドレイン
不純物層と浮遊ゲートに囲まれている領域４０には素子
分離のためにｐ型不純物層を形成している。

【００３８】次に図１３により断面構造について説明す
る。

【００３９】図１３は図２の平面図のＡ−Ａ’断面図を
示している。各メモリセル領域は、ＬＯＣＯＳ（Local
Oxidation of Silicon）酸化膜により形成された素子分
離領域３０により分離されている。ｐ型シリコン基板１
の表面は、膜厚が約７ｎｍのトンネル酸化膜６１により
覆われ、ポリシリコン層により形成された第１の浮遊ゲ
ート５１が形成されている。浮遊ゲート５１の側面は、
絶縁膜７４，７５により覆われ、その上に、ポリシリコ
ン層により形成された第２の浮遊ゲート５２を有してい
る。なお本実施例では浮遊ゲート５１の側面の保護膜と
して窒化膜７４と酸化膜７５を用いているが、酸化膜あ
るいは窒化膜のみでも用いることができる。第２の浮遊
ゲート５２と第１の浮遊ゲート５１は電気的に接続され
ている。第２の浮遊ゲート５２上および素子分離領域３
０上には、シリコン酸化膜／シリコン窒化膜／シリコン
酸化膜からなる層間絶縁膜６９が形成されている。な
お、層間絶縁膜６９には約１５ｎｍの堆積酸化膜を用い
ることもできる。層間絶縁膜６９上には、ポリシリコン
層またはタングステンなどによるシリサイド層を用いた
制御ゲート（ワード線）３２が形成されている。制御ゲ
ート３２上に絶縁膜７０を形成し，この上に制御ゲート
３２と直交するように配置されたデータ線となるメタル
配線７６が形成されている。第１層めの浮遊ゲート５１
直下のシリコン基板内にメモリセルのソース並びにドレ
イン領域が形成されている。ドレイン側には、後述する
エッジトンネル放出を用いた書き込み効率を高めるため
ｎ型高濃度不純物層（ピーク濃度が約１０²⁰／ｃｍ³）
６４が形成されている。上記ｎ型高濃度不純物層６４
は、ドレイン側不純物層配線としても用いられている。
また、ソース側には、ドレイン側よりも濃度の低いｎ型
不純物層６５と、ソース／ドレイン間のパンチスルーを
防止し、しきい値電圧を制御するためのｐ型不純物層６
２が形成されている。さらに、ソースおよびドレインに
不純物層配線となるｎ型高濃度不純物層６６が制御ゲー
ト３２に直交する形で設けられている。このｎ型高濃度
不純物層６６上部には酸化膜６７が形成され、浮遊ゲー
ト５２または制御ゲート３２との絶縁を図っている。図
１３に示すように、本実施例のメモリセルは、ｐ型シリ
コン基板上に形成されているが、ｐ型シリコン基板上で
ＣＭＯＳプロセスにより形成されたｐ型ウェル領域上、
ｎ型シリコン基板上のｐ型ウェル領域上においても形成
できる。

【００４０】図１４は同じく図２の平面図においてＢ−
Ｂ’における断面図を示している。データ線に平行な断
面では、ワード線が最小加工寸法で等間隔に形成され、
第１および第２の浮遊ゲート５１、５２さらには層間絶
縁膜６９とワード線となる制御ゲートが積層構造をなし
ている。ワード線間はイオン注入により導入されたｐ型
不純物領域７２により分離されている。選択トランジス
タはメモリゲートと同じ電極配線で構成されており、浮
遊ゲートは図では示していないがワード配線と随所に導
通されている。選択トランジスタのゲート酸化膜の膜厚
は２０ｎｍ程度である。

【００４１】本実施例では、図２のワード線と平行なＡ
−Ａ’面において最小加工寸法の約３倍の長さで形成で
き、Ｂ−Ｂ’面では２倍の長さで１ビットが形成されて
いる。すなわち、０.３５ミクロンの最小加工精度のも
とでは、メモリセル面積を約０.７４平方ミクロンとす
ることが可能になる。

【００４２】次に第１０図から第１４図を用いて，本実
施例で述べる製造方法について説明する。

【００４３】図１０に示すように、半導体基板上にＬＯ
ＣＯＳ（Local Oxidation of Silicon）酸化膜により素
子分離領域３０を形成し、ｐ型シリコン基板１の表面は
所定の犠牲酸化工程を行った後、全面に１８ｎｍ程度の
酸化膜を形成させる。ここで、図１４に示した選択ラン
ジスタ領域部分を保護するようにホトレジストをパター
ニングし、メモリ部にある１８ｎｍの酸化膜をＨＦ系の
エッチング液で除去する。その後約７ｎｍのトンネル酸
化膜６１を表面に形成する。この時、先の選択トランジ
スタ領域では酸化膜厚がおよそ２０ｎｍ程度になる。さ
らに図１０第１の浮遊ゲートとなる１５０ｎｍのポリシ
リコン層５１およびその上部に浮遊ゲート保護用の窒化
膜６３を順次被着させる。なお、窒化膜厚６３は後述す
る不純物層表面を酸化する際、浮遊ゲートへの酸化の進
行を防止できればよくここでは８０〜１２０ｎｍとして
いる。 次に前記窒化膜６３およびポリシリコン層５１
を浮遊ゲートとなるようにホトエッチング工程によって
加工する。さらに、イオン打ち込み時の保護用酸化膜を
熱酸化やＣＶＤ法などにより基板表面に形成させた後、
ホトレジストをパターニングしてソース側のｐ型シリコ
ン基板１に１Ｅ１４／ｃｍ²のＢＦ₂を打ち込む。さら
に、９００℃の熱拡散を行いｐ型不純物層６２を形成し
た後、全面にソース側のｎ型不純物層６５となる５Ｅ１
４／ｃｍ²の砒素を打ち込む。その後、ホトレジストを
パターニングしてドレイン側のみに１Ｅ１５／ｃｍ²以
上の砒素を打ち込んだ後、９００℃の熱拡散を行いソー
ス側の低濃度ｎ型不純物層６５とドレイン側高濃度ｎ型
不純物層６４を形成する。

【００４４】次に、図１１に示すように上記メモリ不純
物層を形成した後全面に２０ｎｍ程度の窒化膜７４と２
００ｎｍ程度のＣＶＤ酸化膜７５を被着させ、酸化膜お
よび窒化膜厚の異方性のドライエッチングを順次行な
い、浮遊ゲート側面に酸化膜および窒化膜のサイドウォ
ール７４，７５を形成する。その後、上記サイドウォー
ル膜７４，７５をマスクとしてソース／ドレイン両側の
基板上に５Ｅ１５／ｃｍ²の砒素を打ち込む。これは高
濃度ｎ型不純物層６６を形成し配線抵抗の低抵抗化を行
うためのものである。上記イオン打ち込み後に９００℃
の熱拡散を行ない、その後２００ｎｍ程度の熱酸化膜６
７を形成する。

【００４５】続いて、浮遊ゲート上にある窒化膜６３を
除去する。窒化膜除去は先に形成した不純物層上の酸化
膜６７の削れ量を最小するため選択比の十分あるエッチ
ング法によって行う必要がある。次に図１２に示すよう
に第２のポリシリコン膜を全面に形成し、第２の浮遊ゲ
ート５２となるようホトエッチング工程により加工す
る。さらに第２の浮遊ゲート５２上および素子分離領域
３０、酸化膜６７上にシリコン酸化膜／シリコン窒化膜
／シリコン酸化膜からなる層間絶縁膜６９および第３の
ポリシリコン３２を順次形成する。その後ホトエッチン
グ工程により制御ゲート配線となるよう第３のポリシリ
コン３２を加工するとともに層間絶縁膜６９と第１第２
の浮遊ゲート５２，５１を順次加工し図１４の断面図に
示すメモリゲートを形成する。

【００４６】ここで熱酸化法あるいはＣＶＤ法により表
面に酸化膜７１を１０ｎｍ程度形成した後、図１４に示
すようにソース／ドレイン不純物層と制御ゲートで囲ま
れた部分にイオン打ち込みによりボロンを１Ｅ１３／ｃ
ｍ²程度打ち込む。こうしてできたｐ型不純物層７２に
よりワード線間および不純物層間の素子分離を行なう。

【００４７】その後表面には公知のＣＶＤ酸化膜および
燐ガラスからなる層間絶縁膜７０を形成した後、図２に
示すように選択トランジスタの不純物層部分にコンタク
ト穴を開け第１のメタル配線７６によって共通データ線
の配線を行う。以下所定の絶縁膜形成技術により不揮発
性半導体記憶装置が完成する。

【００４８】以上に示したように、本実施例では、堆積
酸化膜やシリコン窒化膜を浮遊ゲート５１の側面に形成
することにより、浮遊ゲート５１とシリコン基板１の間
の熱酸化膜６７の形成を容易にしている。一般に、熱酸
化膜６７を浮遊ゲート５１近傍に形成しようとすると、
熱酸化工程によりバーズビーク領域がトンネル酸化膜６
１に食い込み、トンネル酸化膜６１の膜厚が厚くなって
しまう。前述のＦＡＣＥ方式やその改良手法では、バー
ズビーク領域がトンネル酸化膜側へ食い込むことを考慮
した不純物層の設計がなされていないが、本実施例で
は、堆積酸化膜やシリコン窒化膜を用いることにより、
浮遊ゲート側面における酸化の進行を抑制し、トンネル
酸化膜の厚膜化を防止し、メモリセル特性の劣化の防止
が可能となっている。

【００４９】第１の浮遊ゲート５１の側面に形成される
絶縁膜としてシリコン窒化膜７４とＣＶＤ法による酸化
膜７５を用いたが、ＣＶＤ法による酸化膜７５のみでも
用いることができる。ただし、ＣＶＤ法による酸化膜７
５を介しても酸化が進行するため酸化膜６７の影響をあ
る程度受けることになる。このため、酸化膜６７の酸化
条件やＣＶＤ法による酸化膜７５の膜質などの条件検討
が必要である。

【００５０】また、メモリセルの書換え信頼性向上の面
から窒化膜７４およびＣＶＤ酸化膜を形成する前には、
浮遊ゲート５１の側壁にシリコン酸化膜をあらかじめ形
成しておくことが望ましい。

【００５１】次に本実施例のメモリアレイにおける書込
み、消去、読出しの各動作について説明する。図１５
は、ｎ本のワード線を１つの単位とした２つのブロック
の基本回路、また表１には、本実施例におけるデータの
消去、書込み、読出しの各動作における信号線の電位関
係を示している。表１は、ワード線Ｗ１２について消
去、書込み、読出しを行う一例を示している。消去状態
とはメモリセルのしきい値電圧が３.６Ｖ以上の高い状
態にあることを言い、書込み状態とはしきい値電圧が
０.５から１Ｖの範囲にあることを言う。

【００５２】

【表１】

【００５３】まず、消去は，Ｗ１２を含んでいるブロッ
ク１を活性化させることが必要である。選択トランジス
タ１１５と１１６の少なくとも一方をオン状態とするた
めに、ＳＤ１とＳＳ１を３.３Ｖとする。このとき、他
のブロックの信号線ＳＤ２およびＳＳ１は０Ｖである。
選択させたブロック内のワード線については，Ｗ１２に
１２Ｖを加え、他のワード線すべてを０Ｖとする。この
とき、すべてのデータ線の電圧を０Ｖとすることによ
り、Ｗ１２に接続されたすべてのメモリセルの浮遊ゲー
トには、制御ゲート電圧とチャネル電圧が容量分割され
た電圧である６〜８Ｖが加わる。これにより、浮遊ゲー
トとチャネル領域の間のゲート酸化膜に１０ＭＶ以上の
高電界が加わり、Ｆ−Ｎトンネル電流が流れて浮遊ゲー
トに電子が注入され、メモリセルのしきい値電圧を３.
３Ｖ以上にできる。消去にかかる時間は、約１ミリ秒で
ある。

【００５４】書込みは、まず、各データ線毎に設けられ
たラッチ回路にデータを転送する。次に、Ｗ１２を含ん
でいるブロック１を活性化させるためＳＤ１を３.３Ｖ
以上の電圧とする。このとき、ＳＳ１は０Ｖとし、ブロ
ック内のソース線を共通ソース線から電気的に分離す
る。選択ブロック内のワード線については、Ｗ１２に−
７Ｖを加え、他のワード線すべてを３.３Ｖとする。ブ
ロック内の不純物層配線には、各データ線に接続された
ラッチ回路内の情報にしたがって、０Ｖまたは３.３Ｖ
が加えられる。メモリセルのドレイン端子が３.３Ｖの
場合には、ドレイン不純物層と浮遊ゲート間のゲート酸
化膜に１０ＭＶ以上の高電界が加わり、浮遊ゲート内の
電子がドレイン端子に引き抜かれ、メモリセルのしきい
値電圧を１Ｖ以下にできる。また、ドレイン端子が０Ｖ
の場合には、容量結合から計算される浮遊ゲート電圧の
絶対値が小さく、ゲート酸化膜を通したトンネル現象は
生じにくい。以上、データ線に３.３Ｖが与えられたメ
モリセルに関してのみしきい値電圧を低下させることが
でき、データの書込みが行われる。上記書込みにかかる
時間は、約１ミリ秒である。

【００５５】書込み時の選択ブロック中の非選択のワー
ド線に与える電圧はメモリセルの書換え回数に依存して
決められる。書込み時の選択ブロック中の非選択メモリ
セルには、そのドレイン端子に３.３Ｖの電圧が加わっ
ている。このため、非選択のメモリセルが高いしきい値
電圧を持つ場合には浮遊ゲートからドレイン端子に非常
に小さいトンネル電流が流れ、電子が浮遊ゲートから引
き抜かれる可能性がある。非選択のメモリセルが受ける
書換え総時間は、同一ブロック中の他のすべてのワード
線が１００万回書換えられた場合、同一ブロック内のワ
ード線数によるが、例えばワード線数が３２本では３１
本×１００万回×１ミリ秒＝３１,０００秒、６４本で
は６３，０００秒となる。少なくとも上記の時間内だけ
メモリセルのデータが保持されるためには、選択ブロッ
ク中の非選択のワード線に２Ｖ以上の電圧を与えること
が必要になる。ここでは簡素化のため、非選択ワード線
に与える電圧を電源電圧の３.３Ｖとした。

【００５６】このように非選択ワード線に与える電圧を
３.３Ｖとしているため、本発明の不揮発性半導体記憶
装置ではデータ線毎にソース配線を分離することが必要
になる。なぜなら、選択されたデータ線上にある非選択
のメモリセルのしきい値電圧が低い場合、非選択ワード
線が３.３Ｖであるためにオン状態となり、ドレイン端
子（ドレイン側不純物層配線）に与えられた電圧がソー
ス側に供給される。したがって、ソース端子が共通とな
っていると、ソース電位が上がるか過剰なドレイン電流
が流れることになる。

【００５７】読出しは、Ｗ１２を含んでいるブロック１
を活性化させるために、選択トランジスタ１１５と１１
６に対するＳＤ１とＳＳ１を３.３Ｖ以上とする。選択
ブロック内のワード線については，Ｗ１２に３.３Ｖを
加え，他のワード線すべてを０Ｖとする。データ線には
一定の読出し電圧を与える。このとき、対象となるメモ
リセルのしきい値電圧が低い場合にはデータ線の電圧が
下がり、高い場合には一定の電圧に保持されるので、こ
の電圧差を読みだすことによりメモリセルデータを判定
することができる。

【００５８】以上に示したように、書込み、消去の両動
作ともにトンネル方式を用いているため、低電圧（３.
３Ｖ単一電源）動作が可能になるとともに、データ線に
は電源電圧以下の電圧を与えるため、データ線を駆動す
る回路に高耐圧化トランジスタを用いる必要がない。

【００５９】（第２の実施例）図１６から図２０は、第
２の実施例を示している。第１の実施例ではドレイン側
の高濃度ｎ型不純物層６４を形成した後その表面に酸化
膜６７を形成していたが、第２の実施例では酸化膜６７
を形成した後ドレイン側の高濃度ｎ型不純物層６４を形
成する点が異なる。

【００６０】第２の実施例はメモリセルの形成工程が異
なり、平面および断面構造は概ね第１の実施例と同様で
ある。

【００６１】第１６図から第２０図を用いて，本第２の
実施例で述べる製造方法について説明する。

【００６２】図１６に示すように、半導体基板上に素子
分離領域３０を形成し、７ｎｍのトンネル酸化膜６１を
表面に形成する。この時、選択トランジスタ領域では第
１の実施例同様２０ｎｍ酸化膜厚となる。さらに第１の
浮遊ゲートとなる１５０ｎｍのポリシリコン層５１およ
びその上部に浮遊ゲート保護用の酸化膜８０および窒化
膜６３を順次被着させる。なお、酸化膜８０の膜厚は後
述する不純物層表面に酸化膜６７を形成した後浮遊ゲー
ト側壁にある窒化膜８２窒化膜厚を除去する際、浮遊ゲ
ート削れを防止できればよく、ここでは１０ｎｍ程度と
している。また、窒化膜６３の膜厚についても後述する
不純物層表面を酸化する際、浮遊ゲートへの酸化の進行
を防止できればよくここでは１２０ｎｍとしている。次
に前記窒化膜６３および酸化膜８０、ポリシリコン層５
１を浮遊ゲートとなるようにホトエッチング工程によっ
て加工する。次に、熱酸化やＣＶＤ法などにより基板表
面に１０ｎｍ程度の酸化膜を形成させた後、ホトレジス
トをパターニングしてソース側のｐ型シリコン基板１に
１Ｅ１４／ｃｍ²のＢＦ₂を打ち込む。さらに、熱拡散を
行いｐ型不純物層６２を形成した後、全面にソース側の
ｎ型不純物層６５となる５Ｅ１４／ｃｍ²の砒素を打ち
込む。

【００６３】その後、図１７に示すように上記メモリ不
純物層を形成した後全面に１０ｎｍ程度の酸化膜８１と
１５０ｎｍの窒化膜８２を被着させ、窒化膜および酸化
膜の異方性ドライエッチングを順次行ない浮遊ゲート側
面に窒化膜のサイドウォールを形成する。その後、上記
サイドウォール膜をマスクとしてソース／ドレイン両側
の基板上に５Ｅ１５／ｃｍ²の砒素を打ち込む。続いて
熱拡散を行ない配線抵抗の低抵抗化を目的とした高濃度
ｎ型不純物層６６を形成する。

【００６４】その後２００ｎｍ程度の熱酸化膜６７を不
純物層表面に形成する。第１の実施例では、熱酸化膜６
７形成前にソース／ドレイン不純物層に濃度差が生じて
いたため、不純物層上を酸化すると濃度によりドレイン
側の方が厚くなっていた。この酸化膜６７の膜厚はゲー
ト酸化膜６１へのバーズビーク量に影響するため、ドレ
イン側で酸化膜６７の膜厚を最適化すると、ソース側の
酸化膜６７の膜厚が薄くなることから不純物層と上部の
ゲート配線の絶縁性および寄生容量の点から形成範囲が
限定されてしまう。このため、本第２の実施例では熱酸
化膜６７形成前には不純物層濃度をほぼ等しくしてい
る。

【００６５】続いて図１８に示すように浮遊ゲート上お
よび側面にある窒化膜６３、８２を除去する。窒化膜除
去は先に形成した不純物層上の酸化膜の削れ量を最小す
るため選択比の十分ある等方性のエッチング法、たとえ
ば沸騰させたリン酸液などによって行う必要がある。そ
の後ホトレジスト９０をパターニングしてドレイン側の
みに５Ｅ１５／ｃｍ²以上の砒素を打ち込みドレイン側
高濃度ｎ型不純物層６４を形成する。

【００６６】次に、図１９に示すように２００ｎｍのＣ
ＶＤ酸化膜を全面に形成した後、酸化膜の異方性のドラ
イエッチングを行ない浮遊ゲート５１側面に酸化膜のサ
イドウォール８３を形成する。酸化膜８３の膜厚は、浮
遊ゲート側面の不純物層領域を保護するため前記窒化膜
８２よりも厚くする必要がある。

【００６７】以降、実施例１と同様に第２の浮遊ゲート
５２、層間絶縁膜６９、後制御ゲート３２、層間絶縁膜
７０、コンタクト穴、メタル配線７６を順次形成し図２
０に示す不揮発性半導体記憶装置が完成する。

【００６８】以上に示したように、本実施例では、第１
の実施例に比べソース／ドレイン不純物層上の熱酸化膜
６７が同じ膜厚であるため、バーズビークの食い込みお
よび不純物層と上部のゲート配線との寄生容量に差が生
じない。このため熱酸化膜６７の最適化が容易であり、
また自由にソース／ドレイン不純物層濃度を決められる
利点がある。また、本実施例では浮遊ゲート側面に窒化
膜はないため、メモリの書換えやディスターブ耐性など
の信頼性の面で有効である。

【００６９】

【発明の効果】本発明によれば、ソースあるいはドレイ
ン不純物層配線と交差するように浮遊ゲートあるいは制
御ゲートがある構造の電気的に書換え可能な不揮発性半
導体記憶装置において、浮遊ゲートを形成した以降、酸
化工程による浮遊ゲート下部のトンネル酸化膜へのバー
ズビークの食い込みの影響を防止できる。

【００７０】トンネル現象やホットキャリア現象を用い
た書込み、消去動作では、ゲート酸化膜厚が特性に大き
く影響し、厚くなるほど動作に時間を要する。しかし、
本発明では、ゲート酸化膜厚が厚くならないので、高速
書込み、消去の両動作を上記プロセスの制約を受けるこ
となく実現できる。

【００７１】本発明により製作された大規模不揮発性半
導体記憶装置により、小型携帯用ファイルカードが実現
できるとともに、多量の画像データを処理する電子スチ
ルカメラ用のデータ保存用ファイルシステムを構築で
き、さらに、高品質音楽観賞用カード型の携帯型録音再
生器の製作が可能になる。

【図面の簡単な説明】

【図１】本発明の不揮発性半導体装置に用いられるメモ
リセルの断面構造を示す図である。

【図２】本発明の第１の実施例における不揮発性半導体
記憶装置の平面図である。

【図３】ＦＡＣＥおよびＰＢ−ＦＡＣＥ型フラッシュメ
モリメモリセルの平面図である。

【図４】図３平面図のＡ−Ａ’のＦＡＣＥ型メモリセル
形状を示す断面構造図である。

【図５】図３平面図のＡ−Ａ’のＦＡＣＥ型メモリセル
形状を示す断面構造図である。

【図６】図３平面図のＢ−Ｂ’のＦＡＣＥ型，ＰＢ−Ｆ
ＡＣＥ型および本発明のメモリセル形状を示す断面構造
図である。

【図７】図３平面図のＡ−Ａ’のＰＢ−ＦＡＣＥ型メモ
リセル形状を示す断面構造図である。

【図８】図３平面図のＡ−Ａ’のＰＢ−ＦＡＣＥ型メモ
リセルの形成工程中の１形状を示す断面構造図である。

【図９】図２平面図のＡ−Ａ’の本発明のメモリセルの
形成工程中の１形状を示す断面構造図である。

【図１０】本発明の第１の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１１】本発明の第１の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１２】本発明の第１の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１３】本発明の第１の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１４】本発明の第２の実施例における図２平面図の
Ｂ−Ｂ’のメモリセル形状を示す断面構造図である。

【図１５】本発明の第１の実施例におけるメモリセルの
構成を表す図である。

【図１６】本発明の第２の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１７】本発明の第２の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１８】本発明の第３の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図１９】本発明の第３の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図２０】本発明の第３の実施例における図２平面図の
Ａ−Ａ’のメモリセル形状を示す断面構造図である。

【図２１】本発明と従来プロセスにおけるゲート下部へ
のバーズビーク量を比較したものである。

【符号の説明】

１...ｐ型半導体基板、２、６１...ゲート絶縁膜、３、
３１...浮遊ゲート電極、４，６９...層間絶縁膜、５、
３２...制御ゲート、６、２２、４６、６５...ソース側
ｎ型不純物層領域、７、２３、４５、６４...ドレイン
ｎ型不純物層領域、８、６６...ｎ型不純物領域、９...
絶縁膜領域、１０、４７、６７...酸化膜領域、１１、
６２...ソース側ｐ型不純物領域、１２、２５、５５...
エッジトンネル放出方式、１３...全面トンネル注入方
式、２１、５４...ドレイン側におけるホットキャリア
注入方式、２４、４８...ドレイン側ｐ型不純物領域、
３０...ＬＯＣＯＳ領域、３３、４１、４２...コンタク
トホール、３４、４３、４４、７６...メタルのデータ
線、３５、４６...ソース側不純物層配線、３６、５
９...選択トランジスタ、４０、７２...ｐ型不純物層素
子分離領域、４４...メタルのソース線、５７...酸化膜
後退領域、４９...酸化膜、５０、６３...窒化膜、５
１...第１の浮遊ゲート電極、５２...第２の浮遊ゲート
電極、５８...バーズビーク領域、５３...窒化膜、７５
酸化膜、７４窒化膜、７０絶縁膜領域、７１、８０、８
１酸化膜、８２窒化膜、９０レジスト、８３酸化膜 １１１...並列メモリセルグループ、１１２...コンタク
トホール、１１３...ドレイン不純物層配線、１１４...
ソース不純物層配線、１１５、１１６、１１９、１２
０...選択トランジスタ、１１７...共通ソース線、１１
８...メタルのデータ線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 敏夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 久米 均 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体基板の主表面の第１の領域に浮遊ゲ
   ート電極と、制御ゲート電極と、ソース、ドレイン領域
   を備えた不揮発性半導体記憶装置の製造方法において、
   上記第１の領域にゲート絶縁膜を形成し、該ゲート絶縁
   膜上に第１の導電体層を形成し、該第１の導電体層上に
   耐酸化性の第１の絶縁膜を被着し、該第１の導電体層と
   該第１の絶縁膜をパターニングして浮遊ゲート電極を形
   成する第１の工程と、その後、該浮遊ゲート電極をマス
   クとして上記第１の領域中に不純物を導入することによ
   り上記ソース、ドレイン領域を形成する第２の工程と、
   その後、上記浮遊ゲート電極の側壁に側壁絶縁膜を形成
   する第３の工程と、その後、上記第１の領域に酸化によ
   る絶縁膜を形成する第４の工程と、その後、上記浮遊ゲ
   ート電極上の上記第１の絶縁膜を除去し、上記浮遊ゲー
   ト電極上に層間絶縁膜と制御ゲート電極を形成する第５
   の工程とを具備することを特徴とする不揮発性半導体記
   憶装置の製造方法。
2. 【請求項２】請求項１に記載の不揮発性半導体記憶装置
   の製造方法において、上記側壁絶縁膜は、上記第１の領
   域上に第２の絶縁膜を堆積し、該第２の絶縁膜に異方性
   エッチングを施すことにより形成されることを特徴とす
   る不揮発性半導体記憶装置の製造方法。
3. 【請求項３】請求項１又は請求項２の何れかに記載の不
   揮発性半導体記憶装置において、第１の絶縁膜として窒
   化膜を用いたことを特徴とする不揮発性半導体記憶装置
   の製造方法。
4. 【請求項４】請求項１乃至請求項３の何れかに記載の不
   揮発性半導体記憶装置の製造方法において、上記側壁絶
   縁膜は一部にシリコン窒化膜を用いたことを特徴とする
   不揮発性半導体記憶装置の製造方法。
5. 【請求項５】半導体基板の主表面の第１の領域に浮遊ゲ
   ート電極と、制御ゲート電極と、ソース、ドレイン領域
   を備えた不揮発性半導体記憶装置の製造方法において、
   上記第１の領域にゲート絶縁膜を形成し、該ゲート絶縁
   膜上に第１の導電体層を形成し、該第１の導電体層上に
   耐酸化性の第１の絶縁膜を被着し、該第１の導電体層と
   該第１の絶縁膜をパターニングして浮遊ゲート電極を形
   成する第１の工程と、その後、該浮遊ゲート電極をマス
   クとして上記第１の領域中に不純物を導入することによ
   り上記ソース、ドレイン領域を形成する第２の工程と、
   その後、上記浮遊ゲート電極の側壁に側壁絶縁膜を形成
   する第３の工程と、その後、上記第１の領域に酸化によ
   る絶縁膜を形成する第４の工程と、その後、上記浮遊ゲ
   ート電極上の上記第１の絶縁膜を除去し、上記浮遊ゲー
   ト電極上に該浮遊ゲート電極と電気的に接続された第２
   の導電体層と、該第２の導電体層上の層間絶縁膜と制御
   ゲート電極を形成する第５の工程とを具備することを特
   徴とする不揮発性半導体記憶装置の製造方法。
6. 【請求項６】請求項５に記載の不揮発性半導体記憶装置
   の製造方法において、上記側壁絶縁膜は、上記第１の領
   域上に第２の絶縁膜を堆積し、該第２の絶縁膜に異方性
   エッチングを施すことにより形成されることを特徴とす
   る不揮発性半導体記憶装置の製造方法。
7. 【請求項７】請求項５又は請求項６の何れかに記載の不
   揮発性半導体記憶装置において、第１の絶縁膜として窒
   化膜を用いたことを特徴とする不揮発性半導体記憶装置
   の製造方法。
8. 【請求項８】請求項５乃至請求項７の何れかに記載の不
   揮発性半導体記憶装置の製造方法において、上記側壁絶
   縁膜は一部にシリコン窒化膜を用いたことを特徴とする
   不揮発性半導体記憶装置の製造方法。