KR100434698B1 - 반도체소자의 선택적 에피성장법 - Google Patents

반도체소자의 선택적 에피성장법 Download PDF

Info

Publication number
KR100434698B1
KR100434698B1 KR10-2001-0054514A KR20010054514A KR100434698B1 KR 100434698 B1 KR100434698 B1 KR 100434698B1 KR 20010054514 A KR20010054514 A KR 20010054514A KR 100434698 B1 KR100434698 B1 KR 100434698B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
reaction chamber
supplied
epitaxial growth
semiconductor device
Prior art date
Application number
KR10-2001-0054514A
Other languages
English (en)
Other versions
KR20030021376A (ko
Inventor
주성재
류창우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0054514A priority Critical patent/KR100434698B1/ko
Priority to US10/034,392 priority patent/US6541355B2/en
Priority to JP2001401576A priority patent/JP2003086511A/ja
Publication of KR20030021376A publication Critical patent/KR20030021376A/ko
Application granted granted Critical
Publication of KR100434698B1 publication Critical patent/KR100434698B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Abstract

본 발명은 반도체소자의 선택적 에피성장법에 관한 것으로, 발명의 구성은 반도체기판을 반응실내부에 장착하는 제1 단계; 상기 반응실내부로 원료기체를 공급한 상태에서 상기 반도체기판 표면에 상기 원료기체가 흡착되도록 하여 반도체 기판상에 소정의 막을 형성하는 제2 단계; 상기 반응실내부로 선택성 증진 기체를 공급하여 상기 반도체기판의 소정영역에 성장된 반도체물질의 핵을 제거 및 선택성을 제고하는 제3 단계; 및 상기 제2단계와 제3단계를 순차적으로 다수회 반복실시하는 단계를 포함하여 이루어진다.

Description

반도체소자의 선택적 에피성장법{Method for growing epitaxial layer in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 선택적 에피성장법의 선택성을 향상시킬 수 있는 반도체소자의 선택적 에피성장법에 관한 것이다.
일반적인 선택적 에피성장법은 반도체물질이 노출된 표면에만 그와 동종 또는 이종의 반도체막이 성장되고, 산화막, 질화막등의 절연막으로 덮여 있는 표면에는 아무런 막도 성장되지 않도록 하는 기술이다.
실리콘/실리콘 게르마늄 선택적 에피성장법을 구현하기 위해 이용하는 성장방법중에서 최근 관심을 끌고 있는 방법으로는 800 ℃ 이하의 저온에서 선택적 에피성장을 가능하게 하는 초고진공 화학기상증착법(Ultra High Vacuum Chemical Vapor Depostion : UHVCVD)이 있다.
이러한 방법에서 사용되는 원료기체로는 주로 SiH4, Si2H6, GeH4, Ge2H6등을 사용하며, 선택성(selectivity) 증진기체로는 주로 Cl2를 사용한다.
한편, 선택적 에피성장법은 혼합성장법(conventional growth)과 분리성장법(cyclic growth)으로 크게 나눌 수 있다.
여기서, 혼합성장법은 SiH4, Si2H6, GeH4, Ge2H6등의 원료기체와 Cl2를 동시에 반응기에 유입시켜 에피실리콘 또는 에피실리콘 게르마늄층을 성장시키는 방법이다.
또한, 분리성장법은 원료기체와 Cl2를 시간적으로 뷴할하여 교대로 유입시키는 방법이다. 이때, Cl2의 역할은 식각반응 및 표면비활성화(surface passivation)에 의해 절연막 표면에서의 폴리실리콘/실리콘 게르마늄 핵생성을 막는 것이다.
그러므로, 원료기체보다 Cl2의 유량이 증가하면, 일반적으로 도 2에서와 같이, 선택성이 좋아지게 된다.
그러나, 선택적 에피성장중에 Cl2의 유량이 많으면, 도 3에서와 같이, 에피성장막의 성장속도가 감소하고, 공정에 사용되는 장비의 수명에도 악영향을 끼치므로 가급적 사용량을 최소화하는 것이 요구된다.
한편, 도 4는 종래기술에 따른 반도체소자의 선택적 에피성장법에 있어서, Si2H6을 약 10초동안 10 sccm 유량을 유입시키는 제1단계와 Cl2를 약 12초동안 2 sccm 유량으로 유입시키는 제2단계에 의해 에피성장을 실시하였을때의 실험결과를 도시한 사진이다. 여기서, 에피성장은 약 750 ℃ 온도에서 질화막이 형성된 반도체 기판에 대해 실시한다.
도 4에 도시된 바와같이, 질화막위에서 폴리실리콘이 성장되어 선택성을 얻지 못하였다. 이는 800 ℃ 이하의 저온 에피성장시에 절연막 표면의 결함자리 (defectve site)에 폴리실리콘/실리콘 게르마늄 핵생성이 우선적으로 일어나므로써 에피성장이 선택적으로 일어나지 않게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 에피성장의 선택성을 확보하고 게이트산화막의 열화를 방지할 수 있는 반도체소자의 선택적 에피성장법을 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은 에피성장의 성장속도를 증가시켜 양산성을 증가시킬 수 있는 반도체소자의 선택적 에피성장법을 제공함에 있다.
도 1 는 종래기술에 따른 반도체소자의 선택적 에피성장법을 설명하기 위한 순서도.
도 2 및 도 3은 종래기술에 따른 반도체소자의 선택적 에피성장법에 있어서, 사일렌유량에 대한 Cl2유량에 따른 선택성 성장 및 비선택성 성장을 나타낸 그래프.
도 4는 종래기술에 따른 반도체소자의 선택적 에피성장법에 있어서, Si2H6을 약 10초동안 10 sccm 유량을 유입시키는 제1단계와 Cl2를 약 12초동안 2 sccm 유량으로 유입시키는 제2단계에 의해 에피성장을 실시하였을때의 실험결과를 도시한 사진.
도 5는 본 발명의 제1실시예에 따른 반도체소자의 선택적 에피성장법을 설명하기 위한 공정순서도.
도 6은 본 발명의 제2실시예에 따른 반도체소자의 선택적 에피성장법을 설명하기 위한 공정순서도.
도 7은 본 발명에 따른 반도체소자의 선택적 에피성장법에 있어서, Si2H6을약 10초동안 10 sccm 유량을 유입시키는 제1단계와 Cl2를 약 12초동안 2 sccm 유량으로 유입시키는 제2단계 및 H2를 약 12초동안 25 sccm 유량을 유입시키는 제3단계에 의해 에피성장을 실시하였을때의 실험결과를 도시한 사진.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 선택적 에피 성장 법은, 반도체기판을 반응실내부에 장착하는 제1 단계; 상기 반응실내부로 원료기체 를 공급한 상태에서 상기 반도체기판 표면에 상기 원료기체가 흡착되도록 하여 반도체기판상에 소정의 막을 형성하는 제2 단계; 상기 반응실내부로 선택성 증진 기체를 공급하여 상기 반도체기판의 소정영역에 성장된 반도체물질의 핵을 제거 및 선택성을 제고하는 제3 단계; 및 상기 제2단계와 제3단계를 순차적으로 다수회 반복 실시하는 단계를 포함하여 이루어지는 것을 특징으로한다.
또한, 본 발명에 따른 반도체소자의 선택적 에피성장법은, 반도체기판을 반응실내부에 장착하는 제1 단계; 상기 반응실내부로 실리콘 또는 게르마늄이 함유된 기체를 하나 또는 하나 이상의 기체를 동시에 공급한 상태에서 상기 반도체기판 표면에 상기 공급된 기체가 흡착되도록 하여 반도체기판상에 소정의 막을 형성하는 제2 단계; 상기 반응실내부로 Cl2및 H2를 포함하는 선택성 증진기체를 공급하여 상기 반도체기판의 소정영역 에 성장된 반도체물질의 핵을 제거 및 선택성을 제고하는 제3 단계; 및 상기 제2단계와 제3단계를 순차적으로 다수회 반복실시하는 단계를 포함하여 이루어지는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 선택적 에피성장법을 첨부된 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 제1실시예에 따른 반도체소자의 선택적 에피성장법을 설명하기 위한 공정순서도이다.
도 6는 본 발명의 제2실시예에 따른 반도체소자의 선택적 에피성장법을 설명하기 위한 공정순서도이다.
도 7은 본 발명에 따른 반도체소자의 선택적 에피성장법에 있어서, Si2H6을 약 10초동안 10 sccm 유량을 유입시키는 제1단계와 Cl2를 약 12초동안 2 sccm 유량으로 유입시키는 제2단계 및 H2를 약 12초동안 25 sccm 유량을 유입시키는 제3단계에 의해 에피성장을 실시하였을때의 실험결과를 도시한 사진이다.
본 발명에서 제안된 방법은, 기존의 초고진공 화학기상증착법을 이용한 실리콘/실리콘 게르마늄 선택적 에피성장기술에서 분리성장법(cyclic growth)을 이용하는 경우에 선택성 증진기체로서 Cl2만을 사용하여 공정을 진행하는 방식대신에 수소를 첨가하여 선택성 확보와 함께 성장속도를 증가시키기 위해 제안된 방법이다.
본 발명의 제1실시예에 따른 선택적 에피성장법을 이용한 반도체소자의 제조방법은, 도 5에 도시된 바와같이, 먼저 제1단계로 반도체소자를 형성하기 위해 소정의 공정이 진행된 반도체기판을 반응실내부에 장착한다.
그다음, 제2단계로 원료기체를 상기 반응실내부로 공급한 상태에서 상기 반도체기판 표면에 상기 원료기체가 흡착되도록 하여 반도체기판상에 소정의 막을 형성한다. 이때, 상기 원료기체로는 SiCl4, SiH2Cl2, SiH2Cl2, SiHCl3, SiH6, Si2H6, GeH4, Ge2Cl6, GeCl4, GeHCl3, GeH2Cl2, GeHCl3등중에서 어느 하나 또는 하나이상의 기체를 함께 사용한다.
이어서, 제3단계로 선택성 증진기체를 상기 반응실내부로 공급하여 상기 반도체 기판의 소정영역에 성장된 반도체 물질의 핵(nucleus)을 제거 및 선택성을 제고한다. 이때, 상기 선택성 증진기체로는 Cl2와 H2를 함께 사용하되, 이들을 동시에 반응실 내부로 공급한다. 또한, 각 단계에서의 실시시간 및 기체의 유량은 독립적으로 조절할 수 있다.
그다음, 상기 제2단계와 제3단계 공정을 순차적으로 원하는 횟수만큼 다수회 반복실시 하여 반도체기판상에 소정 두께의 막을 형성한다.
한편, 본 발명의 제2실시예에 따른 선택적 에피성장법을 이용한 반도체소자의 제조방법은, 도 6에 도시된 바와같이, 먼저 제1단계로 반도체소자를 형성하기 위해 소정의 공정이 진행된 반도체기판을 반응실내부에 장착한다.
그다음, 제2단계로 원료기체를 상기 반응실내부로 공급한 상태에서 상기 반도체기판 표면에 상기 원료기체가 흡착되도록 하여 반도체기판상에 소정의 막을 형성한다. 이때, 상기 원료기체로는 SiCl4, SiH2Cl2, SiH2Cl2, SiHCl3, SiH6, Si2H6, GeH4, Ge2Cl6, GeCl4, GeHCl3, GeH2Cl2, GeHCl3등중에서 어느 하나 또는 하나 이상의 기체를 함께 사용한다.
이어서, 제3단계로 선택성 증진기체인 Cl2를 상기 반응실내부로 공급한다. 그다음, 제4단계로 선택성 증진기체인 H2를 상기 반응실내부로 공급하여 상기 반도체기판의 소정영역에 성장된 반도체 물질의 핵(nucleus)을 제거 및 선택성을 제고한다. 이때, 상기 제3단계에 공급하는 Cl2와 제4단계에서 공급하는 H2를 순서를 바꾸어 사용할 수도 있다. 또한, 각 단계에서의 실시 시간 및 기체의 유량은 독립적으로 조절할 수 있다. 그리고, 위와 같은 에피성장시에 공급하는 기체로는 Si2H6, Cl2이외의 다른 기체, 예를 들면 Si2H2Cl2, HCl 등의 전혀 다른 기체에도 동일한 원리로 적용할 수 있다.
이어서, 상기 제2단계와 제3단계 및 제4단계 공정을 순차적으로 원하는 횟수 만큼 다수회 반복실시 하여 반도체기판상에 소정 두께의 막을 형성한다.
한편, 도 7은 본 발명의 제2실시예에 따른 반도체소자의 선택적 에피성장법 에 있어서, Si2H6을 약 10초동안 10 sccm 유량을 유입시키는 제1단계와 Cl2를 약 12초동안 2 sccm 유량으로 유입시키는 제2단계 및 H2를 약 12초동안 25 sccm 유량을유입시키는 제3단계에 의해 에피성장을 실시하였을때의 실험결과를 도시한 사진이다.
상기 도 7에 도시된 바와같이, 수소유입단계를 첨가하므로써 선택성이 얻어짐을 알 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 선택성 에피성장법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 선택성 에피성장법에 있어서는, 800 ℃ 이하의 저온에서 에피 성장시에 수소를 첨가하면 절연막 표면의 결함자리(defective site)에 수소원자가 흡착(absorption)되어 그 부분을 비활성화(passivation)시키므로써 폴리실리콘/실리콘 게르마늄 핵생성이 우선적으로 일어날 수 있는 부위를 제거하는 효과를 가진다.
따라서, 수소의 이와 같은 역할에 의해 선택성을 증가시키는 효과가 기대되며, 상대적으로 적은 Cl2유량을 사용하여도 수소첨가에 의해 선택성을 확보할 수가 있으므로 게이트산화막의 열화를 방지할 수 있다.
또한, 적은 Cl2유량을 사용하면서도 높은 성장속도를 얻을 수 있으므로 양산성도 증진시킬수 있다.
그러므로, 선택적 에피성장공정의 선택성 및 성장속도를 높일 수 있으며, Cl2등의 독성가스의 사용량을 최소화할 수 있어 안정성 확보는 물론 확경오염을 최소화할 수 있고 장비수명을 연장할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (11)

  1. 반도체기판을 반응실내부에 장착하는 제1 단계;
    상기 반응실내부로 원료기체를 공급한 상태에서 상기 반도체기판 표면에 상기 원료기체가 흡착되도록 하여 반도체기판상에 소정의 막을 형성하는 제2 단계;
    상기 반응실내부로 선택성 증진기체인 Cl2와 H2를 동시에 공급하거나 각각을 순차로 공급하여 상기 반도체기판의 소정영역에 성장된 반도체물질의 핵을 제거 및 선택성을 제고하는 제3 단계; 및
    상기 제2단계와 제3단계를 순차적으로 다수회 반복실시하는 단계를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  2. 제1항에 있어서, 상기 원료기체는 SiCl4, SiH2Cl2, SiH2Cl2, SiHCl3, SiH6, Si2H6, GeH4, Ge2Cl6, GeCl4, GeHCl3, GeH2Cl2, GeHCl3중에서 어느 하나 또는 하나 이상의 기체를 동시에 사용하는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  3. 삭제
  4. 삭제
  5. 제3항에 있어서, 상기 제3단계에서 Cl2을 먼저 공급한 후 이어 H2를 공급하는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  6. 제3항에 있어서, 상기 제3단계에서 H2을 먼저 공급한 후 이어 Cl2를 공급하는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  7. 반도체기판을 반응실내부에 장착하는 제1 단계;
    상기 반응실내부로 실리콘 또는 게르마늄이 함유된 원료기체를 하나 또는 하나 이상을 동시에 공급한 상태에서 상기 반도체기판 표면에 상기 공급된 기체가 흡착되도록 하여 반도체기판상에 소정의 막을 형성하는 제2 단계;
    상기 반응실내부로 선택성 증진기체인 Cl2및 H2를 동시에 공급하거나 각각을 순차로 공급하여 상기 반도체기판의 소정영역에 성장된 반도체물질의 핵을 제거 및 선택성을 제고하는 제3 단계; 및
    상기 제2단계와 제3단계를 순차적으로 다수회 반복실시하는 단계를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  8. 제7항에 있어서, 상기 실리콘 또는 게르마늄을 함유한 기체로는, SiCl4, SiH2Cl2, SiH2Cl2, SiHCl3, SiH6, Si2H6, GeH4, Ge2Cl6, GeCl4, GeHCl3, GeH2Cl2, GeHCl3를 포함하는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  9. 삭제
  10. 제7항에 있어서, 상기 제3단계에서 Cl2을 먼저 공급한 후 이어 H2를 공급하는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
  11. 제7항에 있어서, 상기 제3단계에서 H2을 먼저 공급한 후 이어 Cl2를 공급하는 것을 특징으로하는 반도체소자의 선택성 에피성장법.
KR10-2001-0054514A 2001-09-05 2001-09-05 반도체소자의 선택적 에피성장법 KR100434698B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0054514A KR100434698B1 (ko) 2001-09-05 2001-09-05 반도체소자의 선택적 에피성장법
US10/034,392 US6541355B2 (en) 2001-09-05 2001-12-28 Method of selective epitaxial growth for semiconductor devices
JP2001401576A JP2003086511A (ja) 2001-09-05 2001-12-28 半導体素子の選択エピタキシャル成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0054514A KR100434698B1 (ko) 2001-09-05 2001-09-05 반도체소자의 선택적 에피성장법

Publications (2)

Publication Number Publication Date
KR20030021376A KR20030021376A (ko) 2003-03-15
KR100434698B1 true KR100434698B1 (ko) 2004-06-07

Family

ID=19713980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0054514A KR100434698B1 (ko) 2001-09-05 2001-09-05 반도체소자의 선택적 에피성장법

Country Status (3)

Country Link
US (1) US6541355B2 (ko)
JP (1) JP2003086511A (ko)
KR (1) KR100434698B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041170B2 (en) * 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
KR100496867B1 (ko) * 2002-12-10 2005-06-22 삼성전자주식회사 선택적 결정 성장 전처리 방법
US20040175893A1 (en) * 2003-03-07 2004-09-09 Applied Materials, Inc. Apparatuses and methods for forming a substantially facet-free epitaxial film
JP4714422B2 (ja) * 2003-04-05 2011-06-29 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置
US6987055B2 (en) 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material
JP4490760B2 (ja) * 2004-08-17 2010-06-30 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
US7601215B1 (en) 2006-11-17 2009-10-13 Alliance For Sustainable Energy, Llc Method for rapid, controllable growth and thickness, of epitaxial silicon films
US20110132505A1 (en) * 2007-01-10 2011-06-09 Newcastle Innovation Limited Method for gassing explosives especially at low temperatures
US8282733B2 (en) 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP5235142B2 (ja) * 2009-01-21 2013-07-10 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
DE102009056731A1 (de) * 2009-12-04 2011-06-09 Rev Renewable Energy Ventures, Inc. Halogenierte Polysilane und Polygermane
US8983241B2 (en) 2010-12-22 2015-03-17 Bing Li Optical waveguide switch
WO2012083862A1 (en) 2010-12-22 2012-06-28 Bing Li Waveguide photodetector and forming method thereof
US9256028B2 (en) 2011-01-14 2016-02-09 Bing Li Dispersion-corrected arrayed waveguide grating
US9214630B2 (en) 2013-04-11 2015-12-15 Air Products And Chemicals, Inc. Method of making a multicomponent film
TWI711716B (zh) * 2017-06-06 2020-12-01 美商應用材料股份有限公司 使用沉積-處理-蝕刻製程之矽的選擇性沉積
JP7065818B2 (ja) * 2019-10-28 2022-05-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017107A (ko) * 1989-04-21 1990-11-15 야마구찌 하루오 선택적 화학기상성장법(化學氣相成長法, cvd법) 및 동법을 사용한 cvd장치
JPH0521357A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
KR20010003511A (ko) * 1999-06-23 2001-01-15 윤종용 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조방법
JP2001126989A (ja) * 1999-10-22 2001-05-11 Hitachi Ltd 半導体薄膜の形成方法
KR20020088552A (ko) * 2001-05-18 2002-11-29 삼성전자 주식회사 실리콘 게르마늄의 선택적 에피택시얼 성장 기술을 사용한트렌치 소자분리 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE393967B (sv) * 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
JPS5982768A (ja) 1982-11-02 1984-05-12 Nec Corp 半導体装置の製造方法
JPS59165461A (ja) 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd ショットキ接合形化合物半導体電界効果トランジスタの製造方法
JPS59165462A (ja) 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd 化合物半導体電界効果トランジスタの製造方法
JPS59165465A (ja) 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法
JPS59165464A (ja) 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法
JPS59165463A (ja) 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd 化合物半導体電界効果トランジスタの製造方法
JPS59189677A (ja) 1983-04-13 1984-10-27 Fujitsu Ltd 半導体装置の製造方法
JPS616195A (ja) 1984-06-21 1986-01-11 Matsushita Electric Ind Co Ltd 液相エピタキシヤル成長方法
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
JPS63164355A (ja) 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4882294A (en) * 1988-08-17 1989-11-21 Delco Electronics Corporation Process for forming an epitaxial layer having portions of different thicknesses
JPH02130919A (ja) 1988-11-11 1990-05-18 Nec Corp 半導体膜の形成方法
JP2858434B2 (ja) * 1989-03-31 1999-02-17 キヤノン株式会社 結晶の形成方法および結晶物品
KR920008886B1 (ko) 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
US5073516A (en) 1991-02-28 1991-12-17 Texas Instruments Incorporated Selective epitaxial growth process flow for semiconductor technologies
US5273921A (en) 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
US5286996A (en) 1991-12-31 1994-02-15 Purdue Research Foundation Triple self-aligned bipolar junction transistor
JPH07130682A (ja) 1993-11-02 1995-05-19 Nippon Steel Corp 半導体装置の製造方法
US5604368A (en) 1994-07-15 1997-02-18 International Business Machines Corporation Self-aligned double-gate MOSFET by selective lateral epitaxy
JPH09283440A (ja) * 1996-04-12 1997-10-31 Toshiba Corp 選択エピタキシャル膜の形成方法
JP2964960B2 (ja) 1996-09-27 1999-10-18 日本電気株式会社 半導体装置およびその製造方法
US5804470A (en) 1996-10-23 1998-09-08 Advanced Micro Devices, Inc. Method of making a selective epitaxial growth circuit load element
JP2877108B2 (ja) 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
US5955759A (en) 1997-12-11 1999-09-21 International Business Machines Corporation Reduced parasitic resistance and capacitance field effect transistor
US6030891A (en) 1997-12-18 2000-02-29 Advanced Micro Devices, Inc. Vacuum baked HSQ gap fill layer for high integrity borderless vias
US6150190A (en) 1999-05-27 2000-11-21 Motorola Inc. Method of formation of buried mirror semiconductive device
US6090691A (en) 1999-11-15 2000-07-18 Chartered Semiconductor Manufacturing Ltd. Method for forming a raised source and drain without using selective epitaxial growth

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017107A (ko) * 1989-04-21 1990-11-15 야마구찌 하루오 선택적 화학기상성장법(化學氣相成長法, cvd법) 및 동법을 사용한 cvd장치
JPH0521357A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
KR20010003511A (ko) * 1999-06-23 2001-01-15 윤종용 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조방법
JP2001126989A (ja) * 1999-10-22 2001-05-11 Hitachi Ltd 半導体薄膜の形成方法
KR20020088552A (ko) * 2001-05-18 2002-11-29 삼성전자 주식회사 실리콘 게르마늄의 선택적 에피택시얼 성장 기술을 사용한트렌치 소자분리 방법

Also Published As

Publication number Publication date
KR20030021376A (ko) 2003-03-15
US20030045075A1 (en) 2003-03-06
US6541355B2 (en) 2003-04-01
JP2003086511A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
KR100434698B1 (ko) 반도체소자의 선택적 에피성장법
KR101160930B1 (ko) 카본-함유 실리콘 에피택셜 층을 형성하는 방법
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
JP5147629B2 (ja) シリコン炭素エピタキシャル層の選択形成
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
US20180096844A1 (en) Method of gas-phase deposition by epitaxy
JP5145672B2 (ja) 半導体装置の製造方法
JP5173140B2 (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
TWI400744B (zh) 含矽與碳磊晶層之形成
KR101369355B1 (ko) 에피택셜 층 형성 동안에 형태를 제어하는 방법
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
US6639312B2 (en) Dummy wafers and methods for making the same
JP2006524429A (ja) Ｎドープシリコン層のエピタキシャル成長のための方法
JP2009543357A (ja) エピタキシーチャンバにおける基板の予備洗浄
KR20090006178A (ko) 에피택셜 필름 형성을 위한 클러스터 툴
CN100454489C (zh) 淀积半导体材料的方法
KR20110021986A (ko) 반도체 에피텍시에서 메모리 효과들을 감소시키는 방법
US8158495B2 (en) Process for forming a silicon-based single-crystal portion
US20070254450A1 (en) Process for forming a silicon-based single-crystal portion
KR100368318B1 (ko) 반도체 소자의 선택적 에피택셜 성장법
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법
JPH10242059A (ja) 半導体膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee