JP2858434B2 - 結晶の形成方法および結晶物品 - Google Patents
結晶の形成方法および結晶物品Info
- Publication number
- JP2858434B2 JP2858434B2 JP1081104A JP8110489A JP2858434B2 JP 2858434 B2 JP2858434 B2 JP 2858434B2 JP 1081104 A JP1081104 A JP 1081104A JP 8110489 A JP8110489 A JP 8110489A JP 2858434 B2 JP2858434 B2 JP 2858434B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- substrate
- nucleation
- amorphous
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は結晶物品および結晶の形成方法に係り、特に
堆積面材料の種類による堆積材料の核形成密度の差を利
用した結晶の形成方法および結晶物品に関する。
堆積面材料の種類による堆積材料の核形成密度の差を利
用した結晶の形成方法および結晶物品に関する。
本発明は、たとえば、半導体集積回路、光集積回路、
磁気回路などの電子素子、光素子、磁気素子、圧電素子
あるいは表面音響素子などに使用される単結晶や多結晶
などの結晶の形成に適用される。
磁気回路などの電子素子、光素子、磁気素子、圧電素子
あるいは表面音響素子などに使用される単結晶や多結晶
などの結晶の形成に適用される。
［従来の技術］ 従来、半導体電子素子や光素子などに用いられる単結
晶薄膜は、単結晶基体上にエピタキシャル成長させるこ
とで形成されていた。
晶薄膜は、単結晶基体上にエピタキシャル成長させるこ
とで形成されていた。
たとえば、Si単結晶基体（シリコンウエハ）上には、
Si,Ge,GaAsなどを液相、気相または固相からエピタキシ
ャル成長することが知らており、また、GaAs単結晶基体
上にはGaAs,GaAlAsなどの単結晶がエピタキシャル成長
させることが知られている。
Si,Ge,GaAsなどを液相、気相または固相からエピタキシ
ャル成長することが知らており、また、GaAs単結晶基体
上にはGaAs,GaAlAsなどの単結晶がエピタキシャル成長
させることが知られている。
このようにして形成された半導体薄膜を用いて、半導
体素子および集積回路、半導体レーザやLEDなどの発光
素子などが作製される。
体素子および集積回路、半導体レーザやLEDなどの発光
素子などが作製される。
また、最近、二次元電子ガスを用いた超高速トランジ
スタや、量子井戸を利用した超格子素子などの研究開発
が盛んであるが、これらを可能にしたのは、たとえば、
超高真空を用いたMBE（分子線エピタキシー）やMOCVD
（有機金属化学気相法）などの高精度エピタキシャル技
術である。
スタや、量子井戸を利用した超格子素子などの研究開発
が盛んであるが、これらを可能にしたのは、たとえば、
超高真空を用いたMBE（分子線エピタキシー）やMOCVD
（有機金属化学気相法）などの高精度エピタキシャル技
術である。
このような単結晶基体上のエピタキシャル成長では、
基体の単結晶材料とエピタキシャル成長層との間に、格
子定数と熱膨張係数との整合をとる必要がある。
基体の単結晶材料とエピタキシャル成長層との間に、格
子定数と熱膨張係数との整合をとる必要がある。
たとえば、絶縁物単結晶基体であるサファイア上にSi
単結晶薄膜をエピタキシャル成長させることは可能であ
るが、格子定数のズレによる界面での結晶格子欠陥およ
びサファイアの成分であるアルミニウムのエピタキシャ
ル層への拡散などが電子素子や回路への応用上の問題と
なっている。
単結晶薄膜をエピタキシャル成長させることは可能であ
るが、格子定数のズレによる界面での結晶格子欠陥およ
びサファイアの成分であるアルミニウムのエピタキシャ
ル層への拡散などが電子素子や回路への応用上の問題と
なっている。
このように、エピタキシャル成長による従来の単結晶
薄膜の形成方法は、その基体材料に大きく依存すること
が分かる。Mathewsなどは、基体材料とエピタキシャル
成長層との組合せを調べている（EPITAXIAL GROWTH .Ac
ademic Press,New York,1975 edited by J.W.Mathew
s）。
薄膜の形成方法は、その基体材料に大きく依存すること
が分かる。Mathewsなどは、基体材料とエピタキシャル
成長層との組合せを調べている（EPITAXIAL GROWTH .Ac
ademic Press,New York,1975 edited by J.W.Mathew
s）。
また、基体の大きさは、現在Siウエハで６インチ程度
であり、GaAs、サファイア基体の大型化はさらに遅れて
いる。
であり、GaAs、サファイア基体の大型化はさらに遅れて
いる。
さらに、単結晶基体は製造コストが高いため、チップ
当りのコストが高くなる。
当りのコストが高くなる。
このように、従来の方法によって良質な素子の作製が
可能な単結晶層を形成するには、基体材料の種類がきわ
めて狭い範囲に限定されるという問題点を有していた。
可能な単結晶層を形成するには、基体材料の種類がきわ
めて狭い範囲に限定されるという問題点を有していた。
一方、半導体素子を基体の法線方向に積層形成し、高
集積化および多機能化を達成する三次元集積回路の研究
開発が近年盛んに行われている。
集積化および多機能化を達成する三次元集積回路の研究
開発が近年盛んに行われている。
また、安価なガラス上に素子をアレー状に配列する太
陽電池や液晶の画素スイッチングトランジスタなどの大
面積半導体装置の研究開発も年々盛んになりつつある。
陽電池や液晶の画素スイッチングトランジスタなどの大
面積半導体装置の研究開発も年々盛んになりつつある。
これら両者に共通することは、半導体薄膜を非晶質絶
縁物上に形成し、そこにトランジスタなどの電子素子を
形成する技術を必要とすることである。そのなかでも、
特に、非晶質絶縁物の上に高品質の単結晶半導体を形成
する技術が望まれている。
縁物上に形成し、そこにトランジスタなどの電子素子を
形成する技術を必要とすることである。そのなかでも、
特に、非晶質絶縁物の上に高品質の単結晶半導体を形成
する技術が望まれている。
一般的に、SiO2などの非晶質絶縁物基体の上に薄膜を
堆積させると、基体材料の長距離秩序の欠如によって、
堆積膜の結晶構造は非晶質または多結晶となる（ここで
非晶質膜とは、最近接原子程度の近距離秩序は保存され
ているが、それ以上の長距離秩序はない状態のものであ
り、多結晶膜とは、特定の結晶包囲を持たない単結晶粒
が粒界で隔離されて集合したものである）。
堆積させると、基体材料の長距離秩序の欠如によって、
堆積膜の結晶構造は非晶質または多結晶となる（ここで
非晶質膜とは、最近接原子程度の近距離秩序は保存され
ているが、それ以上の長距離秩序はない状態のものであ
り、多結晶膜とは、特定の結晶包囲を持たない単結晶粒
が粒界で隔離されて集合したものである）。
たとえば、SiO2上にSiをCVD法によって形成する場
合、堆積温度が約600℃以下であれば非晶質シリコンと
なり、それ以上の温度であれば粒径が数百〜数千Åの多
結晶シリコンとなる傾向がある。ただし、多結晶シリコ
ンの粒径は形成条件によって大きく変化する。
合、堆積温度が約600℃以下であれば非晶質シリコンと
なり、それ以上の温度であれば粒径が数百〜数千Åの多
結晶シリコンとなる傾向がある。ただし、多結晶シリコ
ンの粒径は形成条件によって大きく変化する。
さらに、非晶質または多結晶膜をレーザや棒状ヒータ
などのエネルギービームによって溶融固化させること
で、ミクロンあるいはミリメートル程度の大粒径の多結
晶薄膜が得られている（Single−Crystal silicon on n
on−single−crystal insu−lators.Journal of crysta
l Growth vol,63,No.3,October,1983 edited by G.W.Cu
llen）。
などのエネルギービームによって溶融固化させること
で、ミクロンあるいはミリメートル程度の大粒径の多結
晶薄膜が得られている（Single−Crystal silicon on n
on−single−crystal insu−lators.Journal of crysta
l Growth vol,63,No.3,October,1983 edited by G.W.Cu
llen）。
このようにして形成された各結晶構造の薄膜にトラン
ジスタを形成し、その特性から電子易動度を測定する
と、非晶質シリコンでは〜0.1cm2/V・sec、数百Åの粒
径を有する多結晶シリコンでは１〜10cm2/V・sec、溶融
固化による大粒径の多結晶シリコンでは単結晶シリコン
の場合と同程度の易動度が得られている。
ジスタを形成し、その特性から電子易動度を測定する
と、非晶質シリコンでは〜0.1cm2/V・sec、数百Åの粒
径を有する多結晶シリコンでは１〜10cm2/V・sec、溶融
固化による大粒径の多結晶シリコンでは単結晶シリコン
の場合と同程度の易動度が得られている。
この結果から、結晶粒内の単結晶領域に形成された素
子と、粒界にまたがって形成された素子とは、その電気
的特性に大きな差異のあることが分かる。
子と、粒界にまたがって形成された素子とは、その電気
的特性に大きな差異のあることが分かる。
すなわち、非晶質基体表面上の堆積膜は非晶質または
多結晶構造となり、そこに作製された素子は、単結晶層
に作製された素子に比べて、その性能が大きく劣るもの
となる。そのため、用途としては、簡単なスイッチング
素子、太陽電池、光電交換素子などに限られる。
多結晶構造となり、そこに作製された素子は、単結晶層
に作製された素子に比べて、その性能が大きく劣るもの
となる。そのため、用途としては、簡単なスイッチング
素子、太陽電池、光電交換素子などに限られる。
［発明が解決しようとする課題］ 非晶質基体上に何等かの手段を用いて結晶層を堆積す
る方法には、大別して２つある。
る方法には、大別して２つある。
１つは、基体に単結晶（たとえば、Si）を用い、その
上に、非晶質絶縁物（たとえば、SiO2）を被覆し、その
一部を除去して、下地単結晶表面を表出させ、そこを種
結晶とし、気相、固相、または液相からエピタキシャル
成長させ、さらに横方向エピタキシャル成長させること
により、非晶質絶縁物層の上に単結晶領域を形成する
（いわゆる選択エピタキシャル成長）方法である。
上に、非晶質絶縁物（たとえば、SiO2）を被覆し、その
一部を除去して、下地単結晶表面を表出させ、そこを種
結晶とし、気相、固相、または液相からエピタキシャル
成長させ、さらに横方向エピタキシャル成長させること
により、非晶質絶縁物層の上に単結晶領域を形成する
（いわゆる選択エピタキシャル成長）方法である。
もう１つは、下地基体に単結晶を用いずに、自然核発
生を利用して結晶成長させ、多結晶薄層を成長させる方
法である。
生を利用して結晶成長させ、多結晶薄層を成長させる方
法である。
前述したように、非晶質基体表面には、単結晶基体表
面のようには長距離秩序が存在せず、短距離秩序のみ保
持されている。
面のようには長距離秩序が存在せず、短距離秩序のみ保
持されている。
そのため、堆積されたままの薄膜の構造は、非晶質と
なりやすく、よくて粒界の位置が無秩序な多結晶にしか
ならない。
なりやすく、よくて粒界の位置が無秩序な多結晶にしか
ならない。
また、非晶質基体表面には、長距離秩序がないばかり
か、結晶方位（基体法線方向および面内方位）を規定す
る異方性が存在しないため、その上層の結晶方位の制御
は不可能であった。
か、結晶方位（基体法線方向および面内方位）を規定す
る異方性が存在しないため、その上層の結晶方位の制御
は不可能であった。
以上、非晶質基体上の堆積層の問題点は、要約する
と、粒界位置と結晶方位の制御に尽きる。
と、粒界位置と結晶方位の制御に尽きる。
粒界位置の制御については、以前、本発明者により核
形成位置を人工的にあらかじめ規定することにより粒界
位置を決定できることが示されており（特開昭63−1070
16号公報）Sentaxy（Selective Nucleation based Epit
axy）と名付けられた（T.Yonehara,Y.Nishigaki,H.Mizu
tani,S.Kondoh,K.Yamagata,T.Noma and T.Ishikawa,Ap
plied Physics Letters vol.12,pp.1231,1988）。
形成位置を人工的にあらかじめ規定することにより粒界
位置を決定できることが示されており（特開昭63−1070
16号公報）Sentaxy（Selective Nucleation based Epit
axy）と名付けられた（T.Yonehara,Y.Nishigaki,H.Mizu
tani,S.Kondoh,K.Yamagata,T.Noma and T.Ishikawa,Ap
plied Physics Letters vol.12,pp.1231,1988）。
非晶質SiO2上に微小な非晶質Si3N4を局在させ、そこ
が核形成面となり、Siの単一の結晶が成長し、隣接する
核形成面より成長した結晶と衝突することにより粒界が
形成され粒界位置が決定される。
が核形成面となり、Siの単一の結晶が成長し、隣接する
核形成面より成長した結晶と衝突することにより粒界が
形成され粒界位置が決定される。
しかし、その結晶方位、特に面内結晶方位は、核形成
面であるSi3N4が非晶質であり、異方性が存在しないた
め、単一には決定されない。
面であるSi3N4が非晶質であり、異方性が存在しないた
め、単一には決定されない。
一方、1978年、H.I.Smithは非晶質基体表面に凹凸に
よる異方性をリソグラフィによって人工的に付与するこ
とによって、その上に堆積するKClの結晶方位を制御で
きることを初めて示し、Graphoepitaxyと名付けた（H.
I.Smish and D.C.Flanders,Applied Physics Letters
vol.32,pp.349,1978）（H.I.Smith U.S.Patent No.4,3
33,792,1982）。
よる異方性をリソグラフィによって人工的に付与するこ
とによって、その上に堆積するKClの結晶方位を制御で
きることを初めて示し、Graphoepitaxyと名付けた（H.
I.Smish and D.C.Flanders,Applied Physics Letters
vol.32,pp.349,1978）（H.I.Smith U.S.Patent No.4,3
33,792,1982）。
その後、Ge薄膜の粒成長（T.Yonehara,H.I.Smith,C.
V.Thompson and J.E.Palmer,Applied Physics Letters
vol.45,pp.631,1984）、Snの初期成長（L.S.Darken an
d D.H.Lowndere,Applied Physics Letters vol.40,pp.9
54,1987）にも、基体表面の人工レリーフパターンがそ
の結晶方位に影響を与えることが確認された。
V.Thompson and J.E.Palmer,Applied Physics Letters
vol.45,pp.631,1984）、Snの初期成長（L.S.Darken an
d D.H.Lowndere,Applied Physics Letters vol.40,pp.9
54,1987）にも、基体表面の人工レリーフパターンがそ
の結晶方位に影響を与えることが確認された。
しかし、GraphoepitaxyにおいてKCl,Snはその堆積初
期の分離された結晶個々の方位について効果が見出され
たものであり、連続した層についてはSiを堆積後レーザ
ーアニールにより結晶成長したもの（M.W.Geis,D.A.Fla
nders and H.I.Smith,Applied Physics Letters vol.3
5,pp.71,1979）とGeの固相成長（T.Yonehara,H.I.Smit
h,C.V.Thompson and J.E.Palmer,Applied Physics Let
ters vol.45,pp.631,1984）が報告されているに過ぎな
い。
期の分離された結晶個々の方位について効果が見出され
たものであり、連続した層についてはSiを堆積後レーザ
ーアニールにより結晶成長したもの（M.W.Geis,D.A.Fla
nders and H.I.Smith,Applied Physics Letters vol.3
5,pp.71,1979）とGeの固相成長（T.Yonehara,H.I.Smit
h,C.V.Thompson and J.E.Palmer,Applied Physics Let
ters vol.45,pp.631,1984）が報告されているに過ぎな
い。
しかしながら、このSi,Geの場合においても、方位は
ある程度制御されるものの、モザイク状に結晶群が並
び、さらにその結晶同士には結晶方位がわずかに異る結
晶との粒界が存在し、その位置は無秩序であり、体面積
に均一に単結晶を得るに至っていなかった。
ある程度制御されるものの、モザイク状に結晶群が並
び、さらにその結晶同士には結晶方位がわずかに異る結
晶との粒界が存在し、その位置は無秩序であり、体面積
に均一に単結晶を得るに至っていなかった。
その理由は、個々の結晶の三次元的結晶方位が完全に
は一致していないことに加えて、表面レリーフパターン
では、その核発生位置が制御されていないことによる。
この事実を本発明者は長年の研究の結果つきとめた。
は一致していないことに加えて、表面レリーフパターン
では、その核発生位置が制御されていないことによる。
この事実を本発明者は長年の研究の結果つきとめた。
本発明の目的は、非晶質絶縁物基板上に方位制御され
た単結晶を成長させることが可能となり、そこに作られ
た電子素子は従来の非晶質、多結晶層に作られたものと
比較し、格段に著しい高性能化を達成できる結晶の形成
方法を提供することである。
た単結晶を成長させることが可能となり、そこに作られ
た電子素子は従来の非晶質、多結晶層に作られたものと
比較し、格段に著しい高性能化を達成できる結晶の形成
方法を提供することである。
また、下地基板が絶縁物であるため、容量成分の減少
により、高速化、あるいは耐放射線化、素子分離領域幅
の削減が可能となる結晶物品を提供することである。
により、高速化、あるいは耐放射線化、素子分離領域幅
の削減が可能となる結晶物品を提供することである。
本発明のさらに別の目的は、高価な単結晶基板を使用
せず、安価で大面積な基板上の単結晶を提供することで
ある。
せず、安価で大面積な基板上の単結晶を提供することで
ある。
［課題を解決するための手段］ 本発明の結晶の形成方法は、結晶の形成方法におい
て、非核形成面と、前記非核形成面よりも大きい核形成
密度を有する非晶質材料で構成され、結晶成長して単結
晶となる核が唯一形成され得るに充分小さい面積を有
し、規則的な異方性を有する核形成面とを有する基体
に、結晶成長処理を施すことを特徴とする。
て、非核形成面と、前記非核形成面よりも大きい核形成
密度を有する非晶質材料で構成され、結晶成長して単結
晶となる核が唯一形成され得るに充分小さい面積を有
し、規則的な異方性を有する核形成面とを有する基体
に、結晶成長処理を施すことを特徴とする。
本発明の結晶物品は、非核形成面と、前記非核形成面
よりも大きい核形成密度を有する非晶質材料で構成さ
れ、結晶成長して単結晶となる核が唯一形成され得るに
充分小さい面積を有し、規則的な異方性を有する核形成
面とを有する基体に、結晶成長処理を施すことにより形
成されたことを特徴とする。
よりも大きい核形成密度を有する非晶質材料で構成さ
れ、結晶成長して単結晶となる核が唯一形成され得るに
充分小さい面積を有し、規則的な異方性を有する核形成
面とを有する基体に、結晶成長処理を施すことにより形
成されたことを特徴とする。
［作 用］ 本発明によれば、人工的に表面異方性を付与した非晶
質材料からなる核形成面を非晶質基体上に配置し、核発
生のごく初期段階でその結晶方位を決定し、その結晶構
造を維持したまま結晶成長させることにより、方位の揃
った大面積・結晶領域が形成される。
質材料からなる核形成面を非晶質基体上に配置し、核発
生のごく初期段階でその結晶方位を決定し、その結晶構
造を維持したまま結晶成長させることにより、方位の揃
った大面積・結晶領域が形成される。
もし、面内方位が個々の結晶群の間で微小に異なって
いたとしても、その結果形成される結晶方位がわずかに
異る結晶との粒界位置は、各核形成面間の中間に位置決
定されるため、その粒界位置はあらかじめ予測され、電
子デバイスに障害となるその部位をさけてデバイスを配
置するか、あるいは、結晶部を基体凹部に埋め込むか、
あるいは、粒界形成後、粒界部を除去して障害になる部
位を取り除けば、事実上粒界による欠陥のない単結晶領
域が基体全体に得られることとなる。
いたとしても、その結果形成される結晶方位がわずかに
異る結晶との粒界位置は、各核形成面間の中間に位置決
定されるため、その粒界位置はあらかじめ予測され、電
子デバイスに障害となるその部位をさけてデバイスを配
置するか、あるいは、結晶部を基体凹部に埋め込むか、
あるいは、粒界形成後、粒界部を除去して障害になる部
位を取り除けば、事実上粒界による欠陥のない単結晶領
域が基体全体に得られることとなる。
結晶方位が揃っていることは、電子素子を作製する上
できわめて重要である。すなわち、キャリア移動度の結
晶方位依存性により、方位のバラツキは素子特性のバラ
ツキとなって現れる。
できわめて重要である。すなわち、キャリア移動度の結
晶方位依存性により、方位のバラツキは素子特性のバラ
ツキとなって現れる。
また、無秩序に存在する粒界も、結晶方位がわずかに
異る結晶との粒界といえどもキャリアの障壁となってキ
ャリア走行を阻害し、やはり素子特性の劣化とバラツキ
の原因となる。
異る結晶との粒界といえどもキャリアの障壁となってキ
ャリア走行を阻害し、やはり素子特性の劣化とバラツキ
の原因となる。
さらに、素子工程中に行われる酸化やエッチングなど
の加工時にも、その酸化速度やエッチング速度の方位依
存性により、結晶方位の差異は大幅な歩留低下をもたら
す。
の加工時にも、その酸化速度やエッチング速度の方位依
存性により、結晶方位の差異は大幅な歩留低下をもたら
す。
加えて、粒界は増速酸化、増速拡散の経路となり、再
び素子特性の劣化を招く。
び素子特性の劣化を招く。
本発明によれば、結晶方位の揃った大面積の結晶領域
を実現でき、バルク単結晶基体上に作製した素子と同等
なきわめて高性能な電子素子を、バラツキが少なく作製
できる。
を実現でき、バルク単結晶基体上に作製した素子と同等
なきわめて高性能な電子素子を、バラツキが少なく作製
できる。
第１図は本発明の工程を説明するための模式図であ
る。
る。
第２図は成長単結晶を基体内部に埋め込む場合を例示
する模式的説明図である。
する模式的説明図である。
本発明をさらによく理解するために、第１図に基づき
説明を加える。
説明を加える。
第１図（Ａ）に示すように、非単結晶基体２の表面に
非結晶基体２より核形成密度の高い非単結晶物質１を被
覆し、その表面に規則正しいステップ３を人工的に形成
する。
非結晶基体２より核形成密度の高い非単結晶物質１を被
覆し、その表面に規則正しいステップ３を人工的に形成
する。
その後、第１図（Ｂ）に示すように高核形成密度を有
する薄膜１を微小にパターニグして核形成面４を形成す
る。
する薄膜１を微小にパターニグして核形成面４を形成す
る。
核形成面４に設けるステップ３としては、その幅が好
ましくは0.1μｍ以上1.0μｍ以下、より好ましくは0.1
μｍ以上0.5μｍ以下が望ましく、その深さが、好まし
くは0.01μｍ以上0.1μｍ以下、より好ましくは0.01μ
ｍ以上0.05μｍ以下が望ましい。
ましくは0.1μｍ以上1.0μｍ以下、より好ましくは0.1
μｍ以上0.5μｍ以下が望ましく、その深さが、好まし
くは0.01μｍ以上0.1μｍ以下、より好ましくは0.01μ
ｍ以上0.05μｍ以下が望ましい。
核形成面の大きさとしては、単一の結晶を核形成面か
ら成長させるためにはその最大長が好ましくは10μｍ以
下、より好ましくは5.0μｍ以下、最適には1.0μｍ以下
が望ましい。
ら成長させるためにはその最大長が好ましくは10μｍ以
下、より好ましくは5.0μｍ以下、最適には1.0μｍ以下
が望ましい。
また、核形成面を構成する材料としては、例えば窒化
ケイ素やシリコン過剰の酸化ケイ素等の成長する結晶材
料に対して高い核形成密度を有する材料が使用される。
ケイ素やシリコン過剰の酸化ケイ素等の成長する結晶材
料に対して高い核形成密度を有する材料が使用される。
単一の結晶しか成長できないほど微小に核形成面を形
成してあるため、第１図（Ｃ）に示すように、堆積する
物質の核が核形成面４上に出現し、初期の複雑な離脱、
吸着、合体、粗大化現象を経て単一の結晶が各核形成面
４上のみに成長し、他の低核形成物質２の表面には全く
堆積しない。
成してあるため、第１図（Ｃ）に示すように、堆積する
物質の核が核形成面４上に出現し、初期の複雑な離脱、
吸着、合体、粗大化現象を経て単一の結晶が各核形成面
４上のみに成長し、他の低核形成物質２の表面には全く
堆積しない。
しかも、形成された結晶の方位は、基本方線方向はも
ちろん面内方位も同一に揃う。
ちろん面内方位も同一に揃う。
さらに成長を続けると結晶５を種結晶として結晶領域
は増大を続け、核形成面４を越え、非堆積面２上にまで
結晶は初期の結晶方位・結晶性を維持して成長を続け
る。この種結晶の成長は、一種のエピタキシャル成長と
呼んでもよいかも知れない。
は増大を続け、核形成面４を越え、非堆積面２上にまで
結晶は初期の結晶方位・結晶性を維持して成長を続け
る。この種結晶の成長は、一種のエピタキシャル成長と
呼んでもよいかも知れない。
最終的には、第１図（Ｄ）に示すように、結晶５は隣
接する核形成面４より成長してきた結晶と核形成面４間
の中間位置で衝突する。
接する核形成面４より成長してきた結晶と核形成面４間
の中間位置で衝突する。
もし、完全に結晶方位が両者の結晶で一致していれ
ば、両結晶の格子は整合し結晶間の接合部で何の欠陥も
衝突位置では生じないが、人工レリーフのステップ角度
に変位がある場合、成長する結晶の結晶方位にズレが生
じる。その結果、第１図（Ｄ）に示すように核形成面間
の中間に結晶方位がわずかに異る結晶との粒界６が生起
する。
ば、両結晶の格子は整合し結晶間の接合部で何の欠陥も
衝突位置では生じないが、人工レリーフのステップ角度
に変位がある場合、成長する結晶の結晶方位にズレが生
じる。その結果、第１図（Ｄ）に示すように核形成面間
の中間に結晶方位がわずかに異る結晶との粒界６が生起
する。
両結晶の成長速度は等しいため、常に結晶方位がわず
かに異る結晶との粒界６は核形成面４間の中央部に規定
され、その位置はあらかじめ予想され素子作製の際に回
避できる。
かに異る結晶との粒界６は核形成面４間の中央部に規定
され、その位置はあらかじめ予想され素子作製の際に回
避できる。
また、基体に所望の大きさの凹部を形成し、その中央
部に第２図に示す核形成面４を形成し、同様の結晶成長
を施すと、最終的に単結晶領域が基体２の絶縁物で絶縁
分離された構造ができ、少々結晶方位が両結晶で異なっ
たとしても、第１図（Ｄ）に示すような結晶方位がわず
かに異る結晶との粒界を生ぜずに大面積の結晶方位の揃
った単結晶島を形成できる。この最終的な形態を第２図
に示す。
部に第２図に示す核形成面４を形成し、同様の結晶成長
を施すと、最終的に単結晶領域が基体２の絶縁物で絶縁
分離された構造ができ、少々結晶方位が両結晶で異なっ
たとしても、第１図（Ｄ）に示すような結晶方位がわず
かに異る結晶との粒界を生ぜずに大面積の結晶方位の揃
った単結晶島を形成できる。この最終的な形態を第２図
に示す。
なお、異方性をもった核形成面（第１図４）の形成は
物理的なステップを形成する方法以外に、表面構成物質
の組成を周期的に変化させることによっても達成でき
る。
物理的なステップを形成する方法以外に、表面構成物質
の組成を周期的に変化させることによっても達成でき
る。
表面構成物質の組成が変化した核形成面を形成するに
は、例えば核形成密度の高い材料からなる膜上に所望の
パターンを有するマスク部材を設けて、組成を変化させ
るためのイオンを打ち込む方法や、組成を変化させるた
めのイオンを所望のパターンに集束イオンビームでイオ
ン打ち込みする方法等がある。
は、例えば核形成密度の高い材料からなる膜上に所望の
パターンを有するマスク部材を設けて、組成を変化させ
るためのイオンを打ち込む方法や、組成を変化させるた
めのイオンを所望のパターンに集束イオンビームでイオ
ン打ち込みする方法等がある。
以下にその実施例を記述する。
［実施例］ （実施例１） SiO2を主成分とするガラス基板上、あるいは、非晶質
Si基板上に減圧CVD法により非晶質Si3N4膜を0.1μｍ堆
積した。このとき、成長温度は800℃、圧力は0.3Torrと
した。
Si基板上に減圧CVD法により非晶質Si3N4膜を0.1μｍ堆
積した。このとき、成長温度は800℃、圧力は0.3Torrと
した。
該Si3N4の表面に以下に述べるサブミクロンのグレー
ティングパターンを形成した。その際、ホログラフィッ
クリソグラフィとＸ線リソグラフィを用いた。Ｘ線リソ
グラフィのためのマスクの作製は以下の通り行った。
ティングパターンを形成した。その際、ホログラフィッ
クリソグラフィとＸ線リソグラフィを用いた。Ｘ線リソ
グラフィのためのマスクの作製は以下の通り行った。
Si基板にポリイミドを被覆し、その上部にAZ1350Bの
レジストを塗付して、Arイオンレーザ（波長;334nm）の
汗渉渦をレジスト表面に照射し、0.2μｍの周期のグレ
ーティングを形成した。
レジストを塗付して、Arイオンレーザ（波長;334nm）の
汗渉渦をレジスト表面に照射し、0.2μｍの周期のグレ
ーティングを形成した。
その後、反応性イオンエッチングのためのマスク材料
とすべくCrを、斜め蒸着してグレーティング頭部に堆積
させ、ポリイミド表面までO2のイオンエッチングを施
し、Ｘ線吸収材料の金を基板垂直方向より堆積させ、リ
フトオフによってレジスト上の金を除去し、ポリイミド
上に0.2μｍ周期の金のグレーティングパターンを形成
した。
とすべくCrを、斜め蒸着してグレーティング頭部に堆積
させ、ポリイミド表面までO2のイオンエッチングを施
し、Ｘ線吸収材料の金を基板垂直方向より堆積させ、リ
フトオフによってレジスト上の金を除去し、ポリイミド
上に0.2μｍ周期の金のグレーティングパターンを形成
した。
ポリイミド直下のSi基板をウエットエッチングで除去
し、Ｘ線リソグラフィ用のマスクが完成した。
し、Ｘ線リソグラフィ用のマスクが完成した。
さらに、このマスクを用いて上記SiO2上のSi3N4膜表
面にPMMAレジストをコートし、Ck線（波長;4.5nm）のＸ
線を照射して、レジストにグレーティングパターンを転
写し、CHF3ガスを用いて反応性イオンエッチングでSi3N
4膜に10nmのエッチングを施して、Si3N4膜表面に0.2μ
ｍ周期10nmの深さのグレーティングパターンを形成し
た。
面にPMMAレジストをコートし、Ck線（波長;4.5nm）のＸ
線を照射して、レジストにグレーティングパターンを転
写し、CHF3ガスを用いて反応性イオンエッチングでSi3N
4膜に10nmのエッチングを施して、Si3N4膜表面に0.2μ
ｍ周期10nmの深さのグレーティングパターンを形成し
た。
次に、通常の光リソグラフィを用いて、表面にグレー
ティングを持ったSi3N4膜をSiO2上に50μｍ間隔で分離
・点在させ、格子点状の核形成面を完成させた。なお、
本例では核形成面の形状は２μｍ×２μｍの四角形とし
た。
ティングを持ったSi3N4膜をSiO2上に50μｍ間隔で分離
・点在させ、格子点状の核形成面を完成させた。なお、
本例では核形成面の形状は２μｍ×２μｍの四角形とし
た。
他の微細構造形成法として電子線リソグラフィ等を用
いても何ら不都合はない。
いても何ら不都合はない。
前記の基板を減圧エピタキシャル成長装置に入れ、以
下の条件でSiを堆積させた。
下の条件でSiを堆積させた。
圧 力;150Torr ガ ス;SiH2Cl2,HCl,H2 ガス流量;SiH2Cl2,HCl,H20.53、1.6、100（/min） 温 度;950℃。
堆積初期には、Siの核が核形成面上に形成され、時間
が経過すると単一の結晶が各々の全Si3N4膜微小部を覆
って成長し、さらにSiO2上にまで結晶が増大していっ
た。
が経過すると単一の結晶が各々の全Si3N4膜微小部を覆
って成長し、さらにSiO2上にまで結晶が増大していっ
た。
90分ほど成長を続けると、Si単結晶島は隣接するSi島
と衝突合体し、連続なSi単結晶層が得られた。
と衝突合体し、連続なSi単結晶層が得られた。
結晶欠陥を調べるため、欠陥顕在化エッチングを成長
層表面に施し、走査電子顕微鏡で調べた結果、人工各形
成サイト間の中央、すなわち、島同士の衝突した地点に
面欠陥（結晶方位がわずかに異る結晶との粒界）が形成
されていることが判明したが、それ以外の結晶欠陥はき
わめて少なかった。
層表面に施し、走査電子顕微鏡で調べた結果、人工各形
成サイト間の中央、すなわち、島同士の衝突した地点に
面欠陥（結晶方位がわずかに異る結晶との粒界）が形成
されていることが判明したが、それ以外の結晶欠陥はき
わめて少なかった。
上述の面欠陥を挟む複数の結晶島の方位を、エレクト
ロンチャネリングパターン、マイクロプローブＸ線回折
で調べた結果、〔010〕方位が基板法線方向に±５゜、S
i3N4膜表面グレーティングの溝に沿って面内に〔100〕
方位が±５゜以内で成長して、溝の直角方向の面内に
〔001〕方位が±５゜の範囲で成長していることが確認
された。
ロンチャネリングパターン、マイクロプローブＸ線回折
で調べた結果、〔010〕方位が基板法線方向に±５゜、S
i3N4膜表面グレーティングの溝に沿って面内に〔100〕
方位が±５゜以内で成長して、溝の直角方向の面内に
〔001〕方位が±５゜の範囲で成長していることが確認
された。
通常のポリシリコンゲートの電界効果トランジスタの
結晶方位がわずかに異る結晶との粒界を避けて形成した
ところ、通常のバルクSiウエイトに作製したトランジス
タと同程度の正常な動作を示し電子易動度は350cm2/V・
sec、サブスレッシュホールド特性は95mV/decayを示し
た。
結晶方位がわずかに異る結晶との粒界を避けて形成した
ところ、通常のバルクSiウエイトに作製したトランジス
タと同程度の正常な動作を示し電子易動度は350cm2/V・
sec、サブスレッシュホールド特性は95mV/decayを示し
た。
（実施例２） SiO2石英ガラス上に、実施例１に示した方法で非晶質
Si3N4膜全面に、0.2μｍ周期、10nmの深さのグレーティ
ングを形成し、さらに、減圧CVDで多結晶Si層を150nmの
厚さに温度620℃、圧力0.3Torrで全面堆積した後、２μ
ｍ×２μｍの正方形にSi層とSi3N4膜を50μｍ間隔で残
し、他の部分ではガラス表面が表出するように、光リソ
グラフィとエッチングを用いて作った。
Si3N4膜全面に、0.2μｍ周期、10nmの深さのグレーティ
ングを形成し、さらに、減圧CVDで多結晶Si層を150nmの
厚さに温度620℃、圧力0.3Torrで全面堆積した後、２μ
ｍ×２μｍの正方形にSi層とSi3N4膜を50μｍ間隔で残
し、他の部分ではガラス表面が表出するように、光リソ
グラフィとエッチングを用いて作った。
これで多結晶Si層が表面グレーティングの核形成面上
にある微小領域が格子状でガラス上に配置された基板が
用意された。
にある微小領域が格子状でガラス上に配置された基板が
用意された。
該基板をH2中で５分、1000℃熱処理すると微小な２μ
ｍ×２μｍの多結晶Siは融点未満の温度で凝集し、単一
の単結晶粒に構造変化する。さらに、実施例１と同一の
条件で成長させると、凝集した単結晶粒はその大きさを
増大させ、隣接する結晶島同士が衝突・合体し、全表面
を覆った。
ｍ×２μｍの多結晶Siは融点未満の温度で凝集し、単一
の単結晶粒に構造変化する。さらに、実施例１と同一の
条件で成長させると、凝集した単結晶粒はその大きさを
増大させ、隣接する結晶島同士が衝突・合体し、全表面
を覆った。
この試料を、断面および透過電子顕微鏡で調べた結
果、結晶方位〔010〕方向が基板に垂直に、〔100〕方位
がSi3N4上のグレーティング溝に沿っていることが分か
った。多数個の結晶島を観察した結果、各方位のズレは
±５゜程度となっていた。
果、結晶方位〔010〕方向が基板に垂直に、〔100〕方位
がSi3N4上のグレーティング溝に沿っていることが分か
った。多数個の結晶島を観察した結果、各方位のズレは
±５゜程度となっていた。
（実施例３） 実施例１で記述したように、SiO2の表面に0.2μｍ周
期10nmの深さのグレーティングが刻まれた２μｍ×２μ
ｍの非晶質Si3N4膜からなる核形成面が20μｍ間隔で格
子点状に並んでいる基板上に、減圧CVDで多結晶Siを温
度620℃、圧力0.3Torrで0.1μｍの厚さで、全面に堆積
した。
期10nmの深さのグレーティングが刻まれた２μｍ×２μ
ｍの非晶質Si3N4膜からなる核形成面が20μｍ間隔で格
子点状に並んでいる基板上に、減圧CVDで多結晶Siを温
度620℃、圧力0.3Torrで0.1μｍの厚さで、全面に堆積
した。
全面にSiイオンを40keVで２×1015cm-2の注入量で投
影飛程が膜厚中央にくるように注入し、多結晶Si層全体
を非晶質化した。
影飛程が膜厚中央にくるように注入し、多結晶Si層全体
を非晶質化した。
その後、該非晶質Si層下にSi3N4膜が存在する領域を
レジストで覆い、さらに全面にSiイオンを70keVで２×1
015cm-2注入した。
レジストで覆い、さらに全面にSiイオンを70keVで２×1
015cm-2注入した。
Si3N4膜の存在する部分以外の非晶質Si層と下地SiO2
との界面にSiイオンが注入され、界面からの不均一核形
成を抑制した。
との界面にSiイオンが注入され、界面からの不均一核形
成を抑制した。
レジストを除去した後、N2中600℃の熱処理を行うと
非晶質Si3N4からなる核形成面上の非晶質Siが固相成長
し、単一の結晶ドメインが形成され、周囲の界面にSiイ
オンが注入された部分（つまり、SiO2上）では不均一核
形成が抑制されて、非晶質のままであり、50時間の熱処
理後には、SiO2上の非晶質Si領域へ結晶化がSi3N4上の
結晶を種子として進み、全体が完全に結晶化した。
非晶質Si3N4からなる核形成面上の非晶質Siが固相成長
し、単一の結晶ドメインが形成され、周囲の界面にSiイ
オンが注入された部分（つまり、SiO2上）では不均一核
形成が抑制されて、非晶質のままであり、50時間の熱処
理後には、SiO2上の非晶質Si領域へ結晶化がSi3N4上の
結晶を種子として進み、全体が完全に結晶化した。
表面に欠陥顕在化エッチングを施し、走査電子顕微鏡
で観察した結果、結晶内には多数の双晶が導入されてい
るものもあるが、20μｍ径の大きさに単一の結晶ドメイ
ンが形成されていた。透過電子顕微鏡で膜面方向から観
察すると、（100）面が基板に平行に成長し、〔100〕が
Si3N4のグレーティング溝にほぼ平行となっていること
が電子線回折像と明視野像との照合によって確認され
た。各結晶ドメイン間の結晶方位のズレは、この場合、
±10゜程度であり、Si3N4サイト間には結晶方位がわず
かに異る結晶との粒界が存在した。
で観察した結果、結晶内には多数の双晶が導入されてい
るものもあるが、20μｍ径の大きさに単一の結晶ドメイ
ンが形成されていた。透過電子顕微鏡で膜面方向から観
察すると、（100）面が基板に平行に成長し、〔100〕が
Si3N4のグレーティング溝にほぼ平行となっていること
が電子線回折像と明視野像との照合によって確認され
た。各結晶ドメイン間の結晶方位のズレは、この場合、
±10゜程度であり、Si3N4サイト間には結晶方位がわず
かに異る結晶との粒界が存在した。
本結晶上に結晶方位がわずかに異る結晶との粒界を避
けて電界効果トランジスタを試作したところ、電子易動
度は150cm2/V・sec、サブスレッシュホールド特性は120
mV/decayであった。
けて電界効果トランジスタを試作したところ、電子易動
度は150cm2/V・sec、サブスレッシュホールド特性は120
mV/decayであった。
以上、実施例１〜３はSi3N4膜を核形成面としている
が、特開昭63−107016号公報にも開示しているように、
高核形成密度を有する核形成面としてSi3N4の材料以外
にも、Si過剰なSiOX、SiNXにも本発明を適用し得ること
はいうまでもない。
が、特開昭63−107016号公報にも開示しているように、
高核形成密度を有する核形成面としてSi3N4の材料以外
にも、Si過剰なSiOX、SiNXにも本発明を適用し得ること
はいうまでもない。
（実施例４） 前記３つの実施例は、物理的ステップを核形成面上に
刻んで方位制御するものであったが、本実施例は、核形
成円表面に組成変化を周期的に付与することによって、
異方性を導入しようというものである。
刻んで方位制御するものであったが、本実施例は、核形
成円表面に組成変化を周期的に付与することによって、
異方性を導入しようというものである。
非晶質SiO2からなる下地材料上に減圧CVDで非晶質Si3
N4膜を全面に100nm堆積し、PMMAレジストを塗付した
後、Ｘ線リゾグラフィによって0.2μｍ周期のグレーテ
ィングをレジストに転写した。該レジストをマスクとし
て全面にSiイオンを20keVで４×1016cm-2注入した。
N4膜を全面に100nm堆積し、PMMAレジストを塗付した
後、Ｘ線リゾグラフィによって0.2μｍ周期のグレーテ
ィングをレジストに転写した。該レジストをマスクとし
て全面にSiイオンを20keVで４×1016cm-2注入した。
レジスト剥離後、Si過剰な領域が周期的に0.2μｍ間
隔で存在する非晶質窒化シリコン層を、光リソグラフィ
と反応性イオンエッチングとによって２μｍ×２μｍの
四角形に50μｍ間隔でSiO2上に格子点位置に点在させ
た。
隔で存在する非晶質窒化シリコン層を、光リソグラフィ
と反応性イオンエッチングとによって２μｍ×２μｍの
四角形に50μｍ間隔でSiO2上に格子点位置に点在させ
た。
この基板を、減圧CVDエピタキシャル成長装置の内部
で、150Torr、990℃、SiH2Cl2、HCl、H2の流量を各々0.
53、1.6、100（/min）の条件下でSiを成長させると、
Siの核が２μｍ角の窒化シリコン上にのみ発生し、粗大
化現象を経て単一の結晶となり、その間に原子位置の再
配列が起こり、下地の異方性に従い結晶方位を変化させ
る。
で、150Torr、990℃、SiH2Cl2、HCl、H2の流量を各々0.
53、1.6、100（/min）の条件下でSiを成長させると、
Siの核が２μｍ角の窒化シリコン上にのみ発生し、粗大
化現象を経て単一の結晶となり、その間に原子位置の再
配列が起こり、下地の異方性に従い結晶方位を変化させ
る。
この方位制御された結晶群を種結晶としてSiO2上にも
成長を続け、50μｍほど成長したころで隣接する結晶島
と接触・合体する。
成長を続け、50μｍほど成長したころで隣接する結晶島
と接触・合体する。
透過電子顕微鏡、Ｘ線で詳細に調べた結果、該結晶島
の方位は〔010〕方位が基板に垂直に、〔100〕方位が線
状に存するSi過剰な領域に平行に成長しており、各島間
で±７゜のバラツキがあった。その結果、各島の間には
粒界が導入されていた。
の方位は〔010〕方位が基板に垂直に、〔100〕方位が線
状に存するSi過剰な領域に平行に成長しており、各島間
で±７゜のバラツキがあった。その結果、各島の間には
粒界が導入されていた。
［発明の効果］ 本発明によれば、人工的に表面異方性を付与した非晶
質材料からなる核形成面を非晶質基体上に配置し、核発
生のごく初期段階でその結晶方位を決定し、その結晶構
造を維持したまま結晶成長させることにより、方位の揃
った大面積・結晶領域が形成される。
質材料からなる核形成面を非晶質基体上に配置し、核発
生のごく初期段階でその結晶方位を決定し、その結晶構
造を維持したまま結晶成長させることにより、方位の揃
った大面積・結晶領域が形成される。
本発明によれば、非晶質絶縁物基板上に方位制御され
た単結晶を成長させることが可能となり、そこに作られ
た電子素子は従来の非晶質、多結晶層に作られたものと
比較し、格段に著しい高性能化を達成できる結晶の形成
方法を提供することができる。
た単結晶を成長させることが可能となり、そこに作られ
た電子素子は従来の非晶質、多結晶層に作られたものと
比較し、格段に著しい高性能化を達成できる結晶の形成
方法を提供することができる。
また、下地基板が絶縁物であるため、容量成分の減少
により、高速化、あるいは耐放射線化、素子分離領域幅
の削減が可能となる結晶物品を提供することができる。
により、高速化、あるいは耐放射線化、素子分離領域幅
の削減が可能となる結晶物品を提供することができる。
さらに、高価な単結晶基板を使用せず、安価で大面積
な基板上の単結晶を提供することができる。
な基板上の単結晶を提供することができる。
第１図は本発明の工程を説明するための模式図である。
第２図は成長単結晶を基板内部へ埋め込む場合を示す断
面図である。 （符号の説明） １……高核形成材料（薄膜）、２……基体、３……人工
的にグレーティングを施した表面、４……核形成面、５
……結晶、６……結晶方位がわずかに異る結晶との粒
界。
第２図は成長単結晶を基板内部へ埋め込む場合を示す断
面図である。 （符号の説明） １……高核形成材料（薄膜）、２……基体、３……人工
的にグレーティングを施した表面、４……核形成面、５
……結晶、６……結晶方位がわずかに異る結晶との粒
界。
Claims (4)
- 【請求項１】結晶の形成方法において、 非核形成面と、前記非核形成面よりも大きい核形成密度
を有する非晶質材料で構成され、結晶成長して単結晶と
なる核が唯一形成され得るに充分小さい面積を有し、規
則的な異方性を有する核形成面とを有する基体に、結晶
成長処理を施すことを特徴とする結晶の形成方法。 - 【請求項２】請求項１において、核形成面は規則的な凹
凸を有することを特徴とする結晶の形成方法。 - 【請求項３】請求項１において、核形成面は規則的に組
成の異なる領域を有すことを特徴とする結晶の形成方
法。 - 【請求項４】請求項１記載の結晶形成方法で形成された
結晶物品。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081104A JP2858434B2 (ja) | 1989-03-31 | 1989-03-31 | 結晶の形成方法および結晶物品 |
| EP90303347A EP0390549B1 (en) | 1989-03-31 | 1990-03-29 | Method for forming crystal and crystal article |
| DE69016073T DE69016073T2 (de) | 1989-03-31 | 1990-03-29 | Verfahren zur Herstellung eines Kristalls und Kristallkörpers. |
| US08/246,558 US5423286A (en) | 1989-03-31 | 1994-05-19 | Method for forming crystal and crystal article |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081104A JP2858434B2 (ja) | 1989-03-31 | 1989-03-31 | 結晶の形成方法および結晶物品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260523A JPH02260523A (ja) | 1990-10-23 |
| JP2858434B2 true JP2858434B2 (ja) | 1999-02-17 |
Family
ID=13737077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1081104A Expired - Fee Related JP2858434B2 (ja) | 1989-03-31 | 1989-03-31 | 結晶の形成方法および結晶物品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5423286A (ja) |
| EP (1) | EP0390549B1 (ja) |
| JP (1) | JP2858434B2 (ja) |
| DE (1) | DE69016073T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE159302T1 (de) * | 1990-11-07 | 1997-11-15 | Canon Kk | Iii-v verbindungs-halbleiter-vorrichtung, drucker- und anzeigevorrichtung unter verwendung derselben, und verfahren zur herstellung dieser vorrichtung |
| US6221444B1 (en) | 1998-06-10 | 2001-04-24 | Canon Kabushiki Kaisha | Liquid crystal device |
| US6608679B1 (en) * | 1998-12-21 | 2003-08-19 | Xerox Corporation | Spectrophotometric analysis of input light |
| US6514829B1 (en) | 2001-03-12 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of fabricating abrupt source/drain junctions |
| US6534373B1 (en) * | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | MOS transistor with reduced floating body effect |
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| KR100434698B1 (ko) * | 2001-09-05 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 선택적 에피성장법 |
| JP2011258768A (ja) * | 2010-06-09 | 2011-12-22 | Sumitomo Electric Ind Ltd | 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法 |
| US20130051530A1 (en) * | 2011-08-30 | 2013-02-28 | Fujifilm Corporation | High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3620833A (en) * | 1966-12-23 | 1971-11-16 | Texas Instruments Inc | Integrated circuit fabrication |
| US3585088A (en) * | 1968-10-18 | 1971-06-15 | Ibm | Methods of producing single crystals on supporting substrates |
| US4333792A (en) * | 1977-01-03 | 1982-06-08 | Massachusetts Institute Of Technology | Enhancing epitaxy and preferred orientation |
| CA1139453A (en) * | 1979-05-29 | 1983-01-11 | Henry I. Smith | Improving graphoepitaxy |
| JPS5734331A (en) * | 1980-08-11 | 1982-02-24 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5795619A (en) * | 1980-12-05 | 1982-06-14 | Toshiba Corp | Lithographic epitaxial substrate |
| US4371421A (en) * | 1981-04-16 | 1983-02-01 | Massachusetts Institute Of Technology | Lateral epitaxial growth by seeded solidification |
| US4670088A (en) * | 1982-03-18 | 1987-06-02 | Massachusetts Institute Of Technology | Lateral epitaxial growth by seeded solidification |
| US4657603A (en) * | 1984-10-10 | 1987-04-14 | Siemens Aktiengesellschaft | Method for the manufacture of gallium arsenide thin film solar cells |
| JPH0782996B2 (ja) * | 1986-03-28 | 1995-09-06 | キヤノン株式会社 | 結晶の形成方法 |
| JPH0828470B2 (ja) * | 1986-11-07 | 1996-03-21 | キヤノン株式会社 | 半導体メモリ装置 |
| US4749660A (en) * | 1986-11-26 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a buried SiO2 layer |
-
1989
- 1989-03-31 JP JP1081104A patent/JP2858434B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-29 DE DE69016073T patent/DE69016073T2/de not_active Expired - Fee Related
- 1990-03-29 EP EP90303347A patent/EP0390549B1/en not_active Expired - Lifetime
-
1994
- 1994-05-19 US US08/246,558 patent/US5423286A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5423286A (en) | 1995-06-13 |
| EP0390549B1 (en) | 1995-01-18 |
| DE69016073D1 (de) | 1995-03-02 |
| DE69016073T2 (de) | 1995-05-24 |
| EP0390549A3 (en) | 1991-02-06 |
| EP0390549A2 (en) | 1990-10-03 |
| JPH02260523A (ja) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3156878B2 (ja) | 半導体装置およびその製造方法 | |
| EP0244081B1 (en) | Method for forming crystal and crystal article obtained by said method | |
| JPS6344717A (ja) | 結晶の形成方法 | |
| JP2858434B2 (ja) | 結晶の形成方法および結晶物品 | |
| US5363793A (en) | Method for forming crystals | |
| US5363799A (en) | Method for growth of crystal | |
| JP2670453B2 (ja) | 結晶の形成方法 | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| US6885031B2 (en) | Integrated circuit including single crystal semiconductor layer on non-crystalline layer | |
| US5190613A (en) | Method for forming crystals | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| US5254211A (en) | Method for forming crystals | |
| EP0306153B1 (en) | Method for growth of crystal | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| EP0284434A2 (en) | Method of forming crystals | |
| US5463975A (en) | Process for producing crystal | |
| JPH01149483A (ja) | 太陽電池 | |
| EP0455981A1 (en) | Method of forming crystals | |
| JP2592832B2 (ja) | 結晶の形成方法 | |
| EP0289117B1 (en) | Method of forming crystals on a substrate | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH013096A (ja) | 結晶の形成方法 | |
| JP2786534B2 (ja) | 結晶の形成方法 | |
| JPH01132118A (ja) | 半導体結晶の形成方法及びその方法により得られる半導体結晶物品 | |
| JP3485355B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |