JPH0828470B2 - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JPH0828470B2
JPH0828470B2 JP61264026A JP26402686A JPH0828470B2 JP H0828470 B2 JPH0828470 B2 JP H0828470B2 JP 61264026 A JP61264026 A JP 61264026A JP 26402686 A JP26402686 A JP 26402686A JP H0828470 B2 JPH0828470 B2 JP H0828470B2
Authority
JP
Japan
Prior art keywords
single crystal
sio
substrate
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61264026A
Other languages
English (en)
Other versions
JPS63119253A (ja
Inventor
正晴 尾崎
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61264026A priority Critical patent/JPH0828470B2/ja
Priority to US07/111,588 priority patent/US4800527A/en
Publication of JPS63119253A publication Critical patent/JPS63119253A/ja
Publication of JPH0828470B2 publication Critical patent/JPH0828470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体メモリ装置に係り、特に電荷保持用の
キャパシタと、このキャパシタ上に絶縁層を介して形成
されたトランジスタとを有する半導体メモリ装置に関す
る。
［従来技術］ 近年、半導体メモリ装置の大容量化は著しいが、その
発展は主に微細化技術によってささえられて来た。
例えば、平面的に電荷保持用キャパシタと選択スイッ
チとなるMOSトランジスタとを有する半導体メモリ装置
においては、主として前記キャパシタおよび前記MOSト
ランジスタの大きさのみを小さくすることで高集積化へ
の対応がなされてきた。しかるに、電荷保持用のキャパ
シタにおいては、その容量値の下限には限界があり、α
線によるソフトエラーが重大な問題となって来ていた。
またMOSトランジスタのサイズ縮小も、微細化、処理技
術、特性等の面から容易ではなく、集積化の障害となっ
ていた。
［発明が解決しようとする問題点］ 上記の半導体メモリ装置において、キャパシタの容量
値を低下させずにキャパシタのサイズを小さくする方法
としては、シリコン基板内に溝を形成しその側壁を利用
してキャパシタを形成する技術等が開発されているが、
従来の方法はキャパシタとMOSトランジスタを平面的に
配列するわけであるから、半導体メモリのセルサイズは
キャパシタとMOSトランジスタの必要とする面積の和と
なることはまちがいなく、集積度の向上も限界に近づき
つつあった。
本発明は、電荷集積用のキャパシタ上に絶縁層を介し
てMOSトランジスタを形成することを可能にする半導体
メモリ装置を提供することにより、集積度を大幅に向上
させることを目的とするものである。
［問題点を解決するための手段］ 上記の問題点は、半導体基体に形成された電荷保持用
のキャパシタと、このキャパシタ上に形成された絶縁層
と、この絶縁層上に絶縁層の材料より核形成密度が十分
大きく、且つ半導体層材料の単一の核だけが成長する程
度に十分微細な異種材料が設けられ、この異種材料に形
成された単一の核を中心に成長させて設けられた半導体
単結晶層又は実質的な半導体単結晶層に形成されたトラ
ンジスタとを有することを特徴とする本発明の半導体メ
モリ装置によって解決される。
［作用］ 本発明は、絶縁層上にこの絶縁層の材料より核形成密
度が十分大きく、且つ半導体層材料の単一の核だけが成
長する程度に十分微細な異種材料が設けられ、この異種
材料に形成された単一の核を中心に成長させて設けられ
た半導体単結晶層又は実質的な半導体単結晶層にトラン
ジスタを形成したことにより、キャパシタ上に絶縁層を
形成し、その上にトランジスタを形成することを可能に
し、大幅に集積度を向上させるものである。
なお前記の絶縁層に半導体単結晶層又は実質的な半導
体単結晶層を形成する工程は、後述するように通常の半
導体プロセスを用いるだけであり、何ら特別な工程を必
要としない。
［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。
第１図は本発明の半導体メモリ装置の一実施例を示す
縦断面図である。
第２図は上記半導体メモリ装置のメモリセルの等価回
路図である。
両図において１は記憶された信号の読み出し及び信号
の書き込みを行うＮチャネルMOSトランジスタであり、
２は信号を保持するためのキャパシタである。このＮチ
ャネルMOSトランジスタ１とキャパシタ２とでダイナミ
ックメモリセルを構成する。
第１図に示すように、キャパシタ２は、半導体基体た
るＰ型シリコン基板14に設けられた深い溝の内壁を用い
て形成され、Ｐ型シリコン基板14と、溝の内壁面に形成
された絶縁層13と、溝の中に形成された電極７とによっ
て構成される。溝の形成にはリアクティブイオンエッチ
ング装置等を用いる。電極７は近年超LSIプロセスにお
いて開発されたポリシリコンを溝にうめ込む技術を用い
て形成する。Ｐ型シリコン基板14上には絶縁層12が形成
され、電極７の形成後、さらに絶縁層３が形成される。
この絶縁層３上には異種材料たる核形成ベース４が形成
される。この核形成ベース４の材料はシリコン核形成密
度が絶縁層３の材料よりも十分大きなものが選ばれ、本
実施例においては絶縁層３の材料としてSiO2層、核形成
ベース４の材料としてシリコン窒化膜が用いられる。こ
の核形成ベース４を中心として、水素ガスをキャリアガ
スとしたSiH4,SiCl4,SiHCl3等のガスを用いて、700℃〜
1000℃程度の温度でシリコン単結晶層又は実質的なシリ
コン単結晶層を形成することができる。前記条件にて絶
縁層３上にシリコン核が形成される密度Ａに対して核形
成ベース４上にシリコン核が形成される密度Ｂの比Ｎ＝
B/Aを104以上とすることができる。シリコン単結晶層又
は実質的なシリコン単結晶層の形成後は多角形の形状を
しているので、エッチバック等の集積回路製造技術を用
いて平坦化を行う。次に、シリコン単結晶層又は実質的
なシリコン単結晶層にＮチャネルMOSトランジスタ１の
ドレイン５、ソース６、ゲート絶縁層８、ゲート電極
９、配線10等を従来の集積回路製造技術を用いて形成す
る。キャパシタ２とＮチャネルMOSトランジスタ２との
接続は絶縁層３に形成されたスルーホール11によって行
われる。
以上のようにして、シリコン単結晶層又は実質的なシ
リコン単結晶層上に形成されたＮチャネルMOSトランジ
スタ１のチャネル移動度は400cm2/VS以上であり、従来
のＰ型シリコン基板内に形成されたＮチャネルMOSトラ
ンジスタの特性と同等の性能を有していた。またＮチャ
ネルMOSトランジスタ１のドレイン５およびソース６の
浮遊容量はＰ型シリコン基板内に形成された場合に比較
して非常に小さくなり、書き込み及び読み出し速度等の
性能は著しく向上する。
前記実施例においては、電荷保持用のキャパシタ２を
Ｐ型シリコン基板14内に形成した溝に形成したが、Ｐ型
シリコン基板14上に平面的に形成した単純なものでも良
く、またシリコン基板14上に堆積させたポリシリコン間
につくることも可能である。
読み出し用のMOSトランジスタは前記実施例において
はＮチャネルMOSトランジスタとしているがこれをＰチ
ャネルMOSトランジスタに置きかえることもできる。
次に、半導体単結晶又は実質的な半導体単結晶の形成
方法について詳細に説明する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
第３図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。まず同図（Ａ）に示すように、基板101上に、基板1
01と上記因子の異なる材料から成る薄膜102を所望部分
に形成する。そして、適当な堆積条件によって適当な材
料から成る薄膜の堆積を行うと、薄膜103は薄膜102上に
のみ成長し、基板101上には成長しないという現象を生
じさせることができる。この現象を利用することで、自
己整合的に成形された薄膜103を成長させることがで
き、従来のようなレジストを用いたリソグラフィ工程の
省略が可能となる。
このような選択形成法による堆積を行うことができる
材料としては、たとえば基板101としてSiO2、薄膜102と
してSi、GaAs、窒化シリコン、そして堆積させる薄膜10
3としてSi、Ｗ、GaAs、InP等がある。
第４図は、SiO2の堆積面と窒化シリコンの堆積面との
核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。
それに対して窒化シリコン（Si3N4）上では、〜４×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。他にS
iH4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用い
て、圧力、温度等を調整することで同様の作用を得るこ
とができる。また、真空蒸着でも可能である。
この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。
このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散係数等の
差によるところが大きいが、Si原子自身によってSiO2が
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる（T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s 53,6839,1982）。
このように堆積面の材料としてSiO2および窒化シリコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように十分に大きな核形成密度差を得るこ
とができる。なお、ここでは堆積面の材料としてSiO2が
望ましいが、これに限らずSiOXであっても核形成密度差
を得ることができる。
勿論、これらの材料に限定されるものではなく、核形
成密度の差が同グラフで示すように核の密度で103倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、SiO2上に
局所的にSiやＮ等をイオン注入して過剰にSiやＮ等を有
する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核
形成密度の十分大きい異種材料を単一の核だけが成長す
るように十分微細に形成することによって、その微細な
異種材料の存在する箇所だけに単結晶又は実質的な単結
晶を選択的に成長させることができる。
なお、単結晶又は実質的な単結晶の選択的成長は、堆
積面表面の電子状態、特にダングリングボンドの状態に
よって決定されるために、核形成密度の低い材料（たと
えばSiO2）はバルク材料である必要はなく、任意の材料
や基板等の表面のみに形成されて上記堆積面を成してい
ればよい。
第５図（Ａ）〜（Ｄ）は、単結晶又は実質的な単結晶
の形成方法の一例を示す形成工程図であり、第６図
（Ａ）および（Ｂ）は、第５図（Ａ）および（Ｄ）にお
ける基板の斜視図である。
まず、第５図（Ａ）および第６図（Ａ）に示すよう
に、基板104上に、選択堆積を可能にする核形成密度の
小さい薄膜105を形成し、その上に核形成密度の大きい
異種材料を薄く堆積させ、リソグラフィ等によってパタ
ーニングすることで異種材料106を十分微細に形成す
る。ただし、基板104の大きさ、結晶構造および組成は
任意のものでよく、機能素子が形成された基板であって
もよい。また、異種材料106とは、上述したように、Si
やＮ等を薄膜105にイオン注入して形成される過剰にSi
やＮ等を有する変質領域も含めるものとする。
次に、適当な堆積条件によって異種材料106だけに薄
膜材料の単一の核が形成される。すなわち、異種材料10
6は、単一の核のみが形成される程度に十分微細に形成
する必要がある。異種材料106の大きさは、材料の種類
によって異なるが、数ミクロン以下であればよい。更
に、核は単結晶構造又は実質的な単結晶構造を保ちなが
ら成長し、第６図（Ｂ）に示すように島状の単結晶粒10
7となる。島状の単結晶粒107が形成されるためには、す
でに述べたように、薄膜105上で全く核形成が起こらな
いように条件を決めることが必要である。
島状の単結晶粒107は単結晶構造又は実質的な単結晶
構造を保ちながら異種材料106を中心して更に成長し、
同図（Ｃ）に示すように薄膜105全体を覆う。
続いて、エッチング又は研磨によって単結晶粒107を
平坦化し、第６図（Ｄ）および第７図（Ｂ）に示すよう
に、所望の素子を形成することができる単結晶層108が
薄膜105上に形成される。
このように堆積面の材料である薄膜105が基板104上に
形成されているために、支持体となる基板104は任意の
材料を使用することができ、更に基板104に機能素子等
が形成されたものであっても、その上に容易に単結晶層
又は実質的な単結晶層を形成することができる。
なお、上記実施例では、堆積面の材料を薄膜105で形
成したが、選択堆積を可能にする核形成密度の小さい材
料から成る基板をそのまま用いて、単結晶層又は実質的
な単結晶層を同様に形成してもよい。
（具体例） 次に、上記例における単結晶層の具体的形成方法を説
明する。
SiO2を薄膜105の堆積面材料とする。勿論、石英基板
を用いてもよいし、金属、半導体、磁性体、圧電体、絶
縁体等の任意の基板上に、スパッタ法、CVD法、真空蒸
着法等を用いて基板表面にSiO2層を形成してもよい。ま
た、堆積面材料としてはSiO2が望ましいが、SiOXとして
ｘの値を変化させたものでもよい。
こうして形成されたSiO2層105上に減圧気相成長法に
よって窒化シリコン層（ここではSi3N4層）又は多結晶
シリコン層を異種材料として堆積させ、通常のリソグラ
フィ技術又はＸ線、電子線若しくはイオン線を用いたリ
ソグラフィ技術で窒化シリコン層又は多結晶シリコン層
をパターニングし、数ミクロン以下、望ましくは〜１μ
ｍ以下の微小な異種材料106を形成する。
続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板11上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。
約十分程度の時間で、SiO2上の窒化シリコン又は多結
晶シリコンの微細な異種材料106を中心として、単結晶
のSiの粒107が成長し、最適の成長条件とすることで、
その大きさは数十μｍ以上に成長する。
続いて、SiとSiO2との間にエッチング速度差がある反
応性イオンエッチング（RIE）によって、Siのみをエッ
チングして平坦化することで、粒径制御された多結晶シ
リコン層が形成され、更に粒界部分を除去して島状の単
結晶シリコン層108が形成される。なお、単結晶粒107の
表面の凹凸が大きい場合は、機械的研磨を行った後にエ
ッチングを行う。
このようにして形成された大きさ数十μｍ以上で粒界
を含まない単結晶シリコン層108に、電界効果トランジ
スタを形成すると、単結晶シリコンウエハに形成したも
のに劣らない特性を示した。
また、隣接する単結晶シリコン層108とはSiO2によっ
て電気的に分離されているために、相補型電界効果トラ
ンジスタ（C-MOS）を構成しても、相互の干渉がない。
また、素子の活性層の厚さが、Siウエハを用いた場合よ
り薄いために、放射線を照射された時に発生するウエハ
内の電荷による誤動作がなくなる。更に、寄生容量が低
下するために、素子の高速化が図れる。また、任意の基
板が使用できるために、Siウエハを用いるよりも、大面
積基板上に単結晶層を低コストで形成することができ
る。更に、他の半導体、圧電体、誘電体等の基板上にも
単結晶層を形成できるために、多機能の三次元集積回路
を実現することができる。
（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との
十分な核形成密度差を得るには、Si3N4に限定されるも
のではなく、窒化シリコンの組成を変化させたものでも
よい。
RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。
第８図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびＮの組成比との関係を示したグラフ
である。
この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3／SiH4のガ
ス流量比を４〜10へ変化させると、窒化シリコン膜中の
Si/N比は1.1〜0.58に変化することがオージェ電子分光
法によって明らかとなった。
また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4（S
i/N＝0.75）に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃で熱処
理すること（熱窒化法）で形成される窒化シリコン膜
は、その形成方法が熱平衡下で行われるために、更に化
学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い堆積面材料として用いて上記
Siの核を成長させると、その組成比により核形成密度に
差が生じる。
第７図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。同グラフに示すように、窒化シリコン膜の
組成を変化させることで、その上に成長するSiの核形成
密度は大幅に変化する。この時の核形成条件は、SiCl4
ガスを175Torrに減圧し、1000℃でH2と反応させてSiを
生成させる。
このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異色材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約４μｍ以下であれば単一の核を
選択できる。
（イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSiO2の表面に局所的にS
i,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2の
堆積面に変質領域を形成し、この変質領域を核形成密度
の高い堆積面材料としても良い。
例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。
続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで１×1016〜１×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。
なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2面にSiが過剰な変質領域が形成される。こ
のような変質領域が形成されたSiO2堆積面にSiを気相成
長させる。
第９図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。
同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、
この変質領域を異色材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。
（CVD以外のSi堆積方法） Siの選択核形成によって単結晶を成長させるには、CV
D法だけでなく、Siを真空中（＜10-6Torr）で電子銃に
より蒸発させ、加熱した基板に堆積させる方法も用いら
れる。特に、超高真空中（＜10-9Torr）で蒸着を行うMB
E（Molecular Beam Epitaxy）法では、基板温度900℃以
上でSiビームとSiO2が反応を始め、SiO2上でのSiの核形
成は皆無になることが知られている（T.Yonehara,S,Yos
hioka and S.Miyazawa Journal of Applied Physics 5
3,10,p6839,1983）。
この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。
この場合、SiO2＋Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングが生起してい
る。
これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、
窒化シリコン以外に、タンタル酸化物（Ta2O5）、窒化
シリコン酸化物（SiON）等を使用しても同様の効果を得
ることができる。すなわち、これらの材料を微小形成し
て上記異種材料とすることで、同様に単結晶を成長さる
ことができる。
以上詳細に説明した単結晶成長法によって、上記半導
体単結晶層が絶縁層上に形成される。
［発明の効果］ 以上詳細に説明したように、本発明によれば、電荷保
持用のキャパシタ上に絶縁層を形成し、この絶縁層上に
半導体単結晶層又は実質的な半導体単結晶層を設けてト
ランジスタを形成することが可能となり、高集積度の大
容量メモリ装置を提供することができる。
また、本発明によれば、トランジスタの低浮遊容量化
が実現できるので、読み出し速度，書き込み速度を大幅
に短縮することができ、性能向上を図ることができる。
【図面の簡単な説明】
第１図は本発明の半導体メモリ装置の一実施例を示す縦
断面図である。 第２図は上記半導体メモリ装置のメモリセルの等価回路
図である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。 第４図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｄ）は、単結晶又は実質的な単結晶の
形成方法の一例を示す形成工程図である。 第６図（Ａ）〜（Ｂ）は、第５図（Ａ）および（Ｄ）に
おける基板の斜視図である。 第７図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびＮの組成比との関係を示したグラフで
ある。 第８図は、Si/N組成比と核形成密度との関係を示すグラ
フである。 第９図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。 １……ＮチャネルMOSトランジスタ ２……キャパシタ 3,12,13……絶縁層 ４……核形成ベース ７……電極 14……Ｐ型シリコン基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体基体に形成された電荷保持用のキャ
    パシタと、このキャパシタ上に形成された絶縁層と、こ
    の絶縁層上に絶縁層の材料より核形成密度が十分大き
    く、且つ半導体層材料の単一の核だけが成長する程度に
    十分微細な異種材料が設けられ、この異種材料に形成さ
    れた単一の核を中心に成長させて設けられた半導体単結
    晶層又は実質的な半導体単結晶層に形成されたトランジ
    スタとを有することを特徴とする半導体メモリ装置。
JP61264026A 1986-11-07 1986-11-07 半導体メモリ装置 Expired - Fee Related JPH0828470B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61264026A JPH0828470B2 (ja) 1986-11-07 1986-11-07 半導体メモリ装置
US07/111,588 US4800527A (en) 1986-11-07 1987-10-23 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61264026A JPH0828470B2 (ja) 1986-11-07 1986-11-07 半導体メモリ装置

Publications (2)

Publication Number Publication Date
JPS63119253A JPS63119253A (ja) 1988-05-23
JPH0828470B2 true JPH0828470B2 (ja) 1996-03-21

Family

ID=17397520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61264026A Expired - Fee Related JPH0828470B2 (ja) 1986-11-07 1986-11-07 半導体メモリ装置

Country Status (2)

Country Link
US (1) US4800527A (ja)
JP (1) JPH0828470B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516604B2 (ja) * 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
US5155058A (en) * 1986-11-07 1992-10-13 Canon Kabushiki Kaisha Method of making semiconductor memory device
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
JP2670453B2 (ja) * 1988-03-27 1997-10-29 キヤノン株式会社 結晶の形成方法
JP2743391B2 (ja) * 1988-08-25 1998-04-22 ソニー株式会社 半導体メモリの製造方法
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JP2858434B2 (ja) * 1989-03-31 1999-02-17 キヤノン株式会社 結晶の形成方法および結晶物品
US5098850A (en) * 1989-06-16 1992-03-24 Canon Kabushiki Kaisha Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
US5136534A (en) * 1989-06-30 1992-08-04 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5192704A (en) * 1989-06-30 1993-03-09 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
EP0747935B1 (en) * 1990-08-03 2004-02-04 Canon Kabushiki Kaisha Process for preparing an SOI-member
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
JPH05160342A (ja) * 1991-12-02 1993-06-25 Canon Inc 半導体装置及びその製造方法
EP0553856B1 (en) * 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Method of preparing a semiconductor substrate
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
JPH061224U (ja) * 1992-06-16 1994-01-11 本州製紙株式会社 商品崩れ防止箱
JPH061225U (ja) * 1992-06-16 1994-01-11 本州製紙株式会社 商品崩れ防止箱
US5795810A (en) * 1995-03-29 1998-08-18 Texas Instruments Incorporated Deep mesa isolation in SOI
US5914510A (en) * 1996-12-13 1999-06-22 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US20030005269A1 (en) * 2001-06-01 2003-01-02 Conner Joshua M. Multi-precision barrel shifting

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721987A (en) * 1984-07-03 1988-01-26 Texas Instruments Incorporated Trench capacitor process for high density dynamic RAM

Also Published As

Publication number Publication date
US4800527A (en) 1989-01-24
JPS63119253A (ja) 1988-05-23

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
JPH0828470B2 (ja) 半導体メモリ装置
JPH0812906B2 (ja) 光電変換装置の製造方法
US5422302A (en) Method for producing a three-dimensional semiconductor device
US5269876A (en) Process for producing crystal article
US5086326A (en) Photoelectric conversion device
US4999313A (en) Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
JP2596547B2 (ja) 太陽電池及びその製造方法
US5155058A (en) Method of making semiconductor memory device
JP2505767B2 (ja) 光電変換装置の製造方法
US5610094A (en) Photoelectric conversion device
JPH07120753B2 (ja) 半導体メモリ装置及びその製造方法
JP2695413B2 (ja) 結晶基材の製造方法
JP2651144B2 (ja) 結晶基材の製造方法
JP2900588B2 (ja) 結晶物品の形成方法
JPH0799762B2 (ja) 半導体メモリ装置
JP2651145B2 (ja) 半導体基材の製造方法
JP2515301B2 (ja) 半導体装置の製造方法
JP2525773B2 (ja) 半導体装置及びその製造方法
JP2609602B2 (ja) 電子放出素子及びその製造方法
JP3395572B2 (ja) 半導体メモリー、及びその製造方法
JPH04162515A (ja) 結晶基材の製造方法
JPS63260170A (ja) 光電変換装置
JPS63239978A (ja) 画像入力用光センサ
JPH04252070A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees