JPS63260170A - 光電変換装置 - Google Patents

光電変換装置

Info

Publication number
JPS63260170A
JPS63260170A JP62093354A JP9335487A JPS63260170A JP S63260170 A JPS63260170 A JP S63260170A JP 62093354 A JP62093354 A JP 62093354A JP 9335487 A JP9335487 A JP 9335487A JP S63260170 A JPS63260170 A JP S63260170A
Authority
JP
Japan
Prior art keywords
region
electrode
substrate
photoelectric conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62093354A
Other languages
English (en)
Inventor
Masato Shinohara
真人 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62093354A priority Critical patent/JPS63260170A/ja
Publication of JPS63260170A publication Critical patent/JPS63260170A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14681Bipolar transistor imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、光励起により発生するキャリアを蓄積する蓄
積領域を有する光電変換装置に関する。
[従来技術] 第14図(A)は、特願昭58−120755号公報に
記載されている光電変換装置の概略的平面図、第14図
(B)は、そのA−A ’線断面図、第14図(C)は
、その等価回路図である。
同図(A)および(B)において、nシリコン基板10
1上に光電変換セルが配列されており、各光電変換セル
は5i02. Si3N4 、又はポリシリコン等より
成る素子分離領域102によって隣接する光電変換セル
から電気的に絶縁されている。
各光電変換セルは次のような構成を有する。
エピタキシャル技術等で形成される不純物濃度の低いn
″″領域!03上にはp型の不純物(たとえばポロン等
)をドーピングすることでp領域104および105が
形成され、p領域104には不純物拡散技術又はイオン
注入技術等によってn中領域toeが形成されている。
p領域104および105は、各々pチャネルMOSト
ランジスタのソース領域およびドレイン領域であり、p
領域104およびn十領域10Bは、各々NPN /<
イボーラトランジスタのベースおよびエミッタである。
すなわち、p領域104は、pチャネルMOS )ラン
ジスタのソースとNPNバイポータトランジスタのベー
スとを兼ねている。
このように各領域が形成されたn−領域103上には酸
化膜107が形成され、酸化Fa10?上に前記pチャ
ネルMOS )ランジスタのゲート電極108と、所定
の面積を有するキャパシタ電極108とが形成されてい
る。キャパシタ電極109は、酸化膜107を挟んでp
領域104と対向し、キャパシタを構成している。
その他に、n中領域108に接続されたエミッタ電極1
10.p領域105に接続された電極111 、および
基板101の裏面にオーミックコンタクト層を挟んでコ
レクタ電極112がそれぞれ形成されている。
次に、基本的な動作を説明する。まず、バイポーラトラ
ンジスタのベースであるp領域104は負電位の初期状
態にあるとする。このp領域104に光が入射し、入射
光によって発生した電子・正孔対のうちの正孔がp領域
104に蓄積され、これによってp領域104の電位が
正方向に上昇する(蓄積動作)。
続いて、エミッタ電極110を浮遊状態とし。
キャパシタ電極1G9に読出し用の正電圧パルスを印加
する。キャパシタ電極1013に正電圧が印加されると
、ベースであるp領域104の電位が上昇してベース・
エミッタ間が順バイアス状態となり、エミッタ・コレク
タ間に蓄積動作時のベース電位変化分に対応した電流が
流れる。したがって、浮遊状態としたエミッタ電極11
0に入射光量に対応した電気信号が現われる(読出し動
作)、その際、ベースであるp領域104の蓄積電荷量
はほとんど減少しないために、同一光情報を繰返し読出
すごとが可能である。
次に、p領域104に蓄積された正孔を除去するリフレ
ッシュ動作について説明する。
第15図(A)および(B)は、リフレッシュ動作を説
明するための電圧波形図である。
同図(A)に示すように、MOSトランジスタは、ゲー
ト電極108にしきい値以上の負電圧が印加された時だ
けON状態となる。
同図(B)において、リフレッシュ動作を行うには、エ
ミッタ電極110を接地するとともに、電極111を接
地電位にしておく、そして、まず、ゲート電極10Bに
負電圧を印加してpチャネルMOS )ランジスタをO
Nさせる。これによって、Pベース領域104の電位は
、蓄積電位の高低に拘らず一定値となる。続いて、キャ
パシタ電極109にリフレッシュ用正電圧パルスを印加
することで、p領域104はn中領域108に対して順
方向にバイアスされ、蓄積された正孔が接地されたエミ
ッタ電極11Gを通して除去される。そして、リフレッ
シュパルスが立下がった時点でp領域104は負電位の
初期状態に復帰する(リフレッシュ動作)、このように
、pベース領域104の電位をMOS )ランジスタに
よって一定電位にした後、リフレッシュパルスを印加し
て残留電荷の消去を行うために、前回の蓄積電位に依存
することなく新たな蓄積動作を行うことができる。また
、残留電荷を迅速に消滅させることができ、高速動作が
可能となる。
以後、同様に蓄積、読出し、リフレッシュという各動作
が繰り返される。
[発明が解決しようとする問題点] しかしながら、一つのセンサセルにバイポーラトランジ
スタおよびMOS )ランジスタが形成されているため
に端子数が多く、従来の構造では微細化が困難であると
いう問題点を有していた。
[問題点を解決するための手段] 上記従来の問題点を解決するために、本発明による光電
変換装置は。
光励起により発生したキャリアを蓄積する一導電型半導
体の蓄積領域を有する光電変換装置において、 前記蓄積領域を所望電位に設定するためのスイッチ手段
が上記蓄積領域とは別の階層に形成された多層構造を有
し、かつ、該スイッチ手段が形成されていない側から光
を入射することを特徴とする。
[作用] このように、上記スイッチ手段が別の階層に形成されて
いるために、端子数が多くとも容易に微細化を促進する
ことができ、高密度化および高解像度化を達成できる。
また、上記スイッチ手段が形成されていない側から光を
入射するために、光をさえぎることがなく、開口率を向
上させることができる。
上記スイッチ手段としては、後述するように、電界効果
トランジスタ、バイポーラトランジスタまたはpn接合
ダイオード等の半導体スイッチ素子を含む。
[実施例] 以下、本発明の実施例を図面を用いて詳細に説明する。
第1図は1本発明による光電変換装置の第1実施例の概
略的断面図、第2図(A)は、その等価回路図、第2図
(B)は、そのリフレッシュ動作を説明するための電圧
波形図である。ただし、812図に示す従来例と同一機
能を有する部分には同一番号が付されている。
第1図において、n基板101は光を入射できるように
薄く削られている。そのn基板101上にn−エピタキ
シャル層103が形成され、そこに素子分離領域102
に囲まれてpベース領域104が形成されている。さら
にpベース領域104には。
n十エミッタ領域10Gが形成されている。
このように各領域が形成されたn−エピタキシャル層1
03上に絶縁層10?が形成され、その上にキャパシタ
電極109がpベース領域104と対向して形成されて
いる。
このようなパイポーラトランジ、スタを下層とし、その
上にSi02等の絶縁層113が形成され、絶縁層11
3の凹部に後述する単結晶成長法を用いてn型の単結晶
シリコン114を成長させる。また、n+エミッタ領域
106上にコンタクトホールを形成して、エミッタ電極
11Gを形成する。
単結晶成長法によって形成された単結晶シリコン領域1
14にpnダイオード115を形成する。ダイオード1
15のn領域は電極11Bによってバイポーラトランジ
スタのpベース領域104に接続され、p領域には電極
111が接続されている。また、n基板101の裏面に
は透明電極を形成してコレクタ電極112とする。
このような構成を有する本実施例において、光は基板1
01側から入射する。したがって、厚い酸化膜113お
よび117.ダイオード115等によって遮光されるこ
となく、有効に光電変換を行うことができる。
本実施例の等価回路は、第2図(A)に示す通りである
。また、本実施例の基本的な蓄積および読出しの各動作
は、すでに述べた従来例の動作とほぼ同様である。すな
わち、読出し動作時にpベース領域104の電位が上昇
しても、電極111に負電圧が印加されてダイオードが
逆バイアス状態にあるから、pベース領域104の蓄積
電荷は維持される。
それに対して、リフレッシュ動作時には、第2図(B)
に示すように、まず電極111にベース電位より高い電
圧を印加し、ダイオードを順バイアス状態としてpベー
ス領域1G4の電位を一定値に設定する。その後、キャ
パシタ電極108にリフレッシュ用正電圧パルスを印加
して残留電荷を消滅させる。このように、pベース領域
104の電位を予め一定値にしておき、リフレッシュ動
作を行うことで、残留電荷を迅速に消滅させることがで
き、高速動作が可能となる。
次に、絶縁層113の凹部に単結晶シリコンを成長させ
る単結晶成長法について詳述する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる0選択堆積法とは1表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第3図(A)および(B)は選択堆積法の説明図である
。まず同図(A)に示すように、基板1上に、基板1と
上記因子の異なる材料から成る薄膜2を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、薄膜3は薄膜2上にのみ成長
し、基板l上には成長しないという現象を生じさせるこ
とができる。
この現象を利用することで、自己整合的に成形された薄
膜3を成長させることができ、従来のようなレジストを
用いたリングラフィ工程の省略が可能となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板lとしてSi02 、薄膜2
としテSi、 GaAg、窒化シリコン、そして堆積さ
せる薄膜3としてSi、 W 、 GaAs、InP等
がある。
第4図は、Si02の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなく5i0
2上での核形成密度は103 cm−2以下で飽和し、
20分後でもその値はほとんど変化しない。
それに対して窒化シリコン(Si3 N 4 )上では
、〜4 X105 am−2で一旦飽和し、それから1
0分はど変化しないが、それ以降は急激に増大する。
なお、この測定例では、 5iGI4ガスをH2ガスで
希釈し、圧力175 丁orr、温度1000℃の条件
下でCVD法により堆積した場合を示している。他にS
iH4、SiH2012、5iHC13、SiF 4等
を反応ガスとして用いて、圧力、温度等を調整すること
で同様の作用を得ることができる。また、真空蒸着でも
可能である。
この場合、Si02上の核形成はほとんど問題とならな
いが、反応ガス中にHCIガスを添加することで、Si
02上での核形成を更に抑制し、Si02上でのSiの
堆積を皆無にすることができる。
このような現象は、Si02および窒化シリコンの材料
表面のSiに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Si原子自身に、よっ
て5i02が反応し、蒸気圧が高い一酸化シリコンが生
成されることでSi02自身がエツチングされ、窒化シ
リコン上ではこのようなエツチング現象は生じないとい
うことも選択堆積を生じさせる原因となっていると考え
られる(T、Yonehara、5Joshioka、
S、Miyazawa Journal ofAppl
ied Physics 53.8839.1982)
 。
このように堆積面の材料としてSi02および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてSi
O2が望ましいが、これに限らずSiOxであっても核
形成密度差を得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で103倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、Si02上
に局所的にSiやN等をイオン注入して過剰にSiやN
等を有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細・な
異種材料の存在する箇所だけに単結晶を選択的に成長さ
せることができる。
なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料(たとえばSi02 )はバ
ルク材料である必要はなく、任意の材料や基板等の表面
のみに形成されて上記堆積面を成していればよい。
第5図(A)〜(D)は、単結晶形成方法の一例を示す
形成工程図であり、第6図(A)および(B)は、第5
図(A)および(D)における基板の斜視図である。
まず、第5図(A)および第6図(A)に示すように、
基板4上に、選択堆積を可能にする核形成密度の小さい
薄膜5を形成し、その上に核形成密度の大きい異種材料
を薄く堆積させ、リングラフィ等によってパターニング
することで異種材料6を十分微細に形成する。ただし、
基板4の大きさ、結晶構造および組成は任意のものでよ
く、機能素子が形成された基板であってもよい、また、
異種材料6とは、上述したように、SiやN等を薄膜5
、にイオン注入して形成される過剰にSiやN等を有す
る変質領域も含めるものとする。
次に、適当な堆積条件によって異種材料8だけに薄膜材
料の単一の核が形成される。すなわち、異種材料6は、
単一の核のみが形成される程度に十分全軸に形成する必
要がある。異種材料6の大きさは、材料の種類によって
異なるが、数ミクロン以下であればよい、更に、核は単
結晶構造を保ちながら戊長し、第5図(B)に示すよう
に島状の単結晶粒7となる。島状の単結晶粒7が形成さ
れるためには、すでに述べたように、薄膜5上で全く核
形成が起こらないように条件を決めることが必要である
島状の単結晶粒7は単結晶構造を保ちながら異種材料8
を中心して更に成長し、同図(C)に示すように薄膜5
全体を覆う。
続いて、エツチング又は研磨によって単結晶粒7を平坦
化し、第5図(D)および第6図(B)に示すように、
所望の素子を形成することができる単結晶層8が薄膜5
上に形成される。
このように堆積面の材料である薄膜5が基板4上に形成
されているために、支持体となる基板4は任意の材料を
使用することができ、更に基板4に機能素子等が形成さ
れたものであっても、その上に容易に単結晶層を形成す
ることができる。
なお、上記実施例では、堆積面の材料を薄膜5で形成し
たが、選択堆積を可能にする核形成密度の小さい材料か
ら成る基板をそのまま用いて、単結晶層を同様に形成し
てもよい。
(具体例) 次に、上記例における単結晶層の具体的形成方法を説明
する。
5i02を薄膜5の堆積面材料とする。勿論1石英基板
を用いてもよいし、金属、半導体、磁性体、圧電体、絶
縁体等の任意の基板上に、スパッタ法、CVD法、真空
蒸着法等を用いて基板表面にSi02層を形成してもよ
い、また、堆積面材料としてはSi02が望ましいが、
  SiOxとしてXの値を変化させたものでもよい。
こうして形成されたSi02層5上に減圧気相成長法に
よって窒化シリコン層(ここではSi3 N 4層)又
は多結晶シリコン層を異種材料として堆積させ、通常の
リングラフィ技術又はX線、電子線若しくはイオン線を
用いたリングラフィ技術で窒化シリコン層又は多結晶シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜I ILm以下の微小な異種材料6を形成する。
続いて、HCI とH2と、 SiH2012、5iC
14、SjHC10、SiF 4若しくはSi84との
混合ガスを用いて上記基板ll上にSiを選択的に成長
させる。
その際の基板温度は700〜1100℃、圧力は約10
0Tarrである。
数十分程度の時間で、Si02上の窒化シリコン又は多
結晶シリコンの微細な異種材料Bを中心として、単結晶
のStの粒107が成長し、最適の成長条件とすること
で、その大きさは数十ILm以上に成長する。
続いて、SiとSi02との間にエツチング速度差があ
る反応性イオンエツチング(RIE)によって、Siの
みをエツチングして平坦化することで1粒径制御された
多結晶シリコン層が形成され、更に粒界部分を除去して
島状の単結晶シリコン層8が形成される。なお、単結晶
粒7の表面の凹凸が大きい場合は1機械的研磨を行った
後にエツチングを行う。
このようにして形成された大きさ数十用m以上で粒界を
含まない単結晶シリコン層8に、電界効果トランジスタ
を形成すると、単結晶シリコンウェハに形成したものに
劣らない特性を示した。
また、隣接する単結晶シリコン層8とはSi02によっ
て電気的に分離されているために、相補型電界効果トラ
ンジスタ(C−MOS)を構成しても、相互の干渉がな
い、また、素子の活性層の厚さが、Siウェハを用いた
場合より薄いために、放射線を照射された時に発生する
ウェハ内の電荷による誤動作がなくなる。更に、寄生容
量が低下するために、素子の高速化が図れる。また、任
意の基板が使用できるために、Siウェハを用いるより
も、大面積基板上に単結晶層を低コストで形成すること
ができる。更に、他の半導体、圧電体、誘電体等の基板
上にも単結晶層を形成できるために、多機能の三次元集
積回路を実現することができる。
(窒化シリコンの組成) これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、 Si3 N 4に限定
されるものではなく、窒化シリコンの組成を変化させた
ものでもよい。
RFプラズマ中でSiH4ガスとNH3ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマCVD法
では、S i H4ガスとNH3ガスとの流量比を変化
させることで、堆積する窒化シリコン膜のSiとNの組
成比を大幅に変化させることができる。
第7図は、SiH番とNH3の流量比と形成された窒化
シリコン膜中のSiおよびNoの組成比°との関係を示
したグラフである。
この時の堆積条件は、RF出力175W、基板温度38
0℃であり、SiH4ガス流量を300cc/minに
固定し、NH3ガスの流量を変化させた。同グラフに示
すようにNH3/SiH4のガス流量比を4〜10へ変
化させると、窒化シリコン膜中のS i / N比は1
.1〜0.58に変化することがオージェ電子分光法に
よって明らかとなった。
マタ、減圧CvD法テSiH2G+2ガスとNH3ガス
とを導入し、0 、3To r rの減圧下、温度約8
00℃の条件で形成した窒化シリコン膜の組成は、はぼ
化学量論比であるSi3 N 4  (S+/ N 〜
0.75)に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃
で熱処理すること(熱窒化法)で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度が5i02より高い堆積面材料として用いて
上記Stの核を成長させると、その組成比により核形成
密度に差が生じる。
第8図は、Si/N組成比と核形成密度との関係を示す
グラフである。同グラフに示すように。
窒化シリコン膜の組成を変化させることで、その上に成
長するStの核形成密度は大幅に変化する。この時の核
形成条件は、5iG14ガスを175Torrに減圧し
、1000℃でH2と反応させてSiを生成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは。
非常に微細に形成しない限り、単一の核を形成すること
ができない。
したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm−2の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約4gm以下であれば単一の
核を選択できる。
(イオン注入による異種材料の形成) Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料である5i02の表面に局所的
にSi 、N、P、B、F、Ar。
He、C,As、Ga、Ge等をイオン注入して5i0
2の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、Si02表面をレジストで多い、所望の箇所を
露光、現像、溶解させてSi02表面を部分的に表出さ
せる。
続いて、S i F4ガスをソースガスとして用い、S
iイオンを10keVで1X1016〜lX10111
cm−2の密度でSi02表面に打込む、これによる投
影飛程は114人であり、Si02表面ではSi濃度が
〜1022 c m−3に達する。
5to2はもともと非晶質であるために、Siイオンを
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたS
iイオンをSi02表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、Si02面にSiが過剰な変質領域が形成される
。このような変質領域が形成されたSi02堆積面にS
iを気相成長させる。
第9図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。
同グラフに示すように、St十十人入量多い程、核形成
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
(CVD以外のSi堆積方法) Siの選択核形成によって単結晶を成長させるには、C
VD法だけではなく、Siを真空中(< I O−6T
orr)で電子銃により蒸発させ、加熱した基板に堆積
させる方法も用いられる。特に、超高真空中(< 10
−9 Torr)で蒸着を行うM B E (Mole
cular Beam Epitaxy)法では、基板
温度900℃以上でSiビームと5i02が反応を始め
、5i02上でのSiの核形成は皆無になることが知ら
れている(T、Yonehara、S、Yoshiok
a andS、旧yazawa Journal of
 Applied Physics 53゜10、p8
839,1983)。
この現象を利用して5i02上に点在させた微小な窒化
シリコンに完全な選択性をもってSiの単一の核を形成
し、そこに単結晶5it−成長させることができた。こ
の時の堆積条件は、真空度10−8 Torr以下、S
iビーム強度9.7×10’4atoms /c+s2
 m sec 、基板温度900℃〜1000℃であっ
た。
この場合、  5i02 +Si→2SjO↑という反
応により、SiOという蒸気圧の著しく高い反応生成物
が形成され、この蒸発によるS i 02自身のStに
よるエツチングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物(Ta 20 s 
) 、窒化シリコン酸化物(SiON)等を使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長させることができる。
以上詳細に説明した単結晶成長法によって、上記各実施
例に示す絶縁層113の凹部の単結晶シリコンが形成さ
れる。
第1θ図(A)〜(D)は、スイッチ手段を形成するた
めの単結晶シリコンの形成工程図である。
同図(A)において、Si02の絶縁層113にエツチ
ングにより凹部を形成し、そこに異種材料120(ここ
ではSi3 N 4 )を微小に形成する。
次に、n型不純物ガスを混ぜて単結晶シリコンを成長さ
せ、同図(B)に示すようにn型単結晶シリコンで凹部
を埋め、平坦化してn型単結晶シリコ7層114を形成
する。
次に、同図CG)に示すように、単結晶シリコン層11
4にp領域124を選択的に形成し、pn接合を形成す
る。
また、次に示すように単結晶シリコン層114にMOS
)ランジスタを形成してもよい。
すなわち、同図(D)に示すように、ゲート酸化W11
21を形成した後、ポリシリコン等の材料でゲート電極
108をパターニング形成する。
次に、p型不純物イオンをゲート電極108をマスクと
して注入し、続く熱処、理によってソース・ドレイン領
域122および123を形成する。
第11図(A)は、本発明の第2実施例の概略的断面図
、第11図(B)は、その等価回路図である。
本実施例では、第10図CD)に示すように単結晶シリ
コン層114に、ゲート酸化膜、ゲート電極108、ソ
ース・ドレイン領域を各々形成し、MOSトランジスタ
115が構成されている。また、ドレイン領域は配線1
16によって下層のpベース領域104に接続されてい
る。さらに、MOS )ランジメタ115上にパッシベ
ーション膜117が形成され。
MOSトランジスタ115のソース領域は電極111に
接続されている。
このような構成を有する本実施例の等価回路は、第10
図CD)に示す通りであるが、MOS )ランジスタ1
15のサブストレートであるn型シリコ7層114に接
続する電極を形成して、電極112と接続すれば、従来
例の等価回路と同一となる。したがって、本実施例の基
本的な蓄積、読出しおよびリフレッシュの各動作は、す
でに述べた従来例の動作と同様である。すなわち、リフ
レッシュ動作において、まずMOS )ランジスタ11
5をON状態とすることで、pベース領域104の電荷
が配線11BおよびMOS )ランジスタ115を通し
て接地された電極111から除去される。こうしてpベ
ース領域104を一定電位に設定した後、キャパシタ電
極109にリフレッシュ用正電圧パルスを印加し、pベ
ース領域104の残留電荷を消滅させる。
また、n型シリコ7層114に接続する電極と電極11
1とを接続すれば、より簡単な構成で上記と同様のリフ
レッシュ動作を行うことができ、さらにpベース領域1
04に過剰な電荷が蓄積された時に過剰電荷を逃がす効
果も有する。過剰電荷を逃がすことで、エリアセンサを
構成した場合のプルーミングの発生を防止することがで
きる。
第12図(A)は、本発明の第3実施例の等価回路図、
第12図(B)は、リフレッシュ動作時の電圧波形図で
ある。
本実施例では、第11図(A)におけるMOSトランジ
スタ115をnチャネルMOS )ランジスタで構成し
ている。構造は、MOS )ランジスタ115がnチャ
ネル型となっただけで、他は第2実施例と同一である。
ただし、nチャネル型であるために、第12図(B)に
示すように、ゲート電極108の電位が負電位の時には
OFF状態、しきい値より高い電位となった時だけON
状態となる。この場合も、すでに述べたようにリフレッ
シュ動作が行われる。
また、この場合にもpベース領域104に蓄積された過
剰電荷を逃がす効果を有する。
第13図(A)は、本発明の第4実施例の等価回路図、
第13図(B)は、リフレッシュ動作時の電圧波形図で
ある。
本実施例では、MOS )ランジスタ115の代わりに
pnpバイポーラトランジスタを用いている。すなわち
、単結晶シリコン層114に通常のプロセスによりpn
pバイポーラトランジスタを形成し、pコレクタ領域を
配線11BによりPベース領域104に接続し、pエミ
ッタ領域を電極111に接続する。またnベース領域は
接地される。
この構成において、読出し動作時には、電極111は接
地電位であり、pベース領域104の電位が上昇しても
pnpバイポーラトランジスタはON状態とはならない
リフレッシュ動作時には、まず、電極111に正電圧パ
ルスが印加され、これによってpnpバイポーラトラン
ジスタがON状態となり、pベース領域104の電位を
一定値に設定する。続いて、キャパシタ電極108にリ
フレッシュ用正電圧パルスを印加してpベース領域10
4の残留電荷を消滅させる。
[発明の効果] 以上詳細に説明したように、本発明による光電変換装置
は、スイッチ手段が別の階層に形成されているために、
端子数が多くとも容易に微細化を促進することができ、
高密度化および高解像度化を達成できる。また、上記ス
イッチ手段が形成されていない側から光を入射するため
に、光をさえぎることがなく、開口率を向上させること
ができる。
【図面の簡単な説明】
第1図は、本発明による光電変換装置の第1実施例の概
略的断面図、 第2図(A)は、その等価回路図、第2図(B)は、そ
のリフレッシュ動作を説明するための電圧波形図、 第3図(A)および(B)は選択堆積法の説明図、第4
図は、5i02の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフ、。 第5図(A)〜(ロ)は、単結晶形成方法の一例を示す
形成工程図、 第6図(A)および(B)は、第5図(A)および(D
)における基板の斜視図、 第7図は、SiH4とNH3の流量比と形成された窒化
シリコン膜中のSiおよびNの組成比との関係を示した
グラフ、 第8図は、Si/Ni成比と核形成密度との関係を示す
グラフ、 第9図は、Siイオンの注入量と核形成密度との関係を
示すグラフ、 第1O図(A)〜(D)は、スイッチ手段を形成するた
めの単結晶シリコンの形成工程図。 第11図(A)は、本発明の第2実施例の概略的断面図
、第11図(B)は、その等価回路図、第12図(A)
は、本発明の第3実施例の等価回路図、第12図(B)
は、リフレッシュ動作時の電圧波形図。 第13図(A)は、本発明の第4実施例の等価回路図、
第13図(B)は、リフレッシュ動作時の電圧波形図、 第14図(A)は、特願昭58−120755号公報に
記載されている光電変換装置の概略的平面図、第14図
CB)は、そのA−A ’線断面図、第14図(C)は
、その等価回路図、 第15図(A)および(B)は、リフレッシュ動作を説
明するための電圧波形図である。 101−・・基板 103・・・n−エピタキシャル層 104・Φ・pベース領域 106・・・n十エミッタ領域 109・・・キャパシタ電極 113I11111絶縁層 114・・−単結晶シリコン層 115・・Φスイッチ手段 代理人 弁理士 山 下 積 平 第2図 仏)CB) 第3因 第4図 B奇聞(廻 第5図 (A) (C) (DJ 第6図 (A) (B) 第7図 NH3/SiH4’JL’!シし 第8図 第10図 (A) (C) (DJ 第11図 (A) 光 1日) 第12図 第13図 (A) 第14図 (A) 第14図 第15図 (A) (B)

Claims (4)

    【特許請求の範囲】
  1. (1)光励起により発生したキャリアを蓄積する一導電
    型半導体の蓄積領域を有する光電変換装置において、 前記蓄積領域を所望電位に設定するため のスイッチ手段が上記蓄積領域とは別の階層に形成され
    た多層構造を有し、かつ、該スイッチ手段が形成されて
    いない側から光を入射することを特徴とする光電変換装
    置。
  2. (2)上記スイッチ手段は半導体スイッチ手段であり、
    絶縁層上に形成されていることを特徴とする特許請求の
    範囲第1項記載の光電変換装置。
  3. (3)上記半導体スイッチ手段は、絶縁ゲート型トラン
    ジスタであることを特徴とする特許請求の範囲第2項記
    載の光電変換装置。
  4. (4)上記半導体スイッチ手段は、pn接合ダイオード
    であることを特徴とする特許請求の範囲第2項記載の光
    電変換装置。
JP62093354A 1987-04-17 1987-04-17 光電変換装置 Pending JPS63260170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62093354A JPS63260170A (ja) 1987-04-17 1987-04-17 光電変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62093354A JPS63260170A (ja) 1987-04-17 1987-04-17 光電変換装置

Publications (1)

Publication Number Publication Date
JPS63260170A true JPS63260170A (ja) 1988-10-27

Family

ID=14079940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62093354A Pending JPS63260170A (ja) 1987-04-17 1987-04-17 光電変換装置

Country Status (1)

Country Link
JP (1) JPS63260170A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173351A (ja) * 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173351A (ja) * 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
US7795676B2 (en) 2004-12-15 2010-09-14 Sony Corporation Back-illuminated type solid-state imaging device
US8030720B2 (en) 2004-12-15 2011-10-04 Sony Corporation Back-illuminated type solid-state imaging device
US8188522B2 (en) 2004-12-15 2012-05-29 Sony Corporation Back-illuminated type solid-state imaging device
US8198695B2 (en) 2004-12-15 2012-06-12 Sony Corporation Back-illuminated type solid-state imaging device
US8198694B2 (en) 2004-12-15 2012-06-12 Sony Corporation Back-illuminated type solid-state imaging device
US8597972B2 (en) 2004-12-15 2013-12-03 Sony Corporation Back-illuminated type solid-state imaging device

Similar Documents

Publication Publication Date Title
JPS6318667A (ja) 光電変換装置の製造方法
JP2516604B2 (ja) 相補性mos集積回路装置の製造方法
US5086326A (en) Photoelectric conversion device
US4800527A (en) Semiconductor memory device
US5130778A (en) Semiconductor article and preparation thereof
JP2596547B2 (ja) 太陽電池及びその製造方法
JP2505754B2 (ja) 光電変換装置の製造方法
JP2654055B2 (ja) 半導体基材の製造方法
JP2505767B2 (ja) 光電変換装置の製造方法
US5155058A (en) Method of making semiconductor memory device
US5070034A (en) Process for producing a semiconductor memory device
JP2695413B2 (ja) 結晶基材の製造方法
JP2651144B2 (ja) 結晶基材の製造方法
JPS63260170A (ja) 光電変換装置
JP2651145B2 (ja) 半導体基材の製造方法
JP2515301B2 (ja) 半導体装置の製造方法
JPS63119254A (ja) 半導体メモリ装置
JP2601475B2 (ja) 光電変換装置の作製方法
JPS63239979A (ja) フオトセンサ及びその製造方法
JPS63239978A (ja) 画像入力用光センサ
JPS61114546A (ja) 半導体装置の製造方法
JPH04216671A (ja) 光電変換装置