JPS63119253A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPS63119253A JPS63119253A JP61264026A JP26402686A JPS63119253A JP S63119253 A JPS63119253 A JP S63119253A JP 61264026 A JP61264026 A JP 61264026A JP 26402686 A JP26402686 A JP 26402686A JP S63119253 A JPS63119253 A JP S63119253A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- single crystal
- silicon
- nucleation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 71
- 239000013078 crystal Substances 0.000 claims abstract description 52
- 238000010899 nucleation Methods 0.000 claims abstract description 50
- 230000006911 nucleation Effects 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 230000014759 maintenance of location Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 32
- 238000000034 method Methods 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 28
- 239000010703 silicon Substances 0.000 abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052681 coesite Inorganic materials 0.000 abstract description 11
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 11
- 229910052682 stishovite Inorganic materials 0.000 abstract description 11
- 229910052905 tridymite Inorganic materials 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 34
- 230000008021 deposition Effects 0.000 description 29
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 18
- 239000010409 thin film Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- 239000000203 mixture Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910007277 Si3 N4 Inorganic materials 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- -1 piezoelectrics Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体メモリ装置に係り、特に電荷保持用のキ
ャパシタと、このキャパシタ上に絶縁層を介して形成さ
れたトランジスタとを有する半導体メモリ装置に関する
。
ャパシタと、このキャパシタ上に絶縁層を介して形成さ
れたトランジスタとを有する半導体メモリ装置に関する
。
［従来技術］
近年、半導体メモリ装置の大容量化は著しいが、その発
展は主に微細化技術によってささえられて来た。
展は主に微細化技術によってささえられて来た。
例えば、平面的に電荷保持用キャパシタと選択スイッチ
となるＭＯＳ）ランジスタとを有する半導体メモリ装置
においては、主として前記キャパシタおよび前記ＭＯＳ
トランジスタの大きさのみを小さくすることで高集積化
への対応がなされてきた。しかるに、電荷保持用のキャ
パシタにおいては、その容量値の下限には限界があり、
α線によるソフトエラーが重大な問題となって来ていた
。またＭＯＳ）ランジスタのサイズ縮小も、微細化、処
理技術、特性等の面から容易ではなく、集積化の障害と
なっていた。
となるＭＯＳ）ランジスタとを有する半導体メモリ装置
においては、主として前記キャパシタおよび前記ＭＯＳ
トランジスタの大きさのみを小さくすることで高集積化
への対応がなされてきた。しかるに、電荷保持用のキャ
パシタにおいては、その容量値の下限には限界があり、
α線によるソフトエラーが重大な問題となって来ていた
。またＭＯＳ）ランジスタのサイズ縮小も、微細化、処
理技術、特性等の面から容易ではなく、集積化の障害と
なっていた。
［発明が解決しようとする問題点］
上記の半導体メモリ装置において、キャパシタの容量値
を低下させずにキャパシタのサイズを小さくする方法と
しては、シリコン基板内に溝を形成しその側壁を利用し
てキャパシタを形成する技術等が開発されているが、従
来の方法はギヤパシタとＭＯＳ）ランジスタを平面的に
配列するわけであるから、半導体メモリのセルサイズは
キャパシタとＭＯＳ）ランジスタの必要とする面積の和
となることはまちがいなく、集積度の向上も限界に近づ
きつつあった。
を低下させずにキャパシタのサイズを小さくする方法と
しては、シリコン基板内に溝を形成しその側壁を利用し
てキャパシタを形成する技術等が開発されているが、従
来の方法はギヤパシタとＭＯＳ）ランジスタを平面的に
配列するわけであるから、半導体メモリのセルサイズは
キャパシタとＭＯＳ）ランジスタの必要とする面積の和
となることはまちがいなく、集積度の向上も限界に近づ
きつつあった。
本発明は、電荷集積用のキャパシタ上に絶縁層を介して
ＭＯＳトランジスタを形成することを可能にする半導体
メモリ装置を提供することにより、集積度を大幅に向上
させることを目的とするものである。
ＭＯＳトランジスタを形成することを可能にする半導体
メモリ装置を提供することにより、集積度を大幅に向上
させることを目的とするものである。
［問題点を解決するための手段］
上記の問題点は、半導体基体に形成された電荷保持用の
キャパシタと、このキャパシタ上に形成された絶縁層と
、この絶縁層上に絶縁層の材料より核形成密度が十分大
きく、且つ半導体層材料の単一の核だけが成長する程度
に十分微細な異種材料が設けられ、この異種材料に形成
された単一の核を中心に成長させて設けられた半導体単
結晶層又は実質的な半導体単結晶層に形成されたトラン
ジスタとを有することを特徴とする本発明の半導体メモ
リ装置によって解決される。
キャパシタと、このキャパシタ上に形成された絶縁層と
、この絶縁層上に絶縁層の材料より核形成密度が十分大
きく、且つ半導体層材料の単一の核だけが成長する程度
に十分微細な異種材料が設けられ、この異種材料に形成
された単一の核を中心に成長させて設けられた半導体単
結晶層又は実質的な半導体単結晶層に形成されたトラン
ジスタとを有することを特徴とする本発明の半導体メモ
リ装置によって解決される。
［作 用］
本発明は、絶縁層上にこの絶縁層の材料より核形成密度
が十分大きく、且つ半導体層材料の単一の核だけが成長
する程度に十分微細な異種材料が設けられ、この異種材
料に形成された単一の核を中心に成長させて設けられた
半導体単結晶層又は実質的な半導体単結晶層にトランジ
スタを形成したことにより、キャパシタ上に絶縁層を形
成し、その上にトランジスタを形成することを可能にし
、大幅に集積度を向上させるものである。
が十分大きく、且つ半導体層材料の単一の核だけが成長
する程度に十分微細な異種材料が設けられ、この異種材
料に形成された単一の核を中心に成長させて設けられた
半導体単結晶層又は実質的な半導体単結晶層にトランジ
スタを形成したことにより、キャパシタ上に絶縁層を形
成し、その上にトランジスタを形成することを可能にし
、大幅に集積度を向上させるものである。
なお前記の絶縁層に半導体単結晶層又は実質的な半導体
単結晶層を形成する工程は、後述するように通常の半導
体プロセスを用いるだけであり、何ら特別な工程を必要
としない。
単結晶層を形成する工程は、後述するように通常の半導
体プロセスを用いるだけであり、何ら特別な工程を必要
としない。
［実施例］
以下、本発明の実施例について図面を用いて詳細に説明
する。
する。
第１図は本発明の半導体メモリ装置の一実施例を示す縦
断面図である。
断面図である。
第２図は上記半導体メモリ装置のメモリセルの等価回路
図である。
図である。
両図においてｌは記憶された信号の読み出し及び信号の
書き込みを行うＮチャネルＭＯＳ）ランジスタであり、
２は信号を保持するためのキャノくシタである。このＮ
チャネルＭＯＳ）ランジスタｌとキャパシタ２とでダイ
ナミックメモリセルを構成する。
書き込みを行うＮチャネルＭＯＳ）ランジスタであり、
２は信号を保持するためのキャノくシタである。このＮ
チャネルＭＯＳ）ランジスタｌとキャパシタ２とでダイ
ナミックメモリセルを構成する。
第１図に示すように、キャパシタ２は、半導体基体たる
Ｐ型シリコン基板１４に設けられた深い溝の内壁を用い
て形成され、Ｐ型シリコン基板１４と、溝の内壁面に形
成された絶縁層１３と、溝の中に形成された電極７とに
よって構成される。溝の形成にはりアクティブイオンエ
ツチング装置等を用いる。電極７は近年超ＬＳＩプロセ
スにおいて開発されたポリシリコンを溝にうめ込む技術
を用いて形成する。Ｐ型シリコン基板１４上には絶縁層
１２が形成され、電極７の形成後、さらに絶縁層３が形
成される。この絶縁層３上には異種材料たる核形成ベー
ス４が形成される。この核形成ベース４の材料はシリコ
ン核形成密度が絶縁層３の材料よりも十分大きなものが
選ばれ、本実施例においては絶縁層３の材料として５ｉ
０２層、核形成ベース４の材料としてシリコン窒化膜が
用いられる。この核形成ベース４を中心として、水素ガ
スをキャリアガスとしたＳｉＨ４゜５ｉＣ１４，５ｉＨ
Ｃ１３等のガスを用いて、７００℃〜１０００℃程度の
温度でシリコン単結晶層又は実質的なシリコン単結晶層
を形成することができる。前記条件にて絶縁層３上にシ
リコン核が形成される密度Ａに対して核形成ベース４上
にシリコン核が形成される密度Ｂの比Ｎ＝Ｂ／Ａを１０
４以上とすることができる。シリコン単結晶層又は実質
的なシリコン単結晶層の形成後は多角形の形状をしてい
るので、エッチバック等の集積回路製造技術を用いて平
坦化を行う。次に、シリコン単結晶層又は実質的なシリ
コン単結晶層にＮチャネルＭＯＳ）ランジスタ１のドレ
イン５、ソース６、ゲート絶縁層８、ゲート電極９、配
線１０等を従来の集積回路製造技術を用いて形成する。
Ｐ型シリコン基板１４に設けられた深い溝の内壁を用い
て形成され、Ｐ型シリコン基板１４と、溝の内壁面に形
成された絶縁層１３と、溝の中に形成された電極７とに
よって構成される。溝の形成にはりアクティブイオンエ
ツチング装置等を用いる。電極７は近年超ＬＳＩプロセ
スにおいて開発されたポリシリコンを溝にうめ込む技術
を用いて形成する。Ｐ型シリコン基板１４上には絶縁層
１２が形成され、電極７の形成後、さらに絶縁層３が形
成される。この絶縁層３上には異種材料たる核形成ベー
ス４が形成される。この核形成ベース４の材料はシリコ
ン核形成密度が絶縁層３の材料よりも十分大きなものが
選ばれ、本実施例においては絶縁層３の材料として５ｉ
０２層、核形成ベース４の材料としてシリコン窒化膜が
用いられる。この核形成ベース４を中心として、水素ガ
スをキャリアガスとしたＳｉＨ４゜５ｉＣ１４，５ｉＨ
Ｃ１３等のガスを用いて、７００℃〜１０００℃程度の
温度でシリコン単結晶層又は実質的なシリコン単結晶層
を形成することができる。前記条件にて絶縁層３上にシ
リコン核が形成される密度Ａに対して核形成ベース４上
にシリコン核が形成される密度Ｂの比Ｎ＝Ｂ／Ａを１０
４以上とすることができる。シリコン単結晶層又は実質
的なシリコン単結晶層の形成後は多角形の形状をしてい
るので、エッチバック等の集積回路製造技術を用いて平
坦化を行う。次に、シリコン単結晶層又は実質的なシリ
コン単結晶層にＮチャネルＭＯＳ）ランジスタ１のドレ
イン５、ソース６、ゲート絶縁層８、ゲート電極９、配
線１０等を従来の集積回路製造技術を用いて形成する。
キャパシタ２とＮチャネルＭＯＳ）ランジスタ２どの接
続は絶縁層３に形成されたスルーホール１１によって行
われる。
続は絶縁層３に形成されたスルーホール１１によって行
われる。
以上のようにして、シリコン単結晶層又は実質的なシリ
コン単結晶層上に形成されたＮチャネルＭＯＳ）ランジ
スタ１のチャネル移動度は４００ ｃｍ２／ＶＳ以上あ
り、従来のＰ型シリコン基板内に形成されたＮチャネル
ＭＯＳ）ランジスタの特性と同等の性能を有していた。
コン単結晶層上に形成されたＮチャネルＭＯＳ）ランジ
スタ１のチャネル移動度は４００ ｃｍ２／ＶＳ以上あ
り、従来のＰ型シリコン基板内に形成されたＮチャネル
ＭＯＳ）ランジスタの特性と同等の性能を有していた。
またＮチャネルＭＯＳ）ランジスタ１のドレイン５およ
びソース６の浮遊容量はＰ型シリコン基板内に形成され
た場合に比較して非常に小さくなり、書き込み及び読み
出し速度等の性能は著しく向上する。
びソース６の浮遊容量はＰ型シリコン基板内に形成され
た場合に比較して非常に小さくなり、書き込み及び読み
出し速度等の性能は著しく向上する。
前記実施例においては、電荷保持用のキャパシタ２をＰ
型シリコン基板１４内に形成した溝に形成したが、Ｐ型
シリコン基板１４上に平面的に形成した単純なものでも
良く、またシリコン基板１４上に堆積させたポリシリコ
ン間につくることも可能である。
型シリコン基板１４内に形成した溝に形成したが、Ｐ型
シリコン基板１４上に平面的に形成した単純なものでも
良く、またシリコン基板１４上に堆積させたポリシリコ
ン間につくることも可能である。
読み出し用のＭＯＳトランジスタは前記実施例において
はＮチャネルＭＯＳトランジスタとしているがこれをＰ
チャネルＭＯＳ）ランジスタに置きかえることもできる
。
はＮチャネルＭＯＳトランジスタとしているがこれをＰ
チャネルＭＯＳ）ランジスタに置きかえることもできる
。
次に、半導体単結晶又は実質的な半導体単結晶の形成方
法について詳細に説明する。
法について詳細に説明する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第３図（Ａ）および（Ｂ）は選択堆積法の説明図である
。まず同図（Ａ）に示すように、基板１０１上に、基板
１０１と上記因子の異なる材料から成る薄Ｍ１０２を所
望部分に形成する。そして、適当な堆積条件によって適
当な材料から成る薄膜の堆積を行うと、薄膜１０３は薄
膜１０２上にのみ成長し、基板１０１上には成長しない
という現象を生じさせることができる。この現象を利用
することで、自己整合的に成形された薄膜１０３を成長
させることができ、従来のようなレジストを用いたリン
グラフィ工程の省略が可能となる。
。まず同図（Ａ）に示すように、基板１０１上に、基板
１０１と上記因子の異なる材料から成る薄Ｍ１０２を所
望部分に形成する。そして、適当な堆積条件によって適
当な材料から成る薄膜の堆積を行うと、薄膜１０３は薄
膜１０２上にのみ成長し、基板１０１上には成長しない
という現象を生じさせることができる。この現象を利用
することで、自己整合的に成形された薄膜１０３を成長
させることができ、従来のようなレジストを用いたリン
グラフィ工程の省略が可能となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板１０１としてＳｉ０２ 、薄
膜１０２としてＳｉ、 ＧａＡｓ、窒化シリコン、そし
て堆積させる薄膜１０３としてＳｉ、 Ｗ、Ｇａｐｓ、
ＩｎＰ等がある。
料としては、たとえば基板１０１としてＳｉ０２ 、薄
膜１０２としてＳｉ、 ＧａＡｓ、窒化シリコン、そし
て堆積させる薄膜１０３としてＳｉ、 Ｗ、Ｇａｐｓ、
ＩｎＰ等がある。
第４図は、 Ｓｉ０２の堆積面と窒化シリコンの堆積面
との核形成密度の経時変化を示すグラフである。
との核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなく５ｉ０
２上での核形成密度は１０” ｃｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
２上での核形成密度は１０” ｃｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
それに対して窒化シリコン（Ｓｉ３ Ｎ ４ ）上では
、〜４ Ｘ １０” ｃｍ−２で一旦飽和し、それから
１０分はど変化しないが、それ以降は急激に増大する。
、〜４ Ｘ １０” ｃｍ−２で一旦飽和し、それから
１０分はど変化しないが、それ以降は急激に増大する。
なお、この測定例では、５ｉＧ１４ガスをＨ２ガスで希
釈し、圧力１７５ Ｔｏｒｒ、温度１０ｏｏ℃ノ条件下
でＧＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、ＳｉＨ２Ｃ１２、５ｉＨＣ１３、ＳｉＦ ４等を
反応ガスとして用いて、圧力、温度等を調整することで
同様の作用を得ることができる。また、真空蒸着でも可
能である。
釈し、圧力１７５ Ｔｏｒｒ、温度１０ｏｏ℃ノ条件下
でＧＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、ＳｉＨ２Ｃ１２、５ｉＨＣ１３、ＳｉＦ ４等を
反応ガスとして用いて、圧力、温度等を調整することで
同様の作用を得ることができる。また、真空蒸着でも可
能である。
この場合、ＳｉＯｚ上の核形成はほとんど問題とならな
いが、反応ガス中にＨＣＩガスを添加することで、Ｓｉ
ｎ ２上での核形成を更に抑制し、ＳｉＯ２上でのＳｉ
の堆積を皆無にすることができる。
いが、反応ガス中にＨＣＩガスを添加することで、Ｓｉ
ｎ ２上での核形成を更に抑制し、ＳｉＯ２上でのＳｉ
の堆積を皆無にすることができる。
このような現象は、Ｓｉ０２および窒化シリコンの材料
表面のＳｉに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Ｓｉ原子自身によって
５ｉ０２が反応し、蒸気圧が高い一酸化シリコンが生成
されることでＳｉｎ ２自身がエツチングされ、窒化シ
リコン上ではこのようなエツチング現象は生じないとい
うことも選択堆積を生じさせる原因となっていると考え
られる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙａｓｈｉｏｋａ
、Ｓ、Ｍｉｙａｚａｗａ Ｊｏｕｒｎａｌ ｏｆＡｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ５３．８８３８．１９８２）
。
表面のＳｉに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Ｓｉ原子自身によって
５ｉ０２が反応し、蒸気圧が高い一酸化シリコンが生成
されることでＳｉｎ ２自身がエツチングされ、窒化シ
リコン上ではこのようなエツチング現象は生じないとい
うことも選択堆積を生じさせる原因となっていると考え
られる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙａｓｈｉｏｋａ
、Ｓ、Ｍｉｙａｚａｗａ Ｊｏｕｒｎａｌ ｏｆＡｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ５３．８８３８．１９８２）
。
このように堆積面の材料として５ｉ０２および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてＳｉ
０２が望ましいが、これに限らすＳｉＯｘであっても核
形成密度差を得ることができる。
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてＳｉ
０２が望ましいが、これに限らすＳｉＯｘであっても核
形成密度差を得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で１０３倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
密度の差が同グラフで示すように核の密度で１０３倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、Ｓｉ０２上
に局所的にＳｉやＮ等をイオン注入して過剰にＳｉやＮ
等を有する領域を形成してもよい。
に局所的にＳｉやＮ等をイオン注入して過剰にＳｉやＮ
等を有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶又は実質的な単結晶
を選択的に成長させることができる。
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶又は実質的な単結晶
を選択的に成長させることができる。
なお、単結晶又は実質的な単結晶の選択的成長は、堆積
面表面の電子状態、特にダングリングボンドの状態によ
って決定されるために、核形成密度の低い材料（たとえ
ばＳｉ０２ ）はバルク材料である必要はなく、任意の
材料や基板等の表面のみに形成されて上記堆積面を成し
ていればよい。
面表面の電子状態、特にダングリングボンドの状態によ
って決定されるために、核形成密度の低い材料（たとえ
ばＳｉ０２ ）はバルク材料である必要はなく、任意の
材料や基板等の表面のみに形成されて上記堆積面を成し
ていればよい。
第５図（Ａ）〜（０）は、単結晶又は実質的な単結晶の
形成方法の一例を示す形成工程図であり、第６図（Ａ）
および（Ｂ）は、第５図（Ａ）および（Ｄ）における基
板の斜視図である。
形成方法の一例を示す形成工程図であり、第６図（Ａ）
および（Ｂ）は、第５図（Ａ）および（Ｄ）における基
板の斜視図である。
まず、第５図（Ａ）および第６図（Ａ）に示すように、
基板１０４上に、選択堆積を可能にする核形成密度の小
さい薄膜１０５を形成し、その上に核形成密度の大きい
異種材料を薄く堆積させ、リソグラフィ等によってパタ
ーニングすることで異種材料１０８を十分微細に形成す
る。ただし、基板１０４の大きさ、結晶構造および組成
は任意のものでよく、機能素子が形成された基板であっ
てもよい。
基板１０４上に、選択堆積を可能にする核形成密度の小
さい薄膜１０５を形成し、その上に核形成密度の大きい
異種材料を薄く堆積させ、リソグラフィ等によってパタ
ーニングすることで異種材料１０８を十分微細に形成す
る。ただし、基板１０４の大きさ、結晶構造および組成
は任意のものでよく、機能素子が形成された基板であっ
てもよい。
また、異種材料１０６とは、上述したように、ＳｉやＮ
等を薄膜１０５にイオン注入して形成される過剰にＳｉ
やＮ等を有する変質領域も含めるものとする。
等を薄膜１０５にイオン注入して形成される過剰にＳｉ
やＮ等を有する変質領域も含めるものとする。
次に、適当な堆積条件によって異種材料１０６だけに薄
膜材料の単一の核が形成される。すなわち、異種材料１
０６は、単一の核のみが形成される程度に十分微細に形
成する必要がある。異種材料１０８の大きさは、材料の
種類によって異なるが、数ミクロン以下であればよい。
膜材料の単一の核が形成される。すなわち、異種材料１
０６は、単一の核のみが形成される程度に十分微細に形
成する必要がある。異種材料１０８の大きさは、材料の
種類によって異なるが、数ミクロン以下であればよい。
更に、核は単結晶構造又は実質的な単結晶構造を保ちな
がら成長し、第６図（Ｂ）に示すように島状の単結晶粒
１０７となる。島状の単結晶粒１０７が形成されるため
には、すでに述べたように、薄膜１０５上で全く核形成
が起こらないように条件を決めることが必要である。
がら成長し、第６図（Ｂ）に示すように島状の単結晶粒
１０７となる。島状の単結晶粒１０７が形成されるため
には、すでに述べたように、薄膜１０５上で全く核形成
が起こらないように条件を決めることが必要である。
島状の単結晶粒１０７は単結晶構造又は実質的な単結晶
構造を保ちながら異種材料１０６を中心して更に成長し
、同図ＣＧ）に示すように薄［１０５全体を覆う。
構造を保ちながら異種材料１０６を中心して更に成長し
、同図ＣＧ）に示すように薄［１０５全体を覆う。
続いて、エツチング又は研磨によって単結晶粒１０７を
平坦化し、第６図（Ｄ）および第７図（Ｂ）に示すよう
に、所望の素子を形成することができる単結晶層１０８
が薄膜１０５上に形成される。
平坦化し、第６図（Ｄ）および第７図（Ｂ）に示すよう
に、所望の素子を形成することができる単結晶層１０８
が薄膜１０５上に形成される。
このように堆積面の材料である薄膜１０５が基板１０４
上に形成されているために、支持体となる基板１０４は
任意の材料を使用することができ、更に基板１０４に機
能素子等が形成されたものであっても、その上に容易に
単結晶層又は実質的な単結晶層を形成することができる
。
上に形成されているために、支持体となる基板１０４は
任意の材料を使用することができ、更に基板１０４に機
能素子等が形成されたものであっても、その上に容易に
単結晶層又は実質的な単結晶層を形成することができる
。
なお、上記実施例では、堆積面の材料を薄膜１０５で形
成したが、選択堆積を可能にする核形成密度の小さい材
料から成る基板をそのまま用いて、単結晶層又は実質的
な単結晶層を同様に形成してもよい。
成したが、選択堆積を可能にする核形成密度の小さい材
料から成る基板をそのまま用いて、単結晶層又は実質的
な単結晶層を同様に形成してもよい。
（具体例）
次に、上記例における単結晶層の具体的形成方法を説明
する。
する。
５ｉ０２を薄膜１０５の堆積面材料とする。勿論、石英
基板を用いてもよいし、金属、半導体、磁性体、圧電体
、絶縁体等の任意の基板上に、スパッタ法、ＣＶＤ法、
真空蒸着法等を用いて基板表面にＳｉ０２層を形成して
もよい。また、堆積面材料としてはＳｉ０２が望ましい
が、 ＳｉＯｘとしてＸの値を変化させたものでもよい
。
基板を用いてもよいし、金属、半導体、磁性体、圧電体
、絶縁体等の任意の基板上に、スパッタ法、ＣＶＤ法、
真空蒸着法等を用いて基板表面にＳｉ０２層を形成して
もよい。また、堆積面材料としてはＳｉ０２が望ましい
が、 ＳｉＯｘとしてＸの値を変化させたものでもよい
。
こうして形成されたＳｉｎ ２層１０５上に減圧気相成
長法によって窒化シリコン層（ここではＳｉ３ Ｎ ４
層）又は多結晶シリコン層を異種材料として堆積させ、
通常のリングラフィ技術又はＸ線、電子線若しくはイオ
ン線を用いたりソグラフィ技術で窒化シリコン層又は多
結晶シリコン層をパターニングし、数ミクロン以下、望
ましくは〜１ ｐ、ｍ以下の微小な異種材料１０Ｂを形
成する。
長法によって窒化シリコン層（ここではＳｉ３ Ｎ ４
層）又は多結晶シリコン層を異種材料として堆積させ、
通常のリングラフィ技術又はＸ線、電子線若しくはイオ
ン線を用いたりソグラフィ技術で窒化シリコン層又は多
結晶シリコン層をパターニングし、数ミクロン以下、望
ましくは〜１ ｐ、ｍ以下の微小な異種材料１０Ｂを形
成する。
続いて、Ｏｃｔ とＮ２と、Ｓｉｎ ２０１２ 、５ｉ
Ｃ１４、ＳｉＨＣ１０、ＳｉＦ ４若しくはＳｉＨ４と
の混合ガスを用いて上記基板１１上にＳｉを選択的に成
長させる。
Ｃ１４、ＳｉＨＣ１０、ＳｉＦ ４若しくはＳｉＨ４と
の混合ガスを用いて上記基板１１上にＳｉを選択的に成
長させる。
その際の基板温度は７００〜１１００℃、圧力は約１０
０ Ｔｏｒｒである。
０ Ｔｏｒｒである。
数十分程度の時間で、ＳｉＯｚ上の窒化シリコン又は多
結晶シリコンの微細な異種材料１０６を中心として、単
結晶のＳｉの粒１０７が成長し、最適の成長条件とする
ことで、その大きさは数十＃Ｌｍ以上に成長する。
結晶シリコンの微細な異種材料１０６を中心として、単
結晶のＳｉの粒１０７が成長し、最適の成長条件とする
ことで、その大きさは数十＃Ｌｍ以上に成長する。
続いて、ＳｉとＳｉＯ２との間にエツチング速度差があ
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化することで、粒径制御された
多結晶シリコン層が形成され、更に粒界部分を除去して
島状の単結晶シリコン層１０８が形成される。なお、単
結晶粒１０７の表面の凹凸が大きい場合は、機械的研磨
を行った後にエツチングを行う。
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化することで、粒径制御された
多結晶シリコン層が形成され、更に粒界部分を除去して
島状の単結晶シリコン層１０８が形成される。なお、単
結晶粒１０７の表面の凹凸が大きい場合は、機械的研磨
を行った後にエツチングを行う。
このようにして形成された大きさ数十１１．ｍ以上で粒
界を含まない単結晶シリコン層１０８に、電界効果トラ
ンジスタを形成すると、単結晶シリコンウェハに形成し
たものに劣らない特性を示した。
界を含まない単結晶シリコン層１０８に、電界効果トラ
ンジスタを形成すると、単結晶シリコンウェハに形成し
たものに劣らない特性を示した。
また、隣接する単結晶シリコン層１０８とはＳｉ０２に
よって電気的に分離されているために、相補型電界効果
トランジスタ（ｃ−ｘｏｓ）を構成しても、相互の干渉
がない。また、素子の活性層の厚さが、Ｓｉウェハを用
いた場合より薄いために、放射線を照射された時に発生
するウェハ内の電荷による誤動作がなくなる。更に、寄
生容量が低下するために、素子の高速化が図れる。また
、任意の基板が使用できるために、Ｓｉウニ／＼を用１
．するよりも、大面積基板上に単結晶層を低コストで形
成することができる。更に、他の半導体、圧電体、誘電
体等の基板上にも単結晶層を形成できるために、多機能
の三次元集積回路を実現することができる。
よって電気的に分離されているために、相補型電界効果
トランジスタ（ｃ−ｘｏｓ）を構成しても、相互の干渉
がない。また、素子の活性層の厚さが、Ｓｉウェハを用
いた場合より薄いために、放射線を照射された時に発生
するウェハ内の電荷による誤動作がなくなる。更に、寄
生容量が低下するために、素子の高速化が図れる。また
、任意の基板が使用できるために、Ｓｉウニ／＼を用１
．するよりも、大面積基板上に単結晶層を低コストで形
成することができる。更に、他の半導体、圧電体、誘電
体等の基板上にも単結晶層を形成できるために、多機能
の三次元集積回路を実現することができる。
（窒化シリコンの組成）
これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、Ｓｉ３ Ｎ ４に限定さ
れるものではなく、窒化シリコンの組成を変化させたも
のでもよい。
分な核形成密度差を得るには、Ｓｉ３ Ｎ ４に限定さ
れるものではなく、窒化シリコンの組成を変化させたも
のでもよい。
ＲＦプラズマ中でＳｉＨ４ガスとＮＨ３ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮＨ３ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のＳｉとＮの組成比
を大幅に変化させることができる。
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮＨ３ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のＳｉとＮの組成比
を大幅に変化させることができる。
第８図は、ＳｉＨ４とＮＨ３の流量比と形成された窒化
シリコン膜中のＳｉおよびＮの組成比との関係を示した
グラフである。
シリコン膜中のＳｉおよびＮの組成比との関係を示した
グラフである。
ｌ に
の時の堆積条件は、ＲＦ出力１７５Ｗ、基板温度３８０
℃であり、ＳｉＨ４ガス流量を３００ｃｃ／ｍｉｎに固
定し、ＮＨ３ガスの流量を変化させた。同グラフに示す
ようにＮＨ３／ＳｉＨ４のガス流量比を４〜１０へ変化
させると、窒化シリコン膜中のＳ ｉ ／ Ｎ比は１．
１〜０．５８に変化することがオージェ電子分光法によ
って明らかとなった。
℃であり、ＳｉＨ４ガス流量を３００ｃｃ／ｍｉｎに固
定し、ＮＨ３ガスの流量を変化させた。同グラフに示す
ようにＮＨ３／ＳｉＨ４のガス流量比を４〜１０へ変化
させると、窒化シリコン膜中のＳ ｉ ／ Ｎ比は１．
１〜０．５８に変化することがオージェ電子分光法によ
って明らかとなった。
また、減圧ＣＶＤ法テ５ｉＨ２Ｇ１２ガスとＮＨ３ガス
とを導入し、０．３Ｔｏｒｒの減圧下、温度約８００℃
の条件で形成した窒化シリコン膜の組成は、はぼ化学量
論比であるＳｉ３ Ｎ ４ （Ｓｉ／Ｎ 〜０．７５
）に近いものであった。′ また、ＳｔをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（熱窒化法）で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
とを導入し、０．３Ｔｏｒｒの減圧下、温度約８００℃
の条件で形成した窒化シリコン膜の組成は、はぼ化学量
論比であるＳｉ３ Ｎ ４ （Ｓｉ／Ｎ 〜０．７５
）に近いものであった。′ また、ＳｔをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（熱窒化法）で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをＳｉの
核形成密度が５ｉ０２より高い堆積面材料として用いて
上記Ｓｉの核を成長させると、その組成比により核形成
密度に差が生じる。
核形成密度が５ｉ０２より高い堆積面材料として用いて
上記Ｓｉの核を成長させると、その組成比により核形成
密度に差が生じる。
第７図は、Ｓｉ／Ｎｍ成比と核形成密度との関係を示す
グラフである。同グラフに示すように、窒化シリコン膜
の組成を変化させることで、その上に成長するＳｔの核
形成密度は大幅に変化する。この時の核形成条件は、Ｓ
ｉＣ］４ガスを１７５丁ｏｒｒに減圧し、１０００℃で
Ｈ２と反応させてＳｉを生成させる。
グラフである。同グラフに示すように、窒化シリコン膜
の組成を変化させることで、その上に成長するＳｔの核
形成密度は大幅に変化する。この時の核形成条件は、Ｓ
ｉＣ］４ガスを１７５丁ｏｒｒに減圧し、１０００℃で
Ｈ２と反応させてＳｉを生成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
したがって、槌形ｊｉＩｉ、密度と、単一の核が選択で
きる最適な窒化シリコンの大きさとを選択する必要があ
る。たとえば〜１０５ｃｍ−２の核形成密度を得る堆積
条件では、窒化シリコンの大きさは約４１Ｌｍ以下であ
れば単一の核を選択できる。
きる最適な窒化シリコンの大きさとを選択する必要があ
る。たとえば〜１０５ｃｍ−２の核形成密度を得る堆積
条件では、窒化シリコンの大きさは約４１Ｌｍ以下であ
れば単一の核を選択できる。
（イオン注入による異種材料の形成）
Ｓｉに対して核形成密度差を実現する方法として、抜形
Ｉ＆密度の低い堆積面材料である５ｉ０２の表面に局所
的にＳｉ 、Ｎ、Ｐ、Ｂ、Ｆ、Ａｒ。
Ｉ＆密度の低い堆積面材料である５ｉ０２の表面に局所
的にＳｉ 、Ｎ、Ｐ、Ｂ、Ｆ、Ａｒ。
Ｈｅ、Ｃ，Ａｓ、Ｇａ、Ｇｅ等をイオン注入して５ｉ０
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、５ｉ０２表面をレジストで多い、所望の箇所を
露光、現像、溶解させて５ｉ０２表面を部分的に表出さ
せる。
露光、現像、溶解させて５ｉ０２表面を部分的に表出さ
せる。
続いて、Ｓ ｆ Ｆ４ガスをソースガスとして用い、Ｓ
ｉイオンを１０ｋｅＶで１×１０１６〜１×１０１８ｃ
ｍ−２の密度で５ｉ０２表面に打込む。これによる投影
飛程は１１４八であり、５ｉ０２表面ではＳｔ濃度が〜
１０２２ｃ ｍ’に達する。
ｉイオンを１０ｋｅＶで１×１０１６〜１×１０１８ｃ
ｍ−２の密度で５ｉ０２表面に打込む。これによる投影
飛程は１１４八であり、５ｉ０２表面ではＳｔ濃度が〜
１０２２ｃ ｍ’に達する。
５ｉ０２はもともと非晶質であるために、Ｓｉイオンを
注入した領域も非晶質である。
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスフとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンを５ｉ０２表面に注入してもよい。
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンを５ｉ０２表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、５ｉ０２面にＳｉが過剰な変質領域が形成される
。このような変質領域が形成された５ｉ０２堆積面にＳ
ｔを気相成長させる。
とで、５ｉ０２面にＳｉが過剰な変質領域が形成される
。このような変質領域が形成された５ｉ０２堆積面にＳ
ｔを気相成長させる。
第９図は、Ｓｉイオンの注入量と核形成密度との関係を
示すグラフである。
示すグラフである。
同グラフに示すように、Ｓｉ十十人入量多い程、核形成
密度が増大することがわかる。
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてＳｉの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
の変質領域を異種材料としてＳｉの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
（ＣＶＤ以外のＳｔ堆積方法）
Ｓｉの選択核形成によって単結晶を成長させるには、Ｃ
ＶＤ法だけではなく、Ｓｉを真空中（＜ ｌ Ｏ８Ｔｏ
ｒｒ）で電子銃により蒸発させ、加熱した基板に堆積さ
せる方法も用いられる。特に、超高真空中（＜ １０−
９Ｔｏｒｒ）で蒸着を行うＭ Ｂ Ｅ （Ｎｏｌｅｃｕ
ｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法では、基板温度
９００℃以上でＳｉビームと５ｉ０２が反応を始め、Ｓ
ｉ ０２上でのＳｉの核形成は皆無になることが知ら
れている（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋ
ａ ａｎｄＳ、Ｍｉｙａｚａｗａ Ｊｏｕｒｎａｌ ｏ
ｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５３゜１０、ｐ
Ｂ８３９，１９８３）。
ＶＤ法だけではなく、Ｓｉを真空中（＜ ｌ Ｏ８Ｔｏ
ｒｒ）で電子銃により蒸発させ、加熱した基板に堆積さ
せる方法も用いられる。特に、超高真空中（＜ １０−
９Ｔｏｒｒ）で蒸着を行うＭ Ｂ Ｅ （Ｎｏｌｅｃｕ
ｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法では、基板温度
９００℃以上でＳｉビームと５ｉ０２が反応を始め、Ｓ
ｉ ０２上でのＳｉの核形成は皆無になることが知ら
れている（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋ
ａ ａｎｄＳ、Ｍｉｙａｚａｗａ Ｊｏｕｒｎａｌ ｏ
ｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５３゜１０、ｐ
Ｂ８３９，１９８３）。
この現象を利用して５ｉ０２上に点在させた微小な窒化
シリコンに完全な選択性をもってＳｉの単一の核を形成
し、そこに単結晶Ｓｉを成長させることができた。この
時の堆積条件は、真空度１Ｏ−８Ｔｏｒｒ以下、ＳＬビ
ーム強度９．７×１０ ’４ａｔｏｍｓ ／ ｃｒｓ２
＊ ｓｅｃ 、基板温度９ｏｏ℃〜１０００℃であった
。
シリコンに完全な選択性をもってＳｉの単一の核を形成
し、そこに単結晶Ｓｉを成長させることができた。この
時の堆積条件は、真空度１Ｏ−８Ｔｏｒｒ以下、ＳＬビ
ーム強度９．７×１０ ’４ａｔｏｍｓ ／ ｃｒｓ２
＊ ｓｅｃ 、基板温度９ｏｏ℃〜１０００℃であった
。
この場合、５ｉ０２ ＋Ｓｉ→２ＳｉＯ↑という反応に
ょリ、ＳｉＯという蒸気圧の著しく高い反応生成物が形
成され、この蒸発による５ｉ０２自身のＳｉによるエツ
チングが生起している。
ょリ、ＳｉＯという蒸気圧の著しく高い反応生成物が形
成され、この蒸発による５ｉ０２自身のＳｉによるエツ
チングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。
は起こらず、核形成、そして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物（Ｔａ ２０ ｓ
） 、窒化シリコン酸化物（ＳｉＯＮ）等を使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長させることができる。
化シリコン以外に、タンタル酸化物（Ｔａ ２０ ｓ
） 、窒化シリコン酸化物（ＳｉＯＮ）等を使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長させることができる。
以上詳細に説明した単結晶成長法によって、上記半導体
単結晶層が絶縁層上に形成される。
単結晶層が絶縁層上に形成される。
［発明の効果］
以上詳細に説明したように、本発明によれば、電荷保持
用のキャパシタ上に絶縁層を形成し、この絶縁層上に半
導体単結晶層又は実質的な半導体単結晶層を設けてトラ
ンジスタを形成することが可能となり、高集積度の大容
量メモリ装置を提供することができる。
用のキャパシタ上に絶縁層を形成し、この絶縁層上に半
導体単結晶層又は実質的な半導体単結晶層を設けてトラ
ンジスタを形成することが可能となり、高集積度の大容
量メモリ装置を提供することができる。
また、本発明によれば、トランジスタの低浮遊容量化が
実現できるので、読み出し速度、書き込み速度を大幅に
短縮することができ、性能向上を図ることができる。
実現できるので、読み出し速度、書き込み速度を大幅に
短縮することができ、性能向上を図ることができる。
第１図は本発明の半導体メモリ装置の一実施例を示す縦
断面図である。 第２図は上記半導体メモリ装置のメモリセルの等価回路
図である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図である
。 第４図は、５ｉ０２の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｉｔ）は、単結晶又は実質的な単結晶
の形成方法の一例を示す形成工程図である。 第６図（Ａ）〜（Ｂ）は、第５図（Ａ）およびＣＤ）に
おける基板の斜視図である。 第７図は、Ｓ ｉ Ｈ４とＮＨ３の流量比と形成された
窒化シリコン膜中のＳｔおよびＮの組成比との関係を示
したグラフである。 第８図は、Ｓ ｉ ／ Ｎ組成比と核形成密度との関係
を示すグラフである。 第９図は、Ｓｔイオンの注入量と核形成密度との関係を
示すグラフである。 ｌ＠ｅ・・・ＮチャネルＭＯ３）ランジスタ２・・・会
・キャパシタ ３ 、Ｌ２，１３−−−絶縁層 ４・・会ｅ・核形成ベース ７・・・・・電極 １４・・・・・Ｐ型シリコン基板 代理人 弁理士 山 下 穣 平 第１図 第２図 第３図 （Ａ） 第５ 図 第４図 ＦＬ５（朋 （４ｆ） 第６ 回 （Ａ） ＮＨ３／ＳｉＨ４／＃Ｌ 第８図 Ｓ＊／Ｎ ７チ且へ月へ １比
断面図である。 第２図は上記半導体メモリ装置のメモリセルの等価回路
図である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図である
。 第４図は、５ｉ０２の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｉｔ）は、単結晶又は実質的な単結晶
の形成方法の一例を示す形成工程図である。 第６図（Ａ）〜（Ｂ）は、第５図（Ａ）およびＣＤ）に
おける基板の斜視図である。 第７図は、Ｓ ｉ Ｈ４とＮＨ３の流量比と形成された
窒化シリコン膜中のＳｔおよびＮの組成比との関係を示
したグラフである。 第８図は、Ｓ ｉ ／ Ｎ組成比と核形成密度との関係
を示すグラフである。 第９図は、Ｓｔイオンの注入量と核形成密度との関係を
示すグラフである。 ｌ＠ｅ・・・ＮチャネルＭＯ３）ランジスタ２・・・会
・キャパシタ ３ 、Ｌ２，１３−−−絶縁層 ４・・会ｅ・核形成ベース ７・・・・・電極 １４・・・・・Ｐ型シリコン基板 代理人 弁理士 山 下 穣 平 第１図 第２図 第３図 （Ａ） 第５ 図 第４図 ＦＬ５（朋 （４ｆ） 第６ 回 （Ａ） ＮＨ３／ＳｉＨ４／＃Ｌ 第８図 Ｓ＊／Ｎ ７チ且へ月へ １比
Claims (1)
- 半導体基体に形成された電荷保持用のキャパシタと、
このキャパシタ上に形成された絶縁層と、この絶縁層上
に絶縁層の材料より核形成密度が十分大きく、且つ半導
体層材料の単一の核だけが成長する程度に十分微細な異
種材料が設けられ、この異種材料に形成された単一の核
を中心に成長させて設けられた半導体単結晶層又は実質
的な半導体単結晶層に形成されたトランジスタとを有す
ることを特徴とする半導体メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264026A JPH0828470B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体メモリ装置 |
| US07/111,588 US4800527A (en) | 1986-11-07 | 1987-10-23 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264026A JPH0828470B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119253A true JPS63119253A (ja) | 1988-05-23 |
| JPH0828470B2 JPH0828470B2 (ja) | 1996-03-21 |
Family
ID=17397520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61264026A Expired - Fee Related JPH0828470B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4800527A (ja) |
| JP (1) | JPH0828470B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061224U (ja) * | 1992-06-16 | 1994-01-11 | 本州製紙株式会社 | 商品崩れ防止箱 |
| JPH061225U (ja) * | 1992-06-16 | 1994-01-11 | 本州製紙株式会社 | 商品崩れ防止箱 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516604B2 (ja) * | 1986-10-17 | 1996-07-24 | キヤノン株式会社 | 相補性ｍｏｓ集積回路装置の製造方法 |
| US5155058A (en) * | 1986-11-07 | 1992-10-13 | Canon Kabushiki Kaisha | Method of making semiconductor memory device |
| JPS63119218A (ja) * | 1986-11-07 | 1988-05-23 | Canon Inc | 半導体基材とその製造方法 |
| EP0307109A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
| EP0339793B1 (en) * | 1988-03-27 | 1994-01-26 | Canon Kabushiki Kaisha | Method for forming crystal layer on a substrate |
| JP2743391B2 (ja) * | 1988-08-25 | 1998-04-22 | ソニー株式会社 | 半導体メモリの製造方法 |
| JP2858434B2 (ja) * | 1989-03-31 | 1999-02-17 | キヤノン株式会社 | 結晶の形成方法および結晶物品 |
| US5290712A (en) * | 1989-03-31 | 1994-03-01 | Canon Kabushiki Kaisha | Process for forming crystalline semiconductor film |
| US5098850A (en) * | 1989-06-16 | 1992-03-24 | Canon Kabushiki Kaisha | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them |
| US5136534A (en) * | 1989-06-30 | 1992-08-04 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
| US5192704A (en) * | 1989-06-30 | 1993-03-09 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
| US5278092A (en) * | 1989-08-07 | 1994-01-11 | Canon Kabushiki Kaisha | Method of forming crystal semiconductor film |
| US5750000A (en) * | 1990-08-03 | 1998-05-12 | Canon Kabushiki Kaisha | Semiconductor member, and process for preparing same and semiconductor device formed by use of same |
| CA2048339C (en) * | 1990-08-03 | 1997-11-25 | Takao Yonehara | Semiconductor member and process for preparing semiconductor member |
| JPH05160342A (ja) * | 1991-12-02 | 1993-06-25 | Canon Inc | 半導体装置及びその製造方法 |
| JPH05217824A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体ウエハ及びその製造方法 |
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
| US5795810A (en) * | 1995-03-29 | 1998-08-18 | Texas Instruments Incorporated | Deep mesa isolation in SOI |
| US5914510A (en) * | 1996-12-13 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721987A (en) * | 1984-07-03 | 1988-01-26 | Texas Instruments Incorporated | Trench capacitor process for high density dynamic RAM |
-
1986
- 1986-11-07 JP JP61264026A patent/JPH0828470B2/ja not_active Expired - Fee Related
-
1987
- 1987-10-23 US US07/111,588 patent/US4800527A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061224U (ja) * | 1992-06-16 | 1994-01-11 | 本州製紙株式会社 | 商品崩れ防止箱 |
| JPH061225U (ja) * | 1992-06-16 | 1994-01-11 | 本州製紙株式会社 | 商品崩れ防止箱 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4800527A (en) | 1989-01-24 |
| JPH0828470B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63119253A (ja) | 半導体メモリ装置 | |
| JP2516604B2 (ja) | 相補性ｍｏｓ集積回路装置の製造方法 | |
| US5269876A (en) | Process for producing crystal article | |
| JPS63119218A (ja) | 半導体基材とその製造方法 | |
| JPS6318667A (ja) | 光電変換装置の製造方法 | |
| US5422302A (en) | Method for producing a three-dimensional semiconductor device | |
| US5086326A (en) | Photoelectric conversion device | |
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| US5155058A (en) | Method of making semiconductor memory device | |
| US5610094A (en) | Photoelectric conversion device | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPS6376367A (ja) | 光電変換装置の製造方法 | |
| US5070034A (en) | Process for producing a semiconductor memory device | |
| JP2695413B2 (ja) | 結晶基材の製造方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JP2651144B2 (ja) | 結晶基材の製造方法 | |
| JPS63119254A (ja) | 半導体メモリ装置 | |
| JP2515301B2 (ja) | 半導体装置の製造方法 | |
| JP2651145B2 (ja) | 半導体基材の製造方法 | |
| JP2525773B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04162515A (ja) | 結晶基材の製造方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPS63260170A (ja) | 光電変換装置 | |
| JPS63239979A (ja) | フオトセンサ及びその製造方法 | |
| JPS63234512A (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |