JPH02260523A - 結晶の形成方法および結晶物品 - Google Patents

結晶の形成方法および結晶物品

Info

Publication number
JPH02260523A
JPH02260523A JP1081104A JP8110489A JPH02260523A JP H02260523 A JPH02260523 A JP H02260523A JP 1081104 A JP1081104 A JP 1081104A JP 8110489 A JP8110489 A JP 8110489A JP H02260523 A JPH02260523 A JP H02260523A
Authority
JP
Japan
Prior art keywords
crystal
nucleus
substrate
orientation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1081104A
Other languages
English (en)
Other versions
JP2858434B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1081104A priority Critical patent/JP2858434B2/ja
Priority to DE69016073T priority patent/DE69016073T2/de
Priority to EP90303347A priority patent/EP0390549B1/en
Publication of JPH02260523A publication Critical patent/JPH02260523A/ja
Priority to US08/246,558 priority patent/US5423286A/en
Application granted granted Critical
Publication of JP2858434B2 publication Critical patent/JP2858434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は結晶物品および結晶の形成方法に係り、特に堆
積面材料の種類による堆積材料の核形成密度の差を利用
した結晶の形成方法および結晶物品に関する。
本発明は、たとえば、半導体集積回路、光集積回路、磁
気回路などの電子素子、光素子、磁気素子、圧電素子あ
るいは表面音響素子などに使用される単結晶や多結晶な
どの結晶の形成に適用される。
［従来の技術］ 従来、半導体電子素子や光素子などに用いられる単結晶
薄膜は、単結晶基体上にエビタキシャル成長させること
で形成されていた。
たとえば、Ｓｔ単結晶基体（シリコンウェハ）上には、
Ｓｔ、Ｇｅ、ＧａＡｓなどを液相、気相または固相から
エピタキシャル成長することが知られており、また、Ｇ
ａＡｓ単結晶基体上にはＧａＡｓ、ＧａＡｆｌ、Ａｓな
どの単結晶がエピタキシャル成長させることが知られて
いる。
このようにして形成された半導体薄膜を用いて、半導体
素子および集積回路、半導体レーザやＬＥＤなとの発光
素子などが作製される。
また、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子などの研究開発が
盛んであるが、これらを可能にしたのは、たとえば、超
高真空を用いたＭＢＥ　（分子線エピタキシー）やＭＯ
ＣＶＤ　（有機金属化学気相法）などの高精度エピタキ
シャル技術である。
このような単結晶基体上のエピタキシャル成長では、基
体の単結晶材料とエピタキシャル成長層との間に、格子
定数と熱膨張係数との整合をとる必要がある。
たとえば、絶縁物単結晶基体であるサファイア上にＳｉ
単結晶薄膜をエピタキシャル成長させることは可能であ
るが、格子定数のズレによる界面での結晶格子欠陥およ
びサファイアの成分であるアルミニウムのエピタキシャ
ル層への拡散などが電子素子や回路への応用上の問題と
なフている。
このように、エピタキシャル成長による従来の単結晶薄
膜の形成方法は、その基体材料に大きく依存することが
分かる。Ｍａｔｈｅｗｓなどは、基体材料とエピタキシ
ャル成長層との組合せを調べている（ＥＰＩＴＡＸＩＡ
Ｌ　ＧＲＯＷＴＨ，Ａｏａｄｅｍｉｃ　Ｐｒｅｓｓ、　
ＮｅｗＹｏｒｋ、１９７５　　ｅｄｉｔｅｄ　　ｂｙ　
　Ｊ、Ｗ、Ｍａｔｈｅｗｓ）　　。
また、基体の大きさは、現在Ｓｔウェハで６インチ程度
であり、ＧａＡｓ、サファイア基体の大型化はさらに遅
れている。
さらに、単結晶基体は製造コストが高いため、チップ当
りのコストが高くなる。
このように、従来の方法に、よって良質な素子の作製が
可能な単結晶層を形成するには、基体材料の種類がきわ
めて狭い範囲に限定されるという問題点を有していた。
一方、半導体素子を基体の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われている。
また、安価なガラス上に素子をアレー状に配列する太陽
電池や液晶の画素スイッチングトランジスタなどの大面
積半導体装置の研究開発も年々型んになりつつある。
これら両者に共通することは、半導体薄膜を非晶貿絶祿
物上に形成し、そこにトランジスタなどの電子素子を形
成する技術を必要とすることである。そのなかでも、特
に、非晶貿絶葎物の上に高品質の単結晶半導体を形成す
る技術が望まれている。
一般的に、５ｉ０２などの非晶質絶縁物基体の上に薄膜
を堆積させると、基体材料の長距離秩序の欠如によって
、堆積膜の結晶構造は非晶質または多結晶となる（ここ
で非晶質膜とは、最近接原子程度の近距離秩序は保存さ
れているが、それ以上の長距離秩序はない状態のもので
あり、多結晶膜とは、特定の結晶方位を持たない単結晶
粒が粒界で隔離されて集合したものである）。
たとえば、Ｓｉｎ、上にＳｉをＣＶＤ法によって形成す
る場合、堆積温度が約６００℃以下であれば非晶質シリ
コンとなり、それ以上の温度であれば粒径が数百〜数千
人の多結晶シリコンとなる。ただし、多結晶シリコンの
粒径は形成条件によりて大きく変化する。
さらに、非晶質または多結晶膜をレーザや棒状ヒータな
どのエネルギビームによって溶融固化させることで、ミ
クロンあるいはミリメートル程度の大粒径の多結晶薄膜
が得られている（５ｉＢ１ａ−Ｃｒｙｓｔａｌ　５ｉｌ
ｉｃｏｎ　ｏｎ　ｎｏｎ−ｓｆｎｇｌｅ−ｃｒｙｓｔａ
ｌ　１ｎｓｕ−１ａｔｏｒｓ、　Ｊｏｕｒｎａｌ　ｏｆ
　ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ　ｖｏｌ、６３．Ｎｏ
。
３、０ｃｔｏｂｅｒ、１９８３　ｅｄｉｔｅｄ　ｂｙ　
Ｇ、Ｗ、Ｃｕ１ｌｅｎ）　。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜０．１ａｍ”　／Ｖ−ｓｅｃ　、
数百人の粒径を有する多結晶シリコンでは１〜１０　Ｃ
ｍ２／　Ｖ−５６（１溶融固化による大粒径の多結晶シ
リコンでは単結晶シリコンの場合と同程度の易動度が得
られている。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分かる。
すなわち、非晶質上の堆積膜は非晶質または多結晶構造
となり、そこに作製された素子は、単結晶層に作製され
た素子に比べて、その性能が大きく劣るものとなる。そ
のために、用途としては、簡単なスイッチング素子、太
陽電池、光電変換素子などに限られる。
［発明が解決しようとする課題］ 非晶質基体上に結晶層を堆積する方法には、大別して２
つある。
１つは、基体に単結晶（たとえば、Ｓｔ）を用い、その
上に、非晶質絶縁物（たとえば、５ｉＯ２）を被覆し、
その一部を除去して、下地単結晶表面を表出させ、そこ
を種結晶とし、気相、固相、液相の横方向エピタキシャ
ル成長させることにより、非晶質絶縁物層の上に単結晶
領域を形成する方法モある。
もう１つは、下地基体に単結晶を用いずに、結晶薄層を
成長させる方法である。
前述したように、非晶質基体表面には、単結晶基体表面
のようには長距離秩序が存在せず、短距離秩序のみ保持
されている。
そのため、堆積されたままの薄膜の構造は、よくて粒界
の位置が無秩序な多結晶にしかならない。
また、非晶質基体表面には、長距離秩序がないばかりか
、結晶方位（基体法線方向および面内方位）を規定する
異方性が存在しないため、その上層の結晶方位の制御は
不可能であった。
以上、非晶質基体上の堆積層の問題点は、要約すると、
粒界位置と結晶方位の制御に尽き−る。
粒界位置の制御については、以前、本発明者により核形
成位置を人工的にあらかじめ規定することにより粒界位
置を決定できることが示されており（特開昭６３−１０
７０１６号公報）　５ｅｎｔａｘｙ（Ｓｅｌｅｃｔｉｖ
ｅ　Ｎｕｃｌｅａｔｉｏｎ　ｂａｓｅｄ　Ｅｐｉｔａｘ
ｙ）と名付けられた（Ｔ、Ｙｏｎｅｈａｒａ、　Ｙ、Ｎ
ｉｓｈＮ１５ｈｉ、　Ｈ，Ｍｉｚｕｔａｎｉ。
Ｓ、Ｋｏｎｄｏｈ、　Ｋ、Ｙａｍａｇａｔａ、Ｔ、Ｎｏ
ｍａ　ａｎｄ　　Ｔ、Ｉｓｈｉｋａｗａ。
Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　ｖ
ｏｌ、１２．　ｐｐ、１２３１゜１９８８）。
Ｓ　ｆ　０２上にＳｆ、Ｎ４を届在させ、そこが核形成
サイトとなり、Ｓｉの単一の結晶が成長し、隣接するサ
イトより成長した結晶と衝突することにより粒界が形成
され粒界位置が決定される。
しかし、その結晶方位、特に面内結晶方位は、核形成面
であるＳｉ３Ｎ４が非晶質であり、異方性が存在しない
ため、単一には決定されない。
一方、１９８７年、Ｈ，１，Ｓｍ１ｔｈは非晶質基体表
面に凸凹による異方性をリソグラフィによって人工的に
付与することによって、その上に堆積するＫＣｆＬの結
晶方位を制御できることを初めて示し、Ｇｒａｐｈｏｅ
ｐｉｔａｘｙと名付けた（Ｈ，１，Ｓｍ１ｔｈυ置Ｄ、
Ｃ，Ｆｌａｎｄｅｒｓ、　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉ
ｃｓ　Ｌｅｔｔｅｒｓ　ｖｏｌ。
３２、ｐｐ、３４９．１９７８）　　（）１．１．Ｓｍ
１ｔｈυ、Ｓ、Ｐａｔｅｎｔ　　Ｎｏ、４゜３３：ｌ、
７９２．１９８２）　　。
その後、Ｇｅ薄膜の粒成長（Ｔ、Ｙｏｎａｈａｒａ、　
Ｈ，Ｉ。
Ｓｍ１ｔｈ、　Ｃ，Ｖ、Ｔｈｏｍｐｓｏｎ　ａｎｄ　　
Ｊ、Ｅ、Ｐａｌｍｅｒ、　ＡｐｐｌｉｅｄＰｈｙｓｉｃ
ｓ　Ｌｅｔｔｅｒｓ　ｖｏｌ、４５．　ｐｐ、６３１．
１９８４）　、Ｓ　ｎの初期成長（Ｌ、Ｓ、Ｄａｒｋｅ
ｎ　ａｎｄ　Ｄ、Ｈ，Ｌｏｗｎｄｅｒｅ。
Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ−ｖ
ｏｌ、４０．ｐｐ、９５４．１９８７）にも、基体表面
の人ニレリーフパターンがその結晶方位に影響を与える
ことが確認された。
しかし、ＧｒａｐｈｏｅｐｉｔａｘｙにおいてＫＣｌ、
Ｓｎはその堆積初期の分離された結晶層々の方位につい
て効果が見出されたものであり、連続した層については
Ｓｔを堆積後レーザーアニールにより結晶成長したもの
（Ｍ、Ｗ、Ｇｅ１ｓ、　Ｄ、Ａ、Ｆｌａｎｄｅｒｓ　ａ
ｎｄＨ，１，Ｓｍ１ｔｈ、　Ａｐｐｌｉｅｄ　Ｐｈｙｓ
ｉｃｓ　Ｌｅｔｔｅｒｓ　ｖｏｌ、３５゜ｐｐ、７１．
１９７９）とＧｅの固相成長（Ｔ、Ｙｏｎｅｈａｒａ　
。
）１．１．Ｓｍ１ｔｈ、　Ｃ，Ｖ、Ｔｈｏｍｐｓｏｎ　
ａｎｄ　　Ｊ、Ｅ、Ｐａｌｍｅｒ。
Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　ｖ
ｏｌ、４５．　ｐｐ、６３１．１９８４）が報告されて
いる。
しかしながら、このＳＬ、Ｇｅの場合においても、方位
はある程度制御されるものの、モザイク状に結晶群が並
び、さらにその結晶同士には結晶方位がわずかに異る結
晶との粒界が存在し、その位置は無秩序であり、大面積
に均一に単結晶を得るに至っていなかった。
その理由は、個々の結晶の三次元的結晶方位が完全には
一致していないことに加えて、表面レリーフパターンで
は、その核発生位置が制御されていないことによる。こ
の事実を本発明者は長年の研究の結果つきとめた（米原
隆夫、博士論文、早稲田大学、１９８６）。
［課題を解決するための手段］ 本発明の結晶の形成方法は、規則的な異方性を有し車−
の核より結晶成長するに充分微小な核形成面と、該核形
成面より核形成密度が低い非核形成面と、を有する基体
を用いて、単一の核より結晶成長させることを特徴とす
る。
本発明の結晶物品は、規則的な異方性を有し車−の核よ
り結晶成長するに充分微小な核形成面と、該核形成面よ
り核形成密度が低い非核形成面と、を有する基体を用い
て、単一の核より結晶成長させた結晶を有することを特
徴とする。
［作　用］ 本発明によれば、人工的に表面異方性を付与した核形成
面を非晶質基体上に配置し、核発生のごく初期段階でそ
の結晶方位を決定し、その結晶構造を維持したまま結晶
成長させることにより、方位の揃った大面積・結晶領域
が形成される。
もし、面内方位が個々の結晶群の間で微小に異なってい
たとしても、その結果形成される結晶方位がわずかに異
る結晶との粒界位置は、各核形成面間の中間に位置決定
されるため、その粒界位置はあらかじめ予測され、電子
デバイスに障害となるその部位をさけてデバイスを配置
するか、あるいは、結晶部を基体凹部に埋め込むか、あ
るいは、粒界形成後、粒界部を除去して障害になる部位
を取り除けば、事実上欠陥のない単結晶領域が基体全体
に得られることとなる。
結晶方位が揃っていることは、電子素子を作製する上で
きわめて重要であり、キャリア穆勅度の結晶方位依存性
により、方位のバラツキは素子特性のバラツキとなって
現れる。
また、無秩序に存在する粒界も、結晶方位がわずかに異
る結晶との粒界といえどもキャリアの障壁となってキャ
リア走行を阻害し、やはり素子特性の劣化とバラツキの
原因となる。
さらに、素子工程中に行われる酸化やエツチングなどの
加工時にも、その酸化速度やエツチング速度の方位依存
性により、結晶方位の差異は大幅な歩留低下をもたらす
。
加えて、粒界は増速酸化、増速拡散の経路となり、再び
素子特性の劣化を招く。
すなわち、本発明により、結晶方位の揃った大面積の結
晶領域を実現でき、バルク単結晶基体上に作製した素子
と同等なきわめて高性能な電子素子を、バラツキが少な
く作製できる。
本発明をさらによく理解するために、第１図に基づき説
明を加える。
第１図（Ａ）に示すように、非単結晶基体２の表面に非
単結晶基体２より核形成密度の高い非単結晶物Ｘ１を被
覆し、その表面に規則正しいステップ３を人工的に形成
する。
その後、第１図（Ｂ）に示すように高核形成密度を有す
る薄膜１を微小にパターニングして核形成面４を形成す
る。
単一の結晶しか成長できないほど微小に核形成面を形成
しであるため、第１図（Ｃ）に示すように、堆積する物
質の核が核形成面４に出現し、初期の複雑な離脱、吸着
、合体、粗大化現象を経て単一の結晶が各核形成面４上
のみに成長し、他の低核形成物貿２の表面には全く堆積
しない。
しかも、形成された結晶の方位は、基体法線方向はもち
ろん面内方位も同一に揃う。
さらに成長を続けると結晶５を種結晶として結晶領域は
増大を続け、核形成面４を越え、非堆積面２上にまで結
晶は初期の結晶方位・結晶性を維持して成長を続ける。
この種の成長は、一種のエピタキシャル成長と呼んでも
よいかも知れない。
最終的には、第１図（Ｄ）に示すように、結晶５は隣接
する核形成面４より成長してきた結晶と核形成面４間の
中間位置で衝突する。
もし、完全に結晶方位が両者の結晶で一致していれば、
両結晶の格子は整合し何の欠陥も衝突位置では生じない
が、人ニレリーフのステップ角度に変位がある場合、成
長する結晶の結晶方位にズレが生じる。その結果、第１
図（Ｄ）に示すように核形成面間の中間に結晶方位がわ
ずかに異る結晶との粒界６が生起する。
両結晶の成長速度は等しいため、常に結晶方位がわずか
に異る結晶との粒界６は核形成面４間の中央に規定され
、その位置はあらかじめ予想され素子作製の際に回避で
きる。
また、基体に所望の大きさの凹部を形成し、その中央部
に第２図に示す核形成面４を形成し、同様の結晶成長を
施すと、最終的に単結晶領域が基体２の絶縁物で絶縁分
離された構造ができ、少々結晶方位が両結晶で異なった
としても、第１図（Ｄ）に示すような結晶方位がわずか
に異る結晶との粒界を生ぜずに大面積の結晶方位の揃っ
た単結晶島を形成できる。この最終的な形態を第２図に
示す。
なお、異方性をもフた核形成面（第１図４）の形成は物
理的なステップを形成する方法以外に、表面構成物質を
周期的に変化させることによっても達成できる。
以下にその実施例を記述する。
［実施例］ （実施例１） Ｓｉｎ、を主成分とするガラス基板上、あるいは、Ｓｔ
基板上に減圧ＣＶＤ法によりＳｉ、Ｎ４膜を０．１μｍ
堆積した。あるいは、成長温度は８００℃、圧力は０．
３Ｔｏ’ｒｒとした。
該Ｓ　１　ｓ　Ｎ　ａの表面にサブミクロンのグレーテ
ィングパターンを形成した。その際、ホログラフィック
リソグラフィとＸ線リソグラフィを用いた。Ｘ線リソグ
ラフィのためのマスクの作製は以下の通り行った。
Ｓｉ基板にポリイミドを被覆し、その上部にＡＺ１３５
０Ｂのレジストを塗付して、Ａｒイオンレーザ（波長；
３３４ｎｍ）の汗渉渦をレジスト表面に照射し、０．２
μｍの周期のグレーティングを形成した。
その後、反応性イオンエツチングのためのマスク材料と
すべくＣｒを、斜め蒸着してグレーティング頭部に堆積
させ、ポリイミド表面まで０．のイオンエツチングを施
し、Ｘ線吸収材料の金を基板垂直方向より堆積させ、リ
フトオフによフてレジスト上の金を除去し、ポリイミド
上に０．　２μｍ周期の金のグレーティングパターンを
形成した。
ポリイミド直下のＳｉ基板をウェットエツチングで除去
し、Ｘ線リソグラフィ用のマスクが完成した。
さらに、このマスクを用いて上記５ｉ０２上のＳｉ３Ｎ
４表面にＰＭＭＡレジストをコートし、Ｃｋ線（波長；
４．５膜ｍ）のＸ線を照射して、レジストにグレーティ
ングパターンを転写し、ＣＨＦ３ガスを用いて反応性イ
オンエツチングでＳｉ３Ｎ４に１０ｎｍのエツチングを
施して、Ｓｔ、Ｎ４表面に０．２μｍ周期１０ｎｍの深
さのグレーティングパターンを形成した。
次に、通常の光りソグラフィを用いて、表面にグレーテ
ィングを持った５ｔ３Ｎ４を５ｉｎ２上に５０μｍ間隔
で分離・点在させ、格子点状の核形成面を完成させた。
なお、本例では核形成面は２μｍＸ２μｍの四角形とし
た。
他の微細構造形成法として電子線リソグラフィを用いて
も何ら不都合はない。
前記の基板を減圧エピタキシャル成長装置に入れ、以下
の条件でＳｉを堆積させた。
圧　　　力；１５０Ｔｏｒｒ ガ　　　ス　；　　Ｓ　　ｉ　　Ｈ２Ｃｆ１２　、　　
ＨＣＩＬ、　　Ｈ２ガス流量；　Ｓ　ｉ　Ｈ２Ｃ１１２
，ＨＣｆＬ、Ｈ２Ｏ，５３、！、６．１００ （１７ｍ１ｎ） ン１１（度　；　９５０　℃。
堆積初期には、Ｓｔの核が核形成面上に形成され、時間
が経過すると渾−の結晶が各々の全Ｓｉ３Ｎ４微小部に
成長し、さらに５ｉ０２上にまで結晶が増大していった
。
９０分はど成長を続けると、Ｓｉ単結晶島は隣接するＳ
ｉ島と衝突合体し、連続なＳｉ単結晶島が得られた。
結晶欠陥を調べるため、欠陥顕在化エツチングを成長層
表面に施し、走査電子顕微鏡で調べた結果、人工多形成
サイト間の中央、すなわち、島同士の衝突した地点に面
欠陥（結晶方位がわずかに異る結晶との粒界）が形成さ
れていることが判明したが、それ以外の結晶欠陥はきわ
めて少なかった。
上述の面欠陥を挟む複数の結晶島の方位を、エレクトロ
ンチャネリングパターン、マイクロプローブＸ線回折で
調べた結果、（０１０）方位が基板法線方向に±５°　
Ｓｉ３Ｎ４表面グレーティングの溝に沿って面内に（１
００）方位が±５°以内で成長して、溝の直角方向の面
内に（ｏｏＢ方位が±５°の範囲で成長していることが
確認された。
通常のポリシリコンゲートの電界効果トランジスタをこ
の結晶方位がわずかに異る結晶との粒界を避けて形成し
たところ、通常のバルクＳｔウェイトに作製したトラン
ジスタと同程度の正常な動作を示し電子易動度は３５０
ｃｍ２／Ｖ−ｓｅｃ、サブスレッシュホールド特性は９
５　ｍ　Ｖ　／　ｄｅｃａｙを示した。
（実施例２） Ｓｉ０２石英ガラス上に、前実施例に示した方法でＳｉ
３Ｎ４全面に、０．２μｍ周期、１０ｎｍの深さのグレ
ーティングを形成し、さらに、減圧ＣＶＤで多結晶Ｓｉ
層を１５０ｎｍの厚さに温度６２０℃、圧力０゜３Ｔｏ
　ｒ　ｒで全面堆積した後、２μｍＸ２μｍの正方形に
Ｓｉ［とＳｉ３Ｎ４を５０μｍ間隔で残し、他の部分で
はガラス表面が表出するように、光りソグラフイとエツ
チングを用いて作った。
これで多結晶５ｉＦｌが表面グレーティング上にある微
小領域が格子状でガラス上に配置された基板が用意され
た。
該基板をＮ２中で５分、１０００℃熱処理すると微小な
２μｍＸ２μｍの多結晶Ｓｔは凝集し、車−の単結晶粒
に構造変化する。さらに、前実施例と同一の条件で成長
させると、凝集した単結晶粒はその大きさを増大させ、
隣接する結晶島同士が衝突・合体し、全表面を覆った。
この試料を、断面および透過電子顕微鏡で調べた結果、
結晶方位（０１０）方向が基板に垂直に、（１００，）
方位がＳｔ、Ｎ、上のグレーティング溝に沿っているこ
とが分かフた。多数個の結晶島を観察した結果、各方位
のズレは±５°程度となっていた。
（実施例３） 実施例１で記述したように、５ｉ０２の表面に０．２μ
ｍ周期１０ｎｍの深さのグレーティングが刻まれた２μ
ｍＸ２μｍのＳｉ、Ｎ４が２０μｍ間隔で格子点状に並
んでいる基板上に、減圧ＣＶＤで多結晶Ｓｉを温度６２
０℃、圧力０．３Ｔｏｒｒで０．１μｍの厚さで、全面
に堆積した。
全面にＳｉイオンを４０ｋｅＶで２Ｘ１０”ｃｍ’″２
の注入量で投影飛程が膜厚中央にくるように注入し、多
結晶Ｓｉ層全体を非晶質化した。
その後、該非晶質Ｓｉ層下にＳｉ、Ｎ４が存在する領域
をレジストで覆い、さらに全面にＳｉイオンを７０ｋｃ
Ｖで２Ｘ１０１５ａｍ−”注入した。
Ｓｔ、Ｎ４の存在する部分以外の非晶質Ｓｉ層と下地Ｓ
ｉｎ、との界面にＳｉイオンが注入され、界面からの不
均一核形成を抑制した。
レジストを除去した後、Ｎ２中６００℃の熱処理を行う
とＳｔ、Ｎ４の核形成面上の非晶質Ｓｉが固相成長し、
単一の結晶ドメインが形成され、周囲の界面にＳｉイオ
ンが注入された部分（つまり、５ｉｎ２上）では不均一
核形成が抑制されて、非晶質のままであり、５０時間の
熱処理後には、ＳｉＯ□上の非晶質Ｓｉ領域へ結晶化が
Ｓｉ３Ｎ４上の結晶を種子として進み、全体が完全に結
晶化した。
表面に欠陥顕在化エツチングを施し、走査電子顕微鏡で
観察した結果、結晶内には多数の双晶が導入されている
が、２０μｍ径の大きさに単一の結晶ドメインが形成さ
れていた。透過電子顕微鏡で膜面方向から観察すると、
（１００）面が基板に平行に成長し、（１００）が５１
３Ｎ４のグレーティング溝にほぼ平行となっていること
が電子線回折像と明視野像との照合によって確認された
。各結晶ドメイン間の結晶方位のズレは、この場合、±
１０°程度であり、Ｓｉ３Ｎ、サイト間には常に結晶方
位がわずかに異る結晶との粒界が存在した。
本結晶上に結晶方位がわずかに異る結晶との粒界を避け
て電界効果トランジスタを試作したところ、電子易動度
は１５０ｃｍ”　／Ｖ−ｓｅｃ　、サブスレッシュホー
ルド特性は１２０　ｍ　Ｖ　／ｄｅｃａｙであった。
以上、実施例１〜３は５ｉｓＮ４を核形成面としている
が、特開昭６３−１０７０１６号公報にも開示している
ように、高核形成密度を有する人工サイトとしてＳｉ、
Ｎ、の材料以外にも、Ｓｔ過剰なＳｔＯｇ、ＳｉＮｘに
も本発明を通用し得ることはいうまでもない。
（実施例４） 前記３つの実施例は、物理的ステップを核形成面上に刻
んで方位制御するものであったが、本実施例は、核形成
面表面に組成変化を周期的に付与することによって、異
方性を導入しようというものである。
ｓｉｏ、上に減圧ＣＶ　Ｄ　テＳ　ｉ　ｓ　Ｎａを全面
に１１００ｎ堆積し、ＰＭＭＡレジストを塗付した後、
Ｘ線リソグラフィによって０．２μｍ周期のグレーティ
ングをレジストに転写した。該レジストをマスクとして
全面にＳｉイオンを２０ｋｅＶで４Ｘ１０”ｃｍ−”注
入した。
レジスト剥離後、Ｓｔ過剰な領域が周期的に０．２μｍ
間隔で存在する窒化シリコン層を、光りソグラフイと反
応性イオンエツチングとによつて２μｍＸ２μｍの四角
形に５０μｍ間隔でＳｔ、、上に格子点位置に点在させ
た。
この基板を、減圧ＣＶ−Ｄエピタキシャル成長装置の内
部で、１５０Ｔｏｒｒ、９９０℃、Ｓ　ｉ　Ｈ２ＣｆＬ
ｚ　、ＨＣｕ％Ｈ２の流量を各々０．５３．１．６．１
００　（４２７ｍ　ｉ　ｎ）の条件下でＳｔを成長させ
ると、Ｓｉの核が２μｍ角の窒化シリコン上にのみ発生
し、粗大化現象を経て単一の結晶となり、その間に原子
位置の再配列が起こり、下地の異方性に従い結晶方位を
変化させる。
この方位制御された結晶群を種結晶として５ｉ０２上に
も成長を続け、５０μｍはど成長したところで隣接する
結晶島と接触・合体する。
透過電子顕微鏡、Ｘ線で詳細に調べた結果、該結晶島の
方位は（０１０）方位が基板に垂直に、（１００３方位
が線状に存するＳｔ過剰な領域に平行に成長しており、
各層間で±７°のバラツキがあった。その結果、各層の
間には粒界が導入されていた。
［発明の効果］ 以上から明らかになりたように、本発明に係る結晶物品
および結晶の形成方法は次のような効果を有する。
本発明によれば、非晶質絶縁物基板上に方位制御された
単結晶を成長させることが可能となり、そこに作られた
電子素子は従来の非晶質、多結晶層に作られたものと比
較し、格段に著しい高性能化を達成できる。
また、下地基板が絶縁物であるため、容量成分の減少に
より、高速化、あるいは耐放射線化、素子分離領域幅の
削減が可能となる。
さらに、高価な単結晶基板を使用せず、安価で大面積な
基板上の単結晶を本発明は提供することが可能となる。
【図面の簡単な説明】
第１図は本発明を実施した工程断面図である。第２図は
成長単結晶を基板内部へ埋め込む場合を示す断面図であ
る。 （符号の説明） １・・・高核形成材料（薄膜）、２・・・基体、３・・
・人工的にグレーティングを施した表面、４・・・核形
成面、５・・・結晶、６・・・結晶方位がわずかに異る
結晶との粒界。

Claims (6)

    【特許請求の範囲】
  1. （１）規則的な異方性を有し単一の核より結晶成長する
    に充分微小な核形成面と、該核形成面より核形成密度が
    低い非核形成面と、を有する基体を用いて、単一の核よ
    り結晶成長させることを特徴とする結晶の形成方法。
  2. （２）前記規則的な異方性は規則的な凹凸形状により付
    与することを特徴とする請求項１記載の結晶の形成方法
    。
  3. （３）前記規則的な異方性は構成物質を規則的に変化さ
    せることにより付与することを特徴とする請求項１記載
    の結晶の形成方法。
  4. （４）規則的な異方性を有し単一の核より結晶成長する
    に充分微小な核形成面と、該核形成面より核形成密度が
    低い非核形成面と、を有する基体を用いて、単一の核よ
    り結晶成長させた結晶を有することを特徴とする結晶物
    品。
  5. （５）前記規則的な異方性は規則的な凹凸形状により付
    与することを特徴とする請求項４記載の結晶物品。
  6. （６）前記規則的な異方性は構成物質を規則的に変化さ
    せることにより付与することを特徴とする請求項４記載
    の結晶物品。
JP1081104A 1989-03-31 1989-03-31 結晶の形成方法および結晶物品 Expired - Fee Related JP2858434B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1081104A JP2858434B2 (ja) 1989-03-31 1989-03-31 結晶の形成方法および結晶物品
DE69016073T DE69016073T2 (de) 1989-03-31 1990-03-29 Verfahren zur Herstellung eines Kristalls und Kristallkörpers.
EP90303347A EP0390549B1 (en) 1989-03-31 1990-03-29 Method for forming crystal and crystal article
US08/246,558 US5423286A (en) 1989-03-31 1994-05-19 Method for forming crystal and crystal article

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081104A JP2858434B2 (ja) 1989-03-31 1989-03-31 結晶の形成方法および結晶物品

Publications (2)

Publication Number Publication Date
JPH02260523A true JPH02260523A (ja) 1990-10-23
JP2858434B2 JP2858434B2 (ja) 1999-02-17

Family

ID=13737077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081104A Expired - Fee Related JP2858434B2 (ja) 1989-03-31 1989-03-31 結晶の形成方法および結晶物品

Country Status (4)

Country Link
US (1) US5423286A (ja)
EP (1) EP0390549B1 (ja)
JP (1) JP2858434B2 (ja)
DE (1) DE69016073T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484922B1 (en) * 1990-11-07 1997-10-15 Canon Kabushiki Kaisha III-V compound semiconductor device, printer and display device utilizing the same, and method for producing said semiconductor device
US6221444B1 (en) 1998-06-10 2001-04-24 Canon Kabushiki Kaisha Liquid crystal device
US6608679B1 (en) * 1998-12-21 2003-08-19 Xerox Corporation Spectrophotometric analysis of input light
US6514829B1 (en) 2001-03-12 2003-02-04 Advanced Micro Devices, Inc. Method of fabricating abrupt source/drain junctions
US6534373B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. MOS transistor with reduced floating body effect
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
KR100434698B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 선택적 에피성장법
JP2011258768A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
US20130051530A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
US4333792A (en) * 1977-01-03 1982-06-08 Massachusetts Institute Of Technology Enhancing epitaxy and preferred orientation
CA1139453A (en) * 1979-05-29 1983-01-11 Henry I. Smith Improving graphoepitaxy
JPS5734331A (en) * 1980-08-11 1982-02-24 Toshiba Corp Manufacture of semiconductor device
JPS5795619A (en) * 1980-12-05 1982-06-14 Toshiba Corp Lithographic epitaxial substrate
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4670088A (en) * 1982-03-18 1987-06-02 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4657603A (en) * 1984-10-10 1987-04-14 Siemens Aktiengesellschaft Method for the manufacture of gallium arsenide thin film solar cells
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer

Also Published As

Publication number Publication date
EP0390549A3 (en) 1991-02-06
DE69016073T2 (de) 1995-05-24
EP0390549A2 (en) 1990-10-03
EP0390549B1 (en) 1995-01-18
JP2858434B2 (ja) 1999-02-17
US5423286A (en) 1995-06-13
DE69016073D1 (de) 1995-03-02

Similar Documents

Publication Publication Date Title
JPS63107016A (ja) 結晶の形成方法
JPS6344717A (ja) 結晶の形成方法
US20070163489A1 (en) Method of forming a layer having a single crystalline structure
JPH02260523A (ja) 結晶の形成方法および結晶物品
EP0241204B1 (en) Method for forming crystalline deposited film
JPH04180219A (ja) 結晶の形成方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
EP0306153B1 (en) Method for growth of crystal
US20040048426A1 (en) Integrated circuit including single crystal semiconductor layer on non-crystalline layer
CA1333248C (en) Method of forming crystals
JP2756320B2 (ja) 結晶の形成方法
JP2592834B2 (ja) 結晶物品およびその形成方法
US5463975A (en) Process for producing crystal
JP2592832B2 (ja) 結晶の形成方法
EP0289117B1 (en) Method of forming crystals on a substrate
JPH01149483A (ja) 太陽電池
JP2737152B2 (ja) Ｓｏｉ形成方法
JPH04373121A (ja) 結晶基材の製造方法
JPH01149444A (ja) 多層構造体
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
JPH01149418A (ja) 電子素子用基板及びその製造方法
JPH01294336A (ja) 電子放出素子の製造方法
JPH01132117A (ja) 結晶の成長方法
JP3485355B2 (ja) 半導体装置の製造方法
JPH01132118A (ja) 半導体結晶の形成方法及びその方法により得られる半導体結晶物品

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees