JPH01149418A - 電子素子用基板及びその製造方法 - Google Patents

電子素子用基板及びその製造方法

Info

Publication number
JPH01149418A
JPH01149418A JP30830287A JP30830287A JPH01149418A JP H01149418 A JPH01149418 A JP H01149418A JP 30830287 A JP30830287 A JP 30830287A JP 30830287 A JP30830287 A JP 30830287A JP H01149418 A JPH01149418 A JP H01149418A
Authority
JP
Japan
Prior art keywords
substrate
crystal
single crystal
insulator
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30830287A
Other languages
English (en)
Inventor
Nobuhiko Sato
信彦 佐藤
Takao Yonehara
隆夫 米原
Yuji Nishigaki
西垣 有二
Kenji Yamagata
憲二 山方
Shigeki Kondo
茂樹 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP30830287A priority Critical patent/JPH01149418A/ja
Publication of JPH01149418A publication Critical patent/JPH01149418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数の単結晶からなる電子素子用基板に関し
、特に表面の平坦化された電子素子用基板に関する。
[関連技術] 従来、電子素子用基板としては、SOI構造のものが一
般的である。
しかし、Sol構造のものは下地が単結晶に限られる等
の理由から、大面積化が困難である。そこで、本出願人
は、核形成密度の小さな表面(以下非核形成面という)
を有する基体と、当該基体に配された熱処理によって面
方位が制御されている複数の種子結晶のそれぞれから成
長した複数の単結晶を有する電子素子用基板を開発した
この基板は、大面積化が可能な優れた基板である。
[発明が解決しようとする問題点] しかしながら、上記の電子素子用基板は、複数の単結晶
相互が離間し、かつ単結晶の大きさが数10μm以上に
達するため、単結晶の平坦化を行なっても各単結晶島間
で、段差が生ずることもある。この段差が存在するとI
C工程中で配線の段切れが発生しかねない。
本発明はかかる問題点を解決するためになされたもので
ある。
本出願に係る第1発明は、大面積化が可能で、段差がな
く、IC工程中の配線の段切れが生じない電子素子用基
板を提供することを目的とする。
本出願に係る第2発明は、第1出願に係る電子素子用基
板の製造が可能な電子素子用基板の製造方法を提供する
ことを目的とする。
[問題点を解決するための手段] 上記問題点は、核形成密度の小さな表面(以下非核形成
面という)を有する基体と、当該基体に配された熱処理
によって面方位が制御されている複数の種子単結晶のそ
れぞれから成長した複数の単結晶と、当該複数の単結晶
間を充填する絶縁物を含み、かつ、当該複数の単結晶の
それぞれの表面及び当該絶縁物の表面が平滑でかつ実質
的に同一面内にあることを特徴とする電子素子用基板に
よって解決される。
[作用] 以下に本発明をよりよく理解するために、本発明の主要
な構成要件を項目別に説明を加える。
〈基体〉 本発明では、まず基体を用意する。基体は、表面に非核
形成面(核形成密度が小さい面)を有していればその材
質、形状、寸法等には特に限定されず任意の材質、形状
、寸法のものを使用できる。
結局本発明で使用される基体は、非核形成面を有してい
れば良く、それ以外の構成的な要件は必要としない。
ここで、表面に非核形成面を有する基体とは、まず、あ
る基体自身の表面が非核形成面である場合は当然に該当
する。例えば、S i O,基体(ガラス、石英基板等
)があげられる。また、ある基体自身の表面は非核形成
面ではなくとも(例えば結晶性の基体の場合)、その基
体表面に非核形成面を生ずる材料からなる膜を堆積した
場合にも、表面に非核形成面を有する基体に該当する。
例えば、金属、半導体、磁性体、圧電体あるいは絶縁体
よりなる基板表面に、NSC膜、PSG膜、熱酸化Si
n、膜等を堆積せしめたような場合である。
結局、別言するならば、非核形成面は、基体の表面がそ
うである必要はなく、基板と同じか、又は異なる材質で
なる非核形成面を形成する材料を堆積させたものであっ
てもよい。
なお、非核形成面を有する膜を堆積せしめる場合におけ
る堆積方法は、例えば、CVD法、スパッタ法、LPE
法、MBE法その他の任意の堆積法を用いればよい。
なお、上記において非核形成面とは、核形成密度の小さ
な表面のことであり、核形成密度が小さいとは、絶対的
基準において小さい場合と、種子結晶の表面との比較に
おいて小さい場合の両者が含まれる。すなわち、非核形
成面に対し種子結晶表面において選択的にエピタキシャ
ル成長が起こり種子結晶から成長した結晶が単結晶とな
り、非核形成面上には、核形成及び堆積が生じなければ
ればよいので相対的基準において小さい場合も含まれる
また、核形成密度は、温度、圧力、添加ガス(HCJl
ガス等のエツチングガスを結晶成長を行なうためのソー
スガスと同時に供給し、核形成を抑制すれば核形成密度
は一層低くなる)その他の結晶形成処理時の条件によっ
て変化するが、変化させた条件下で、非核形成面の核形
成密度は小さいほどよい。
〈種子単結晶〉 本発明者は、面方位の制御された(すなわち、面方位が
ほぼ一定の方向に配向ないし揃った)種子単結晶を非核
形成面に容易に配設する方法について各種の探索を行っ
たところ、次の方法を発見した。なお、熱処理によって
面方位の制御された種子単結晶とは、例えば以下の方法
で形成された種子結晶である。
(方法1) 非核形成面に、表面の面方位が方位制御され、かつ、表
面の面積が微小な薄膜の種子多結晶を配し、次に該多結
晶を熱処理することにより該多結晶を種子単結晶とする
方法。
(方法2) 非核形成面に溶融固化されることで単結晶化するに充分
微小な大きさを有する、結晶成長の種子となる材料を配
し、前記種子となる材料に熱処理を施して溶融固化する
ことで面方位の制御された種子単結晶とする方法。
(方法3) 非核形成面に結晶成長の種子となる材料で形成された微
小な非晶質体を配し当該非晶質体に熱死・埋を施すこと
により面方位の制御された種子単結晶とする方法。
(方法4) 非核形成面に凝集するに充分薄く、かつ、単一体のまま
凝集するに充分微細な面積を有する、結晶の種子となる
材料を配し、該種子となる材料に熱処理を施して凝集を
生起させることで面方位の制御された種子単結晶とする
方法。
以上の方法について以下に詳細に説明する。
(方法1の説明) 本発明者は、ある特定の場合に、面方位が制御された多
結晶を熱処理すると、制御された面方位は維持されたま
ま多結晶は異常粒成長して大粒径の単結晶薄膜に変質す
ることを発見した。
そして、制御された面方位は維持されたまま単結晶に変
質するか否かは表面の面積に関係していることを知見し
、該面積が微小の場合に制御された面方位は維持された
まま微小面積中に粒界を含まない単結晶に変質すること
を確認した。
この現象は、本発明者により発見されたものであり、微
小部における異常粒成長(アブノーマルグレイングロウ
ス)、2次再結晶又は表面エネルギーを駆動力とした2
次再結晶の作用であると考えられる。
・多結晶 ・方位制御 所望の面方位に制御するには、該所望の面方位に応じた
堆積法において所定の堆積条件に設定すればよい。
・厚さ 種子多結晶の厚さとしては、1μm以下が好ましく、よ
り好ましくは0.5μm以下である。
・面積 面積が微小であることは熱処理と関係し、微小であるほ
ど単結晶に変質しやすい。粒径で面積を表わすと、10
μm以下が好ましく、より好ましくは5μm以下である
・熱処理 面方位制御された微小な面積の薄膜の種子多結晶は、熱
処理を行うことより固相で面方位制御された微小な種子
単結晶に変質する。
例えば、St又は、Geからなる数百人の粒径で1μm
以下、好ましくは0.5μm以下の厚さで、最長10μ
m以下、好ましくは5μm以下の大きさの方位制御され
た種子多結晶は、温度700〜!300℃で数10分〜
数時間の熱処理を施す事により該種子多結晶と同一の方
位に制御された粒界を含まない種子単結晶に粒成長し変
質する。方位制御された種子多結晶膜の材質、厚さ、大
きさ、熱処理の温度のパラメータは、相互に関係するも
のである。種子多結晶膜の厚さが薄い程および大ぎさが
小さい程、単結晶化し易い。、 熱処理の好ましい温度は、種子多結晶の材質の融点の関
係から材質により変わる、例えばSi多結晶膜の時は8
00〜1400℃が好ましく、Ge種子多結晶の場合は
600〜900℃が好ましい。
熱処理温度の具体的な温度は上記したとおりであるが、
St、Ge以外の材質の場合は、概略として、TmX0
.4以上の温度で熱処理を行えばよい。ただし、T、は
絶対温度における融点である。ただ、多結晶の結晶状態
(各種の結晶欠陥の有無、例えば不純物、空孔の存在等
)により上記温度は変動するが、その都度、熱処理温度
は適宜選択すればよい。
なお、種子多結晶膜に第3族系の元素であるB、AJ!
、Ga、In、TJ!や、第5族系の元素であるP、A
s、Sb、Bi等の不純物を添加すると粒界に沿って原
子の易動度が増加、あるいは粒界を越えて原子がジャン
プする頻度が促進され、粒界の異動速度が極めて増速さ
れる。すなわち、固相における異常な粒成長が話起され
るので、熱処理に先立ち、多結晶にかかる不純物を注入
することが好ましい。
(方法2の説明) 方法2は、核形成密度の小さい非核形成面に、溶融固化
されることで単結晶化するに十分微小な大きさを有する
、結晶成長の種子となる材料を配し、前記種子となる材
料に熱IA埋を施して溶融固化することで面方位の制御
された種子単結晶とし、該種子単結晶を種子として単結
晶を成長させることを特徴とする結晶の成長方法である
・種子となる材料 種子となる材料は非晶質でも多結晶でもよい。
非晶質あるいは多結晶の材料としては、減圧CVD法、
プラズマCVD法、光CVD法、EB(エレクトロンビ
ーム)蒸着法、スパッタ法、MBE法などで堆積した非
晶質シリコン、非晶質ゲルマニウム、結晶方位のそろっ
ていない多結晶シリコン、結晶方位のそろっていない多
結晶ゲルマニウム、配向した(基板に垂直な結晶方位が
ほぼそろった)多結晶シリコン、配向した多結晶ゲルマ
ニウムなどを用いることができる。
この種子となる材料は後述する溶融固化されることで単
結晶化するに十分微小な大きさである。
なお、この材料を以下スポット状の膜あるいは微粒子と
いうことがある。
・溶融固化 本方法では、上記スポット状の膜に熱処理を施して溶融
固化することで面方位の制御された種子単結晶とする。
スポット状の堆積膜を溶融固化して種子単結晶に変える
ためには、例えばエネルギービームを照射すればよい。
照射するエネルギービームとしては、各種レーザー(例
えばCO2レーザー、エキシマレーザ−1Arレーザー
)、電子線、各種ランプなどを用いることができる。
なお、熱処理条件によっては面方位が制御されないこと
があるが、照射条件、冷却条件等を適宜選択することに
より面方位を制御する。
(方法3の説明) 方法3の非晶質体としては減圧CVD法、プラズマCV
D法、光CVD法、EB(エレクトロンビーム)蒸着法
、スパッタ法、MBE法などで堆積した非晶質シリコン
、非晶質ゲルマニウム、などを用いることができる。
非晶質体は微小である。その厚さには特に限定されない
が、1μm以下が好ましく、0.5μm以下がより好ま
しい。また、パターニングされた領域の大きさは、10
μm0μm角以下しく、5μm角以下がより好ましい。
・熱処理 方法3における熱処理は、TffiXo、4以上が好ま
しい(ただし、T、Ilは絶対温度における融点)。
なお、種子結晶の材料としてStを例にとると、実際の
Siの融点は約1420〜1450℃であり、単結晶化
するための温度も高温度となり、実際のプロセスには高
温すぎて必ずしも好ましくない。そこで、不純物(例え
ばP)をドーピングした。Pを高濃度にドーピングする
ことによって熱処理可能温度は約800℃まで一気に下
がる。この事実によって非晶質Stの熱処理法がプロセ
ス温度付近でより一層実用的に達成できる。
ドーピング元素としては、例えばP、Asの第5族元素
あるいはBの第3族元素が好ましい。その量としては1
xlO”/cm’以上が好ましく、より好ましくはドー
ピング元素のStに対する固溶限付近がよい。ただし、
固溶限は各元素によって、また、温度によって異なる。
例えば、Stに対してAsは約2X10”/cyr?、
Pは約I X 10”/ Ctrl″、Bは約4x 1
0”/crn’〜6x1020/crdである。
また、この熱処理法による単結晶化は、多結晶を用いて
も充分可能であることもわかっているが、非晶質の方が
多結晶に比べてアニール効果(すなわち、単結晶化のし
やすさ)が大きい。
本方法において形成した単結晶種子には、(111)配
向性がある。何故非晶質Siを用いてアニールしたもの
が(111)面を形成するかはまだはっきりとはわかっ
ていないが、活性化されたSLが再結晶化する際に、(
111)面を基板平行面にする再結晶化が最もエネルギ
ー的に安定しているためだと考えられる。
(方法4の説明) ・種子となる材料 種子となる材料は、多結晶でも非晶質でもよく、また、
その材料としては、Ge、Si等があげられる。
この材料の厚さは、後述する熱処理を施した時に凝集す
るに充分薄い厚さである。例えば、0.1μm以下の膜
厚が好ましい。
また、面積として、単一体のまま凝集するに充分微細な
面積を有する。例えば、パターニングで径で7μm以下
が好ましく、2μm以下がより好ましい。
以下この材料を超薄膜という場合がある。
・熱処理・凝集 本発明では上述した結晶の種子となる材料に熱処理を施
して凝集を生起させる。すなわち、上述した結晶の種子
となる材料に融点以下の温度で熱処理を施すと(例えば
Ar中で750℃×1時間)、あたかも、液相の様に凝
集現象が起こり、該超薄膜は凝集体となる。そして、そ
の特徴的な点は、形成された凝集体は、単結晶であり、
かつ、その面方位は一定の方位を有しているという点で
ある。つまり、本方法は、凝集時単結晶化現象を利用し
、方位の揃った種子単結晶を配置する。なお、上記の凝
集化現象は、表面エネルギーを最小にするため、固相で
も原子が8勅することを示している。
結局、本方法の結晶の種子となる材料のような超薄膜の
場合、体積に対する表面積の占める割合が著しく増大し
、その結果、表面エネル率−の減少を駆動力として融点
よりはるかに低い温度で凝集現象が起こる。なお、他の
材料の場合にも同様の現象が得られる。
また、本方法における結晶の種子となる材料は、単一体
のまま凝集するに充分微細な面積を有しているので、熱
処理によって分裂することはなく単一性は保持される。
以上の4つの方法において、種子結晶は同一基体に1個
のみ配設してもよいし複数個配設してもよい。1個配設
する時、基体に配する多結晶膜ゐ位置は、成長する結晶
における中心の位置とほぼ一致する。
また、複数個配設する場合においては、位置及び粒径が
制御された多結晶膜を望む場合には各種子結晶間の距離
を成長させたい各単結晶の大きさに合わせればよい。
〈結晶形成処理〉 基体の非核形成面に種子単結晶を配設した後は結晶形成
処理を行なう。結晶形成処理とは、種子単結晶を種子と
して結晶成長をせしめ、より大きな単結晶とする処理で
ある。
結晶形成処理の方法としては、例えば、CVD法、LP
E法、MOCVD法等があげられるが、もちろんこれら
の方法以外の方法を用いてもよい。
なお、結晶成長させる材質は、種子単結晶の材質と同一
でもよいし異なってもよい。例えば、種子単結晶をGe
とした場合、結晶成長させる材質はGe、Si、GaA
s、GaAJ2Asその他の化合物半導体とすることが
できる。また、種子単結晶がSiの場合にも同様に結晶
成長させる材質はGe、Si、GaAs、GaAj2A
sその他の化合物半導体とすることができる。
以下に結晶成長の作用を説明する。
その基本原理は、選択エピタキシャル成長とエピタキシ
ャル横方向成長の原理にある。選択エピタキシャル成長
を説明する前に、本発明の理解を容易にするために、−
数的な結晶成長のメカニズムを以下に説明する。
・−数的メカニズム 堆積面の基板が、飛来する原子と異なる種類の材料、特
に非晶質材料よりなる場合、飛来する原子は基板表面を
自由に拡散し、又は、再蒸発する。そして原子同志の衝
突の末、核が形成され、その自由エネルギGの変化ΔG
が最大となるような核(この核は一般に安定核、成長核
あるいは臨界核と呼ばれる)の大きさrc以上になると
、ΔGは減少し、核は安定に三次元的に成長を続け、島
状となる。
このように核が成長して島状になり、更に成長して島同
志が接触して網目状に基板表面を覆い、最後に連続膜と
なって基板表面を完全に覆う。このような過程を経て基
板上に薄膜が堆積する。特に基体が非晶質の場合に良好
な多結晶薄膜となる。
・選択エピタキシャル成長 上記した一般的成長に対し、選択エピタキシャル成長の
場合は、表面エネルギー、付着係数、表面拡散速度等の
結晶成長過程での核形成を左右する因子の材料間での差
を利用して、基板上に選択的にエピタキシャル成長を行
なわしめるものである。
すなわち、基体上における安定核の発生を抑止しく従っ
て、基体からの結晶成長は生じない)、種子単結晶表面
からのみエピタキシャル成長を行なわしめるものである
本発明では、基体表面は非核形成面であるので、かかる
、安定核の発生は抑制され、種子単結晶のみから選択的
に結晶成長が生ずる。
さらに、本発明においては、種子単結晶表面から次第に
結晶は、横方向にもエピタキシャル成長し、やがて基体
を覆う形で単結晶が形成されていく。
なお、非核形成面となる理由は、次のように考えられる
一般的には飛来原子の基板表面上で表面拡散距離が異常
に大きいか、あるいは吸着係数が異常に小さい事に起因
する。また、飛来原子と基板物質が化学反応を起こし、
生成物質の蒸気圧が高く、蒸発してしまう事もある。
例えば、S’iを5in2基体上に900℃以上で堆積
させると、 Si+5i02→2SiO↑ となりSiは堆積できない(T、Yonehara e
t al。
J、A、P、53.P、6839.1982 )。
また、 Ge+S i O2−+GeOt +S i O↑の反
応も起こり得る。また、吸着原子と反応する添加ガスを
送る事も可能であり、吸着原子は総てエツチングされて
しまう。例えばSi、Geに対してHCl2が有効であ
る。主に、H2ガスの5L02基板表面吸着によって、
Siの5i02上の吸着サイトが皆無となる事もある(
W、八、P。
C1assen & Bloem、 J、Electr
o−chemical 5ociety。
128、1353.1981)。
このような非核形成とする条件は、温度、圧力、供給さ
れる原料ガスの流量等を調整すれば得られる。
さらに、本発明では、種子単結晶の表面の方位は方位制
御されており、表面が方位制御された単結晶を種子単結
晶として選択エピタキシャル成長と横方向エピタキシャ
ル成長を行うと、表面から成長した単結晶の面方位は一
定しており、その単結晶に半導体装置を形成した場合に
その特性が一定していることは、本発明による幾多の実
験により確認されているところである。
以上のように結晶形成処理の成長させる材料としては、
Ge、St、GaAs、GaAlAs等があげられる。
すなわち、ホモエピタキシャル成長、ヘテロエピタキシ
ャル成長のどちらをも行なうことができる。
本発明の非晶質絶縁基板上の単結晶シリコン微粒子を単
結晶のまま2次元的あるいは3次元的に成長させる方法
としては、CVDエピタキシャル成長法や液相エピタキ
シャル成長法などを用いることができる。CVDエピタ
キシャル成長法に用いるソースガスとしては、SiH,
5IH2C12、5iHCJZ3  、 5iCJ24
  。
5i2H,などが用いられる。エツチングガスとしては
HCu、F2 、Cl1z 、CHF3 。
CF4.CCl1x F2 、CCl1s Fなどを用
いることができる。このエツチングガスの存在が、Si
O2上へのシリコンの直接堆積をおさえるのに重要であ
る。基板温度はソースガスの種類により異なるが、80
0〜1100℃、圧力は減圧がよく、20〜200To
rr程度である。液相エピタキシャル成長法のソース溶
液としては、Snを溶媒としたSi溶液、Gaを溶媒と
したSi溶液などを用いることができる。Sn溶媒の場
合、例えば成長温度900℃、冷却速度0.2t/mi
nで結晶成長が可能である。
また、本発明の非晶質絶縁物基板上のゲルマニウム車結
晶微粒子を種子にてGaAsなとの単結晶をヘテロエピ
タキシャル成長させて大きなGaAsなとの単結晶を得
る方法としてはMOCVD法、液相エピタキシャル法な
どがある。
本発明によれば、このようにして成長させた1μm以上
という大きな段差をもつ単結晶の平坦化る。
(以下余白) [実施例] (実施例1) 本実施例では、St多結晶を出発種子結晶とし、<11
0>の面方位を持つSL単結晶(以下結晶島ということ
がある)を80μm径の大きさまで気相成長させた。
以下に本実施例を詳細に説明する。
本実施例においては、基板として4inchのsi単結
晶ウェハを使用した。このSi単結晶クり八へ熱酸化処
理することにより、その表面に約2000入庫のSiO
2層を形成した。本実施例ではこのSin、層が非核形
成面を形成している。
次に、このSiO□層上に、LPCVD法により以下の
条件でSi薄膜を形成し、核形成密度の小さい堆積面と
した。
圧カニ1.0Torr 使用ガスH3iH4(He希釈) 温度=650℃ 膜厚:500人 X線回折によりこのSi薄膜の面方位を測定したところ
、その面方位は<110>であり、他の方位は観察され
なかった。
また、このSi薄膜を透過電子顕微鏡で観察し、その粒
径を測定したところ、約500人の多結晶薄膜である事
がわかった。
この得られたSi薄膜に、POCI13によるリンガラ
ス堆積(条件:950℃、30m1n)により7.5x
 10”/cm’のPをドーピングした。
次に、ステッパーを用いたフォトリソグラフとSF6ガ
スによる反応性イオンエツチング(RIE)により、格
子状に100μm間隔で配列した1μm角の微小な多結
晶が5X100個存在する部位を残し、その他の部分を
エツチングした。
次に、熱処理炉にてN2ガス中で1100℃x30mi
n熱処理を行った。熱処理後、透過電子顕微鏡で結晶粒
界の有無を調べたところ、1μm角の中に結晶粒界はな
かった。
上記の測定後、CVD装置に投入し、次の条件でSi結
晶形成処理、すなわち、ホモエピタキシャル成長を行な
わしめ単結晶を形成した。
圧カニ 150Torr エツチングガス:HCj!  iJ2/minキャリア
ガス:N2  100j2/min使用ガス:5iH2
Cj!。
流量:0.6j!/min 温度:950℃ 結晶形成処理時間:60m1n 結晶形成処理を施した後、CVD装置から取り出し、金
属顕微鏡により、成長した単結晶(結晶島ともいう)を
観察した。単結晶は良好なファセットを有しており、ま
た、その粒径は80μmで、粒径分布(各単結晶間に招
ける粒径のバラツキ)が殆どなかった。また、5oxt
oo個の単結晶は、出発種子結晶である多結晶膜を配し
た位置を中心に形成されており、その周辺の5in2膜
上を80μm径の範囲にわたり覆っていた。この結晶島
の存在しない領域のSin、膜上には、Si単結晶の堆
積、成長はなかった。
単結晶を、微小部X線回折装置において30μmφに絞
ったX線を使用してその面方位を測定したところ、<1
10>の面方位を有していた。
第1図(A)はこのようにして成長させた単結晶の様子
を示す。
次に第1図(A)〜(C)を参照して平坦化工程を説明
する。
後にトランジスタ等の電子素子を形成する半導体結晶2
が形成された堆積面1に無機成分、例えば5in2の溶
解液を、通常のスピン塗布法、ディッピング、吹きつけ
、刷毛塗り等の方法により塗布面が平滑になる様に塗布
する。例えば、スピン回転数80Orpm、液滴下量3
cc、塗布時間15sec、塗布後ベータ温度200℃
のサイクルを数回繰り返すことにより、第1図(B)に
示す様に、塗布膜表面が平坦になる。第1図(B)の様
な平滑面を得るには溶液の濃(粘)度及びスピン条件が
大きく影響する。溶液濃度は3%以上、スピン回転数5
00Orpm以下であることが望ましい。
ディッピング法によっても第1図(B)の様な平滑な面
が得られる。濃度3%以上、引き上げ速度10cm/m
i n〜100cm/mi n、ベータ温度150〜5
00℃の条件において達成される。
次に、RIE(リアクチツブイオンエツチング)により
、塗布膜と半導体粒子のエツチング速度比がほぼ1にな
る条件でエツチングを行なう(第1図(C)。エツチン
グガスとしては、CF4 、CHF5 、CH2F2 
、CHF3゜C2FB 、SFa 、CHCJ22 F
、C2CJ2F5等あるいは02.Ar、He等との混
合ガスを用い、圧力0.1〜ITorrでエツチングを
行なう。あるいはポリッシングの等の機械的研磨によっ
ても第1図(C)の様な平滑面が得られる。
上述の様に平坦化を行なった後、半導体島2の間には、
無機絶縁膜、例えばSiO□膜が残り、隣接する半導体
間2は完全に電気的に絶縁される。
5i02溶液のかわりに、CVD法により5in2膜も
利用できる。一般に、CVD法による堆積膜は急峻な段
差上でオーバーハング状になることが知られているため
に、堆積させた後、リフローと呼ばれる高温処理をする
必要がある。通常900〜1200℃程の加熱処理によ
り達成される。
リフローした後、前述のようなRIE、ラッピング等の
研磨等により平坦化を行なう。この場合も半導体島2間
は5i02で埋めつくされ、各半導体島は完全に電気的
に分離される。
堆積面上への単結晶の形成は上記実施例1の他に以下の
実施例に示す方法もある。
(実施例2) 本実施例では堆積面として、250mm角の石英ガラス
基板を用い、前記基板上に、減圧CVD法で多結晶シリ
コン膜を0.5μm堆積した。堆積条件は、S i H
4ガス流量50secm、ガス圧力0.3Torr、基
板温度700℃、堆積時間30分とした。この多結晶シ
リコン膜をX線回折で調べたところ、(100)面が基
板に平行となるように強く配向した膜であった。
次に通常の半導体のフォトリソグラフィ工程により、多
結晶シリコン膜を直径約1μmのスポット状に50μm
間隔にバターニングした。
次に出力4WのArイオンレーザ−を光学系でレーザー
スポット径約80μmに絞り、基板を昼勤しながらレー
ザーを走査し照射した。その結果スポット状の多結晶シ
リコン膜が溶融固化し、シリコン単結晶微粒子に変った
。この微粒子が単結晶であることはTEM (透過電子
顕微ut)観察により確認した。
次にシリコン単結晶微粒子が50μm間隔に多数形成さ
れた石英ガラス基板をCVDエピタキシ・ヤル装置にセ
ットし、基板温度を950℃に保った。そしてソースガ
スとして5iH2Cλ2を0.6J2/mi n、エツ
チングガスとしてHCuを142/min、キャリアガ
スとしてH2を100A/min流して、圧力を150
Torrに保ちシリコン単結晶微粒子を種子として結晶
成長させたところ、30分間で直径約40μmの大きな
シリコン単結晶になった。この成長条件ではシリコン原
子は石英ガラス(非晶質5io2)上には直接堆積せず
、シリコン単結晶微粒子上にのみ堆積する。従って単結
晶シリコンがエピタキシャル成長して、単結晶のまま少
しずつ大きくなっていき、5in2上を覆っていくので
ある。この大きく成長したシリコン単結晶をマイクロX
線回折装置(理学電気製)で調べた結果、シリコン単結
晶の面方位(基板に平行な面の結晶方位)が(100)
にそろっていた。したがって種子であるシリコン単結晶
微粒子の面方位も(100)にそろっていたと推測でき
る。
(実施例3) 上記実施例では、Si単結晶を選択的にホモエピタキシ
ャル成長させたが、GaAs単結晶を形成する場合には
St種子結晶あるいはGe種子結晶を用いてヘテロエピ
タキシャル成長を行なうことも可能である。これに基づ
いてGe種子結晶として使用する場合は以下の通りであ
る。
非晶質GeをSin、上にスパッタ蒸着し、不純物をド
ーピングし、前記実施例と同様にパターニングし、アニ
ールする。Geは融点は930℃前後であるが、不純物
をドーピングすることによって、600〜700℃での
アニールにより単結晶化が可能である。単結晶化したG
eは、Si同様、面でも単結晶方位は揃っているが、非
晶質Geの蒸着温度を変えることにより面方位を変える
ることができる。
(実施例4) ■基板上に常圧CVD法(温度400℃)でSin2層
を堆積してこれを堆積面としてこの上に、RFスパッタ
法により、600℃で、Geよりなる超薄膜(本例では
200人)を堆積する(第2図(A))。この超薄膜の
面方位は<ioo>であった。
■次に、2μm角で、1100t1間隔にパターニング
する(第2図(B))。バターニング法としては、フォ
トリソグラフと反応性エツチングを用いた。
■次に、Ar中で、750℃×1時間熱処理する。かか
る熱処理を行なうと、超薄膜は、あたかも、液相の様に
凝集現象が起こり、凝集体が得られた(第2図(C))
透過電子顕微鏡による観察から、各々のGe凝集体は内
部に粒界をもたない単結晶であり、<100>に面方位
が揃っていることが確認された。すなわち、面方位は熱
処理前の面方位が維持されていた。
■次にSi、GaAsを液相から成長させた。
Siの場合には、SiをSnソルベントを用いて融解し
、900℃で成長させた。冷却速度は0.2℃/分であ
った。本方法では完全な単結晶が平坦に5in2上へ横
方向成長し、しかも、CVD法と同様に面方位の揃った
単結晶島を成長させることが可能であった。
GaAsの場合には、Ga溶媒を用い冷却温度は0.7
℃/分であり、成長温度750℃で行つた。15分稚子
70〜100μm程の大型の単結晶島が成長され、しか
も、方位が揃っていることが微小部X線回折で確認され
た。
実施例2〜4で得られた半導体結晶について実施例1と
同様な平坦化工程を施すことにより本発明の電子素子用
基板を得た。
[発明の効果] 以上説明したように、本発明においては、1μm以上と
いう大きな段差を持つ半導休校の平坦化と同時に各半導
体島の電気的絶縁分離をも可能に4ノ することができという効果がある。従って、本発明の基
板は、半導体素子をはじめ、各種電子素子用基板として
有効である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程図である。 1・・・基板、2・・・半導体結晶、3・・・無機絶縁
膜。

Claims (10)

    【特許請求の範囲】
  1. (1)核形成密度の小さな表面(以下非核形成面という
    )を有する基体と;該基体に配された熱処理によって面
    方位が制御されている複数の種子単結晶のそれぞれから
    成長した複数の単結晶と;該複数の単結晶の間を充填す
    る絶縁物を含み、かつ、該複数の単結晶のそれぞれの表
    面及び当該絶縁物の表面が平滑でかつ実質的に同一面内
    にあることを特徴とする電子素子用基板。
  2. (2)前記絶縁物が無機物である特許請求の範囲第1項
    に記載の電子素子用基板。
  3. (3)前記無機物が二酸化ケイ素である特許請求の範囲
    第2項に記載の電子素子用基板。
  4. (4)前記絶縁物がその溶液を塗布乾燥して充填された
    絶縁物である特許請求の範囲第1項乃至第3項のいずれ
    か1項に記載の電子素子用基板。
  5. (5)前記絶縁物がCVD法によって充填された絶縁物
    である特許請求の範囲第1項乃至第3項のいずれか1項
    に記載の電子素子用基板。
  6. (6)核形成密度の小さな表面を有する基体上に、熱処
    理によって面方位が制御された複数の種子結晶を形成す
    る工程と;該種子結晶を種子として単結晶を成長させる
    結晶成長処理工程と;該基体及び該単結晶の全体を覆い
    、かつ、表面が平坦となるように絶縁物を形成する工程
    と;該単結晶と該絶縁物のそれぞれの表面が平滑で、か
    つ、実質的に同一面内にあるように平坦化する工程と;
    を有する電子素子用基板の製造方法。
  7. (7)前記絶縁物を形成する工程がその溶液を塗布乾燥
    して充填するものである特許請求の範囲第6項に記載の
    電子素子用基板の製造方法。
  8. (8)前記絶縁物を形成する工程がCVD法である特許
    請求の範囲第6項に記載の電子素子用基板の製造方法。
  9. (9)前記平坦化の工程がエッチングによるものである
    特許請求の範囲第6項乃至第8項のいずれか1項に記載
    の電子素子用基板の製造方法。
  10. (10)前記平坦化の工程が機械的研磨によるものであ
    る特許請求の範囲第6項乃至第8項のいずれか1項に記
    載の電子素子用基板の製造方法。
JP30830287A 1987-12-06 1987-12-06 電子素子用基板及びその製造方法 Pending JPH01149418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30830287A JPH01149418A (ja) 1987-12-06 1987-12-06 電子素子用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30830287A JPH01149418A (ja) 1987-12-06 1987-12-06 電子素子用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01149418A true JPH01149418A (ja) 1989-06-12

Family

ID=17979414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30830287A Pending JPH01149418A (ja) 1987-12-06 1987-12-06 電子素子用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01149418A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021218A1 (en) * 1997-10-23 1999-04-29 Applied Materials, Inc. Self-aligned contact etch using difluoromethane and trifluoromethane
US6716769B1 (en) * 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US7294578B1 (en) 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716769B1 (en) * 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US7294578B1 (en) 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US7429535B2 (en) 1995-06-02 2008-09-30 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US7709343B2 (en) 1995-06-02 2010-05-04 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
WO1999021218A1 (en) * 1997-10-23 1999-04-29 Applied Materials, Inc. Self-aligned contact etch using difluoromethane and trifluoromethane

Similar Documents

Publication Publication Date Title
AU623861B2 (en) Crystal article, method for producing the same and semiconductor device utilizing the same
US5363799A (en) Method for growth of crystal
EP0241204B1 (en) Method for forming crystalline deposited film
JP2840434B2 (ja) 結晶の形成方法
JPH05251339A (ja) 半導体基板およびその製造方法
JPH01149418A (ja) 電子素子用基板及びその製造方法
US5190613A (en) Method for forming crystals
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
EP0306153B1 (en) Method for growth of crystal
JPH02260524A (ja) 結晶性半導体膜及びその形成方法
JPH02260523A (ja) 結晶の形成方法および結晶物品
JPH0370123A (ja) 結晶性半導体膜の形成方法
JPH01149483A (ja) 太陽電池
JP2756320B2 (ja) 結晶の形成方法
JPH01149419A (ja) 半導体素子用基板の製造方法
JPH01294336A (ja) 電子放出素子の製造方法
JPH01149488A (ja) フォトセンサ及びその製造方法
JPH01149444A (ja) 多層構造体
JP2737152B2 (ja) Soi形成方法
JPH01132117A (ja) 結晶の成長方法
US5463975A (en) Process for producing crystal
JPS63239937A (ja) 半導体多結晶膜の形成方法
JPH01149417A (ja) 半導体基材及びその製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JP2861683B2 (ja) アモルファスシリコン膜の形成方法