JPH04180219A - 結晶の形成方法 - Google Patents

結晶の形成方法

Info

Publication number
JPH04180219A
JPH04180219A JP30713090A JP30713090A JPH04180219A JP H04180219 A JPH04180219 A JP H04180219A JP 30713090 A JP30713090 A JP 30713090A JP 30713090 A JP30713090 A JP 30713090A JP H04180219 A JPH04180219 A JP H04180219A
Authority
JP
Japan
Prior art keywords
crystal
single crystal
orientation
substrate
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30713090A
Other languages
English (en)
Other versions
JP2840434B2 (ja
Inventor
Kenji Yamagata
憲二 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP30713090A priority Critical patent/JP2840434B2/ja
Priority to DE69126949T priority patent/DE69126949T2/de
Priority to EP91119447A priority patent/EP0486019B1/en
Priority to CA002055400A priority patent/CA2055400C/en
Publication of JPH04180219A publication Critical patent/JPH04180219A/ja
Priority to US08/552,439 priority patent/US5580381A/en
Application granted granted Critical
Publication of JP2840434B2 publication Critical patent/JP2840434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、結晶の形成方法に係り、特に核形成密度の小
さな表面を有する基体上に、単結晶を選択的に成長させ
る結晶の形成方法に関する。
本発明の結晶の形成方法は、半導体集積回路、光集積回
路、磁気回路等の電子素子、光素子、磁気素子、電圧素
子あるいは表面音響素子等に好適に用いられるものであ
る。
[従来の技術] 従来半導体素子や光素子などに用いられる単結晶膜は、
単結晶基体上に単結晶をエピタキシャル成長させること
で形成されていた。
たとえば、Si単結晶基体(シリコンウェハ)上には、
Si、 Ge+ GaAsなどを液相、気相または固相
からエピタキシャル成長することが知られており、また
、GaAs単結晶基体上にはGaAs + GaAfA
sなどの単結晶がエピタキシャル成長することが知られ
ている。
このようにして形成された半導体膜を用いて、半導体素
子および集積回路、半導体レーザやLEDなどの発光素
子などが作製される。
また、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子などの研究開発が
盛んであるが、これらを可能にしたのは、たとえば、超
高真空を用いたMBE(分子線エピタキシー)やMOC
VD (有機金属化学気相法)などの高精度エピタキシ
十ル技術である。
このような単結晶基体上のエピタキシャル成長では、基
体の単結晶材料とエピタキシャル成長層との間に、格子
定数と熱膨張係数との整合をとる必要がある。
たとえば、絶縁物単結晶基体であるサファイア上にSi
単結晶膜をエピタキシャル成長させることは可能である
が、格子定数のズレによる界面での結晶格子欠陥および
サファイアの成分であるアルミニウムのエピタキシャル
層への拡散などが電子素子や回路への応用上の問題とな
っている。
このように、エピタキシャル成長による従来の単結晶膜
の形成方法は、その基体材料に大きく依存することが分
かる。Mathewsなどは、基体材料とエピタキシャ
ル成長層との組合せを調べている(EPITAXIAL
 GROWTH,Academic Press、 N
ewYork。
1975 edited by J、W、Mathew
s)。
また、基体の大きさは、現在Siウェハで6インチ程度
であり、GaAs、サファイア基体の大型化はさらに遅
れている。
さらに、単結晶基体は製造コストが高いため、千ツブ当
りのコストが高くなる。
このように、従来の方法によって良質な素子の作製が可
能な単結晶層を形成するには、基体材料の種類がきわめ
て狭い範囲に限定されるという問題点を有していた。
一方、半導体素子を基体の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われている。
また、安価なガラス上に素子をアレー状に配列する太陽
電池や液晶の画素スイッチングトランジスタなどの大面
積半導体装置の研究開発も年々盛んになりつつある。
これら両者に共通することは、半導体膜を非晶質絶縁物
上に形成し、そこにトランジスタなどの電子素子を形成
する技術を必要とすることである。
そのなかでも、特に、非晶質絶縁物の上に高品質の単結
晶半導体を形成する技術が望まれている。
−船釣に、SiO□などの非晶質絶縁物基体の上に薄膜
を堆積させると、基体材料の長距離秩序の欠如によって
、堆積膜の結晶構造は非晶質または多結晶となる(ここ
で非晶質膜とは、最近接原子程度の近距離秩序は保存さ
れているが、それ以上の長距離秩序はない状態のもので
あり、多結晶膜とは、特定の結晶方位を持たない単結晶
粒が粒界で隔離されて集合したものである。) たとえば、SiO□上にStをCVD法によって形成す
る場合、堆積温度が約600°C以下であれば非晶質シ
リコンとなり、それ以上の温度であれば粒径が数百〜数
千人の多結晶シリコンとなる。ただし、多結晶シリコン
の粒径は形成条件によって大きく変化する。
さらに、非晶質または多結晶膜をレーザや棒状ヒータな
どのエネルギービームによって溶融固化させることで、
ミクロンあるいはミリメートル程度の大粒径の多結晶膜
が得られている(Single−Crystal 5i
licon on non−single−cryst
al 1nsul−ators、 Journal o
f crystal Growth vol、63+ 
No。
30ctober、 1983 edited by 
G、W、Cu1len)。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜0.1cm2/■・sec、数百
人の粒径を有する多結晶シリコンでは1〜10100I
/V−3ec、溶融固化による大粒径の多結晶シリコン
では単結晶シリコンの場合と同程度の易動度が得られて
いる。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分かる。
すなわち、非晶質上の堆積膜は非晶質または多結晶構造
となり、そこに作製された素子は、単結晶層に作製され
た素子に比べて、その性能が大きく劣るものとなる。そ
のために、用途としては、簡単なスイッチング素子、太
陽電池、光電変換素子などが限られる。
[発明が解決しようとする課題] 前述したように、非晶質基体表面には、単結晶基体表面
のようには長距離秩序が存在せず、短距離秩序のみ保持
されているため、堆積されたままの薄膜の構造は、よく
て粒界の位置が無秩序な多結晶にしかならず、また、非
晶質基体表面には、長距離秩序がないばかりか、結晶方
位(基体法線方向および面内方位)を規定する異方性が
存在しないため、その上層の結晶方位の制御は不可能で
あった。
すなわち、非晶質基体上へ単結晶を堆積させる上での課
題は、粒界位置を制御し、結晶方位を制御する技術の確
立にある。
以下、粒界の位置制御及び結晶方位の制御に関する従来
の技術及びその問題点について説明する。
粒界位置の制御については、核形成位置を人工的にあら
かじめ規定することにより粒界位置を決定できることが
示されており(特開昭63−107016号公報) 5
entaxy (Selective Nucleat
ion basedEpitaxy)と名付けられ、た
(T、Yonehara、 Y、NishN15hi。
H,Mizutani、 S、Kondoh、 K、Y
amagata、 T、Noma andT、Ishi
kawa、 Applied Physics Let
ters vol、12゜pp、1231.1988)
。この技術は、SiO□上に5iJaを局在させ、そこ
が核形成サイトとなり、Siの単一の結晶が成長し、隣
接するサイトより成長した結晶と衝突することにより粒
界が形成され粒界位置が決定されるものである。
しかし、その結晶方位、特に面内結晶方位は、核形成面
であるSi3N4が非晶質であり、異方性が存在しない
ため、単一には決定されない。
一方、1987年、H,1,Sm1thは非晶W基体表
面に凸凹による異方性をリソグラフィによって人工的に
付与することによって、その上に堆積するKCj2の結
晶方位を制御できることを初めて示し、Graphoe
pitaxyと名付けた(H,1,Sm1th and
 D、C。
Flanders、 Applied Physics
 Leむters vol、32+pp。
349.1978)(H,1,Sm1th IJ、S、
Patent No、4,333,792゜1982)
その後、Geの薄膜の粒成長(T、Yonehara、
 H,I。
Sm1th、  C,V、Thompson  and
  J、E、Palmer、  八ppliedPhy
sics Letters vol 45.pp、63
L1984) 、Snの初期成長(L、S、Darke
n and D、)1. Lowndere+^ppl
iedPhysics Letters vol、40
.pp、954.1987)にも、基体表面の人ニレリ
ーフパターンがその結晶方位に影響を与えることが確認
された。
しかし、GraphoepitaxyにおいてKCj2
.Snはその堆積初期の分離された結晶個々の方位につ
いて効果が見出されたものであり、連続した層について
はSiを堆積後レーザーアニールにより結晶成長したも
の(M、W、Ge1s、 D、八、Flanders 
and H,1,Sm1th。
Applied Physics Letters v
ol、35.pp、71.1979)とGeの固相成長
(T、Yonehara、 H,1,Sm1th、 C
,V、 Thompson and J、E、Palm
er、 Applied Physics Lette
rsvol、45. pp、631.1984)が報告
されている。
しかしながら、このSi、 ceの場合においても、方
位はある程度制御されるものの、モザイク状に結晶群が
並び、さらにその結晶同士には結晶方位がわずかに異る
結晶との粒界が存在し、その位置は無秩序であり、大面
積に均一に単結晶を得るに至っていなかった。
その理由は、個々の結晶の三次元的結晶方位が完全には
一致していないことに加えて、表面レリーフパターンで
は、その核発生位置が制御されていないことによる。
本発明の目的は、粒界の位置が制御され、且つ面方位、
面内方位の揃った単結晶を成長させる結晶の形成方法を
提供することにある。
[課題を解決するための手段1 本発明の結晶の形成方法は、核形成密度の小さな表面を
有する基体面上もしくは該基体に形成された凹部に、全
ての面が絶縁物と接触して囲まれている直方体形状又は
立方体形状の原種子を配し、該原種子を溶融させた後再
び固化させることで面方位及び面内方位の制御された単
結晶とし、該単結晶を覆う絶縁物の少なくとも一部を除
去することによって単結晶面を露出させ、露出した単結
晶を種結晶とし、結晶成長処理を施すことにより、該種
結晶を起点とし単結晶を選択的に成長させることを特徴
とする。
以下、本発明の原理について説明する。
溶融固化した結晶の面方位は結晶の表面エネルギー(f
ree 5urface energy)や、基板との
界面エネルギー(interfacial energ
y)等が最小になるように決定される。例えば多結晶S
iを5in2上で溶融Lm化させると、Si自体は表面
エネルギーにおいて(111)方位が安定なのだが、5
i−Sin2(7)界面エネルギーは(100)方位が
安定で、この界面エネルギーの安定化因子が強く作用し
て結果的に(100)配向性を示す。しかし、このSi
膜は基体平面に対しては(100)配向であるものの、
基体の平面内における方位は一切制御されていない。ま
た単に溶融固化した膜は固化しはじめる点が面内でラン
ダムに多数箇所存在するために、多数のグレイン(粒)
を形成し、その結果ランダムな粒界を発注させてしまう
そこで、本発明に於て発明者らは、各グレインの面内方
位を制御し、かつ微小な方位のずれによって生しる粒界
の位置をも制御する構成を考えた。
まず方位を制御するにあたって、基体平面と垂直な方位
に関しては上記したように膜材料を溶融固化することで
一定方位に制御できることを確認した。面内方位に関し
ては一切の情報が与えられていないので、基体平面に対
して垂直な側壁(面)を形成することによって横方向の
方位制御の情報を与えた。側壁は一面だけでなく、互い
に垂直に四面、即ちその面で囲まれた部分が直方体又は
立方体になるように形成して、側面だけで四方向から方
位制御の情報を与えた。また、このようにして形成され
る直方体又は立方体は、溶融固化させた際に粒界を含ま
ない単結晶でなければならないことと、側壁の影響が直
方体又は立方体の原種子全体に及ぶ必要があるので、そ
れなりの体積に設計してやらなければならない。具体的
な値については後で述べる。
粒界の位置の制御方法については、直方体又は立方体の
原種子を任意の位置にパターニングすることによって成
し得る。即ち、原種子を任意の2点にパターニングした
ならば、各々から成長した結晶は、2点の丁度中間位置
で衝突し、粒界を形成する。これを例えば間隔がlの格
子点にパターニングしたならば、粒界はやはり各々の中
間位置に形成され、結果として一辺が2の正方形の結晶
が縦横に規則正しく並ぶことになる。本来面方位、面内
方位が完全に一致した結果同士が衝突すると、粒界は生
じないようにも思えるが、実際には基体垂直方向にも面
内方向にも一秒角のずれもなく種結晶を形成したり、成
長させたりするのは困難であり、粒界は生してしまう。
要は粒界の位置が制御されていて、デバイス作製時に方
位のバラツキに起因するデバイス特性のバラツキが生じ
ない範囲であれば良いのである。具体的には通常のフォ
トリソグラフィー及びエツチング工程で生じるパターン
エツジの「だれ」や、オーバーエッチによる設計値から
のずれ、即ち角度にして数度以内は許容範囲なのである
以上のような考えに基いて形成される種結晶を駆使して
、絶縁基体上に面方位、面内方位ともに制御された結晶
膜の形成方法について、実施態様例で説明する。
(実施態様例) まず原種子の形状と体積について述べる。原種子は第1
図(A)に示すように直方体(又は、立方体(a=b=
c))でなければならない。これは1面に対しである方
位が優先的に配向する場合、直方体又は立方体ならば他
の面金てが、その方位の等価方位に対しても優先的に配
向せしめるからである。
また体積に関しては、先にも述べたように原種子が溶融
固化する際に、その内部に粒界が発生しない程度に小さ
く、かつ側面の面積が面内方位を安定的に決定できる程
度に大きいものでなければならない。具体的には第1図
(A)において、原種子のaの値は、a=bとして0.
1μm以上5μm以内が好ましい。より好ましくは0.
5μm以上2μm以下、最適値は材料や基体の材質によ
って異なる。値の最小値は用いられるフォトリソグラフ
ィー法の精度の限界値、又は下地界面との安定化エネル
ギーが方位を制御でき得る最小面積によって決まり、最
大値は、先にも述べたように、固化する際に粒界が生じ
ない大きさとして実験的に決−められた値である。但し
この値は側面の高さCの値にも関係してくる。
直方体又は立方体の側面の高さCの値は好ましくは0.
1μm以上、2μm以下、より好ましくは0.3μm以
上、1μm以下である。最適値は、a。
bの大きさや、原種子の材料によって異なる。値の最小
値は側面が面内方位の決定に影響を及ぼせる最小の値と
し、最大値は固化する際に粒界が生じない大きさとして
決められる。
上記原種子の全ての面が絶縁物によって覆われていなけ
ればならないが、その様子は第1図(B)。
(C)及び(D)に示しである。第1図(B)。
(C)は所謂「埋め込み型」である。これは予め絶縁物
基体1の表面の一部を正方形又は長方形にバターニング
し、エツチングすることによって直方体又は立方体の空
間を形成してやり、その中に原種子2を埋め込むタイプ
のものであって、その上に絶縁l!3が形成される。こ
の場合理め込まれる原種子はその上面が第1図(B)の
ように絶縁物表面と同一平面、即ち全面フラットになる
ような形でも、第1図(C)のように原種子の上面が絶
縁物表面より低い位置にあるもの、即ち原種子の高さC
がエツチングの深さに比べて小さいものでもかまわない
一方第1図(D)は「側壁形成型」である。これは絶縁
物基体1、あるいは表面層が絶縁物でできている基体の
上にまず原種子2を直方体にパターニングする。そして
原種子が酸化物を安定につくれる材料であれば、露出面
を酸化してやればよいし、あるいは、絶縁物をCVD等
で堆積してやればよい。
なお、いずれの場合も必ずしも壁面の材質が基体1の材
質と一致していなくてもかまわない。例えば上記「埋め
込み型」において、基体に直方体又は立方体の空間を形
成した後、この空間内に絶縁膜を形成し、その中に原種
子2を埋め込み、その上に絶縁膜3を形成することも可
能である。
第1図(B)、(C)、(D)ともに原種子の上面を絶
縁物たる絶縁膜3で覆っているが、これは原種子が溶融
した際に凝集を起こしたり、揮発することのないように
施すものである。この上面の絶縁膜3は、原種子を酸化
したものでも、CVD等で絶縁物を堆積したものでもよ
い。
溶融させる原種子の材料は、Si、 Ge、 Sn等の
半導体元素や、Au、 Ag、 Cu、 Pt、 Pd
等の金属、合金、化合物、混合物等が可能である。
非核形成面となる絶縁物(基体)は、S i Oz +
Si、 N 、 、 5iON等が用いられる。上面を
覆う絶縁物も同様である。
次に第2図を用いてプロセスフローを説明する。
まず第1図を用いて説明したように絶縁物の表面を有す
る基体21の表面に直方体の原種子22を形成し、更に
上面(上面は絶縁膜23で覆う)を含む全ての面を絶縁
物で覆う(第2図(A))。
次に基体2を原種子22の融点以上の温度で加熱する。
加熱方法はレーザービームやエレクトロンビームなどの
エネルギービームを用いるか、もしくはランプ加熱等の
方法を用いる。
基体上の全ての原種子が溶融したら加熱をやめ、溶融し
た原種子を固化させる。そして原種子の上面を覆ってい
た絶縁物たる絶縁膜23を除去して、面内方位まで制御
された単結晶の種結晶25a及び25bを露出させる(
第2図(B))。
露出した種結晶25a、25bを選択CVD法で選択成
長させる。例えばSiを成長させたいのならば、ソース
ガスとして、StCl−a + 5iHC123。
5iHzCl z等のクロロシラン系、SiH4,5I
ZH6等のシラン系、S+F4.5tHzFz等のフロ
ロシラン系が使用できる。この際にエツチング作用のあ
るHCj2ガス又は肝ガス等を、H2キャリアガスと共
に用いることによって成長を行なう。成長温度、圧力は
ガスの種類や絶縁物基体の組成によって異なるが、およ
を800〜1200°C1数Torr 〜250 To
rrの範囲で行なわれる。成長した結晶26aは単結晶
特有のファセットに囲まれながら成長していき、隣りの
種結晶25bから成長してきた結晶26bと衝突し、2
つの種結晶25a、25bの中央付近で粒界28を形成
する(第2図(C))。
更に成長した結晶上に電子デバイス等に形成したい場合
には、必要に応じて結晶を研摩し、単結晶薄膜27a、
27bを形成すればよい。この場合の粒界の位置28が
わかっているので、これを避け、1つの島上でデバイス
をつくれば単結晶上のデバイスと同しか、もじくはそれ
以上の性能を出すことも可能である。
り実施例; 以下、本発明の実施例について図面を用いて詳細に説明
する。
(第1実施例) 第3図(A)〜(C)及び第2図(A)〜(D)を用い
て本発明第1の実施例を説明する。
まず、第3図(A)に示すように、基板31として4イ
ンチSiウェハーを用意し、この基板表面を1μm酸化
してSiO□層32層形2して基体とした。次にSiO
□層32層形2の一部を通常のフォトプロセスにて正方
形にパターニングし、正方形部分をSiO2層の途中ま
でRIE(反応性イオンエツチング)でエツチングした
。このとき正方形の一辺の長さ(a=b)が0.8μm
、エツチング部の深さCを0.4μmとした。尚、これ
と同様の凹部33を樅横とも間隔1−60μmのマトリ
ックス状に複数個形成した。
次に第3図(B)に示すように、この基体上にLPCV
D法を用いて多結晶5i34を0.4μm堆積巳た。更
に多結晶5i34上に表面が平坦になるようにレジスト
35をコーティングした。
次に第3図(C)に示すように、RIEでレジスト35
と多結晶5i34のエツチングレートが同じになる条件
(下記)で両層を5iOz層32の表面が露出するまで
エッチハックを行ない、凹部33の中にのみ多結晶5i
34aが残るようにした。尚、このときのエッチハック
の条件は、レジスト0FPR5000を使用し、RIE
の条件として使用ガスC2F610z =80/35 
(sccm) 、圧力50pa、出力2に製で行なった
次に第2図(A)に示すように上記平坦化された表面に
常圧CVDを用いて5i(h層23を0.6μm堆積し
た。そしてランプ加熱装置を用いて基板表面側(多結晶
Siのある側)のみから赤外光を照射し、表面の設定温
度が1420°Cになるように加熱し、30秒間温度を
保持した後に加熱を止めた。
このような加熱方法をとることにより、表面の多結晶5
i22のみが溶融し、基板の51は溶融しない状態をつ
くり得る。
次に第2図(B)に示すように、キャンプ層として用い
た0、 6μmのSiO□層23をハンファーフン酸に
より除去し、単結晶化した5i25a及び25bの表面
を露出した。
次に第2図(c)に示すように、単結晶化した5i25
a、25bを種結晶として、Si単結晶を選択成長させ
た。成長条件はソースガスとして5it(zC42z 
、エンチング用添加ガスとして)11、キャリアガスと
してH2をそれぞれ0.53,2.0゜100 (I!
、/min )の割合で混合したガス中に基板を置き、
温度1030’C1圧力80Torr、成長時間100
分間で行なった。成長した結晶26a、26bはそれぞ
れの種結晶25a、25bの中間地点で衝突し、粒界2
8を形成した。外観のファセット形状、ファセットの方
向はどの結晶もほぼ同一であった。得られた結晶は基板
と垂直方向に(100)に配向しており、X線回折で測
定したところ他の方位は観測できなかった。また面内方
位に関してはE CP (Electron Chan
neling Pattern)で解析したところ、種
結晶のパターニングされた方向に対して(100)の等
価方向から±5°以内の回転範囲であった。
次に、第2図(D)に示すように、このようにして得ら
れた結晶の上にトランジスタ等の素子を形成するために
、結晶を平坦化した。これは通常のSiウェハーを研摩
するのと全く同し工程、即ち砥粒を懸濁させた弱アルカ
リ溶液を用いて、荒研摩、仕上げ研摩の順で、結晶27
a、27bが1μmの厚さになるまで行なった。そして
この平坦化された結晶の1個の島上1個のn−MOS)
ランジスタを、通常の半導体プロセスを用いて形成した
ところ、各々のトランジスタの電気的特性に関するバラ
ツキは殆どなく、同時に形成したSiウェハー上のn−
MOSトランジスタと、電気特性、バラツキともほぼ同
一であった。
(第2実施例) 第4図(A)〜(D)及び第2図(A)〜(D)を用い
て第2実施例を説明する。
まず、第4図(A)に示すように、4インチ径の溶融石
英基板の基体41上にLPCVD法で多結晶5i42を
0.1μm堆積し、さらにその上にLPCVD法でSi
J、膜43を0.05μm堆積した。
次に第4図(B)に示すように、縦横1×1μm2の島
状領域の多結晶領域42a及び5isNa膜43aを5
0μm間隔にパターニングし、他の部分の5iJn膜4
3と多結晶Si膜42を全てRIEによりエツチングし
た。
次に、第4図(C)に示すように、島状に分離された多
結晶5i42aを、Si3N4膜43aのキャップがつ
いたまま0.1μm酸化した。基板上方から見て正方形
の多結晶5i42aの周辺部分のみが酸化され、多結晶
5i42aはSingの壁44と、5iJ4膜43aの
キャップと、下地の溶融石英基板41とに囲まれる形と
なった。
次にこの状態のまま、ランプ加熱装置を用いて、基板の
上下両側から赤外光を照射し、設定温度を1500°C
で60秒間加熱した。溶融石英基板の基体41は赤外光
を殆ど吸収しないので、基板自体の温度は400°C程
度までしか上昇しないが、赤外光を多く吸収する54M
42 aは融点を超えて溶融した。
次に、第4図(D)に示すように、ランプ加熱装置をO
FF状態にし溶融したSiが固化して単結晶となったと
ころで、キャップのSi3N、層43aを熱リン酸(H
3PO4、300°C)を用いて工、チングした。そし
て、ハ”ノファードフン酸を用いて、単結晶5i45の
側壁にある5iOz44をエツチングした。
その後は、第2図(C)〜(D)に示すように、第1実
施例の工程と同様に、単結晶化した5i45を種結晶と
して、Si単結晶を選択成長させた。成長条件は、次の
とうりであった。
5iRzC1z:  HCI :Hz =0.53 :
 1.6 : 100(1/min ) 、1030°
C+  800Torr、75分間得られた結晶は第1
実施例の方法で得られたものと同様に方位が制御されて
おり、この結晶上に形成したn−MOSトランジスタも
第1実施例で作成したトランジスタと同じ特性だった。
(第3実施例) 第1実施例と同じ工程で多結晶Siをパターニングし、
第2図(A)の状態とした。
次にArイオンレーザ−の5145人の波長を用いて、
これを多結晶5i24に照射し、溶融した。レーザー出
力は5Wで、ビーム径0.5mmとし、20mm/秒の
速さでスキャンした。これにより固化したSiは単結晶
となり、これを種結晶として第1実施例と同じ条件で単
結晶Siを成長させた。得られた結晶は、第1実施例の
方法で得られたものと同様に方位が制御されており、こ
の結晶上に形成したn−MOSトランジスタも第1実施
例で作成したトランジスタと同じ特性だった。
(第4実施例) 第1実施例と同じ工程で原種子となる材料をパターニン
グし、第2図(A)の状態とした。但し原種子の材料は
多結晶Siでなく、多結晶のGeとした。多結晶のGe
は蒸着法により形成した。Geの融点は937°CとS
iに比べ十分に低いので通常のシリコンプロセスで用い
られるようなアニール炉の中で1000°Cの設定温度
で20分間アニールし溶融した。
取り出された単結晶化したGeを種結晶として、Siの
単結晶を選択成長させた。この結晶もSiを種結晶とし
た場合と同様に、基体と垂直方向に(100)配向して
おり、面内方位も、種結晶形成領域の直方体の各面方向
に沿って(100)と等価の面を形成していた。
(第5実施例) まず、第5図(A)に示すように、第1実施例も同様に
基体51表面凹部に埋め込まれた多結晶Siをランプ加
熱で溶融し、方位の制御された単結晶種55を形成した
。但し基体51はSiウェハでなく溶融石英基板を用い
た。
次に第5図(B)に示すように、基体表面にLPGVD
を用いて、多結晶5i56を0.1μm堆積し後にSi
イオンをイオン注入して、堆積した多結晶をSiを非晶
質化した。このときの注入条件は、加速電圧60kv、
  ドーズ量I X 10 ”cm2だった。
この条件は、多結晶Siと溶融石英基板との界面よりも
少しSi膜側に投影飛程がくるようにしである。
次に、第5図(C)に示すように、基板をN2雰囲気中
のアニール炉中で600°C150時間のアニールを行
なった。非晶質Si膜56、は単結晶の種結晶55を起
点として、固相で結晶57が成長した。その結果、方位
が(100)に揃った結晶膜が得られた。
[発明の効果] 以上説明したように、本発明によれば全ての面が絶縁物
と接している直方体又は立方体で、かつ溶融固化した際
に単結晶になるような原種子を溶融固化させることによ
って、原種子は非単結晶から面方位、面内方位ともほぼ
揃った単結晶へと変化する。そしてこの単結晶を種結晶
として半導体材料等を選択成長させることにより、粒界
の位置が制御され、かつ面方位、面内方位とも揃ったS
O■が形成できる。
本発明によれば、SOIデバイスにおける特性のバラ・
ンキの原因となる粒界の位置(数)、方位を完全に制御
することができ、均一性の高い素子を形成し得る効果が
ある。
【図面の簡単な説明】
第1図(A)は、本発明の結晶の形成方法の一実施例態
様例における原種子の形状の説明図、第1図(B)〜(
D)は原種子及び絶縁物基板の形状を説明するための断
面図である。 第2図(A)〜(D)は、本発明の結晶の形成方法の一
実施態様例の製造工程を示す工程図である。 第3図(A)〜(C)、第4図(A)〜(D)、第5図
(A)〜(C)は本発明の結晶形成方法の実施例の製造
工程を示す工程図である。 1.21,41.51・・・基体、2,22.34a。 42 a ・・・原種子、3.23・・・絶縁膜、25
a、25b。 45.55・・・種結晶、26a、26b・・・成長し
た単結晶、27a、27b・・・平坦化された単結晶、
28・・・粒界、31・・・基板、32・・・SiO□
層、33・・・凹部、34.42.42a、56−・・
多結晶Si、35−・・レジスト、43.43 a−5
i3N<膜、44・・・5in2の壁、57・・・結晶
。 第3図 b 3λ .43a 3a

Claims (1)

    【特許請求の範囲】
  1. (1)核形成密度の小さな表面を有する基体面上もしく
    は該基体に形成された凹部に、全ての面が絶縁物と接触
    して囲まれている直方体形状又は立方体形状の原種子を
    配し、該原種子を溶融させた後再び固化させることで面
    方位及び面内方位の制御された単結晶とし、該単結晶を
    覆う絶縁物の少なくとも一部を除去することによって単
    結晶面を露出させ、露出した単結晶を種結晶とし、結晶
    成長処理を施すことにより、該種結晶を起点として単結
    晶を選択的に成長させる結晶の形成方法。
JP30713090A 1990-11-15 1990-11-15 結晶の形成方法 Expired - Fee Related JP2840434B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP30713090A JP2840434B2 (ja) 1990-11-15 1990-11-15 結晶の形成方法
DE69126949T DE69126949T2 (de) 1990-11-15 1991-11-14 Verfahren zur Herstellung einer einkristallinen Schicht
EP91119447A EP0486019B1 (en) 1990-11-15 1991-11-14 Method for forming single crystal layer
CA002055400A CA2055400C (en) 1990-11-15 1991-11-14 Method of forming crystal
US08/552,439 US5580381A (en) 1990-11-15 1995-11-03 Method of forming crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30713090A JP2840434B2 (ja) 1990-11-15 1990-11-15 結晶の形成方法

Publications (2)

Publication Number Publication Date
JPH04180219A true JPH04180219A (ja) 1992-06-26
JP2840434B2 JP2840434B2 (ja) 1998-12-24

Family

ID=17965393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30713090A Expired - Fee Related JP2840434B2 (ja) 1990-11-15 1990-11-15 結晶の形成方法

Country Status (1)

Country Link
JP (1) JP2840434B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161635A (ja) * 1993-12-02 1995-06-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US5882960A (en) * 1993-06-25 1999-03-16 Semiconductor Energy Laboratory Co., Ltd Method of preparing a semiconductor having a controlled crystal orientation
US5895933A (en) * 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US6232156B1 (en) 1994-02-03 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6335555B1 (en) 1993-10-01 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a manufacturing method for the same
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US5882960A (en) * 1993-06-25 1999-03-16 Semiconductor Energy Laboratory Co., Ltd Method of preparing a semiconductor having a controlled crystal orientation
US5895933A (en) * 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US7148094B2 (en) 1993-06-25 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
KR100306834B1 (ko) * 1993-06-25 2004-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치및그제조방법
US6756657B1 (en) 1993-06-25 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Method of preparing a semiconductor having controlled crystal orientation
US7301209B2 (en) 1993-10-01 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7170138B2 (en) 1993-10-01 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6335555B1 (en) 1993-10-01 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a manufacturing method for the same
US6835607B2 (en) 1993-10-01 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same
JPH07161635A (ja) * 1993-12-02 1995-06-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6417031B2 (en) 1994-02-03 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6232156B1 (en) 1994-02-03 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US6627487B2 (en) 1994-10-07 2003-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6211536B1 (en) 1994-10-07 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10700106B2 (en) 2002-04-09 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US11101299B2 (en) 2002-04-09 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10854642B2 (en) 2002-04-09 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2840434B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
US5236546A (en) Process for producing crystal article
US5580381A (en) Method of forming crystal
JPH04180219A (ja) 結晶の形成方法
US5363793A (en) Method for forming crystals
JP2660064B2 (ja) 結晶物品及びその形成方法
US5423286A (en) Method for forming crystal and crystal article
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
EP0284437A2 (en) III - V Group compound crystal article and process for producing the same
JP2756320B2 (ja) 結晶の形成方法
US5582641A (en) Crystal article and method for forming same
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JP2592834B2 (ja) 結晶物品およびその形成方法
JP2786534B2 (ja) 結晶の形成方法
JP2659745B2 (ja) ▲iii▼−v族化合物結晶物品およびその形成方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
US5463975A (en) Process for producing crystal
JPH04219395A (ja) 結晶の形成方法
JPH04219392A (ja) 結晶の形成方法
JP2592832B2 (ja) 結晶の形成方法
JP2001176796A (ja) 半導体膜の形成方法および半導体装置
JPH01149418A (ja) 電子素子用基板及びその製造方法
JP2615629B2 (ja) 半導体装置の製造方法
JP2964547B2 (ja) Soi基板の形成方法
JPH01723A (ja) 3−v族化合物結晶物品およびその形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees