JP2615629B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2615629B2 JP2615629B2 JP62169177A JP16917787A JP2615629B2 JP 2615629 B2 JP2615629 B2 JP 2615629B2 JP 62169177 A JP62169177 A JP 62169177A JP 16917787 A JP16917787 A JP 16917787A JP 2615629 B2 JP2615629 B2 JP 2615629B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- single crystal
- insulator
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D53/00—Separation of gases or vapours; Recovering vapours of volatile solvents from gases; Chemical or biological purification of waste gases, e.g. engine exhaust gases, smoke, fumes, flue gases, aerosols
- B01D53/14—Separation of gases or vapours; Recovering vapours of volatile solvents from gases; Chemical or biological purification of waste gases, e.g. engine exhaust gases, smoke, fumes, flue gases, aerosols by absorption
- B01D53/18—Absorbing units; Liquid distributors therefor
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に絶縁体上に単結晶半導体層
を形成してこれに半導体素子を形成してなるいわゆるSO
I型半導体装置の製造方法に関わる。
を形成してこれに半導体素子を形成してなるいわゆるSO
I型半導体装置の製造方法に関わる。
本発明は、絶縁体上に、上面にキャップ層が被着され
た微小単結晶半導体島状部を形成し、その後半導体層の
エピタキシャルを行うことによって絶縁体の表面に沿っ
た２次元的エピタキシャル成長を行うことができ平坦性
に優れた単結晶半導体層を形成し、この半導体層に対す
る各素子の形成を安定に行って信頼性の高い各種半導体
装置を得ることができるようにする。
た微小単結晶半導体島状部を形成し、その後半導体層の
エピタキシャルを行うことによって絶縁体の表面に沿っ
た２次元的エピタキシャル成長を行うことができ平坦性
に優れた単結晶半導体層を形成し、この半導体層に対す
る各素子の形成を安定に行って信頼性の高い各種半導体
装置を得ることができるようにする。
SOI型半導体装置を得るSOI技術すなわち絶縁体上に例
えばシリコン単結晶半導体層を形成する方法としては種
々の方法が提案されているが、確実に平面性に優れた半
導体層を形成する方法の確立が未だ不充分である。
えばシリコン単結晶半導体層を形成する方法としては種
々の方法が提案されているが、確実に平面性に優れた半
導体層を形成する方法の確立が未だ不充分である。
SOI技術の１つとしては、単結晶成長の種（シード）
を絶縁体上に形成したこのシードから絶縁体上に単結晶
半導体層を成長させて行くという方法が考えられる。と
ころがこの方法による場合、例えばレーザー照射によっ
て所要の温度分布を発生させ、これによってシードから
の結晶成長の面方位を制御するものであるが、実際上は
面方向のみならず厚さ方向にも結晶の成長が３次元的に
生じシード部と他部において段差が発生し、最終的に得
られた半導体層は、平坦性が悪く表面に凹凸が発生する
ためにこれに対して各種半導体素子を形成する場合、そ
の形成に伴う各種工程、例えばフォトリソグラフィー，
蒸着，エッチング技術等に不確実性を来し、その特性に
不安定性を招来し、均一で信頼性を有する目的の特性を
有する半導体装置を得る上で問題点がある。
を絶縁体上に形成したこのシードから絶縁体上に単結晶
半導体層を成長させて行くという方法が考えられる。と
ころがこの方法による場合、例えばレーザー照射によっ
て所要の温度分布を発生させ、これによってシードから
の結晶成長の面方位を制御するものであるが、実際上は
面方向のみならず厚さ方向にも結晶の成長が３次元的に
生じシード部と他部において段差が発生し、最終的に得
られた半導体層は、平坦性が悪く表面に凹凸が発生する
ためにこれに対して各種半導体素子を形成する場合、そ
の形成に伴う各種工程、例えばフォトリソグラフィー，
蒸着，エッチング技術等に不確実性を来し、その特性に
不安定性を招来し、均一で信頼性を有する目的の特性を
有する半導体装置を得る上で問題点がある。
本発明は、上述したようなSOI型半導体装置の製造に
おいてその絶縁体上に単結晶（ないしは単結晶的）半導
体層を形成する場合の平坦性の問題点を解決し、安定し
た特性を有する信頼性の高い半導体装置を得ることがで
きるようにする。
おいてその絶縁体上に単結晶（ないしは単結晶的）半導
体層を形成する場合の平坦性の問題点を解決し、安定し
た特性を有する信頼性の高い半導体装置を得ることがで
きるようにする。
本発明は、第１図Ｃに示すように平坦主面（1a）を有
する石英等の絶縁体（１）上に、上面にのみキャップ層
例えばSiO2キャップ層（２）が形成され、その全側面が
露呈した微小の単結晶半導体島状部（３）を形成し、そ
の後、第１図Ｄに示すように絶縁体（１）の面（1a）上
に半導体のエピタキシャル成長を行って微小単結晶半導
体島状部をシードとしてこれより単結晶（ないしは単結
晶的）半導体層（４）を育成する。
する石英等の絶縁体（１）上に、上面にのみキャップ層
例えばSiO2キャップ層（２）が形成され、その全側面が
露呈した微小の単結晶半導体島状部（３）を形成し、そ
の後、第１図Ｄに示すように絶縁体（１）の面（1a）上
に半導体のエピタキシャル成長を行って微小単結晶半導
体島状部をシードとしてこれより単結晶（ないしは単結
晶的）半導体層（４）を育成する。
本発明によれば微小単結晶半導体島状部を設け、これ
から半導体層（４）の育成を行わしめるものであるが、
この場合半導体島状部が微小であることによってこれが
単結晶成長核となり、これより半導体層（４）のエピタ
キシャル成長を行うことができるものであるが、この場
合に特にその表面にキャップ層（２）が存在しているこ
とによって厚さ方向の成長が抑えられることから主とし
てその側面すなわち面方向へと２次元的に成長が生じ、
これによって最終的に得られた半導体層（４）は平坦性
に優れた単結晶半導体層として構成される。
から半導体層（４）の育成を行わしめるものであるが、
この場合半導体島状部が微小であることによってこれが
単結晶成長核となり、これより半導体層（４）のエピタ
キシャル成長を行うことができるものであるが、この場
合に特にその表面にキャップ層（２）が存在しているこ
とによって厚さ方向の成長が抑えられることから主とし
てその側面すなわち面方向へと２次元的に成長が生じ、
これによって最終的に得られた半導体層（４）は平坦性
に優れた単結晶半導体層として構成される。
まず、第１図Ａに示すように石英基板等の絶縁体
（１）の平坦な主面（1a）上にシリコン半導体層（13）
を例えば800Åの厚さで基体温度610℃の減圧気相成長法
（LPCVD法）によって全面的に被着形成し、次に、この
シリコン半導体層（13）に対して例えば全面的にシリコ
ンイオンSi+を40keVで、２×1015／cm2のドース量をも
って打ち込み、シリコン半導体層（13）を非晶質化す
る。次に、半導体層（13）上に例えばSiO2を基体温度41
0℃をもってCVD法によって厚さ5000Åのキャップ層
（２）を形成する。
（１）の平坦な主面（1a）上にシリコン半導体層（13）
を例えば800Åの厚さで基体温度610℃の減圧気相成長法
（LPCVD法）によって全面的に被着形成し、次に、この
シリコン半導体層（13）に対して例えば全面的にシリコ
ンイオンSi+を40keVで、２×1015／cm2のドース量をも
って打ち込み、シリコン半導体層（13）を非晶質化す
る。次に、半導体層（13）上に例えばSiO2を基体温度41
0℃をもってCVD法によって厚さ5000Åのキャップ層
（２）を形成する。
その後、第１図Ｂに示すように、例えば各辺が0.7μ
ｍの正方形パターンをもってキャップ層（２）とこれの
下の半導体層（13）を選択的に例えばウエットエッチン
グあるいはドライエッチングして微小島状キャップ層
（２）を表面に有する微小非晶質半導体層（13）より成
る島状部（13A）を形成する。
ｍの正方形パターンをもってキャップ層（２）とこれの
下の半導体層（13）を選択的に例えばウエットエッチン
グあるいはドライエッチングして微小島状キャップ層
（２）を表面に有する微小非晶質半導体層（13）より成
る島状部（13A）を形成する。
次に、半導体島状部（13A）に対してアニール処理を
施してこれを単結晶化して単結晶島状部（３）とする。
このアニールは、例えばエキシマレーザー、例えばKrF
レーザー（249nm）によって200mJ/cm2で照射するか、も
しくは例えば600℃,100時間の加熱によって固相再結晶
化法によって単結晶化する。
施してこれを単結晶化して単結晶島状部（３）とする。
このアニールは、例えばエキシマレーザー、例えばKrF
レーザー（249nm）によって200mJ/cm2で照射するか、も
しくは例えば600℃,100時間の加熱によって固相再結晶
化法によって単結晶化する。
次に、第１図Ｄに示すように単結晶島状部（３）をシ
ードとしてすなわち結晶成長核として半導体例えばシリ
コンのエピタキシャル成長を行う。このエピタキシャル
成長は例えばH2ガス100Torrで1050℃10分間，流量0.3l/
分で表面エッチングして後、例えばSiH2Cl2ガスを水素
キャリアガスとともに送り込んで、100Torr,930℃30分
間のエピタキシャル成長を行う。このようにすると単結
晶島状部（３）がシードとして絶縁体（１）の面（1a）
に沿って主として面方向にすなわち主として２次元的に
単結晶育成が行われ半導体層（４）が生成育成される。
ードとしてすなわち結晶成長核として半導体例えばシリ
コンのエピタキシャル成長を行う。このエピタキシャル
成長は例えばH2ガス100Torrで1050℃10分間，流量0.3l/
分で表面エッチングして後、例えばSiH2Cl2ガスを水素
キャリアガスとともに送り込んで、100Torr,930℃30分
間のエピタキシャル成長を行う。このようにすると単結
晶島状部（３）がシードとして絶縁体（１）の面（1a）
に沿って主として面方向にすなわち主として２次元的に
単結晶育成が行われ半導体層（４）が生成育成される。
尚、上述した例においては、単結晶シリコン半導体層
（13）上に全面的にキャップ層（２）を形成し、その後
両者を微小島状にパターン化した場合であるが、微小島
状部（13A）または（３）を形成して後その表面にキャ
ップ層（２）を形成することもできる。
（13）上に全面的にキャップ層（２）を形成し、その後
両者を微小島状にパターン化した場合であるが、微小島
状部（13A）または（３）を形成して後その表面にキャ
ップ層（２）を形成することもできる。
上述した構成において、単結晶シリコン島状部（３）
の厚さは最終的に得る単結晶半導体層（４）の形成で得
ようとする厚さに対応して選定されるものであるが、そ
の厚さを大とする場合においては、第１図Ａで説明した
非晶質シリコン層の形成、すなわちSi+の打ち込みによ
る非晶質化を数段階の工程で行う。例えば、まず30keV
のイオン注入を行い、その後70keVのイオン注入を行え
ば例えば1500Åのシリコン層の非晶質化を行うことがで
きる。
の厚さは最終的に得る単結晶半導体層（４）の形成で得
ようとする厚さに対応して選定されるものであるが、そ
の厚さを大とする場合においては、第１図Ａで説明した
非晶質シリコン層の形成、すなわちSi+の打ち込みによ
る非晶質化を数段階の工程で行う。例えば、まず30keV
のイオン注入を行い、その後70keVのイオン注入を行え
ば例えば1500Åのシリコン層の非晶質化を行うことがで
きる。
上述したように本発明によれば、シードとなる単結晶
島状部（３）の表面にキャップ層（２）を設けたことに
よって、このシードからの結晶のエピタキシャル成長を
主として面方向に２次元的に行うことができることが確
められた。したがって、本発明方法によれば、平坦でほ
ぼ一様な厚さの単結晶半導体層に各種半導体素子を形成
することができることになって安定して所要の特性を有
する半導体装置例えば半導体集積回路を得ることがで
き、実用上その利益は大きい。
島状部（３）の表面にキャップ層（２）を設けたことに
よって、このシードからの結晶のエピタキシャル成長を
主として面方向に２次元的に行うことができることが確
められた。したがって、本発明方法によれば、平坦でほ
ぼ一様な厚さの単結晶半導体層に各種半導体素子を形成
することができることになって安定して所要の特性を有
する半導体装置例えば半導体集積回路を得ることがで
き、実用上その利益は大きい。
第１図Ａ〜Ｄは本発明方法の一例の工程図である。 （１）は絶縁体、（1a）はその平坦主面、（２）はキャ
ップ層、（３）は微小単結晶島状部である。
ップ層、（３）は微小単結晶島状部である。
Claims (1)
- 【請求項１】絶縁体上に、上面にのみキャップ層が形成
され全側面が露出された微小単結晶半導体島状部を形成
する工程と、 前記絶縁体上に前記微小単結晶半導体島状部を核として
厚さ方向の成長を抑えながら２次元的に半導体層のエピ
タキシャル成長を行う工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169177A JP2615629B2 (ja) | 1987-07-07 | 1987-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169177A JP2615629B2 (ja) | 1987-07-07 | 1987-07-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412520A JPS6412520A (en) | 1989-01-17 |
| JP2615629B2 true JP2615629B2 (ja) | 1997-06-04 |
Family
ID=15881672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62169177A Expired - Fee Related JP2615629B2 (ja) | 1987-07-07 | 1987-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615629B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6296392A (ja) * | 1985-10-21 | 1987-05-02 | Nec Corp | シリコン単結晶膜の製造方法 |
-
1987
- 1987-07-07 JP JP62169177A patent/JP2615629B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412520A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| JPS6344717A (ja) | 結晶の形成方法 | |
| JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
| JP2840434B2 (ja) | 結晶の形成方法 | |
| JP2695413B2 (ja) | 結晶基材の製造方法 | |
| JP2615629B2 (ja) | 半導体装置の製造方法 | |
| JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
| JPH0475649B2 (ja) | ||
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JPH0480922A (ja) | 結晶物品の形成方法 | |
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| JP2755653B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH0236052B2 (ja) | ||
| JP2592832B2 (ja) | 結晶の形成方法 | |
| JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
| JPH0311618A (ja) | 半導体の製造法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JPS63239186A (ja) | 結晶物品およびその形成方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH05136049A (ja) | 結晶成長方法 | |
| JPH01132118A (ja) | 半導体結晶の形成方法及びその方法により得られる半導体結晶物品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |