JPH0480922A - 結晶物品の形成方法 - Google Patents

結晶物品の形成方法

Info

Publication number
JPH0480922A
JPH0480922A JP19402590A JP19402590A JPH0480922A JP H0480922 A JPH0480922 A JP H0480922A JP 19402590 A JP19402590 A JP 19402590A JP 19402590 A JP19402590 A JP 19402590A JP H0480922 A JPH0480922 A JP H0480922A
Authority
JP
Japan
Prior art keywords
single crystal
polishing
crystal
insulating substrate
amorphous insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19402590A
Other languages
English (en)
Inventor
Kenji Yamagata
憲二 山方
Nobuhiko Sato
信彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19402590A priority Critical patent/JPH0480922A/ja
Publication of JPH0480922A publication Critical patent/JPH0480922A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は結晶物品の形成方法に係り、特に非晶質絶縁基
体の一平面内に形成された凹部に半導体単結晶を形成し
、この半導体単結晶を非晶質絶縁基体面又はそれに準す
る面まで選択的に研磨する結晶物品の形成方法に関する
本発明は、半導体集積回路等の電子素子、特に高性能電
子素子に用いられる半導体膜の形成に形成に好適に用い
られるものである。
[従来の技術] 近年、高性能電子素子の開発のためにSe工(5ili
con−(もしくはSem1conductor)−O
n −Insulator)構造の半導体膜が注目され
ている。中でもSiについてのものが特に多いが、Si
層が結晶質であるものだけを取り上げてもかなり多(の
形成方法があり、膜質の性能別に多くのランクに分別さ
れる。
例えば、最も簡単な形はSiO□等の絶縁物(膜)上に
CVD法、スパッタ法等で多結晶SLを堆積させるもの
である。これは堆積時の基板温度にもよるが平均粒径が
数百〜数千人に分布した多結晶膜となる。無論この多結
晶膜は粒(グレイン)の形、大きさ等は一切制御されて
いない。
さらに上記多結晶膜、あるいは非晶質膜をレーザーや棒
状ヒーター等の熱エネルギーによって溶融固化させ、ミ
クロンあるいはミリメートル程度の大粒径多結晶膜を得
る方法も報告されている(  Single  Cry
stal  5ilicon  on  Non−si
ngleNon−5in  In5ulators、J
ornal  of Crystal Growthv
ol、63.No、3,0ctober  19g3 
 edited  by G、W。
Cu1len)  。
このようにして形成された各結晶構造の膜にトランジス
タを形成し、その特性から電子易動度を測定し、単結晶
シリコンにおける電子易動度と比較すると、溶融固化に
よる数μm〜数mmの粒径を有する多結晶シリコンでは
、単結晶シリコンの場合と同程度であり、数百〜数千人
の粒径分布を有する多結晶シリコンでは単結晶シリコン
の場合の10−3程度であり、また非晶質シリコンでは
単結晶シリコンの場合の2X10−’程度であった。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、溶融固
化を行わない従来の結晶の形成方法で得られていた非晶
質上の堆積膜は非晶質又は粒径分布をもった多結晶構造
となり、そこで作製された素子は、単結晶層に作製され
た素子に比べて、その性能が太き(劣るものとなる。そ
のために、用途としては簡単なスイッチング素子、太陽
電池、光電変換素子等に限られる。
従って、高性能な電子素子を形成するためには、粒界が
無いか、もしくは粒界の位置の制御された半導体単結晶
膜が必要となる。
粒界が無い非晶質上のsi単結晶膜の例としてS OS
 (Silicon on 5apphire)やSI
MOX(Separation by Implant
ation of Oxygen)、貼り合わせ、酸化
分離(米国特許第4,361,600号)等が報告され
ており、粒界の位置の制御された半導体膜の形成方法と
しては、特開昭63−107016号公報に開示された
半導体膜の形成方法がある。
SO8は基体にサファイヤ(単結晶Al冨Os)を使用
し、その表面にSLをヘテロエピタキシャル成長させる
ものである。
SIMOXは、SiウェハーにO′″ (酸素イオン)
を高エネルギーで注入し、アニールすることによって表
面のSiの単結晶構造を保ったまま、ウェハ内に5in
sの中間層を形成する技術である。
また、貼り合わせ技術とは、表面が酸化された2枚のS
iウェハ、もしくは一方は酸化され他方は酸化されてい
ない組み合わせの2枚のSiウェハを、貼り合わせてア
ニールすることにより、原子レベルで密着させ、片方側
から研磨してSi層が所定の厚さとなったところで研磨
を止める単結晶Si膜の形成方法である。
酸化分離は、Siウェハの表面に凹凸を形成し、凸部の
上面と側面にマスクを施してから全体を酸化するもので
ある。これによりマスクの施されていない部分から酸化
が進み、凸部全体が5i02によって基体側と絶縁分離
されるものである。
また、以上の様な基体の材質が限定される方式に対して
、特開昭63−107016号公報のように基体の材質
が限定されず、粒界位置の制御された半導体単結晶膜を
得る方法もある。これは核形成密度の異なる2種類の非
晶質材料を用いて、任意の点に半導体単結晶の核を形成
し、選択的に成長させて、成長した結晶どうしを任意の
位置で衝突させ、粒界を形成し得るものである。
SOIの形成方法としては、以上説明した技術が現在に
おいて代表的な技術であると言える。しかし、これらの
SOI技術のうち、得られた結晶層が膜状でないものに
ついては、制御性の良い研磨技術を複合化させる必要が
ある。この研磨技術には、特願昭63−247819号
等に開示されたメカニカルボリシングを用いた選択研磨
法がある。
この選択研磨法の特徴は、結晶を成長させる面、もしく
は結晶が埋め込みタイプの場合の基体表面(即ち凸面)
の材料が、研磨のストッパーを兼ねているということで
ある。
[発明が解決しようとしている課題] 上記選択研磨法において、結晶が埋め込みタイプの場合
には、基体表面(即ち凸面)の材料が、研磨のストッパ
ーとしての役目を果たすため、基体の材質は、成長させ
る半導体単結晶及び使用する研磨剤の材料よりも硬度の
高いことが望ましい。
一方、基体上に単結晶を形成するには、前述した、SO
S、SIMOX、貼り合わせ、駿化分離では基体の材質
が限定され、基体の材質が限定されない特開昭63−1
07016号公報に開示された結晶形成方法を用いても
、基体には核形成密度の低い材質を選ぶ必要があること
から、ある程度材料選定に制約を受ける。
本発明の目的は、基体が研磨のストッパー材としての材
質の制約を受けることがない、結晶物品の形成方法を提
供することにある。
[課題を解決するための手段] 本発明の結晶物品の形成方法は、非晶質絶縁基体の一平
面内に凹部を形成し、この凹部に半導体単結晶を成長さ
せる結晶成長工程と、 形成した半導体単結晶の非晶質絶縁基体面を越えた部分
の半導体単結晶面と非晶質絶縁基体面とに、前記半導体
単結晶及び使用する研磨剤の材料よりも硬度の高い材料
の膜を堆積し、 非晶質絶縁基体面上に堆積した前記膜の表面を研磨のス
トッパーとして、非晶質絶縁基体面を越えた部分の半導
体単結晶を研磨する研磨工程と、を有することを特徴と
する。
[作 用] 本発明においては、非晶質絶縁基体の凹部に半導体単結
晶を成長させた後に、研磨のストッパー材料となり得る
物質を、半導体単結晶の成長が及んでいない非晶質絶縁
基体面に堆積させ、研磨を施すこととしたため、非晶質
絶縁基体は研磨のストッパー材としての材質の制約を受
けることがなく、単結晶成長に適合する任意の材料を選
定することができ、且つストッパー材も単結晶成長に適
合しない材料を用いることができる。
[実施例] 以下、本発明の実施例について、図面を用いて詳細に説
明する。
まず、本発明の詳細な説明に先だって、本発明の一実施
態様例について説明する。
(実施態様例) 本発明の結晶物品の形成方法の実施形態は2つの工程に
分けることができる。即ち結晶成長工程と研磨工程であ
る。まず、結晶成長工程から説明する。
I8結晶成長 なお、本発明に用いられる結晶成長法として、好適に用
いられる二つの結晶成長法について第1図(a)〜(c
)を用いて説明するが、本発明はがかる結晶成長法に限
定されるものではない。
まず、第1の結晶成長法として、特開昭63−1070
16号公報に開示された結晶成長法がある。
第1図(a)に示すように、非晶質絶縁基体1゜の表面
に凹部を形成する。これは通常のフォトリソグラフィー
工程及びエツチング工程を用いる。
尚、基体全体が必らずしも非晶質絶縁物である必要は無
く、例えばSiウウエ−を第1図(a)のように加工し
、その表面を非晶質絶縁物材料で覆ったものでもよい0
本願において「非晶質絶縁基体」とはかかるものも含ま
れるものとする。次に、凹部の中に微小な核形成領域1
2を形成する。核形成領域12の大きさは、直径にして
約0.5μm以上、5μm以下が好ましい。0.5μm
未満では核の形成される確率が著しく低下し、5μmを
超えると核が複数個形成され結晶が多結晶化してしまう
ためである。核形成領域12の材料も非晶質絶縁物で形
成されているが、非晶質絶縁基体10より核形成密度の
高い材料が選ばれる。
次に、第1図(b)に示すように、この基体に適当な条
件で結晶形成処理を施すと、核形成領域12上に選択的
に成長して単結晶となる核13が形成される。
次に、第1図(c)に示すように、結晶形成処理をさら
に続けることにより、核13は成長し、大きな単結晶1
4が形成される。
この場合の結晶形成処理の条件としては、例えばSLの
結晶を成長させるならば、SL原子を含有するソースガ
スとして5iC14,5iHC1s、5iHiC1*等
のクロロシラン系、SiF4.5IHJi等のフロロシ
ラン系、SiH4,5LJs等のシラン系その他が挙げ
られる。またエツチング作用をもつ添加ガスを導入する
場合、HCIガス等のハロゲン化水素ガスが挙げられる
。そして希釈ガスとしては、一般にはH2を用いる。温
度は、ソースガスの種類によって異なるが、800℃以
上、1200℃以下程度の範囲、圧力は数Torr以上
、数百Torr以下で行なう。
第2の結晶成長法としては、特開平1−132117号
公報に開示された結晶成長法が挙げられる。
本結晶成長法は、前述した第1の結晶成長法と同じ様に
凹部が形成された基体の凹部中に、核形成領域12の代
わりに半導体多結晶、もしくは非晶質を微小にパターニ
ングし原種子とし、これを凝集させて単結晶に変化させ
、単結晶に変化したこの物質を種(seed)として、
結晶成長処理を施すことにより、前述した第1の結晶成
長法と同様に大きな単結晶を成長させるものである。成
長条件は前述した第1の結晶成長法と全く同様である。
ここで、凝集とはH2やAr等の雰囲気中でアニールす
ると、膜の表面エネルギーの最小化を駆動力として、非
晶質多結晶質等の表面積の大きい原種子から表面積を減
じて単結晶に変化する現象である。
■0選択研磨 選択研磨は、前述した特願昭63−247819号等に
開示したメカニカルボリシングを用いて行なう。
以下、第2図(a)、(b)を用いて選択研磨工程につ
いて、説明する。なお第1図(a)〜(c)に示した構
成部材と同一構成部材については、同一符号を付するも
のとする。
まず、第2図(a)において、第1図(a)〜(c)の
結晶成長工程によって形成された単結晶14を覆うよう
にストッパー材料を堆積してストッパー材料層15a、
15bを形成する。
ストッパー材料の厚さは、材料の高度が高ければ高い程
薄くできるが、およそ0.05μm以上、0,2μm以
下が好ましい。0.05μm未満ではストッパー自体が
研磨され消失してしまう恐れがあり、0.2μm以上で
は結晶部分が研磨できなくなってしまう恐れがあるため
である。
ストッパー材料は、成長した単結晶14や研磨砥粒より
も硬い材料でなければならない。例えば単結晶14がS
i1研磨砥粒がコロイダルシリカ(Sing)の場合、
ストッパー材料としては、5isN4゜A1□01等が
挙げられる。
堆積方法としては、LPCVD法、スパッタ法、プラズ
マCVD法等、何でもかまわない。
次に、結晶側を平坦な研磨台に押しあてて砥粒を用いて
研磨を行なう。用いる砥粒はストッパー材料よりも軟か
いものではあるが、研磨台に押しあてる圧力を若干増す
ことで、結晶部分に堆積したストッパー材料層15aも
ストップ位置までは研磨面積が小さいため研磨すること
はできる。また、図の様に上述した結晶成長法で成長す
る単結晶は、殆どが基体上面と平行な面を有しない単結
晶であるために、研磨面にあたっているストッパー材料
層15aはたえず多角環状、即ち線となり、研磨の障害
とはならない。
研磨はストッパー材料が研磨面と面で接触する位置、即
ちストッパー材料層15bの上面の高さのところで終点
となる。今度は、研磨の圧力を多少増しても、ストッパ
ー材料層15bの接触面積が広いために、研磨の圧力が
ストッパー材料全体に分散されこれ以上は削れない。
その結果、第2図(b)のような非晶質絶縁基体10の
凹部に埋め込まれ、且つ表面の平坦なSO工結晶膜とな
るSi単結晶領域16が得られる。
なお、第3図に示すように、凹部の形成された非晶質絶
縁基体30に、予めストッパー材料を堆積して、ストッ
パー材料層35を形成しても選択研磨は成立するが、こ
の場合は、ストッパー材料層35の表面が結晶成長面と
なるため、結晶成長の段階で不都合を生じる場合がある
例えば、ストッパー材料層35に5iJ4のように、硬
度は高いが核形成密度も高い材料を用いた場合、核形成
領域32の材料は、更に核形成密度の高い材料である必
要があり、材料の選択が狭(なる。
また、結晶成長過程では全面に亘って核形成密度が高い
ために、核形成領域32以外の場所に設定外の核36が
発生してしまう可能性が大きくなる。−度発生してしま
った核36からも単結晶37が成長し、本来の成長させ
たい結晶33と衝突して、粒界38を形成してしまう。
このような問題を避けるために、成長ガス系に於てエツ
チング作用をもつ添加ガス、例えば)ICIの流量を増
やして成長を行なうことも考えられるが、前記エツチン
グ作用を持つ添加ガスを導入し過ぎた場合、今度は所望
の核形成領域に核が生じなかったり、核が生じたとして
も結晶の成長速度が極めて遅(なったりする。従って結
晶成長に関しては、選択成長に於ける選択比が太き(と
れるような材料の組み合わせで、第1図(a)〜(c)
のように結晶成長を行ない、後で研磨のストッパー材料
を堆積する本発明の工程が好ましい。
次に、本発明の実施例について説明する。
(第1実施例) 第4図(a)〜(c)及び第2図(a) 、 (b)を
用いて、本発明の第1実施例について説明する。
第4図(a)は、本発明の第1実施例に係る非晶質絶縁
基板の縦断面図、第4図(b)は、本発明の第1実施例
に係る非晶質絶縁基板の概略的平面図である。
非晶質絶縁基体として、4インチ溶融石英基板40を用
いた。溶融石英基板40の表面を通常のフォトリングラ
フィ工程及びエツチング工程を用いて第4図(a) 、
 (b)のようにマトリックス状に配された複数の六角
形の凹部47を形成した。この凹部47の各寸法は、次
のとおりとした。
a・−1,2urn 、 b・・90 urn 、 c
−80μm 。
d−40μm 、 e・=28.3膜m 、 f−10
μm、g・・・1.0μm 次に、前記溶融石英基板40全面に核形成材料としてL
PCVD法を用いて5iJ4膜を300人堆積し、核形
成領域42をつ(るために、1.2μm角(寸法a)の
正方形領域を残して他の領域をエツチングした。
次に、第4図(c)に示すように、前記溶融石英基板4
0にSt単結晶を成長させた。この際、成長時間を過剰
に長くすると、溶融石英基板40の凸部(表面)46が
失なわれてしまい、次の工程に移れないため注意する必
要がある。
ここでは、成長条件は次のとおりとした。
ガス構成    5iH2C12/ HCI / Ha
ガス流量比   0.6 /1.5 /100(42/
min、)温度     1000℃ 圧力     100Torr 成長時間    80 min。
この結果、溶融石英基板40の凹部47を埋めつくす形
でSi単結晶43が成長した。
次に、研磨工程を第2図(a) 、 (b)を用いて説
明する。
第4図(c)のようにSi単結晶43が島状に成長した
溶融石英基板40の表面(Si単結晶43の単結晶面を
含む)にLPCVD法を用いて、5i−N4膜を0.1
μm堆積し、第2図(a)に示したようになストッパー
材料層(第2図(a)のストッパー材料層15a、15
bに対応する)を形成した。
次に、上記溶融石英基板40のSi単結晶43側をコロ
イダルシリカ(Sin2)研磨剤により、メカニカル研
磨した。研磨は、溶融石英基板40の凸部(表面)46
上に堆積した5isN4膜(第2図(a)のストッパー
材料層15bに対応する)の平面が研磨台に接触した時
点でそれ以上削れなくなり、研磨終点となった。結果と
して、第2図(b)に示した表面の平坦なSi単結晶領
域16と同様の、厚さ1.1 μm 、巾80μm  
(第4図(b)におけるCの寸法)の島状のSi単結晶
領域が得られた。
(第2実施例) 第5図(a)、(b) 、第6図(a)〜(C)及び第
2図(a) 、 (b)を用いて、本発明の第2実施例
について説明する。
第5図(a)は、本発明の第2実施例に係る基板の縦断
面図、第5図(b)は、本発明の第2実施例に係る基板
の概略的平面図である。
まず、第5図(a) 、 (b)において、4インチの
Si基板51の表面をHx:0.= 3 : 2 (1
/min、)、1000℃の雰囲気中で8時間酸化をし
、1.5μmのSiO□層50を得た。この5L02層
50の表面を通常のフォトリソグラフィー工程及びエツ
チング工程を用いて、第5図(a) 、 (b)のよう
にマトリックス状に複数の正方形の凹部57を形成した
。この凹部57の各寸法は次のとおりであった。
h−0,5μm %i =10 μm 1j=70 μ
m 。
k・・・80μm 次に、凹部57が形成されたSiO□層5oの全面に、
LPCVD法を用いて多結晶S1を0.1um堆積し、
さらにこの多結晶Siから選択成長の種(seed)を
形成するために、直径1.5μm (寸法I2)の領域
を残して他の領域をエツチングした。
そして、この基板を水素雰囲気中1030℃、20分間
の熱処理を施すことによって、多結晶Si島を半球状の
単結晶Si層52に変化させた。この単結晶Si層52
を種(seed)として、結晶成長処理を施しStを選
択的に成長させた。成長条件は、第1の実施例と同じに
した。
この後も第1の実施例と同じ手順で、選択研磨を行い、
第6図(a)のようなSi単結晶領域63を形成した。
以下、更に残存するストッパー材料の5iJ4膜64(
第2図(a) (b)のストッパー材料層15bに対応
する)を熱リン酸(HsP04.250℃)により剥離
し、第6図(b)のように、SiO□面のストッパー面
66より、Si単結晶領域63が元の5isNa膜64
の膜厚分だけ、即ち0.1μm分凸茫々った状態を得た
次に、先の工程で行なった5L3N4ストツパーの選択
研磨より、若干研磨圧力を弱め、研磨速度を遅くして、
凸になった0、1μm分のSi単結晶領域63を研磨し
た。このとき、ストッパー面66は5i(laであり、
研磨剤のコロイダルシリカと同程度の硬さではあるが、
研磨速度を十分遅くすることにより、Si単結晶領域6
3のみが削れ、5i(hのストッパー面66は殆ど削れ
なかった。その結果、第6図(c)に示すような構造の
Si単結晶領域63aが得られた。この方法によって形
成されたSi層の厚さは、元の凹部の深さ(第5図(a
)に於けるhの寸法=0.5μm)と一致した。
(第3実施例) 第7図(a)、(b) 、第6図(a) 〜(c)及び
第5図(a) 、 (b)を用いて、本発明の第3実施
例について説明する。
まず第2実施例と同様な方法で、(100)方位の4イ
ンチSi基板の表面を1.0um酸化し、第5図(a)
 、 (b)に示した第2実施例と同じパターンの凹部
を形成した。
次に、第2実施例で多結晶Siを残した位置に、今度は
単結晶Si基板に達する直径2μmの開口部を設け、第
7図(a)のような構成の基板を作成した。 この後、
第2実施例と同条件で選択成長を行なうことにより、第
7図(a)に於ける開口部のSi面72を種(seed
)として方位の揃ったSi単結晶を成長させた。尚この
技術はS E G (SelectiveEpitax
ial Growth)と呼ばれるものである。
この後の研磨工程は、全く第2実施例と同じに行なうこ
とにより(第6図(a)〜(c)に示した工程と同様)
、第7図(b)に示すように、第6図(c)と同じ型で
完全に方位の揃ったSi単結晶領域73を得た。
[発明の効果] 以上説明したように、本発明の結晶物品の形成方法によ
れば、非晶質絶縁基体の凹部に半導体単結晶を成長させ
、形成した半導体単結晶の非晶質絶縁基体表面を越えた
部分の半導体単結晶面と非品質絶縁基体面とに研磨のス
トッパーとなり得る材料を堆積した後に、選択研磨を行
なうことによって、1つの材料が単結晶成長面と研磨の
ストッパーを兼ねていた従来の方式に比べ、選択成長に
最適な材料と研磨のストッパーに最適な材料をそれぞれ
独立に選ぶことが出来るようになり、従来のように結晶
成長の速度を遅くすることや、研磨の終点近(での研磨
速度を高精密に制御するための特別の工程を加えること
なしに、半導体単結晶の選択的な結晶成長及び選択研磨
ができるようになった。
【図面の簡単な説明】
第1図(a)〜(c)及び第2図(a) 、 (b)は
、本発明の結晶物品の形成方法の一実施形態例を示す工
程図である。 第3図は、従来の結晶物品の形成方法を説明するための
説明図である。 第4図(a)〜(c)は、本発明の結晶物品の形成方法
の第1実施例を示す説明図である。 第5図(a) 、 (b)及び第6図(a)〜(c)は
、本発明の結晶物品の形成方法の第2実施例を示す説明
図である。 第7図(a) 、 (b)は、本発明の結晶物品の形成
方法の第3実施例を示す説明図である。 10.30:非晶質絶縁基体、12,32゜42:核形
成領域、13.36:単結晶の核、14.33,37,
43:単結晶、15a。 15b、35:ストッパー材料層、16,63゜63a
、73:Si単結晶領域、38:粒界、40:溶融石英
基板、47,57:凹部、46:溶融石英基板40の凸
部(表面) 、50 :5iOz層、51:Si基板、
52:半球状の単結晶SL島、64 : 5isN4膜
、66:ストッパー面、72:開口部のSL面。 代理人 弁理士  山 下 穣 平 第 図 第 図 第 図 第 図 第 図 コア77r 第 図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)非晶質絶縁基体の一平面内に凹部を形成し、この
    凹部に半導体単結晶を成長させる結晶成長工程と、 形成した半導体単結晶の非晶質絶縁基体面を越えた部分
    の半導体単結晶面と非晶質絶縁基体面とに、前記半導体
    単結晶及び使用する研磨剤の材料よりも硬度の高い材料
    の膜を堆積し、 非晶質絶縁基体面上に堆積した前記膜の表面を研磨のス
    トッパーとして、非晶質絶縁基体面を越えた部分の半導
    体単結晶を研磨する研磨工程と、を有する結晶物品の形
    成方法。
  2. (2)請求項1記載の結晶物品の形成方法において、 前記結晶成長工程が、非晶質絶縁基体の一平面内に形成
    された前記凹部内の任意の位置に結晶該を発生させ、又
    は結晶性の種を配した後に、結晶成長処理を施すことに
    よって、前記凹部に半導体単結晶を成長させる工程であ
    る結晶物品の形成方法。
  3. (3)請求項1又は2記載の結晶物品の形成方法におい
    て、 非晶質絶縁基体面上に堆積した前記膜の表面を研磨のス
    トッパーとして、前記成長した半導体単結晶を研磨した
    後、 前記膜を除去し、前記非晶質絶縁基体面を研磨のストッ
    パーとして、前記成長した半導体単結晶を更に研磨する
    結晶物品の形成方法。
JP19402590A 1990-07-24 1990-07-24 結晶物品の形成方法 Pending JPH0480922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19402590A JPH0480922A (ja) 1990-07-24 1990-07-24 結晶物品の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19402590A JPH0480922A (ja) 1990-07-24 1990-07-24 結晶物品の形成方法

Publications (1)

Publication Number Publication Date
JPH0480922A true JPH0480922A (ja) 1992-03-13

Family

ID=16317694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19402590A Pending JPH0480922A (ja) 1990-07-24 1990-07-24 結晶物品の形成方法

Country Status (1)

Country Link
JP (1) JPH0480922A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289490A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
JP2008166776A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom シリコンベースの領域及びGaAsベースの領域を関連付けるSOI基板の製造方法
JP2010123962A (ja) * 2008-11-20 2010-06-03 Commiss Energ Atom 基板に転写されたブロックを薄化する方法
JP2018085529A (ja) * 2014-06-04 2018-05-31 ディフテック レーザーズ インコーポレイテッド 基板上の結晶性の島の製造方法
US10319754B2 (en) 2014-06-04 2019-06-11 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289490A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
JP2008166776A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom シリコンベースの領域及びGaAsベースの領域を関連付けるSOI基板の製造方法
JP2010123962A (ja) * 2008-11-20 2010-06-03 Commiss Energ Atom 基板に転写されたブロックを薄化する方法
JP2018085529A (ja) * 2014-06-04 2018-05-31 ディフテック レーザーズ インコーポレイテッド 基板上の結晶性の島の製造方法
US10319754B2 (en) 2014-06-04 2019-06-11 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate

Similar Documents

Publication Publication Date Title
EP0553860B1 (en) Process for preparing a semiconductor substrate
JP3112106B2 (ja) 半導体基材の作製方法
US7067386B2 (en) Creation of high mobility channels in thin-body SOI devices
JPH07187892A (ja) シリコン及びその形成方法
JPH0521338A (ja) 半導体部材及び半導体部材の製造方法
EP1650794B1 (en) A method for fabricating a wafer structure with a strained silicon layer and an intermediate product of this method
US5320907A (en) Crystal article and method for forming same
JPH0480922A (ja) 結晶物品の形成方法
JP2699359B2 (ja) 半導体基板の製造方法
KR20050060982A (ko) 에스오아이 웨이퍼의 제조 방법
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH03125458A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH03289130A (ja) 結晶の形成方法
JPH05326692A (ja) 半導体装置の製造方法
JPH03125459A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JP3144707B2 (ja) 結晶基材の製造方法
JP2615629B2 (ja) 半導体装置の製造方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPH02192496A (ja) 結晶物品及びその形成方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPH05101998A (ja) 半導体基材の作製方法
JPH059089A (ja) 結晶の成長方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法