JPH05101998A

JPH05101998A - 半導体基材の作製方法

Info

Publication number: JPH05101998A
Application number: JP3292257A
Authority: JP
Inventors: Kenji Yamagata; 憲二山方; Takao Yonehara; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-10-11
Filing date: 1991-10-11
Publication date: 1993-04-23
Anticipated expiration: 2016-05-28
Also published as: JP3171463B2

Abstract

(57)【要約】【目的】薄膜が割れたり、剥がれたり、また基体が大
きく反ったりすることなく透明絶縁性基体上にシリコン
単結晶薄膜を形成する。【構成】ＳｉＯ₂ を主成分とする透明絶縁性基体１２
１表面に、無支持のシリコン単結晶薄膜１０２を貼り合
わせ、後に熱処理を施す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基材の作製方法
に関し、更に詳しくは、ガラス等の透明性絶縁物基体上
の単結晶半導体層に作成される、高機能，高性能電子デ
バイス、集積回路などに適する半導体基材の作製方法に
関するものである。

【０００２】

【従来の技術】絶縁物上の単結晶シリコン半導体層の形
成は、ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ（Ｓ
ＯＩ）技術として広く知られ、通常のシリコン集積回路
を作製するバルクシリコン基体では到達しえない数々の
優位点をこの基体が有することから、多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、
．誘電体分離が容易で高集積化が可能、．対放射線
耐性に優れている、．浮遊容量が低減され高速化が可
能、．ウエル工程が省略できる、．ラッチアップを
防止できる、．薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。上記したよう
なデバイス特性上の多くの利点を実現するために、ここ
数十年に渡りＳＯＩ構造の形成方法について研究されて
きている。この内容は、例えば、Ｓｐｅｃｉａｌｌｓ
ｓｕｅ：”Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｓｉｌｌｉ
ｃｏｎｏｎｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ
ｉｎｓｕｌａｔｏｒｓ”；ｅｄｉｔｅｄｂｙＧ．
Ｗ．Ｃｕｌｌｅｎ，ＪｏｕｒｎａｌｏｆＣｒｙｓｔ
ａｌＧｒｏｗｔｈ，ｖｏｌｕｍｅ６３，ｎｏ３，
ｐｐ４２９〜５９０（１９８３）．等の文献にまとめ
られている。

【０００３】多くのＳＯＩ技術の中でシリコン層が単結
晶であって、ある程度の集積回路を形成できるレベルま
で研究が進められた例としては、古くは単結晶サファイ
ア基体上にシリコン膜をＣＶＤ法（化学気相法）でヘテ
ロエピタキシーさせて形成するＳＯＳ（Ｓｉｌｉｃｏｎ
ｏｎＳａｐｐｈｉｒｅ）が知られており、最も成熟
したＳＯＩ技術として一応の成功を収めている。しかし
この技術に於いてはシリコン層と下地サファイア基体界
面の格子不整合により大量の結晶欠陥が生じたり、サフ
ァイア基体からアルミニュームがシリコン層へ混入した
り、そして何よりも基体の高価格と大面積化への対応が
遅れている、などの理由によりその応用の広がりが妨げ
られている。

【０００４】比較的近年には、サファイア基体を使用せ
ずにシリコン基体をもとにしてＳＯＩ構造を実現しよう
という試みが行なわれている。この試みは、次の三つに
大別される。（１）シリコン単結晶基体の表面を酸化後に、酸化膜の
一部に窓を開けてシリコン基体を部分的に表出させ、そ
の部分をシードとして横方向へエピタキシャル成長さ
せ、ＳｉＯ₂ 上へシリコン単結晶層を形成するもの。（２）シリコン単結晶基体そのものを活性層として使用
し、その下部になんらかの方法によってＳｉＯ₂ の埋め
込み層を形成するもの。（３）シリコン基体を絶縁性の基体と貼り合わせた後、
シリコン基体を研磨、或いはエッチングして、任意の厚
みの単結晶層を残すもの、の三つである。

【０００５】上記（１）を実現する手段としては、基本
的に三種類ある。ＣＶＤ法により直接、単結晶層シリコ
ンを横方向エピタキシャル成長させる方法（気相法）、
非晶質シリコンを堆積して、熱処理により固相横方向エ
ピタキシャル成長させる方法（固相法）、非晶質あるい
は、多結晶シリコン層に電子線、レーザー光等のエネル
ギービームを収束して照射し、溶融再結晶により単結晶
シリコン層をＳｉＯ₂上に成長させるか、または棒状ヒ
ーターにより帯状に溶融領域を走査する方法（Ｚｏｎｅ
ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ）（液相法）である。これらの方法にはそれぞれ一長
一短があるが、その制御性、生産性、均一性、品質に多
大の問題を残しており、いまだに工業的に実用化したも
のは少ない。例えばＣＶＤ法は平坦薄膜化するには、制
御性の良い研磨技術や犠牲酸化が必要となるし、固相成
長法においてはその結晶性が悪い。またビームアニール
法では、収束ビーム走査による処理時間と、ビームの重
なり具合、焦点調整などの制御性に問題がある。このう
ち、ＺｏｎｅＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ法がもっとも成熟しており、比較的大規模
な集積回路も試作されてはいるが、依然として亜粒界等
の結晶欠陥が多数残留しており、少数キャリヤーデバイ
スを作成するにいたってない。

【０００６】上記（２）を実現する手段として現在最も
多くの研究機関で研究開発が進められている技術は、サ
イモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎｂｙ
ｉｏｎｉｍｐｌａｎｔｅｄｏｘｙｇｅｎ）と称され
るシリコン単結晶基体中に酸素のイオン注入によりＳｉ
Ｏ₂ 層を形成する方法である。この技術はシリコンプロ
セスと整合性が良いため現在もっとも成熟した手法であ
る。しかしながら、ＳｉＯ₂ 層を形成をするためには酸
素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入する必要
があり、その注入時間は長大であり生産性は高いとはい
えず、またウエハーコストは高い。更に結晶欠陥は多く
残存し、工業的に見て少数キャリヤーデバイスを作製で
きる充分な品質に至っていない。ＳＩＭＯＸの他に、多
孔質シリコンの酸化による誘電体分離によりＳＯＩ構造
を形成するものも知られている。この方法は、Ｐ型シリ
コン単結晶基体表面にＮ型シリコン層をプロトンイオン
注入（イマイ他、Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ，
ｖｏｌ６３，５４７（１９８３））、もしくは、エピ
タキシャル成長とパターニングによって島状に形成し、
表面よりシリコン島を囲むようにＨＦ溶液中の陽極化成
法によりＰ型シリコン基体のみを多孔質化したのち、増
速酸化によりＮ型シリコン島を誘電体分離する方法であ
る。上記方法では、分離されているシリコン領域はデバ
イス工程のまえに決定されており、デバイス設計の自由
度を制限する場合があるという問題点がある。

【０００７】上記（３）を実現する手段としては、基本
的には二つに分かれる。その一つは、支持体となる基体
側にシリコン基体を用いる場合（この場合、少なくとも
どちらか片方のシリコン基体の表面は酸化されている）
であり、二つめは、支持体となる基体側にシリコン以外
の絶縁性基体を用いる場合である。両方の場合とも、二
枚の基体を貼り合わせた後、その界面の結合を強力なも
のにするために１０００℃前後の温度で熱処理する必要
がある。これらのプロセスは支持体の材料を問わず、シ
リコン基体を薄膜化する工程が最も重要であり、通常数
百μｍもの厚さのシリコン基体を均一に数μｍ、もしく
は１μｍ以下の厚さまで研磨、或いはエッチングしなけ
ればならず、その制御性や均一性の面で技術的に極めて
困難である。また支持体にシリコン以外の絶縁性基体を
用いた場合には、１０００℃前後の熱処理の工程で両基
体の熱膨張係数の違いから、貼り合わさった基体が反っ
てしまったり、または基体が割れてしまったり、または
両基体がはがれてしまう（或いは初めから貼り合わな
い）という問題も生じてしまう。熱膨張係数がシリコン
と近い材料を合成して支持基体に用いた例もあるが、そ
のような材料は知られている限りでは耐熱性が悪く、結
合を強めるための熱処理やデバイスを形成するためのプ
ロセス温度に耐えられない。

【０００８】

【発明が解決しようとする課題】以上述べたように、高
性能電子デバイスを作製するに足るＳＯＩ基体を生産性
よく提供できる技術は、未だ達成するに至っていない。
またＳＯＩ構造を透明基体上に形成し、基体自体に機能
性を持たせることを第一の目的とする場合には、上記
（１）及び（２）の方法では原理的に不可能であり、上
記（３）の方法においても主流はシリコン基体どうしを
熱酸化膜を介して貼り合わせるものであって、シリコン
（基体）と熱膨張係数の異なる透明基体を直接貼り合わ
せ、シリコン基体を研磨してＳＯＩを得るのは極めて困
難である。

【０００９】本発明では、透明絶縁性基体上に、基体と
熱膨張係数の大きく異なるＳｉ単結晶薄膜を貼り合わせ
ることを可能にし、高機能性ＳＯＩ基体を作製すること
を目的とする。一方、大規模集積回路を作製する際にも
高価なＳＯＳや、ＳＩＭＯＸの代替足り得る高性能半導
体基材の作製方法も同時に提供することも目的とする。

【００１０】

【課題を解決するための手段】本発明の半導体基材の作
製方法は、ＳｉＯ₂ を主成分とする透明絶縁性基体表面
に、無支持のシリコン単結晶薄膜を貼り合わせ、後に熱
処理を施すことを特徴とする。

【００１１】また、本発明の半導体基材の作製方法は、
ＳｉＯ₂ を主成分とする透明絶縁性基体表面に、無支持
のシリコン単結晶薄膜又は表面が酸化された無支持のシ
リコン単結晶薄膜の酸化面を貼り合わせ、後に熱処理を
施すことを特徴とする。

【００１２】

【作用】本発明は、シリコン基体上にエピタキシャル成
長した単結晶シリコン層を基体と分離して無支持の薄膜
とし、これを直接ＳｉＯ₂ を主成分とする透明絶縁性基
体に貼り合わせ、熱処理することによりＳｉＯ₂ 表面と
Ｓｉ表面が強い結合を形成してＳＯＩ基体を作製するも
のである。その際に通常では両材料間の熱膨張係数の違
いのため貼り合わせは非常に困難であるが、本発明によ
る方法ではエピタキシャル成長層たるシリコン単結晶薄
膜が基体と予め分離され、シリコン単結晶薄膜の厚みが
極めて薄く、界面に結合が形成されたときに受ける応力
の絶対値が小さくて済むので、このような貼り合わせが
はじめて可能になる。

【００１３】また本発明では、活性層として信頼性の高
い単結晶シリコン基体上のエピタキシャル層を用いるの
で、従来のＳＯＩ基体に比べて優れた結晶性を有するＳ
ＯＩ基体が提供できる。

【００１４】ここで単結晶シリコン薄膜とＳｉＯ₂ を主
成分とする透明絶縁性基体との貼り合わせ界面は、薄膜
デバイスを作製する際にある程度の界面準位を形成する
可能性がある。そこで更に、本発明においてエピタキシ
ャル成長を行う際に、エピタキシャル層の表面を酸化
し、この酸化面と透明絶縁性基体を貼り合わせること
で、界面準位の低減が可能になる。

【００１５】

【実施態様例】以下、本発明の実施態様例を図１及び図
２を用いて説明する。

【００１６】まず無支持の単結晶シリコン薄膜を得る二
つの方法について説明する。

【００１７】第一の方法は、低抵抗シリコン基体１０１
上に高抵抗のエピタキシャル層（単結晶シリコン層）１
０２を形成し（図１（Ａ））、後に低抵抗シリコン基体
１０１のみを化学エッチングにより選択的に除去するも
のである。シリコンのエッチング速度は、エッチング液
の組成やその成分比によって異なるが、シリコンそのも
のの電気抵抗率（不純物濃度の大小）によっても大きく
変化することが知られている。選択エッチングを行なう
場合には、エッチング液の組成として、通常はフッ酸
（ＨＦ）と硝酸（ＨＮＯ₃ ）の混合液、もしくはこれに
酢酸（ＣＨ₃ ＣＯＯＨ）を加えたものを用いることがで
きる。混合比はフッ酸：硝酸：酢酸が１：３：８のとき
に高い選択性が得られる。例えば上記エッチング液を用
いたとき、抵抗率が０．０１Ω・ｃｍの単結晶シリコン
のエッチング速度が０．８μｍ／ｍｉｎ．なのに対し
て、３．２Ω・ｃｍの単結晶シリコンでは０．００４μ
ｍ／ｍｉｎ．と約２００倍の選択比が得られる。従って
上記エッチング液を用いて低抵抗シリコン基体１０１の
みが選択的に除去され、エピタキシャル層であった単結
晶シリコン薄膜１０２が単独で得られる。ただし高抵抗
のエピタキシャル層でも長時間エッチング液に浸してお
くとかなりの量がエッチングされるので、低抵抗シリコ
ン基体１０１の大部分を予め機械的研磨により除去して
おくのが好ましい。また高抵抗エピタキシャル層の表面
を酸化してＳｉＯ₂ を形成するか、またはＬＰＣＶＤ等
でＳｉ₃ Ｎ₄ を堆積しておけば、これが保護層１０３と
して作用し、後に基体１０１部分をエッチングする際に
エピタキシャル層たる単結晶シリコン薄膜１０２を殆ど
エッチングすることなしに残すことができる。保護層１
０３はフッ酸によって除去することができる。または予
め基体の抵抗値、エピタキシャル層の抵抗値、エッチン
グ液の組成比などからそれぞれの領域のエッチング速度
を計算しておき、エピタキシャル層のエッチングされる
量を加えた分だけ初めにエピタキシャル成長しておいて
もよい。

【００１８】無支持の単結晶シリコン薄膜を得る第二の
方法は、単結晶シリコン基体を陽極化成により多孔質化
して多孔質シリコン基体１１１を形成し、その表面に非
多孔質単結晶シリコン層１１２をエピタキシャル成長
し、多孔質シリコン基体１１１を選択的に除去するもの
である（図１（Ｂ））。ここで多孔質シリコンとは、透
過電子顕微鏡による観察によれば、平均約６００オング
ストローム程度の径の孔が単結晶シリコン基体中に高密
度で形成されているもので、その密度は単結晶シリコン
に比べると半分以下になるにもかかわらず、単結晶性は
維持されており、多孔質層の上部へ単結晶シリコン層を
エピタキシャル成長させることも可能な性質を有する材
料である。またもう１つの大きな特徴として、多孔質シ
リコンはバルクの単結晶シリコンに比べてエッチング速
度が約１０⁵ 倍も大きく、フッ酸のみ（硝酸を用いな
い）の系でもエッチングが可能という性質も有する。

【００１９】以下、多孔質シリコンの形成方法につい
て、図２を用いて説明する。まず、基体としてＰ型の単
結晶シリコン基体２０１を用意する。Ｎ型でも不可能で
はないが、その場合は低抵抗の基体に限定される。基体
２０１を図２（Ａ）に示すような装置にセッティングす
る。即ち基体の片側がフッ酸系の溶液２０４に接してい
て、溶液２０４側に負の電極２０６がとられており、逆
側は正の金属電極２０５に接している。図２（Ｂ）に示
すように、正電極側２０５´も溶液２０４´を介して電
位をとってもかまわない。いずれにせよフッ酸系溶液に
接している基体２０１または基体２０１´の負の電極側
から多孔質化が起こる。フッ酸系溶液２０４としては、
一般的には濃フッ酸（４９％ＨＦ）を用いる。純水（Ｈ
₂ Ｏ）で希釈していくと、流す電流値にもよるが、ある
濃度からエッチングが起こってしまうので好ましくな
い。また陽極化成中に基体２０１の表面から気泡が発生
してしまい、この気泡を効率よく取り除く目的から、界
面活性剤としてアルコールを加える場合がある。アルコ
ールとしてはメタノール、エタノール、プロパノール、
イソプロパノール等が用いられる。また界面活性剤の代
わりに撹はん器を用いて、溶液を撹はんしながら陽極化
成を行ってもよい。負電極２０６に関しては、フッ酸溶
液に対して侵食されないような材料、例えば金（Ａ
ｕ）、白金（Ｐｔ）等が用いられる。正側の電極２０５
の材質は一般に用いられる金属材料でかまわないが、陽
極化成が基体２０１のすべてになされた時点で、フッ酸
系溶液２０４が正電極２０５に達するので、正電極２０
５の表面にも耐フッ酸溶液性の金属膜をコーティングし
ておくとよい。陽極化成を行う電流値は最大数百ｍＡ／
ｃｍ² であり、最小値は零でなければよい。この値は多
孔質化したシリコンの表面に良質のエピタキシャル成長
ができる範囲内で決定される。通常電流値が大きいと陽
極化成の速度が増すと同時に、多孔質シリコン層の密度
が小さくなる。即ち孔の占める体積がおおきくなる。こ
れによってエピタキシャル成長の条件が変わってくるの
である。

【００２０】以上のようにして多孔質化したシリコン基
体１１１上に、非多孔質の単結晶シリコン層１１２をエ
ピタキシャル成長する。エピタキシャル成長は一般的な
熱ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法、分子線
エピタキシー法、スパッタ法等で行われる。表面にエピ
タキシャル層１１２を有した多孔質シリコン基体１１１
をフッ酸系溶液中に浸しておくと、前述したように多孔
質部分は全てエッチングされるが、多孔質でない単結晶
シリコン部分は殆どフッ酸と反応しないので薄膜として
溶液中に残る。このときフッ酸系溶液というのは、フッ
酸のほかに過酸化水素水（Ｈ₂ Ｏ₂ ）やアルコール類を
混合したものが用いられる。

【００２１】フッ酸、硝酸、酢酸系の選択エッチングで
も、多孔質シリコンの選択エッチングでも、選択的に残
される単結晶シリコン薄膜の厚みは２μｍ以下にするこ
とが望ましい。これは膜厚が２μｍを超えると、シリコ
ン膜を基体と密着させてアニールしたときに両者間の熱
膨張係数の違いにより応力が発生し、そのため基体が大
きく歪み、応力がシリコン膜と基体との結合力を上回っ
たときにシリコン膜の剥離、もしくは破壊が起こる場合
があるからである。基体ごと破壊する場合もある。膜厚
が２μｍ以下であれば、応力の絶対値が小さくなるた
め、接着界面の結合力が界面に加わる応力を上回って、
強力な原子的な結合が形成される。但し、膜厚が２μｍ
を超える場合でも、単結晶膜と基体とを密着させ、熱処
理工程を行う前に反応性イオンエッチング（ＲＩＥ）や
フッ酸硝酸系のいわゆるウェットエッチングで単結晶膜
を適正膜厚に調整することにより、次の熱処理工程が可
能になる。また一方、膜厚が薄すぎると膜自体の剛性が
不足し、洗浄等の取扱いが困難になるため、膜厚の最低
値は０．４μｍ程度にしておくのが好ましい。図１
（Ｃ）は選択エッチングによって得られた単結晶薄膜１
０２（または１１２）の洗浄工程を示す図である。膜厚
が数μｍで直径が数インチ（ウェハーサイズ）の単結晶
薄膜は、通常シリコンウェハーを取り扱うときのような
ピンセットやカセットケースの使用が困難である。従っ
て図１（Ｃ）に示すように、テフロン等でできた網状の
支持台１０７の上で薄膜を横たえたまま取り扱うのが好
ましい。予め選択エッチングを行う容器の中に、この網
状支持台を入れておくとよい。洗浄方法は、選択エッチ
ング液から単結晶薄膜を取りだした後、純水でリンス
し、さらに硫酸（Ｈ₂ ＳＯ₄ ）と過酸化水素水の混合
液、塩酸（ＨＣｌ）と過酸化水素水の混合液、フッ酸、
フッ酸と過酸化水素水の混合液、アンモニア水溶液、純
水等、またはこれらの溶液の組み合わせにより洗浄を行
う。純水でリンスする際には、超音波洗浄器をもちいる
のも効果的である。

【００２２】図１（Ｄ）では洗浄した単結晶薄膜１０２
（または１１２）を網状支持台１０７の上で乾燥させ、
次にＳｉＯ₂ を主成分とする透明絶縁性基体１２１を単
結晶薄膜と密着させる工程を示す。透明絶縁性基体１２
１は溶融石英、合成石英、高融点ガラス等の中から選ば
れる。透明絶縁性基体１２１と密着した単結晶薄膜１０
２（または１１２）は、特に熱処理を施さなくても外部
応力を加えない限り通常のシリコン基体と同様な取り扱
いが可能になる。これは透明絶縁性基体１２１と単結晶
薄膜１０２（または１１２）の界面における水素結合の
ためである。水素結合は分子間結合であるので、界面の
密着性が高い程、即ち基体と薄膜の平坦性が高い程強く
なる。従って基体と薄膜との密着性を高めるために、基
体の上から重石等で均一な圧力をかけるのも有効な手段
である。また水素結合は密着する界面の水素原子（−
Ｈ）と酸素原子（−Ｏ−）間の引力であるので、洗浄の
最終工程で水素結合が行い易くなるように表面処理を施
すことによって、かなりの結合力を高めることができ
る。

【００２３】ここでシリコン単結晶薄膜１０２と基体１
２１との貼り合わせ界面は、薄膜デバイスを作製する際
にある程度の界面準位を形成する可能性がある。そこで
エピタキシャル成長を行う際に、エピタキシャル層の表
面を酸化し、酸化膜と透明基体１２１を貼り合わせるこ
とで界面準位の低減が可能になる。もしくは、シリコン
単結晶薄膜を形成した後に、薄膜の表面を酸化し、貼り
合わせてもよい。

【００２４】次に水素結合によって密着している基体と
薄膜の剛体に熱処理を施し、図１（Ｅ）に示すような貼
り合わせ型ＳＯＩを得る。熱処理は酸素、窒素、水素、
希ガス等の雰囲気中で、６００℃以上で行う。一般的に
熱処理の温度が高ければ高いほど、界面の結合力が強ま
る。これは約２００℃以上になると、水素結合していた
水素と酸素の両原子がＨ₂ Ｏの形で脱水し、そのあとに
縮合したシラノール結合（Ｓｉ−Ｏ−Ｓｉ）を形成する
ためである。但し脱水したＨ₂ Ｏが界面近傍に空隙（ボ
イド）等の形で残存している間は、まだ結合力は最も高
い状態ではなく、このボイドが拡散して完全に消滅した
ときに最も結合力が高くなる。そしてこの状態で結合力
は飽和し、それ以上の高温処理をしても結合力がさらに
強まることはない。この結合力が飽和する温度は約９０
０℃である。熱処理を終えて室温に戻されたＳＯＩ基体
は、シラノール結合を形成した温度の膨張状態から、結
合を保ったままで収縮しようとする。そしてその収縮率
はシリコン単結晶の方が基体のＳｉＯ₂ よりも大きいた
め、界面に応力が発生する。しかしシリコン単結晶の体
積が小さいので、応力の絶対値は小さく、体積の大きな
基体を歪ませるに至らない。また応力よりも結合力が方
が大きいために、単結晶薄膜が剥離したり割れたりする
こともない。

【００２５】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。（実施例１）図２及び図３を用いて本発明の第１実施例
の詳細を説明する。

【００２６】まず、図３（Ａ）に示すように、２００ミ
クロンの厚みを持った４インチＰ型（１００）単結晶シ
リコン基体（０．１〜０．２Ωｃｍ）３０１を用意し
た。

【００２７】次に図３（Ｂ）に示すように、シリコン基
体３０１を図２（Ａ）に示すような装置にセットして、
陽極化成を行った。この時の溶液２０４は４９％ＨＦ溶
液を用い、電流密度は１００ｍＡ／ｃｍ² であった。そ
してこの時の多孔質化速度は８．４μｍ／ｍｉｎ．であ
り、２００μｍの厚みを持ったＰ型（１００）シリコン
基体は２４分で全体が多孔質化され、多孔質シリコン基
体３１１を得た。

【００２８】次に図３（Ｃ）に示すように、該Ｐ型（１
００）多孔質シリコン基体３１１上にＣＶＤ法により、
単結晶シリコン層３１２を１．０μｍエピタキシャル成
長した。堆積条件は以下の通りである。

【００２９】使用ガス：ＳｉＨ₄ ／Ｈ₂ ガス流量：０．６２／１４０（ｌ／ｍｉｎ）温度：７５０℃ 圧力：８０Ｔｏｒｒ成長速度：０．１２μｍ／ｍｉｎ次に図３（Ｄ）に示すように、上記方法にて作成した基
体を図中に示すようにエッチング溶液中に浸した。即
ち、この後の洗浄工程を考慮して、エッチング溶液中に
テフロン製の網状支持台３０７を吊るし、その上に作成
した基体を置いた。このときのエッチング溶液の組成と
多孔質シリコンに対するエッチング速度は、ＨＦ：Ｈ₂ Ｏ₂ ：Ｃ₂ Ｈ₅ ＯＨ＝５：２５：６１．６μｍ／ｍｉｎ．であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶エピタキシャル層のエッチング速度は６オングストロ
ーム／ｈｏｕｒであり、殆どエッチングされずに単結晶
シリコン薄膜３１２のみが残った。

【００３０】次に図３（Ｅ）に示すように、単結晶シリ
コン薄膜３１２を網状支持台３０７に乗せたままエッチ
ング溶液中から取りだし、純水でリンスした。さらに硫
酸／過酸化水素水溶液（３：１）で１０分間洗浄した
後、再び純水でリンスして自然乾燥した。次に４インチ
の溶融石英基体（厚み５２５μｍ）３２１を上記と同等
の洗浄をした後に、単結晶シリコン薄膜３１２と密着さ
せた。密着した基体を網状支持台に乗せたまま、５０℃
のクリーン・オーブン内で更に１時間乾燥させた。

【００３１】次に図３（Ｆ）に示すように、基体をオー
ブンから取りだし、今度はアニール炉で窒素雰囲気中、
１０００℃、２時間のアニールを行い、透明基体上に厚
さ１μｍの単結晶シリコン薄膜を備えたＳＯＩ基体がえ
られた。（実施例２）図４を用いて本発明の第２実施例を詳細に
説明する。

【００３２】まず、図４（Ａ）に示すように、３００μ
ｍの厚みを持った抵抗率０．０１Ω・ｃｍのＮ型（１０
０）シリコン単結晶基体４０１を用意し、その表面に第
１実施例と同じ条件でエピタキシャル層４０２を１．０
μｍ成長した。そしてエピタキシャル層４０２の表面に
レジスト４０３を２μｍの厚さでコーティングし、１５
０℃で２０分間の熱処理を行った。

【００３３】次に図４（Ｂ）に示すように、得られた基
体の単結晶基体４０１側を機械的研磨法により約１５０
μｍ研磨した後、図中に示すようにテフロン製網状支持
台４０７の上に置き、シリコンエッチング液中に吊るし
た。エッチングはレジストの耐食性を考慮して２段階で
行った。第１段階では、フッ酸：硝酸：水が１：２：５
の混合液で２０分間のエッチングを行なった。これを純
水でリンスした後に１５０℃で熱処理してレジストの耐
食性を回復させた。第２段階ではエッチング液の組成は
フッ酸：硝酸：酢酸が１：３：８の混合液であり、エッ
チングは２０分間行った。以上のエッチング処理によっ
てシリコン単結晶基体４０１は全てエッチングされ、レ
ジスト４０３がコーティングされたエピタキシャル層４
０２のみが残った。

【００３４】次に図４（Ｃ）に示すように、レジストを
１２０℃の硫酸／過酸化水素水混合溶液中で剥離し、更
に清浄な硫酸／過酸化水素水混合液、純水、フッ酸水溶
液、塩酸／過酸化水素水混合溶液、純水の順番で洗浄し
た。真空デシケータ中で水分を除去し、乾燥したエピタ
キシャル層４０２の表面に同型の石英基体４２１を密着
させた。

【００３５】次に図４（Ｄ）に示すように、基体を取り
出し、窒素雰囲気の炉中で１０００℃、２時間の熱処理
を行い、透明基体上に１μｍの厚さの単結晶シリコン膜
を備えたＳＯＩ基体が得られた。（実施例３）図５を用いて本発明の第３実施例の詳細を
説明する。

【００３６】まず、図５（Ａ）に示すように、２００μ
ｍの厚みを持った抵抗率０．０１Ω・ｃｍのＮ型（１０
０）シリコン基体５０１を用意し、その表面に第１実施
例と同じ条件でエピタキシャル層５０２を５．０μｍ成
長した。

【００３７】次に図５（Ｂ）に示すように、得られた基
体を前記実施例図中に示したようにテフロン製網状支持
台の上に置き、シリコンエッチング液中に吊るした。エ
ッチング液の組成はフッ酸：硝酸：酢酸が１：３：８の
混合液であり、エッチングは２６０分間行った。以上の
エッチング処理によってシリコン単結晶基体５０１は全
てエッチングされ、エピタキシャル層５０２は一部がエ
ッチングされて厚さ１．５μｍの薄膜が残った。

【００３８】次に図５（Ｃ）に示すように、以後のプロ
セスは第１実施例と同様に行い、透明基体５２１上に
１．５μｍの厚さの単結晶シリコン膜を備えたＳＯＩ基
体が得られた。（実施例４）図６を用いて本発明の第４実施例の詳細を
説明する。

【００３９】まず、図６（Ａ）に示すように、３００ミ
クロンの厚みを持った４インチＰ型（１００）単結晶シ
リコン基体（０．１〜０．２Ωｃｍ）６０１を用意し
た。この基体を第１実施例と同様な方法で片側から５０
ミクロンだけ多孔質化し、さらに得られた多孔質層６１
１の表面に単結晶シリコン層６１２をエピタキシャル成
長した。成長の条件もまた第１実施例と同様に行った。

【００４０】次に図６（Ｂ）に示すように、上記基体の
シリコン基体６０１側から機械的に２７０ミクロン研磨
し、多孔質層６１１を露出させた。

【００４１】次に図６（Ｃ）に示すように、次にこれを
図中に示すようにエッチング溶液中に浸し、多孔質層６
１１のみをエッチングし、エピタキシャル層６１２を残
した。エッチング溶液の組成は第１実施例と同じものを
用いた。

【００４２】次に図６（Ｄ）に示すように、得られた単
結晶薄膜６１２は十分に洗浄された後、４インチの溶融
石英基体６２１と貼り合わせた。貼り合わせた基体を１
０００℃で２時間アニールし、透明基体上に厚さ１μｍ
の単結晶シリコン膜を備えたＳＯＩ基体が得られた。（実施例５）図７を用いて本発明の第５実施例の詳細を
説明する。

【００４３】まず、図７（Ａ）に示すように、第４実施
例と同様の工程により１μｍの厚さの無支持の単結晶薄
膜７１２を得た。

【００４４】次に図７（Ｂ）に示すように、単結晶薄膜
７１２を網状支持台７０７の上に乗せたまま、これを２
３０℃に加熱した硝酸と硫酸との混合溶液中に２５時間
浸し、薄膜の表面を５０オングストローム酸化した。十
分に洗浄を行った後、得られた一方のＳｉＯ₂ 膜７０３
の面を４インチの溶融石英基体７２１と貼り合わせた。

【００４５】次に図７（Ｃ）に示すように、貼り合わせ
た基体を１０００℃で２時間アニールし、更に表面のＳ
ｉＯ₂ 膜７０３を希フッ酸溶液で除去することで、透明
基体上に厚さ１μｍの単結晶シリコン膜を備え、かつシ
リコンと酸化シリコン膜の界面の界面準位が低いＳＯＩ
基体が得られた。

【００４６】

【発明の効果】以上詳述したように、本発明によれば、
単結晶シリコン基体上にエピタキシャル成長した成長層
のみを無支持の薄膜として分離し、該薄膜を透明絶縁性
基体と貼り合わせることによって、従来の熱膨張係数の
異なる基体どうしの貼り合わせのように薄膜が割れた
り、剥がれたり、また基体が大きく反ったりすることが
なくなった。同時にエピタキシャル成長層は膜厚分布の
制御が容易であるため、本発明の貼り合わせによって得
られるＳＯＩ基体のシリコン膜厚の分布も極めて良好と
なる。そして本方法によって得られたＳＯＩ基体は光透
過性であるので、この性質を利用した機能性デバイスを
設計することが可能であるし、またＳＯＩ構造の大規模
集積回路を作製する目的に対しても、高価なＳＯＳや、
ＳＩＭＯＸの代替足り得る半導体基体を提供することが
できるようになった。

【図面の簡単な説明】

【図１】本発明の工程を説明するための模式的断面図で
ある。

【図２】シリコン基体を多孔質する際の装置説明図であ
る。

【図３】本発明の第１実施例の工程を説明するための模
式的断面図である。

【図４】本発明の第２実施例の工程を説明するための模
式的断面図である。

【図５】本発明の第３実施例の工程を説明するための模
式的断面図である。

【図６】本発明の第４実施例の工程を説明するための模
式的断面図である。

【図７】本発明の第５実施例の工程を説明するための模
式的断面図である。

【符号の説明】

１０１単結晶シリコン基体１０２エピタキシャ成長層１０３保護層１０７網状支持台１１１多孔質化したシリコン基体１１２エピタキシャ成長層１２１透明絶縁性基体２０１単結晶シリコン基体２０４エッチング液２０４’ エッチング液２０５正電極２０５’ 正電極２０６負電極２０６’ 負電極３０１単結晶シリコン基体３０７網状支持台３１１多孔質化したシリコン基体３１２エピタキシャ成長層３２１透明絶縁性基体４０１単結晶シリコン基体４０２エピタキシャ成長層４０３保護層４０７網状支持台４２１透明絶縁性基体５０１単結晶シリコン基体５０２エピタキシャ成長層５２１透明絶縁性基体６０１単結晶シリコン基体６０７網状支持台６１１多孔質化したシリコン基体６１２エピタキシャ成長層６２１透明絶縁性基体７０３保護層７０７網状支持台７１２エピタキシャ成長層７２１透明絶縁性基体

Claims

【特許請求の範囲】

【請求項１】ＳｉＯ₂ を主成分とする透明絶縁性基体
表面に、無支持のシリコン単結晶薄膜を貼り合わせ、後
に熱処理を施すことを特徴とする半導体基材の作製方
法。
【請求項２】ＳｉＯ₂ を主成分とする透明絶縁性基体
表面に、表面が酸化された無支持のシリコン単結晶薄膜
の酸化面を貼り合わせ、後に熱処理を施すことを特徴と
する半導体基材の作製方法。
【請求項３】シリコン単結晶薄膜は、不純物濃度の高
い低抵抗シリコン基体上に高抵抗単結晶シリコン層をエ
ピタキシャル成長し、次いで前記低抵抗シリコン基体を
ケミカルエッチングにより選択的に除去することにより
得られる請求項１または請求項２に記載の半導体基材の
作製方法。
【請求項４】シリコン単結晶薄膜は、多孔質単結晶シ
リコン基体上に非多孔質単結晶シリコン層をエピタキシ
ャル成長し、次いで前記多孔質単結晶シリコン基体をフ
ッ酸、過酸化水素水、アルコール系の混合エッチング液
により、選択的に除去することにより得られる請求項１
または請求項２に記載の半導体基材の作製方法。
【請求項５】前記熱処理を行う際のシリコン単結晶薄
膜の膜厚は、２μｍ以下である請求項１または請求項２
に記載の半導体基材の作製方法。