JPH03125459A - 単結晶領域の形成方法及びそれを用いた結晶物品 - Google Patents

単結晶領域の形成方法及びそれを用いた結晶物品

Info

Publication number
JPH03125459A
JPH03125459A JP26284889A JP26284889A JPH03125459A JP H03125459 A JPH03125459 A JP H03125459A JP 26284889 A JP26284889 A JP 26284889A JP 26284889 A JP26284889 A JP 26284889A JP H03125459 A JPH03125459 A JP H03125459A
Authority
JP
Japan
Prior art keywords
single crystal
mask
recess
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26284889A
Other languages
English (en)
Inventor
Kenji Yamagata
憲二 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26284889A priority Critical patent/JPH03125459A/ja
Publication of JPH03125459A publication Critical patent/JPH03125459A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は単結晶領域の形成方法及びそれを用いた結晶物
品に係り、特に電気的に絶縁分離された単結晶領域の形
成方法及びそれを用いた結晶物品に関する。
本発明は、半導体集積回路等の電子素子、特に高性能電
子素子用に使用される絶縁膜上のSi単結晶膜(SOI
)の作製に好適に用いられるものである。
〔従来の技術〕
近年、高性能電子素子の開発のために5OI(Sili
con On In5ulator)構造のSin膜が
注目されている。Si層が結晶質(非晶質を除く)のも
のだけを取り上げても、かなり多くの形成方法があり、
膜質の性能別に多くのランクに分別される。
例えば、最も簡単な形はSiO□等の絶縁物(膜)上に
CVD、スパッタ等で多結晶Siを堆積させるものであ
る。これは堆積時の基板温度にもよるが、平均粒径が数
百〜数千人に分布した多結晶膜となる。無給この多結晶
膜は粒(グレイン)の形、大きさ等は一切制御されてい
ない。
さらに、上記多結晶膜、または非晶質膜を、レーザーや
棒状ヒーター等の熱エネルギーによって溶融固化させ、
ミクロンあるいはミリメートル程度の大粒径多結晶薄膜
を得る方法も報告されている(Single Crys
tal 5ilicon on Non−single
Non−5in In5ulators、 Jorna
l of Crystal Groiythvol、 
63. No、3.0ctober 1983 edi
ted by G、 H。
Cu1len)。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定し、単結
晶シリコンにおける電子易動度と比較すると、溶融固化
による数μm〜数龍の粒径を有する多結晶シリコンでは
、単結晶シリコンの場合と同程度であり、数百〜数千人
の粒径分布を有する多結晶シリコンでは単結晶シリコン
の場合の10−3程度であり、また非晶質シリコンでは
単結晶シリコンの場合の2X10−’程度である。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆積膜は非晶質又は粒径分布
をもった多結晶構造となり、そこに作製された素子は、
単結晶層に作製された素子に比べて、その性能が大きく
劣るものとなる。そのために、用途としては簡単なスイ
ッチング素子、太陽電池、光電変換素子等に限られる。
従って、高性能な電子素子を形成するためには、粒界が
無いか、もしくは粒界の位置の制御された半導体単結晶
薄膜が必要となる。
粒界が無い非晶質上のSi単結晶薄膜の例としてS O
S (Silicon on 5apphire)やS
IMOX(Separation by Implan
tation of Oxygen) 、貼り合わせ、
酸化分離(USP 4,36L600 )等が報告され
ており、粒界の位置の制御された半導体薄膜の形成方法
として、特開昭63−107016号が開示されている
SOSは基板にサファイヤ(iii結晶Δ7!203)
を使用し、その表面にSiをヘテロエピタキシャル成長
させるものである。この技術は、サファイヤ基板が非常
に高価であることと、Si膜中に基板の構成成分である
八!が拡散してしまうという問題点を有している。
SIMOXは、Siウェハに○+ (酸素イオン)を高
エネルギー注入し、アニールすることによって表面のS
tの単結晶構造を保ったまま、ウェハ内に5in2の中
間層を形成する技術である。この技術は非常に高エネル
ギーで、しかも高濃度で酸素イオンを注入するためスル
ープットが悪く、また高温のアニールが必要なために基
板への応力が心配されている。
また、貼り合わせ技術とは、表面が酸化された2枚のS
iウェハ、もしくば1枚は酸化されもう1枚は酸化され
ていない組み合わせの2枚のSiウェハを、貼り合わせ
てアニールすることにより、原子レベルで密着させ、片
方側から研磨してSi層が薄膜として残るところで研磨
を止める単結晶Si薄膜の形成方法である。この方法は
、片方のウェハの殆どを研磨してしまうために、コスト
が高くなることと、もともと厚さにバラツキのあるウェ
ハを研磨し、僅かに5iJiを残す位置で研磨を止めな
ければならないので、その制御が非常に困難である。
酸化分離は、Siウェハの表面に凹凸を形成し、凸部の
上面と側面にマスクを施してから全体を酸化するもので
ある。これによりマスクの施されていない部分から酸化
が進み、凸部全体がSiO□によって基板側と絶縁分離
されるものである。しかし、この方法ではSOIの構造
は得られるが、Si層が薄膜でなくバルク(塊状)に分
離される。これを研磨したとしてもSiO□とSiの界
面が平坦でないため、Si単結晶薄膜は得られない。
また、以上の様な基板により限定される方式に対して、
特開昭63−107016号のように基板により限定さ
れず、粒界位置の制御された半導体単結晶薄膜を得る方
法もある。これは核形成密度の異なる2種類の非晶質材
料を用いて、任意の点に半導体単結晶の核を形成し、選
択成長を行なって、成長した結晶同志を任意の位置で衝
突させ、粒界を形成し得るものである。粒界が形成され
るということは、少なくとも各結晶粒の面内方位は揃っ
ていないことを示している。
〔発明が解決しようとする課題〕
以上の様に、上記従来例はそれぞれが優れた特徴を有し
ている反面、多くの課題をかかえており改善が望まれて
いた。
本発明の目的は、■比較的安価なSiウェハを使用し、
■一般的な装置と一般的なプロセスを使用し、0面内の
任意の面積で絶縁分離され、しかもそれぞれの領域の面
方位はもちろん面内方位まで揃ったSi単結晶膜を作製
することの可能な単結晶領域の形成方法を提供するとと
もに、かかる単結晶領域の形成方法を用いた結晶物品を
提供することにある。
〔課題を解決するための手段〕
本発明の単結晶領域の形成方法は、単結晶面上に、この
単結晶面より核形成密度が小さい絶縁層を有し、且つこ
の絶縁層の絶縁体面に凹部が形成されてなる基体を形成
する工程と、前記基体の前記凹部以外の領域の絶縁層の
一部をエツチングして開口部を設け、単結晶面を露出さ
せる工程と、露出した前記単結晶面を中心として単結晶
を成長させ、前記凹部に単結晶を形成する工程と、前記
凹部以外の絶縁層の絶縁体面を基準として、成長した単
結晶を選択的に部分除去し、凹部に成長した単結晶を電
気的に絶縁分離して単結晶領域を形成する工程とを有す
ることを特徴とする。
本発明の結晶物品は、単結晶面上に、この単結晶面より
核形成密度が小さい絶縁層を有し、且つこの絶縁層の絶
縁体面に凹部が形成されてなる基体を形成し、前記基体
の前記凹部以外の領域の絶縁層の一部をエツチングして
開口部を設けて、単結晶面を露出させ、露出した前記単
結晶面を中心として単結晶を成長させて、前記凹部に単
結晶を形成し、前記凹部以外の絶縁層の絶縁体面を基準
として、成長した単結晶を選択的に部分除去し、凹部に
成長した単結晶を電気的に絶縁分離することによって形
成された単結晶領域を有することを特徴とする。
〔作 用〕
本発明は、比較的安価なSiウェハー等の単結晶面上に
、この単結晶面より核形成密度が小さい絶縁層を有し、
且つこの絶縁層の絶縁体面に凹部が形成されてなる基体
を形成し、前記基体の前記凹部以外の領域の絶縁層の一
部をエツチングして開口部を′設け、単結晶面を露出さ
せ、露出した前記単結晶面を中心として単結晶を成長さ
せ、前記凹部に単結晶を形成することにより、絶縁体面
上の所望の位置に単結晶を形成することを可能とし、0 所望の位置に凹部を形成することで単結晶の大きさに制
御可能とするものである。また凹部内に周囲から完全に
電気的に絶縁分離された単結晶領域を形成するものであ
る。
なお、開口部を複数個設けた場合、同一の面方位の単結
晶面から単結晶を成長させることにより、面方位のそろ
った単結晶群を成長させることができ、さらにこの単結
晶群を研磨することにより、面方位のそろった複数の単
結晶領域を作製することができる。
また、本発明において凹部以外の絶縁層の絶縁体面は単
結晶を研磨する場合のストッパーとなり、選択研磨を可
能とする働きがあり、該絶縁体面を基準として、成長し
た単結晶を選択的に研磨等により部分除去すれば、単結
晶膜の膜厚を全面にわたって均一性良く作製することが
でき、従来極めて困難であったサブミクロンオーダーの
膜厚制御が可能となる。
本発明は一般的な半導体製造プロセスで作製され、特に
製造工程を複数化することがなく、低コストで容易に面
方位のそろった単結晶領域を薄く作製することが可能で
ある。
〔実施例〕
以下、本発明の実施例について、図面を用いて詳細に説
明する。
まず、本発明の詳細な説明に先だって本発明の実施態様
例について説明する。
第1図(al〜(elは本発明の単結晶領域の形成方法
の第1実施態様例を説明するための工程図である。
第2図〜第5図は本発明に用いる開口部を設けた基体を
示すための斜視図である。
まず、第1図(alに示すよ・うに、Siウェハー11
の表面にマスク12を形成する。マスクの材料は、電気
絶縁物であって、且つSi結晶との選択研磨に於いて終
点材料(ストッパー)と成り得るものであれば何でも良
い。例えばSiO□、 Si、N4等が挙げられる。
マスク12の形成方法は、CVD法、スパッタ法等何で
もかまわない。なお、マスクがSiO□である場合は、
Siウェハ11の表面を熱酸化すること1 2 によっても得られる。マスク12の厚さは、後に得よう
とするSi単結晶膜の厚さより厚い任意の厚さで良いが
、好ましくはSi単結晶膜厚より、0.2μm程度厚い
値が良い。例えば得ようとするSi単結晶の膜厚が0.
3μmであるとすれば、最初に形成するマスクの厚さは
0.5μm程度である。これは、第1図(b)に於ける
凹部14の底面からSiウェハ11まで距離(厚さ)が
、0.2μm以上あっても特に有利な点が無く、かえっ
て生産的に不利になるからである。
次に第1図(blに示すように、マスク12の表面に凹
部14を形成し、更にマスクの微小部分をSiウェハが
露出するまでエツチングし、マスク開口部13を形成す
る。凹部14及びマスク開口部13は、通常のフォトリ
ングラフイーを2回行なうことで容易に形成することが
できる。エツチングはRIE(反応性イオンエツチング
)でも、エツチング溶液に浸す、所謂ウェット法でも、
どちらでも良い。
凹部14の深さ(凹部14の底面14aとマスク12の
上面15aとの段差)は、後に得ようとするSi単結晶
膜の厚さと一致する。またマスク12の上面15aは後
にSi選択研磨のストッパー面にもなる。
マスク開口部13の大きさは直径にして1μm以上、4
μm以下が好ましく、より好ましくは2μm程度である
。これは、マスク開口部13の直径が1μm未満である
と、成長する結晶の結晶面(ファセソI・)がくずれ易
く、または成長条件によっては成長しない点が発生ずる
場合があるからである。また開口部13の直径が1μm
以上あれば、結晶成長時の選択性は十分にとれ、直径が
大きければ大きい程、選択性、均一性が向上する。
しかし、素子を集積化する際には、開口部13が大きい
事が不利になるので、4μmφ以下にすること秀好まし
い。
マスク開口部13を形成する位置は、マスク12の上面
15aの中にあるのが好ましい。凹部14の底面14−
 aの中に形成しても単結晶膜の形成は可能であるが、
その場合マスク開口部13を3 4 含む凹部14内のSi単結晶膜は基板のSiウェハ11
と絶縁分離されなくなるからである。
この様にして形成される第1図fb)のマスク12を、
斜視図で示すと、例えば第2図〜第4図のようになる。
ここで22.32.42がそれぞれマスクを示しており
、23,33.43がマスク開口部を示している。また
24,34.44がそれぞれ凹部を表しており、24a
、34a、44aは凹部の底面を表している。この凹部
24,3444にSi単結晶膜の領域が形成される。ま
た25a3s、45aがマスク22,32.42の上面
であり、即ち選択研磨のストッパーとなる。
尚、マスク開口部の形は、必ずしも第2図〜第4図に示
すような正方形、もしくは円形、もしくはそれに近いも
のである必要はない。例えば第5図に示すようにマスク
開口部53が長方形であってもかまわない。この場合、
素子領域として使える面積は減ってしまうが、この後の
工程にある結晶成長に於いて、成長レートが大きくとれ
るという利点がある。なお第5図において、52はマス
ク、54は凹部、54aは凹部の底面、55aはマスク
52の上面を示す。
次に第1図(C)に示すように、マスク開口部13から
露出している微小面積のSiウェハを種としてSiの選
択エピタキシャル成長(S E G : 5elect
iveEpitaxial Groiyth)を行なう
。成長したSi結晶16は、基板であるSiウェハの面
方位によって異なるが特徴的なファセットを形成する。
結晶成長の条件は、まずガス系はH2をキャリアガスと
して、SiソースガスがSi(: j2 t+ 5iH
C1131Sil(2Cll 2等のクロロシラン系、
又は5ill<、SiH6等のシラン系が使用できる。
また添加ガスとしてエツチング作用のあるHCj2ガス
等を使用する場合が多い。
温度は使用するガスによって最適温度領域が大きく異な
るが、はぼ800〜1200°Cの範囲で行なわれる。
圧力は数Torrから250Torrの範囲内で行なう
のが好ましく、より好ましくは80〜170Torrの
範囲である。これは、圧力が低いと選択性が良5 6 くなる反面、成長レートが遅くなり、圧力が高いと選択
性が悪くなることから、上記のような圧力範囲が決定さ
れる。最適圧力は、使用するガス種、温度によって異な
る。
次に第1図fdlに示すように、更に選択成長を続ける
と、マスク開口部13から上方向に成長してきたSi結
晶16がマスク表面に沿う方向にも同時に成長し始める
。この横方向成長を、特にELO(Epitaxial
 Lateval Overgrowth)  と呼ぶ
ことがある。このELO結晶16′はマスク12の上面
15aから成長し始め、凹部14を越えて、再び凹部1
4の周辺にあるマスク12の上面1.52に達っするま
で成長させる。
次に、第1図(e)に示すように、成長したSt単結晶
16′の上方からSi選択研磨を行ない、マスク12の
上面15aにて、研磨を終点とする。これにより、単結
晶領域たるSt単結晶薄膜17を得ることができる。
選択研磨の方法には、大きく分けて2種類挙げられる。
1つは機械化学研磨法(メカノケミカルエツチング)、
1つは機械研磨法(メカニカルエツチング)である。
前者はマスクをSin、にした場合、特殊な化学研磨液
を混入してSt (!:5i(12の研磨速度が著しく
異なることを利用した選択研磨法である(濱ロ、遠藤応
用物理学会誌;第56巻、第11号、1480頁、その
他)。上記方法は、具体的には、例えばエチレン・ジア
ミン・ピロカテコールというアルカリ系溶液を用いて、
ポリシング布上で研磨することでなされる。上記化学液
は、SiをSt (OH) b”として溶解するが、S
iO□には反応しないので、SiO□面の露出した時点
でその面をストッパーとして研磨終点となる。
一方マスクをSi3N4等、モース硬度がSiより十分
に高い材料を使用するときは、機械研磨法を用いること
ができる(特願昭63−247819号:米原「選択研
磨法」)。上記方法はSiと同等か、もしくはそれより
硬度が高<、Si3N4よりも硬度の低い砥粒「コロイ
ダル・シリカ」を研磨剤として使用し、機械的に研磨す
るものである。コロイダル7 シリカは硬度が低いためSi、N4を研磨できないので
、5iJ4面が露出した時点で研磨終点となる。
尚、コロイダル・シリカより硬度が高く、選択成長が可
能な絶縁物であれば、本発明の工程に於て機械研磨用マ
スクとして用いることができる。
以上説明した実施態様例においては、単結晶が形成され
る凹部を形成する方法として、マスク12を形成した後
、このマスクにエツチングを施して凹部を形成したが、
この方法に限定されず、他の方法を用いてもよい。
第6図(al〜(8)は本発明の単結晶領域の形成方法
の第2の実施態様例を説明するための工程図である。
本実施態様例は、第6図fa+に示すように、Siウェ
ハ61の表面に凹部を形成し、その上に第6図Jb)に
示すように、マスク62を形成する。なお、マスク62
がSiO□である場合にはSiウェハ61の表面を熱酸
化することによって形成してもよい。
マスク62の厚さは絶縁性を保持することができる厚さ
以上であるならば任意に設定できる。マスク62の材質
、形成方法は第1の実施態様例と同一である。
第6図FC1〜telに示すその他の工程は第1の実施
態様例と路間−なので説明を略すものとする。
第6図(C)〜(e)において、63はマスク開口部、
64は凹部、64aは凹部の底面、65aはマスク62
の上面、66はSi結晶、67はSi単結晶薄膜である
以下本発明を図面を用いて実施例により説明する。
(実施例1) 本実施例は第1111J(a1〜(elに示した工程及
び第2図に示したマスクを用いる。
まず、(100)方位の4インチSiウェハを用意した
。このSiウェハをH2:0□=3:2の酸化雰囲気中
に置き、1000℃、3時間でウェハ表面を0.5μm
酸化し、第1図(alに示すようなマスク12とした。
次に第2図に示すようなマスクパターンを形成するため
に、通常のフォトリソグラフィー工程で、9 0 まず凹部24(第1図fb)においては凹部14)を形
成した。凹部24のエツチングは稀フン酸溶液(HF)
により0.3μmエツチングした。次に同様にして、マ
スク開口部23 (第1図(b)においてはマスク13
)を形成した。このときのパターニング寸法は、凹部2
4が50μm×50μmの正方形であり、その凹部24
は幅10μmのマスク22の上面25に囲まれている。
また凹部24の中心に6μmX6μmのマスク22の上
面25があり、また、その中心に2μmX2μ「のマス
ク開口部23がある。
次に第1図(C1に示すように、Siの選択エピタキシ
ャル成長を行なった。条件は次のとうりである。
ガス種 : 5iHzC122/ H”β/I+2ガス
流量: 0.53/1.6/100 (β/m1n)温
度:990℃ 圧カニ 100Torr 時間ニア0m1n この結果第1図(d)に示すように、60μm×60μ
m程度のSi単結晶16′が成長した。
続いて上記Si単結晶を前述したメカノケミカルボリジ
ング法に従って選択研磨した。その結果厚さ0.3μm
、縦横50μm×50μmの単結晶領域たるSi単結晶
薄膜17を得た(但し中央に6μm×6μmの不活性領
域を含む)。
(実施例2) 以下第1図(al〜(elに示した工程及び第3図に示
したマスクを用いて、本発明の実施例2を説明する。
まず(111)方位の4インチSiウェハを用意し、L
PCVD法により、ウェハ表面にSi3N4膜を0.4
μm堆積し、第1図(a)に示すようなマスク12とし
た。堆積条件は、5itlzC7!2 : NHs =
 20 :80 (sccm)、  800℃、  0
.3 Torrで120分間行なった。
次に第3図の様なパターンを第1実施例と同じ要領でパ
ターニングし、RIEにより0.2μmの深さまでエツ
チングした。このときのパターニング寸法は、凹部34
(第1図fb)においては凹部14)が20μm×50
μmの長方形で、その21 2 つの凹部に鋏まれるように、幅10μmのマスク32の
上面35が形成されている。またパターンの中心に縦横
2μm×2μmのマスク開口部33がある。
次に第1図(C1に示すように、Siの選択エピタキシ
ャル成長を行なった。条件は次のとうりである。
ガス種 : 5iHzCII z/ He j! / 
12ガス流量: 0.60/2.6/ 100 (ff
/m1n)温度:1030°C 圧カニ 100Torr 時間: 100m1n この結果第1図fdlに示すように、60μmX50μ
m程度のSi単結晶16′が成長した。
続いて上記Si単結晶を、前述したメカニカルポリシン
グにより選択研磨した。その結果厚さ0.2μm、縦横
20μm×50μmのSi単結晶薄膜17を得た。
(実施例3) 以下、第6図(al〜telに示した工程及び第4図に
示したマスクを用いて本発明の第3の実施例を説明する
まず、(100)方位の4インチウェハーを用意した。
このウェハーを第4図に示されるようにパタニングを行
ない、RIBにより深さ0.2μmまでエツチングして
、第6図(a)に示されるような凹部のあるSiウェハ
ーを形成した。第4図に示す凹部44 (第6図におい
ては凹部64)は20μmX20μmの正方形で、10
μm幅のマスク22の上面45を隅てて、四つ配列され
て並んでいる。
次に第6図(b)に示すように、上記凹部を形成したS
iウェハ61 (7)表面にLPcVDによりSi:+
Na膜62を0.2μm堆積した。堆積条件は、実施例
2と同じで、堆積時間は60分間である(第6図(b)
)。
次に第4図に示す様に、凹部に囲まれたパターンの中心
に2μm×2μmのマスク開口部43(第6図(C1に
おいてはマスク開口部63)を形成した。5iJ4膜の
工・ノチングはRIEにより行なった。
次に第6図(d)に示す様に、Siの選択エピタキシ3 4 ャル成長を行なった。成長条件は、実施例2と全く同一
であった。
続いて第6図(e)に示すように、上記成長結晶を、実
施例2と同様メカニカルポリシングにより選択研磨した
。その結果厚さ0.2μm、縦横20μm×20μmの
Si単結晶薄膜67を得た。
〔発明の効果〕
以上説明したように、本発明の単結晶領域の形成方法及
びそれを用いた結晶物品によれば、従来の半導体製造プ
ロセスを用いた単純な工程で、Siウェハー等の単結晶
面上の所望の位置に、比較的大面積に絶縁分離され、面
方位が完全にそろった単結晶領域を得ることができる。
このようにして作製された単結晶領域の結晶性も、SO
S、SIMOX、レーザー溶融再結晶と比べて、同等以
上のものを得ることができる。
また、本発明を用いることにより、同じ様に絶縁物上に
単結晶St膜を形成するSOSやSIMOXよりもはる
かに安価で容易に単結晶膜が得られ、しかも素子形成時
に必ず必要となる素子分離を、自動的に行ない、しかも
素子分離幅は、初期のパターン設計により、小さくする
ことが可能であるので、電子素子の高集積化に有利であ
る等、多くのメリットがもたらされる。
加えて、本発明のプロセスは、選択研磨を行なうことに
より、単結晶を単結晶面内に於て、サブミクロンの厚さ
で均一に制御できる。これより上記単結晶面上に形成さ
れる電子素子は、その薄膜効果のため、バルクのSi等
の単結晶上のそれよりも高性能な素子となり得る。
【図面の簡単な説明】
第1図(al〜+elは本発明の単結晶領域の形成方法
の第1実施態様例を説明するための工程図である。 第2図〜第5図は本発明に用いる開口部を設けた基体を
示すための斜視図である。 第6図(a)〜(e)は本発明の単結晶領域の形成方法
の第2の実施態様例を説明するための工程図である。 11.61・・・Siウェハー、12.22,32゜4
2.52.62・・・マスク、13,23,33゜5 6 43.53.63・・・マスクの開口部、14,24゜
34,44,54.64・・・凹部、14a、24a3
4a、44a、54a、64a・・・凹部の底面、15
a、  25a、  35a、  45a、  55a
、  65a・・・マスクの上面、16.16’、66
・・・Si結晶、17.67・・・St単結晶薄膜

Claims (8)

    【特許請求の範囲】
  1. (1)単結晶面上に、この単結晶面より核形成密度が小
    さい絶縁層を有し、且つこの絶縁層の絶縁体面に凹部が
    形成されてなる基体を形成する工程と、 前記基体の前記凹部以外の領域の絶縁層の一部をエッチ
    ングして開口部を設け、単結晶面を露出させる工程と、 露出した前記単結晶面を中心として単結晶を成長させ、
    前記凹部に単結晶を形成する工程と、前記凹部以外の絶
    縁層の絶縁体面を基準として、成長した単結晶を選択的
    に部分除去し、凹部に成長した単結晶を電気的に絶縁分
    離して単結晶領域を形成する工程と、 を有する単結晶領域の形成方法。
  2. (2)単結晶面上に、この単結晶面より核形成密度が小
    さく、且つ凹部が形成された絶縁層を形成することによ
    り前記基体を形成した請求項1記載の単結晶領域の形成
    方法。
  3. (3)単結晶に凹部を形成した後、絶縁層を形成するこ
    とにより前記基体を形成した請求項1記載の単結晶領域
    の形成方法。
  4. (4)前記凹部が複数設けられた請求項1記載の単結晶
    領域の形成方法。
  5. (5)単結晶面上に、この単結晶面より核形成密度が小
    さい絶縁層を有し、且つこの絶縁層の絶縁体面に凹部が
    形成されてなる基体を形成し、前記基体の前記凹部以外
    の領域の絶縁層の一部をエッチングして開口部を設けて
    、単結晶面を露出させ、 露出した前記単結晶面を中心として単結晶を成長させて
    、前記凹部に単結晶を形成し、 前記凹部以外の絶縁層の絶縁体面を基準として、成長し
    た単結晶を選択的に部分除去し、凹部に成長した単結晶
    を電気的に絶縁分離することによって形成された単結晶
    領域を有する結晶物品。
  6. (6)単結晶面上に、この単結晶面より核形成密度が小
    さく、且つ凹部が形成された絶縁層を形成することによ
    り前記基体を形成した請求項5記載の結晶物品。
  7. (7)単結晶に凹部を形成した後、絶縁層を形成するこ
    とにより前記基体を形成した請求項5記載の結晶物品。
  8. (8)前記凹部が複数設けられた請求項5記載の結晶物
    品。
JP26284889A 1989-10-11 1989-10-11 単結晶領域の形成方法及びそれを用いた結晶物品 Pending JPH03125459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26284889A JPH03125459A (ja) 1989-10-11 1989-10-11 単結晶領域の形成方法及びそれを用いた結晶物品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26284889A JPH03125459A (ja) 1989-10-11 1989-10-11 単結晶領域の形成方法及びそれを用いた結晶物品

Publications (1)

Publication Number Publication Date
JPH03125459A true JPH03125459A (ja) 1991-05-28

Family

ID=17381462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26284889A Pending JPH03125459A (ja) 1989-10-11 1989-10-11 単結晶領域の形成方法及びそれを用いた結晶物品

Country Status (1)

Country Link
JP (1) JPH03125459A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013166689A (ja) * 2012-02-15 2013-08-29 Imec 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013166689A (ja) * 2012-02-15 2013-08-29 Imec 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法

Similar Documents

Publication Publication Date Title
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US4997787A (en) Method for fabricating a semiconductor film which is electrically isolated from a substrate
JPH07302889A (ja) 半導体基板の作製方法
JPH0521338A (ja) 半導体部材及び半導体部材の製造方法
US5363793A (en) Method for forming crystals
US5690736A (en) Method of forming crystal
JP2660064B2 (ja) 結晶物品及びその形成方法
EP0241204B1 (en) Method for forming crystalline deposited film
JP2699359B2 (ja) 半導体基板の製造方法
EP0486066B1 (en) Method for forming crystal article
JPH03125459A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH03125458A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
EP0365166B1 (en) Crystal article and method for forming same
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH0480922A (ja) 結晶物品の形成方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JP2659745B2 (ja) ▲iii▼−v族化合物結晶物品およびその形成方法
EP0455981A1 (en) Method of forming crystals
JPH03289130A (ja) 結晶の形成方法
JPH04373121A (ja) 結晶基材の製造方法
JP2659746B2 (ja) ▲ii▼−▲vi▼族化合物結晶物品およびその形成方法
JP2592832B2 (ja) 結晶の形成方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPH0669024B2 (ja) 半導体装置の製造方法