JP3144707B2 - 結晶基材の製造方法 - Google Patents

結晶基材の製造方法

Info

Publication number
JP3144707B2
JP3144707B2 JP18735092A JP18735092A JP3144707B2 JP 3144707 B2 JP3144707 B2 JP 3144707B2 JP 18735092 A JP18735092 A JP 18735092A JP 18735092 A JP18735092 A JP 18735092A JP 3144707 B2 JP3144707 B2 JP 3144707B2
Authority
JP
Japan
Prior art keywords
crystal
film
substrate
polycrystalline
stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18735092A
Other languages
English (en)
Other versions
JPH065528A (ja
Inventor
武史 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18735092A priority Critical patent/JP3144707B2/ja
Publication of JPH065528A publication Critical patent/JPH065528A/ja
Application granted granted Critical
Publication of JP3144707B2 publication Critical patent/JP3144707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は結晶基材の製造方法に係
り、例えばＳＯＩ技術に好適に用いられるものである。
【０００２】
【従来の技術】従来、半導体電子素子や光素子などに用
いられる高品質半導体膜は、単結晶基板上に単結晶膜を
エピタキシャル成長させることで形成されていた。しか
しながら単結晶基板上に単結晶膜をエピタキシャル成長
させるには、基板の単結晶材料とエピタキシャル成長層
との間に、格子定数と熱膨張係数との整合をとる必要が
あり、良質な素子が作成可能な半導体膜層を形成するに
は、基板材料の種類がきわめて狭い範囲に限定される。
【０００３】一方、近年、半導体素子を基板の法線方向
に積層形成し、高集積化および多機能化を達成する三次
元集積回路の研究開発が近年盛んに行なわれており、ま
た安価なガラス基板上に素子をアレー状に配列する太陽
電池や液晶装置の研究開発も年々盛んになりつつある。
これらの研究開発に共通することは、高品質半導体膜を
非晶質絶縁物上に形成することであって、中でも多結晶
Ｓｉ膜は大面積化、積層化が容易、電界効果移動度等の
電気的特性もアモルファスＳｉと比べると良好であるな
どの理由から、大きく期待されている材料であり、様々
な多結晶Ｓｉ膜形成法が提案されている。
【０００４】例えばＳｉＯ2 ，Ｓｉ3 Ｎ4 などの絶縁基
板上にＣＶＤ法やスパッタ法、真空蒸着法などで多結晶
Ｓｉ膜を形成する場合には、Ｓｉ堆積時の基板温度、ガ
ス種、圧力などのパラメータによって様々であるが、結
晶粒径としては数十〜数千Å程度で基板法線方向の方位
及び、基板面内方位の制御されないＳｉ膜が形成され
る。一方上記多結晶膜や、非晶質膜をレーザーや棒状ヒ
ーター等の熱エネルギーによって溶融固化させて、ｍｍ
程度の大粒径多結晶膜を得る方法も報告されている（Ｓ
ｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｓｉｌｉｃｏｎ ｏｎ
Ｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ Ｉｎｓｕｌａ
ｔｏｒｓ，Ｊｏｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒ
ｏｗｔｈ ｖｏｌ．６３，Ｎｏ．３，Ｏｃｔｏｂｅｒ，
１９８３ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅ
ｎ）。
【０００５】しかしながら、上述のようにして形成され
た多結晶Ｓｉ膜上にＭＯＳトランジスタ等の素子を作成
し、その特性から素子性能を表わす重要な指標である電
界効果移動度を測定すると、数十〜数千Å程度の粒径を
持つ多結晶膜では、単結晶膜の１０-2〜１０-3程度であ
り、また非晶質膜では１０-3〜１０4 程度でしかない。
一方レーザー等により溶融固化させた結晶上に形成した
素子から電界効果移動度を測定すると、単結晶上に作成
した素子の値と大きくは異ならない良好な性能を示す
が、熱処理工程としてはレーザー等のビームを収束し、
かつ走査する工程であるため、ビーム照射量不均一性に
よる基板面内の素子特性のバラツキが大きく、スループ
ットが悪いという大きな欠点があり、１０年以上の研究
期間を経ながら未だ実用化には至っていない。
【０００６】このように、結晶粒径の小さな結晶上に作
成した素子特性は大粒径のものと比べてあまり良好でな
く、そのためにこのような結晶膜上に形成される半導体
素子としては、簡単なスイッチング素子、太陽電池、光
電変換素子などに限られてしまう。そのために大粒径な
結晶を容易にかつ均一に得る方法が望まれてくるが、そ
の例としては、小粒径多結晶を熱処理により結晶粒成長
させ、結晶粒径を結晶膜厚程度に成長させる方法（Ｃ．
Ｄａｅｙ Ｏｕｗｅｎｓ ａｎｄ Ｈ．Ｈｅｉｊｌｉｇ
ｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．２
６，Ｎｏ．１０，ｐｐ．５６９ １９７５）、及び結晶
膜厚以上に結晶粒径を成長させる２次粒成長方法（Ｓｅ
ｃｏｎｄａｒｙ ｇｒａｉｎ ｇｒｏｗｔｈ）等が報告
されている（Ｃ．Ｖ．Ｔｈｏｍｐｓｏｎ，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．Ｖｏｌ．５８，ｐｐ．７６３，１９８
５）。
【０００７】
【発明が解決しようとしている課題】しかしながら、上
記方法の大きな問題点として、下地絶縁膜と成長結晶膜
との熱膨張係数の差による熱ストレスの問題がある。例
えば基板としてＳｉＯ2 、結晶としてＳｉを用いた場
合、それぞれの線膨張率は４×１０-7（２０〜１００
℃）、２．４×１０-6（２０〜５０℃）とおよそ一桁異
なり強いストレスがかかり、時にはクラックや膜剥がれ
が起こる。一方通常の結晶粒成長は結晶膜厚に大きく依
存し、膜厚が厚いほど結晶粒は大きくなりやすいが、素
子特性の要求から薄膜化が望まれる場合も多い。
【０００８】
【課題を解決するための手段】本発明第１の結晶基材の
製造方法は、一または二以上の凹部を有し、上面が成長
させる結晶を選択的に除去する時にストッパーとなる基
体を形成する工程と、該基体に結晶を成長させる工程
と、前記凹部上を除いて成長した結晶を除去する工程
と、前記凹部上の結晶に融点以下の熱処理を行ない、該
結晶の膜厚と同等以上の結晶粒径を持つ多結晶を粒成長
により形成する工程と、前記基体の上面を越えて形成さ
れた多結晶を前記基体の上面をストッパーとして除去す
る工程と、を有することを特徴とする。
【０００９】本発明第２の結晶基材の製造方法は、堆積
させる結晶に対して核形成密度の高い面を凹部底面に有
し、前記堆積させる結晶を選択的に除去する時にストッ
パーとなり且つ堆積させる結晶に対して核形成密度が前
記凹部底面に有する面の核形成密度よりも低い上面を持
つ基体を形成する工程と、結晶成長処理を施して前記凹
部に選択的に前記基体上面を越えて結晶成長を行なう工
程と、成長した結晶に融点以下の熱処理を行ない堆積し
た結晶の膜厚程度以上の結晶粒径を持つ多結晶膜を粒成
長により形成する工程と、前記基体上面を越えて形成さ
れた多結晶膜を、基体上面をストッパーとして選択的に
除去する工程と、を有することを特徴とする。
【００１０】本発明第３の本発明の結晶基材の製造方法
は、一又は二以上の凹部を有し、且つ成長させる結晶を
選択的に除去する時に第１のストッパーとなる上面と、
該上面と凹部底面との間の所定の深さに、成長させる結
晶を選択的に除去する時に第２のストッパーとなる境界
面とを有する基体を形成する工程と、該基体に結晶成長
を行なう工程と、前記基体上面を越えて形成された結晶
を前記基体上面をストッパーとして選択的に除去する工
程と、前記凹部に残った結晶に融点以下の熱処理を行な
い凹部の深さ以上の結晶粒径を持つ多結晶を粒成長によ
り形成する工程と、この多結晶を前記境界面をストッパ
ーとして選択的に除去する工程と、を有することを特徴
とする。
【００１１】本発明第４の結晶基材の製造方法は、一ま
たは二以上の凹部を有し、上面が成長させる結晶を選択
的に除去する時にストッパーとなる基体を形成する工程
と、前記基体の凹部の深さよりも厚い半導体膜を該基体
上に形成する工程と、 前記基体の上面上にある半導体膜
を除去して、前記凹部にある半導体膜を島状に分離する
工程と、 前記島状に分離された半導体膜にその融点以下
の熱処理を行い、該半導体膜の膜厚と同等以上の結晶粒
径を持つ多結晶を成長させる工程と、 前記基体の上面よ
り上方にある多結晶を前記基体の上面をストッパーとし
て除去する工程と、を有することを特徴とする。
【００１２】
【作用】本発明第１の結晶基材の製造方法は、素子特性
等に適した深さ（ｄ）の凹部を有するとともに、成長さ
せる結晶を選択的に除去する時にストッパーとなる上面
を有する基体を形成し、該基体に結晶を成長させて大粒
径化させるに適した膜厚（＞ｄ）とし、凹部上を除いて
成長した結晶を除去して島状の結晶膜とし、この島状の
結晶膜に融点以下の熱処理を行ない、該結晶の膜厚と同
等以上の結晶粒径を持つ多結晶を粒成長により形成させ
た後、基体の上面を越えて形成された多結晶を前記基体
の上面をストッパーとして素子特性等に適した深さ
（ｄ）まで除去するものである。本発明第１の結晶基材
の製造方法によれば、結晶の膜厚と同等以上の結晶粒径
を持つ、それぞれの結晶同士が素子分離された、基板と
のストレスの少ない良質な多結晶薄膜を容易に形成する
ことが可能となり、絶縁基板上に高性能半導体素子を作
製することができる。
【００１３】本発明第２の結晶基材の製造方法は、素子
特性等に適した深さ（ｄ）であって、堆積させる結晶に
対して核形成密度の高い面を底面に設けた凹部を有する
基体に、結晶処理を施して凹部に選択的に基体上面を越
えて結晶を成長させて、大粒径化させるに適した膜厚
（＞ｄ）とし、成長した結晶に融点以下の熱処理を行な
い堆積した結晶の膜厚程度以上の結晶粒径を持つ多結晶
膜を粒成長させた後、基体上面をストッパーとして素子
特性等に適した深さ（ｄ）まで該多結晶膜を選択的に除
去するものである。本発明第２の結晶基材の製造方法に
よれば、前記堆積した結晶の膜厚と同等以上の結晶粒径
を持つ、それぞれの結晶領域とは電気的に素子分離され
た、基板との熱ストレスの少ない良質な多結晶薄膜を容
易に形成することが可能となり、絶縁基板上に高性能半
導体素子を作製することができる。
【００１４】本発明第３の結晶基材の製造方法は、ま
ず、上面が第１のストッパーとなり、所定の深さｄ1
（大粒径化させるに適した深さ）の凹部を有する基体の
該凹部に結晶を成長させ、基体上面を越えて形成された
結晶を基体上面を基準として選択的に除去して、所定の
深さｄ1 の結晶領域を形成した後、熱処理を施して、凹
部の深さ以上の結晶粒径を持つ多結晶を粒成長により形
成させ、次に、基体上面と底面との間の所定の深さｄ2
（素子特性等に適した深さ、ｄ2 ＜ｄ1 ）に形成された
境界面を第２のストッパーとして、該境界面まで多結晶
を選択的に除去するものであり、素子特性等に適した最
終的な所定の深さｄ2 の多結晶領域を得る前段階で、所
定の深さｄ2 より大きく、大粒径化させるに十分な深さ
の所定の深さｄ1 で熱処理が施せるように、二段階の結
晶除去工程を行うものである。本発明第３の結晶基材の
製造方法を用いれば、凹部深さと同程度以上の結晶粒径
を持つ、それぞれの結晶同士が素子分離された、基板と
のストレスの少ない良質な多結晶薄膜を容易に形成する
ことが可能となり、絶縁基板上に高性能半導体素子を作
製するできる。
【００１５】本発明第４の結晶基材の製造方法は、素子
特性等に適した深さ（ｄ）の凹部を有するとともに、成
長させる結晶を選択的に除去する時にストッパーとなる
上面を有する基体を形成し、該基体に半導体膜を成長さ
せて大粒径化させるに適した膜厚（＞ｄ）とし、凹部上
を除いて成長した半導体膜を除去して島状の半導体膜と
し、この島状の半導体膜に融点以下の熱処理を行ない、
該半導体膜の膜厚と同等以上の結晶粒径を持つ多結晶を
粒成長により形成させた後、基体の上面を越えて形成さ
れた多結晶を前記基体の上面をストッパーとして素子特
性等に適した深さ（ｄ）まで除去するものである。本発
明第４の結晶基材の製造方法によれば、半導体膜の膜厚
と同等以上の結晶粒径を持つ、それぞれの結晶同士が素
子分離された、基板とのストレスの少ない良質な多結晶
薄膜を容易に形成することが可能となり、絶縁基板上に
高性能半導体素子を作製することができる。
【００１６】
【実施態様例】以下本発明第１の結晶基材の製造方法の
実施態様例を図面に基づいて詳細に説明する。図１〜図
５は本発明による結晶基材の製造方法の一実施態様例を
示す概略的製造工程図である。まず図１に示すように、
成長させる堆積物を選択的に除去する時にストッパー材
となる面を表面に持つ基体１１１上に、フォトエッチン
グなどにより凹部を形成する。基体１１１はある基体の
表面に膜を形成した基体でもよく、機能素子が形成され
たものでも良い。成長させる堆積物がＳｉである場合、
この表面はＳｉＯ2 やＳｉ3 Ｎ4 であることが望ましい
が、もちろんこれに限定されるものではなく、成長させ
る堆積物を選択的に除去する時にストッパー材となる材
料ならば良い。
【００１７】次に、基体１１１上に結晶１１２を堆積さ
せる（図２）。素子形成領域となる凹部内を結晶が完全
に埋め尽くした後に、通常の半導体フォトリソプロセス
等により前記結晶を島状に分離して島状結晶１１２´を
作製する（図３）。さらに前記島状結晶１１２´に融点
以下の熱処理を行ない、結晶粒径が結晶膜厚と同程度以
上の大粒径多結晶膜１１３を形成する（図４）。
【００１８】次いで、上記成長した大粒径多結晶膜１１
３の上方から選択的に結晶を除去しストッパーとなる基
体表面にて終点とする。この時点で基体表面は平坦にな
る（図５）。形成された大粒径多結晶薄膜１１３´は、
それぞれの結晶が分離されているために、熱ストレスも
少なく、半導体素子を前記結晶上に形成する場合に素子
分離を施す必要もない。
【００１９】前記熱処理工程は、通常の半導体プロセス
に用いられている抵抗加熱方式の電気炉で行なうことが
スループットが高いという利点などから好ましいが、イ
ンコヒーレント光照射による熱処理工程などでも構わな
い。インコヒーレント光照射は例えばタングステンハロ
ゲンランプやＸｅランプを用いて行なうことができる。
【００２０】図６にタングステンハロゲンランプ光の黒
体輻射スペクトルとＳｉの吸収係数を示す。タングステ
ンハロゲン光の２２００Ｋでのスペクトルは０．４μｍ
程度から、石英によりカットオフされる３．５μｍ迄ブ
ロードに広がっている。一方Ｓｉの吸収波長は１．２μ
ｍ以下で急激に増加している。即ちタングステンハロゲ
ンランプ光の１．２μｍ以下の波長域の光がＳｉ層に吸
収され加熱される。図７にＳｉウエハを加熱した場合の
温度プロファイルを示す。設定値はこのとき１３５０℃
であるが、４〜５秒で設定値に達し、ランプオフ後４０
秒程度で４００℃まで降温する。このような高温領域で
急峻な昇降温プロファイルが得られるため、大面積一括
短時間熱処理が可能で、不純物拡散が抑えられ、スルー
プットも高い熱処理が行なえる。
【００２１】成長させる堆積物を選択的に除去する方法
は機械化学研磨法や機械研磨法（特開平２−２０９７３
０号公報）などの方法があり、基体表面の研磨速度が、
形成された結晶堆積物の研磨速度よりも十分遅いという
研磨法を用いることにより、上方より堆積させた結晶を
研磨する際に、基体表面をストッパーとし、基体表面の
高さで研磨の終点とすることが可能となる。図８に選択
研磨の一例としてコロイダルシリカ（平均粒径０．１μ
ｍ）を含んだ加工液を用い通常使用されるシリコンウエ
ハの表面研磨装置にて圧力３．６ｋｇ／ｃｍ2 、温度３
０〜４０℃で研磨したときのＳｉ、溶融石英、Ｓｉ3 Ｎ
4 のそれぞれの研磨速度を示す。Ｓｉに比べて溶融石
英、Ｓｉ3 Ｎ4 のそれぞれの研磨速度が十分に遅くＳｉ
に対して選択研磨のストッパーとして好ましいことがわ
かるが、他のものでも堆積させた結晶と比べて研磨速度
の十分遅いものならば全く問題とならない。
【００２２】また凹部領域内に埋め込まれた結晶の研磨
に関しては、凹部内に選択的に結晶が存在する本構成
は、凹部内も含めて全面に結晶が存在する場合よりも中
べこみなどの点から有利であることが実験より確認され
ている。
【００２３】このようにして形成した凹部内の結晶領域
に通常の半導体プロセスによってＭＯＳトランジスタ等
の素子を形成すると素子分離領域が小さくてすむうえ、
基板表面も平坦であり微細加工にとっても有利であるた
め、高集積化に有利である。さらにＳＯＩ構造でかつ大
粒径多結晶なので電気的特性にも優れているという長所
を有する。
【００２４】次に本発明第２の結晶基材の製造方法の実
施態様例を図面に基づいて詳細に説明する。図９〜図１
２は本発明第２の結晶基材の製造方法による結晶基材の
製造方法の一実施態様例を示す概略的製造工程図であ
る。まず図９に示すように、成長させる堆積物を選択的
に除去する時のストッパー材となり、かつ堆積物に対し
て核形成密度の低い面（ここでは結晶成長基材２１１上
に形成された核形成密度の低い材料層２１２の表面）を
上面に持ち、凹部底面の少なくとも一部に成長させる堆
積物にたいして核形成密度の高い面（ここでは、底面に
形成された核形成密度の高い材料層２１３の表面）の存
在する凹部を持つ基体を形成する。結晶成長基材２１１
はある下地基材の表面に膜を形成したものでもよく、機
能素子が形成されたものでも良い。成長させる堆積物が
Ｓｉである場合、この基体表面はＳｉＯ2 であることが
望ましいが、もちろんこれに限定されるものではなく成
長させる堆積物を選択的に除去する時にストッパー材と
なり核形成密度の低い材料ならば良い。核形成密度の高
い材料層２１３は、凹部底面に隙間なく形成する必要は
なく部分的に形成されていれば十分である。
【００２５】次に、凹部底面の核形成密度の高い材料層
２１３上に結晶を選択堆積させる。この時基体上面の核
形成密度の低い材料上（例えば、材料層２１２上）の結
晶成長は完全に抑制される必要はなく、形成される堆積
膜が分離されていれば十分である（図１０）。これは核
形成密度の低い材料上に結晶が成長しても、後述する結
晶を選択的に除去する工程で完全に除去されるためであ
る。素子形成領域となる凹部内を結晶が完全に埋め尽く
して多結晶膜２１４が形成された後に、結晶の融点以下
の熱処理を行なうことにより、結晶粒径が堆積膜の膜厚
と同程度以上の大粒径多結晶膜２１５を形成する（図１
１）。形成された大粒径多結晶膜２１５は、それぞれの
結晶が分離されているために、熱処理時に問題となる熱
ストレスが少ない。
【００２６】次いで、上記成長した大粒径多結晶膜２１
５の上方から選択的に結晶を除去し、ストッパーとなる
基体表面にて終点とする。この時点で大粒径多結晶膜２
１５の表面は平坦になり結晶領域の膜厚は凹部の深さで
規定される（図１２）。形成された大粒径多結晶薄膜２
１５´は、それぞれの結晶が分離されているために、半
導体素子を前記結晶上に形成する場合に素子分離を施す
必要もない。また薄膜化された結晶領域が要求される場
合にも、結晶粒成長は厚膜で行なえるため、大粒径多結
晶薄膜が得られる。前記熱処理工程は通常の半導体プロ
セスに用いられている抵抗加熱方式の電気炉で行なうこ
とがスループットが高いという利点などから好ましい
が、インコヒーレント光照射による熱処理工程などでも
構わない。インコヒーレント光照射は例えばタングステ
ンハロゲンランプやＸｅランプを用いる。
【００２７】図６にタングステンハロゲンランプ光の黒
体輻射スペクトルとＳｉの吸収係数を示す。タングステ
ンハロゲン光の２２００Ｋでのスペクトルは０．４μｍ
程度から、石英によりカットオフされる３．５μｍ迄ブ
ロードに広がっている。一方、Ｓｉの吸収波長は１．２
μｍ以下で急激に増加している。即ちタングステンハロ
ゲンランプ光の１．２μｍ以下の波長域の光がＳｉ層に
吸収され加熱される。図７にＳｉウエハを加熱した場合
の温度プロファイルを示す。設定値はこのとき１３５０
℃であるが、４〜５秒で設定値に達し、ランプオフ後４
０秒程度で４００℃まで降温する。このような高温領域
で急峻な昇降温プロファイルが得られるため、大面積一
括短時間熱処理が可能で、不純物拡散が抑えられ、スル
ープットも高い熱処理が行なえる。
【００２８】成長させる堆積物を選択的に除去する方法
は、機械化学研磨法や機械研磨法（特開平２−２０９７
３０号公報）などがあり、基体表面の研磨速度が、形成
された結晶堆積物の研磨速度よりも十分遅い研磨法を用
いることにより、上方より堆積させた結晶を研磨する際
に、基体表面をストッパーとし、基体表面の高さで研磨
の終点とすることが可能となる。図８に選択研磨の一例
としてコロイダルシリカ（平均粒径０．１μｍ）を含ん
だ加工液を用い通常使用されるシリコンウエハの表面研
磨装置にて圧力３．６ｋｇ／ｃｍ2 、温度３０〜４０℃
で研磨したときのＳｉ、溶融石英、Ｓｉ3 Ｎ4 のそれぞ
れの研磨速度を示す。Ｓｉに比べて溶融石英、Ｓｉ3 Ｎ
4 のそれぞれの研磨速度が十分に遅く、Ｓｉに対して選
択研磨のストッパーとして好ましいことがわかるが、他
のものでも堆積させた結晶と比べて研磨速度の十分遅い
ものならば全く問題とならない。
【００２９】また、凹部領域内に埋め込まれた結晶の研
磨に関しては、凹部内に選択的に結晶が存在する本構成
は、凹部内も含めて全面に結晶が存在する場合よりも中
べこみなどの点から有利であることが実験より確認され
ている。
【００３０】このようにして形成した凹部内の結晶領域
に通常の半導体プロセスによってＭＯＳトランジスタ等
の素子を形成すると素子分離領域が小さくてすむうえ、
基板表面も平坦であり微細加工にとっても有利であるた
め、高集積化に有利である。さらにＳＯＩ構造でかつ大
粒径多結晶薄膜なので電気的特性にも優れているという
長所を有する。
【００３１】次に本発明第３の結晶基材の製造方法の実
施態様例を図面に基づいて詳細に説明する。図１３〜図
１７は本発明第３の結晶基材の製造方法による結晶基材
の製造方法の一実施態様例を示す概略的製造工程図であ
る。まず図１３に示すように、結晶成長基材３１１上に
成長させる堆積物を選択的に除去する時のストッパー材
となる材料層３１２を形成し（材料層３１２の上面は第
１のストッパーとなる面である）、かつ凹部底面と基体
上面との間に成長させる堆積物を選択的に除去する時の
ストッパー材となる材料領域３１３（材料領域３１３の
上面は第２のストッパーとなる境界面である）を持つ基
体を形成する。凹部の形成方法は特に限定されるもので
はなく例えば通常の半導体プロセスに使用されているフ
ォトエッチングなどにより行われる。結晶成長基材３１
１はある下地基材の表面に膜を形成したものでもよく、
機能素子が形成されたものでも良い。成長させる堆積物
がＳｉである場合、成長させる堆積物を選択的に除去す
る時にストッパーとなる材料はＳｉＯ2 やＳｉ3 Ｎ4 で
あることが望ましいが、もちろんかかる材料に限定され
るものではない。
【００３２】次に、形成された基体上に結晶３１４を堆
積させる（図１４）。凹部内を結晶が埋め尽くした後
に、上記成長した結晶の上方から結晶を選択に除去し凹
部表面の第１のストッパーにて終点とする（図１５）。
さらに凹部内に残った結晶３１４´上にＳｉＯ2 やＳｉ
3 Ｎ4 などの保護層を形成したのちに融点以下の熱処理
を行ない、結晶粒径が凹部深さと同程度以上の大粒径多
結晶膜３１５を粒成長により形成する（図１６）。なお
大粒径多結晶膜３１５は基体に分離して形成されるた
め、熱ストレスは少なく、基板にクラックが入ることや
膜剥れが起こることはない。大粒径多結晶膜３１５を薄
膜化するために第１のストッパーとなる材料層３１２を
除去したのちに、さらに選択的に研磨を行ない第２スト
ッパーとなる材料領域３１３の上面にて終点とする。
【００３３】このようにして形成された大粒径多結晶薄
膜３１５´は既に電気的に分離されているために、半導
体素子を前記大粒径多結晶薄膜３１５´上に形成する場
合に素子分離を施す必要もない（図１７）。前記熱処理
工程は通常の半導体プロセスに用いられている抵抗加熱
方式の拡散炉で行なうことがスループットが高いという
利点などから好ましいがインコヒーレント光照射を用い
た熱処理工程などでも構わない。インコヒーレント光照
射は例えばタングステンハロゲンランプやＸｅランプを
用いて行なうことができる。
【００３４】図６にタングステンハロゲンランプ光の黒
体輻射スペクトルとＳｉの吸収係数を示す。タングステ
ンハロゲン光の２２００Ｋでのスペクトルは０．４μｍ
程度から、石英によりカットオフされる３．５μｍ迄ブ
ロードに広がっている。一方、Ｓｉの吸収波長は１．２
μｍ以下で急激に増加している。即ちタングステンハロ
ゲンランプ光の１．２μｍ以下の波長域の光がＳｉ層に
吸収され加熱される。図７にＳｉウエハを加熱した場合
の温度プロファイルを示す。設定値はこのとき１３５０
℃であるが、４〜５秒で設定値に達し、ランプオフ後４
０秒程度で４００℃まで降温する。このような高温領域
で急峻な昇降温プロファイルが得られるため、大面積一
括短時間熱処理が可能で、不純物拡散が抑えられ、スル
ープットも高い熱処理が行なえる。
【００３５】成長させる堆積物を選択的に除去する方法
は機械化学研磨法や機械研磨法（特開平２−２０９７３
０号公報）などの方法があり、基体表面の研磨速度が、
形成された結晶堆積物の研磨速度よりも十分遅いという
研磨法を用いることにより、上方より堆積させた結晶を
研磨する際に、基体表面をストッパーとし、基体表面の
高さで研磨の終点とすることが可能となる。
【００３６】図８に選択研磨の一例としてコロイダルシ
リカ（平均粒径０．１μｍ）を含んだ加工液を用い通常
使用されるシリコンウエハの表面研磨装置にて圧力３．
６ｋｇ／ｃｍ2 、温度３０〜４０℃で研磨したときのＳ
ｉ，溶融石英、Ｓｉ3 Ｎ4 のそれぞれの研磨速度を示
す。Ｓｉに比べて溶融石英、Ｓｉ3 Ｎ4 のそれぞれの研
磨速度が十分に遅くＳｉに対して選択研磨のストッパー
として好ましいことがわかるが、他のものでも堆積させ
た結晶と比べて研磨速度の十分遅いものならば全く問題
とならない。
【００３７】このようにして形成した凹部内の結晶領域
に通常の半導体プロセスによってＭＯＳトランジスタ等
の素子を形成すると素子分離領域が小さくてすむうえ、
基板表面も平坦であり微細加工にとっても有利であるた
め、高集積化に有利である。さらにＳＯＩ構造でかつ大
粒径多結晶なので電気的特性にも優れているという長所
を有する。
【００３８】次に本発明第４の結晶基材の製造方法の実
施態様例を図面に基づいて詳細に説明する。図１８〜図
２１は本発明第４の結晶基材の製造方法による結晶基材
の製造方法の一実施態様例を示す概略的製造工程図であ
る。まず図１８に示すように、成長させる堆積物を選択
的に除去する時にストッパー材となる面を表面に持つ基
体４１１上に、フォトエッチングなどにより凹部を形成
する。基体４１１はある基体の表面に膜を形成した基体
でもよく、機能素子が形成されたものでも良い。成長さ
せる堆積物がＳｉである場合、この表面はＳｉＯ2 やＳ
ｉ3 Ｎ4 であることが望ましいが、もちろんこれに限定
されるものではなく、成長させる堆積物を選択的に除去
する時にストッパー材となる材料ならば良い。
【００３９】次に、基体４１１上に凹部の深さよりも厚
い半導体膜４１２を堆積させる。素子形成領域となる凹
部内を半導体膜が完全に埋め尽くした後に、通常の半導
体フォトリソプロセス等により前記半導体膜を島状に分
離して島状半導体膜４１２’を作製する（図１９）。さ
らに前記島状半導体膜４１２’にその融点以下の熱処理
を行ない、結晶粒径が凹部深さと同程度以上の大粒径多
結晶膜４１３を形成する（図２０）。次いで、上記成長
した大粒径多結晶膜４１３の上方から選択的に結晶を除
去しストッパーとなる基体表面にて終点とする。この時
点で基体表面は平坦になる（図２１）。形成された大粒
径多結晶薄膜４１３’は、それぞれの結晶が分離されて
いるために、熱ストレスも少なく、半導体素子を前記半
導体膜上に形成する場合に素子分離を施す必要もない。
【００４０】前記熱処理工程は、通常の半導体プロセス
に用いられている抵抗加熱方式の電気炉で行なうことが
スループットが高いという利点などから好ましいが、イ
ンコヒーレント光照射による熱処理工程などでも構わな
い。インコヒーレント光照射は例えばタングステンハロ
ゲンランプやＸｅランプを用いて行なうことができる。
【００４１】図６にタングステンハロゲンランプ光の黒
体輻射スペクトルとＳｉの吸収係数を示す。タングステ
ンハロゲン光の２２００Ｋでのスペクトルは０．４μｍ
程度から、石英によりカットオフされる３．５μｍ迄ブ
ロードに広がっている。一方Ｓｉの吸収波長は１．２μ
ｍ以下で急激に増加している。即ちタングステンハロゲ
ンランプ光の１．２μｍ以下の波長域の光がＳｉ層に吸
収され加熱される。図７にＳｉウエハを加熱した場合の
温度プロファイルを示す。設定値はこのとき１３５０℃
であるが、４〜５秒で設定値に達し、ランプオフ後４０
秒程度で４００℃まで降温する。このような高温領域で
急峻な昇降温プロファイルが得られるため、大面積一括
短時間熱処理が可能で、不純物拡散が抑えられ、スルー
プットも高い熱処理が行なえる。
【００４２】成長させる堆積物を選択的に除去する方法
は機械化学研磨法や機械研磨法（特開平２−２０９７３
０号公報）などの方法があり、基体表面の研磨速度が、
形成された結晶堆積物の研磨速度よりも十分遅いという
研磨法を用いることにより、上方より堆積させた結晶を
研磨する際に、基体表面をストッパーとし、基体表面の
高さで研磨の終点とすることが可能となる。図８に選択
研磨の一例としてコロイダルシリカ（平均粒径０．１μ
ｍ）を含んだ加工液を用い通常使用されるシリコンウエ
ハの表面研磨装置にて圧力３．６ｋｇ／ｃｍ2 、温度３
０〜４０℃で研磨したときのＳｉ、溶融石英、Ｓｉ3 Ｎ
4 のそれぞれの研磨速度を示す。Ｓｉに比べて溶融石
英、Ｓｉ3 Ｎ4 のそれぞれの研磨速度が十分に遅くＳｉ
に対して選択研磨のストッパーとして好ましいことがわ
かるが、他のものでも堆積させた結晶と比べて研磨速度
の十分遅いものならば全く問題とならない。
【００４３】このようにして形成した凹部内の結晶領域
に通常の半導体プロセスによってＭＯＳトランジスタ等
の素子を形成すると素子分離領域が小さくてすむうえ、
基板表面も平坦であり微細加工にとっても有利であるた
め、高集積化に有利である。さらにＳＯＩ構造でかつ大
粒径多結晶なので電気的特性にも優れているという長所
を有する。
【００４４】
【実施例】以下、本発明第１の結晶基材の製造方法の実
施例を図面を用いて詳細に説明する。まず、本発明の第
１実施例について説明する。基体として５インチφの溶
融石英１５１を用いた。図２２に示すように溶融石英１
５１上に通常の半導体プロセスによって、レジストを塗
布、パターニングした後、ＲＩＥ（リアクティブイオン
エッチング法）により溶融石英１５１を深さ３０００
Å、凹部領域の大きさ４０μｍ角でエッチングした。
【００４５】次いで減圧ＣＶＤ法により多結晶Ｓｉ膜１
５２を３μｍ堆積させた。堆積条件は、 ガス種・・・ＳｉＨ4 ＝５０ｓｃｃｍ 圧力・・・０．３Ｔｏｒｒ 基板温度・・・７００℃ 堆積時間・・・１５０分 である。この工程によって、図２３に示すように凹部領
域内は平均結晶粒径がおよそ５００Å程度の多結晶Ｓｉ
で完全に埋められた。次いで前記多結晶Ｓｉ膜１５２を
凹部内部には結晶が残るようにＲＩＥ法によりそれぞれ
島状に分離した後に（図２４）、島状多結晶Ｓｉ１５２
´を抵抗加熱方式の電気炉に導入し熱処理工程を行なっ
た。処理条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１３５０℃ 処理時間・・・２０分 である。この結果、５００Å程度の粒径であった島状多
結晶Ｓｉ膜１５２´は結晶粒径約３μｍの大粒径多結晶
Ｓｉ膜１５３となった（図２５）。凹部内の島状に分離
された大粒径多結晶Ｓｉ膜１５３はそれぞれ独立に形成
されているため昇温、降温時に問題となる熱ストレスも
少なく基板にクラックが入ることもなかった。
【００４６】次いで、ＳｉＯ2 のコロイダルシリカ（平
均粒径０．１μｍ）を含んだ加工液を用い、通常用いら
れるシリコンウエハの表面研磨装置にて圧力３．６ｋｇ
／ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨を行な
った。この時は、基体である溶融石英５１表面で研磨が
終了し表面が平坦で各凹部領域が、電気的に絶縁分離さ
れた大粒径多結晶Ｓｉ薄膜１５３´が得られた（図２
６）。
【００４７】上記大粒径多結晶Ｓｉ薄膜１５３´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ、電子の電界効果移動度は２５０ｃｍ2 ／Ｖ・
ｓｅｃ程度であり、５インチφ面内の均一性も含めて良
好な特性を示した。
【００４８】次に、本発明の第２実施例について説明す
る。５インチφシリコンウエハ１６１に常圧ＣＶＤ法に
よりＮＳＧ（ＳｉＯ2 ）膜１６２を５μｍ堆積させた基
体上に通常の半導体プロセスによって、レジストを塗
布、パターニングした後ＲＩＥ（リアクティブイオンエ
ッチング法）によりＳｉＯ2 膜１６２を深さ３０００
Å、凹部領域の大きさ３０μｍ角でエッチングした（図
２７）。
【００４９】次いで、多結晶シリコン膜１６３を減圧Ｃ
ＶＤ装置により３μｍ堆積させた。成長条件は、 ガス種・・・ＳｉＨ4 ＝５０ｓｃｃｍ 圧力・・・０．３Ｔｏｒｒ 基板温度・・・７００℃ 堆積時間・・・１５０分 である。この工程によって、図２８に示すように凹部領
域内は５００Å程度の粒径をもつ多結晶Ｓｉ膜１６３で
完全に埋められた。
【００５０】次いで前記多結晶Ｓｉ膜１６３を凹部内部
には結晶が残るようにＲＩＥ法によりそれぞれ島状に分
離した後に（図２９）、島状多結晶Ｓｉ１６３´を抵抗
加熱方式の電気炉に導入し熱処理工程を行なった。処理
条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１３５０℃ 処理時間・・・２０分 である。この結果、５００Å程度の粒径であった島状多
結晶Ｓｉ膜１６３´は結晶粒径約３μｍの大粒径多結晶
Ｓｉ膜１６４となった（図３０）。凹部内の島状に分離
された大粒径多結晶Ｓｉ膜１６４はそれぞれ独立に形成
されているため昇温、降温時に問題となる熱ストレスも
少なく基板にクラックが入ることもなかった。
【００５１】次いで、ＳｉＯ2 のコロイダルシリカ（平
均粒径０．１μｍ）を含んだ加工液を用い、通常用いら
れるシリコンウエハの表面研磨装置にて、圧力３．６ｋ
ｇ／ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨を行
なった。この時は、基体表面であるＮＳＧ酸化膜表面で
研磨が終了し、表面が平坦で各凹部領域が、電気的に絶
縁分離された大粒径多結晶Ｓｉ薄膜１６４´が得られた
（図３１）。
【００５２】上記大粒径多結晶Ｓｉ薄膜１６４´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ、電子の電界効果移動度は２５０ｃｍ2 ／Ｖ・
ｓｅｃ程度であり、５インチφ面内の均一性も含めて良
好な特性を示した。
【００５３】次に、本発明の第３実施例について説明す
る。基体として５インチφの溶融石英１７１を用いた。
図３２に示すように溶融石英１７１上に通常の半導体フ
ォトリソ工程によって、溶融石英を深さ１μｍ、凹部領
域の大きさ４０μｍ角でエッチングした。次いでエピタ
キシャル成長装置により多結晶Ｓｉ膜１７２を３μｍ堆
積させた。堆積条件は、 ガス種・・・Ｈ2 ：ＳｉＨ2 Ｃｌ2 ＝１００：１．０
（１／ｍｉｎ） 基板温度・・・８００℃ 堆積時間・・・８分 圧力・・・７６０Ｔｏｒｒ である。この工程によって、図３３に示すように凹部領
域内は平均結晶粒径がおよそ０．２μｍ程度の多結晶Ｓ
ｉで完全に埋められた。
【００５４】次いで、前記多結晶Ｓｉ膜１７２を凹部内
部には結晶が残るようにＲＩＥ法によりそれぞれ島状に
分離した後に（図３４）、島状多結晶Ｓｉ１７２´に、
光照射用ランプとしてタングステンハロゲンランプを用
いて、熱処理（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）を行なった。ランプ照射による熱
処理用の保護層としては同一装置内でＲＴＯ（Ｒａｐｉ
ｄ ＴｈｅｒｍａｌＯｘｉｄａｔｉｏｎ）により形成し
た。処理条件は、 １）ＲＴＯ ガス雰囲気・・・Ｏ2 （５ １／ｍｉｎ） 基板温度・・・１１５０℃ 処理時間・・・２分（約２００Å） ２）ＲＴＡ ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１４００℃ 処理時間・・・１０分 である。この結果、２０００Å程度の粒径であった島状
多結晶Ｓｉ膜１７２´は結晶粒径最大約１０μｍの大粒
径多結晶Ｓｉ膜１７３となった（図３５）。また凹部内
の大粒径多結晶Ｓｉ膜１７３はそれぞれ独立に形成され
ているため昇温、降温時に問題となる熱ストレスも少な
く基板にクラックが入ったり、膜剥れが起こることもな
かった。
【００５５】次いで、保護層としてのＳｉＯ2 膜をＨＦ
水溶液により除去した後に、ＳｉＯ2 のコロイダルシリ
カ（平均粒径０．１μｍ）を含んだ加工液を用い、通常
用いられるシリコンウエハの表面研磨装置にて圧力３．
６ｋｇ／ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨
を行なった。この時は、基体である溶融石英１７１表面
で研磨が終了し表面が平坦で各凹部領域が、電気的に絶
縁分離された大粒径多結晶Ｓｉ薄膜１７３´が得られた
（図３６）。
【００５６】上記大粒径多結晶Ｓｉ薄膜１７３´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ電子の電界効果移動度は３００ｃｍ2 ／Ｖ・ｓ
ｅｃ程度であり、５インチφ面内の均一性も含めて良好
な特性を示した。
【００５７】次に本発明の第４実施例について説明す
る。図３７に示すように溶融石英１８１上に減圧ＣＶＤ
法によりＳｉ3 Ｎ4 膜１８４を３００Å堆積した後に、
通常の半導体フォトリソ工程によって、前記Ｓｉ3 Ｎ4
膜１８４及び溶融石英１８１を深さ３０００Å、凹部領
域の大きさ４０μｍ角でエッチングした。
【００５８】次いでエピタキャシル成長装置により多結
晶Ｓｉ膜１８２を３μｍ堆積させた。堆積条件は、 ガス種・・・Ｈ2 ：ＳｉＨ2 Ｃｌ2 ＝１００：１．０
（１／ｍｉｎ） 基板温度・・・８００℃ 堆積時間・・・８分 圧力・・・７６０Ｔｏｒｒ である。この工程によって、図３８に示すように凹部領
域内は平均結晶粒径がおよそ０．２μｍ程度の多結晶Ｓ
ｉで完全に埋められた。
【００５９】次いで前記多結晶Ｓｉ膜１８２を凹部内部
には結晶が残るようにＲＩＥ法によりそれぞれ島状に分
離した後に（図３９）、島状多結晶Ｓｉ膜１８２´に、
光照射用ランプとしてタングステンハロゲンランプを用
いて、熱処理（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）を行なった。ランプ照射による熱
処理用の保護層としては常圧ＣＶＤ装置によりＳｉＯ2
膜（ＮＳＧ）１８５をおよそ４０００Å堆積させた（図
４０）。ＲＴＡ熱処理条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１４００℃ 処理時間・・・１０分 である。この結果、２０００Å程度の粒径であった島状
多結晶Ｓｉ膜１８２´は結晶粒径最大約１０μｍの大粒
径多結晶Ｓｉ膜１８３となった（図４１）。凹部内の大
粒径多結晶Ｓｉ膜１８３はそれぞれ独立に形成されてい
るため昇温、降温時に問題となる熱ストレスも少なく基
板にクラックが入ったり、膜剥がれが起こることもなか
った。
【００６０】次いで保護層としてのＮＳＧＳｉＯ2 膜１
８５をＨＦ水溶液により除去した後、ＳｉＯ2 のコロイ
ダルシリカ（平均粒径０．１μｍ）を含んだ加工液を用
い、通常用いられるシリコンウエハの表面研磨装置にて
圧力３．６ｋｇ／ｃｍ2 、温度３０℃〜４０℃の条件で
選択研磨を行なった。この時は、凹部表面であるＳｉ3
Ｎ4 膜１８４で研磨が終了し表面が平坦で各凹部領域が
電気的に絶縁分離された大粒径多結晶Ｓｉ薄膜１８３´
が得られた（図４２）。
【００６１】上記大粒径多結晶Ｓｉ薄膜１８３´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ、電子の電界効果移動度は３５０ｃｍ2 ／Ｖ・
ｓｅｃ程度であり、５インチφ面内均一性の良い良好な
特性を示した。
【００６２】以下、本発明第２の結晶基材の製造方法の
実施例について図面を用いて詳細に説明する。まず、本
発明の第１実施例について説明する。５インチφの溶融
石英２５１上に減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜２５３
を３００Å堆積させ、さらに常圧ＣＶＤ法によりＮＳＧ
（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）
ＳｉＯ2 膜２５２をおよそ３０００Å堆積させた。その
後、通常の半導体フォトリソ工程によって、ＮＳＧＳｉ
Ｏ2 膜２５２をＳｉ3 Ｎ4 膜２５３が露出する深さま
で、領域の大きさ４０μｍ角でエッチングした（図４
３）。
【００６３】次いで、エピタキャシル成長装置により多
結晶Ｓｉ膜２５４を３μｍ選択堆積させた。堆積条件
は、 ガス種・・・Ｈ2 ：ＳｉＨ2 Ｃｌ2 ：ＨＣｌ ＝１００：０．５３：１．０ （ｌ／ｍｉｎ） 基板温度・・・９００℃ 堆積時間・・・１７分 圧力・・・５０Ｔｏｒｒ である。この工程によって、図４４に示すように凹部領
域内は平均結晶粒径がおよそ１．０μｍ程度の多結晶Ｓ
ｉ２５４で完全に埋められた。
【００６４】次いで、この多結晶Ｓｉ２５４を抵抗加熱
方式の電気炉に導入し熱処理工程を行なった。処理条件
は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１３５０℃ 処理時間・・・２０分 である。この結果１μｍ程度の粒径であった多結晶Ｓｉ
膜２５４は、結晶粒径約３μｍの大粒径多結晶Ｓｉ膜２
５５となった（図４５）。
【００６５】次いで、ＳｉＯ2 のコロイダルシリカ（平
均粒径０．１μｍ）を含んだ加工液を用い、通常用いら
れるシリコンウエハの表面研磨装置にて、圧力３．６ｋ
ｇ／ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨を行
なった。この時は、ＮＳＧＳｉＯ2 膜２５２表面で研磨
が終了し表面が平坦で各凹部領域が、電気的に絶縁分離
された、膜厚３０００Å、結晶粒径約３μｍの大粒径多
結晶Ｓｉ薄膜２５５´が得られた（図４６）。また凹部
内の結晶はそれぞれ独立に形成されているため熱ストレ
スも少なく基板にクラックが入ることや膜剥がれも生じ
なかった。上記大粒径多結晶Ｓｉ薄膜２５５´上に通常
の半導体プロセスによりＭＯＳトランジスタを形成した
ところ、電子の電界効果移動度は２５０ｃｍ2 ／Ｖ・ｓ
ｅｃ程度であり、５インチφ面内均一性の良い良好な特
性を示した。
【００６６】次に本発明の第２実施例について説明す
る。５インチφの溶融石英２６１上に通常の半導体フォ
トリソグラフィプロセスによって、溶融石英２６１を深
さ３０００Å、凹部領域の大きさ４０μｍ角でエッチン
グし、次いで減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜２６２を
３００Å堆積させ、パターニングにより凹部底面に形成
した（図４７）。
【００６７】次いで、エピタキャシル成長装置により、
多結晶Ｓｉ膜２６３を厚さ３．２μｍ、凹部に基体上面
を超えて選択堆積させた。堆積条件は、 ガス種・・・Ｈ2 ：ＳｉＨ2 Ｃｌ2 ：ＨＣｌ ＝１００：０．５３：１．０ （１／ｍｉｎ ） 基板温度・・・９００℃ 堆積時間・・・１７分３０秒 圧力・・・５０Ｔｏｒｒ である。この工程によって、図４８に示すように凹部領
域内は平均結晶粒径がおよそ１μｍ程度の多結晶Ｓｉ２
６３で完全に埋められた。
【００６８】次いで、この多結晶Ｓｉ２６３を抵抗加熱
方式の電気炉に導入し熱処理工程を行なった。処理条件
は、 ガス雰囲気・・・Ｎ2 （５ ｌ／ｍｉｎ） 基板温度・・・１３５０℃ 処理時間・・・２０分 である。この結果１μｍ程度の粒径であった多結晶Ｓｉ
膜２６３は結晶粒径約３μｍの大粒径多結晶Ｓｉ膜２６
４となった（図４９）。次いで、ＳｉＯ2 のコロイダル
シリカ（平均粒径０．１μｍ）を含んだ加工液を用い、
通常用いられるシリコンウエハの表面研磨装置にて、圧
力３．６ｋｇ／ｃｍ2 、温度３０℃〜４０℃の条件で選
択研磨を行なった。この時は、基体である溶融石英２６
１表面で研磨が終了し表面が平坦で各凹部領域が、電気
的に絶縁分離され、大粒径多結晶Ｓｉ薄膜２６４´が得
られた（図５０）。また、凹部内の大粒径多結晶Ｓｉ薄
膜２６４´はそれぞれ独立に形成されているため熱スト
レスも少なく基板にクラックが入ることや膜剥がれも生
じなかった。
【００６９】上記大粒径多結晶Ｓｉ薄膜２６４′上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ電子の電界効果移動度は２５０ｃｍ2 ／Ｖ・ｓ
ｅｃ程度であり、５インチφ面内均一性の良い良好な特
性を示した。
【００７０】次に本発明の第３実施例について説明す
る。５インチφのシリコンウエハ２７１に常圧ＣＶＤ法
によりＮＳＧ（ＳｉＯ2 ）膜２７２を１０μｍ堆積させ
た基体に通常の半導体プロセスによって、レジストを塗
布、パターニングした後、ＲＩＥ（リアクティブイオン
エッチング法）により酸化膜を深さ３μｍ凹部領域の大
きさ３０μｍ角でエッチングし、次いで減圧ＣＶＤ法に
よりＳｉ3 Ｎ4 膜２７５を、３００Å堆積させパターニ
ングにより凹部底面に形成した（図５１）。
【００７１】次いで、エピタキャシル成長装置により多
結晶Ｓｉ膜２７３を厚さ３．２μｍ、凹部に基体上面を
超えて選択堆積させた。堆積条件は、ガス種・・・Ｈ
2 ：ＳｉＨ2 Ｃｌ2 ：ＨＣｌ ＝１００：０．５３：１．０ （１／ｍｉｎ ） 基板温度・・・９００℃ 堆積時間・・・１７分３０秒 圧力・・・５０Ｔｏｒｒ である。この工程によって、図５２に示すように凹部領
域内は平均結晶粒径がおよそ１μｍ程度の多結晶Ｓｉ２
７３で完全に埋められた。
【００７２】次いで、この多結晶Ｓｉ２７３に、光照射
用ランプとしてタングステンハロゲンランプを用いて、
熱処理（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌｉｎｇ）を行なった。ランプ照射による熱処理用
の保護層としては同一装置内でＲＴＯ（Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）により形成した。
処理条件は、 １）ＲＴＯ ガス雰囲気・・・Ｏ2 （５ １／ｍｉｎ） 基板温度・・・１１５０℃ 処理時間・・・２分（約２００Å） ２）ＲＴＡ ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１４００℃ 処理時間・・・１０分 である。この結果、１μｍ程度の粒径であった多結晶Ｓ
ｉ膜２７３は最大結晶粒径約１０μｍの大粒径多結晶Ｓ
ｉ膜２７４となった（図５３）。
【００７３】次いで、ＲＴＯにより形成したＳｉＯ2 保
護層をＨＦ水溶液で除去した後、ＳｉＯ2 のコロイダル
シリカ（平均粒径０．１μｍ）を含んだ加工液を用い、
通常用いられるシリコンウエハの表面研磨装置にて圧力
３．６ｋｇ／ｃｍ2 、温度３０℃〜４０℃の条件で選択
研磨を行なった。この時は、ＮＳＧ膜２７２表面で研磨
が終了し表面が平坦で各凹部領域が、電気的に絶縁分離
され、大粒径多結晶Ｓｉ薄膜２７４´が得られた（図５
４）。また凹部内の大粒径多結晶Ｓｉ薄膜２７４´はそ
れぞれ独立に形成されているためインコヒーレント光照
射による熱処理の昇温、降温時に問題となる熱ストレス
も少なく基板にクラックが入ることや膜剥がれも生じな
かった。
【００７４】上記大粒径多結晶Ｓｉ薄膜２７４´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ、電子の電界効果移動度は３００ｃｍ2 ／Ｖ・
ｓｅｃ程度であり、５インチφ面内均一性の良い良好な
特性を示した。
【００７５】次に本発明の第４実施例について説明す
る。５インチφの溶融石英２８１上に減圧ＣＶＤ法によ
りＳｉ3 Ｎ4 膜２８３を３００Å堆積させ、さらに常圧
ＣＶＤ法によりＮＳＧ（ＳｉＯ2 ）膜２８２をおよそ３
０００Å堆積させ、その後通常の半導体フォトリソ工程
によって、ＮＳＧ膜２８２をＳｉ3 Ｎ4 膜２８３が露出
する深さまで、領域の大きさ４０μｍ角でエッチングし
た（図５５）。
【００７６】次いで、エピタキャシル成長装置により多
結晶Ｓｉ膜２８４を３μｍ堆積させた。堆積条件は、 ガス種・・・Ｈ2 ：ＳｉＨ2 Ｃｌ2 ：ＨＣｌ ＝１００：０．５３：１．０（１／ｍｉｎ ） 基板温度・・・９００℃ 堆積時間・・・２６分 圧力・・・５０Ｔｏｒｒ である。この工程によって、図５６に示すように凹部領
域内は平均結晶粒径がおよそ１．０μｍ程度の多結晶Ｓ
ｉ２８４で完全に埋められた。
【００７７】次いで、この多結晶Ｓｉ２８４に、光照射
用ランプとしてタングステンハロゲンランプを用いて、
熱処理（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌｉｎｇ）を行なった。ランプ照射による熱処理用
の保護層としては減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜２８
６を３００Å堆積させた膜を使用した（図５７）。イン
コヒーレント光による熱処理条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１４００℃ 処理時間・・・１０分 である。この結果、１μｍ程度の粒径であった多結晶Ｓ
ｉ膜２８４は、最大結晶粒径約１０μｍの大粒径多結晶
Ｓｉ膜２８５となった（図５８）。
【００７８】次いで、減圧ＣＶＤ法により形成した保護
層たるＳｉ3 Ｎ4 膜２８６をおよそ１５０℃の熱リン酸
で除去した後、ＳｉＯ2 のコロイダルシリカ（平均粒径
０．１μｍ）を含んだ加工液を用い、通常用いられるシ
リコンウエハの表面研磨装置にて圧力３．６ｋｇ／ｃｍ
2 、温度３０℃〜４０℃の条件で選択研磨を行なった。
この時は、ＮＳＧ膜２８２表面で研磨が終了し、表面が
平坦で各凹部領域が電気的に絶縁分離された、膜厚３０
００Å、最大結晶粒径１０μｍの大粒径多結晶Ｓｉ薄膜
２８５´が得られた（図５９）。また凹部内の大粒径多
結晶Ｓｉ薄膜２８５´はそれぞれ独立に形成されている
ためインコヒーレント光照射による熱処理の昇温、降温
時に問題となる熱ストレスも少なく基板にクラックが入
ることや膜剥がれも生じなかった。
【００７９】上記大粒径多結晶Ｓｉ薄膜２８５´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ、電子の電界効果移動度は３５０ｃｍ2 ／Ｖ・
ｓｅｃ程度であり、５インチφ面内均一性の良い良好な
特性を示した。
【００８０】次に本発明第３の結晶基材の製造方法の実
施例を詳細に説明する。まず本発明の第１実施例につい
て説明する。５インチφの溶融石英３５１上に減圧ＣＶ
Ｄ法によりＳｉ3 Ｎ4 膜３５３をおよそ３００Å堆積さ
せ、さらに常圧ＣＶＤ法によりＮＳＧ（Ｎｏｎｄｏｐｅ
ｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）ＳｉＯ2 膜３５２を
３μｍ堆積させた後、通常の半導体プロセスによって、
レジストを塗布、パターニングした後ＲＩＥ（リアクテ
ィブイオンエッチング法）によりＮＳＧＳｉＯ2 膜３５
２，Ｓｉ3 Ｎ4 膜３５３、及び溶融石英３５１を深さ
３．２３μｍ（即ち溶融石英３５１を２０００Åの深さ
でエッチングするように）、凹部領域の大きさ４０μｍ
角でエッチングして基体を形成した（図６０）。
【００８１】次いで減圧ＣＶＤ法により多結晶Ｓｉ膜３
５４を４μｍ堆積させた。堆積条件は、 ガス種・・・ＳｉＨ4 ＝５０ｓｃｃｍ 圧力・・・０．３Ｔｏｒｒ 基板温度・・・７００℃ 堆積時間・・・２００分 である。この工程によって、図６１に示すように凹部領
域内は平均結晶粒径がおよそ５００Å程度の多結晶Ｓｉ
で完全に埋められた。
【００８２】次いでＳｉＯ2 のコロイダルシリカ（平均
粒径０．１μｍ）を含んだ加工液を用い、通常用いられ
るシリコンウエハの表面研磨装置にて圧力３．６ｋｇ／
ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨を行なっ
た。この時は、基体表面であるＮＳＧＳｉＯ2 膜３５２
表面で研磨が終了し表面が平坦で各凹部領域が、電気的
に絶縁分離された多結晶Ｓｉ膜３５４´が得られた（図
６２）。
【００８３】次いで、ＮＳＧＳｉＯ2 膜を保護膜として
常圧ＣＶＤ装置により約１μｍ堆積させた後に、この多
結晶Ｓｉを抵抗加熱方式の炉に導入し熱処理を行なっ
た。処理条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１３５０℃ 処理時間・・・２０分 である。この結果、５００Å程度の粒径であった多結晶
Ｓｉ膜３５４´は結晶粒径約３μｍの大粒径多結晶Ｓｉ
膜３５５となった（図６３）。また凹部内の多結晶Ｓｉ
膜３５５はそれぞれ独立に形成されているため昇温、降
温時に問題となる熱ストレスも少なく基板にクラックが
入ることもなかった。その後保護層であるＳｉＯ2 膜と
ＮＳＧＳｉＯ2 膜３５２をＨＦ水溶液で除去し、今度は
Ｓｉ3 Ｎ4膜３５３をストッパーとして再び前記選択研
磨法を行ない大粒径多結晶Ｓｉ膜３５５を薄膜化し、大
粒径多結晶Ｓｉ薄膜３５５´を形成した（図６４）。
【００８４】形成された大粒径多結晶Ｓｉ薄膜３５５´
上に通常の半導体プロセスによりＭＯＳトランジスタを
形成したところ電子の電界効果移動度は２５０ｃｍ2 ／
Ｖ・ｓｅｃ程度であり、５インチφ面内の均一性も含め
て、良好な特性を示した。
【００８５】次に本発明の第２実施例について説明す
る。５インチφのシリコンウエハ３６１を熱酸化膜３６
２を形成した後、Ｓｉ3 Ｎ4 膜３６３を２０００Å堆積
させ、さらに常圧ＣＶＤ法によりＮＳＧ（Ｎｏｎｄｏｐ
ｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）ＳｉＯ2 膜３６４
を３μｍ堆積させ、通常の半導体プロセスによって、レ
ジストを塗布、パターニングした後ＲＩＥ（リアクティ
ブイオンエッチング法）によりＳｉＯ2 膜３６４とＳｉ
3 Ｎ4 膜３６３を凹部領域の大きさ３０μｍ角でエッチ
ングして基体を形成した（図６５）。
【００８６】次いで多結晶シリコン膜を減圧ＣＶＤ装置
により４μｍ堆積させた。成長条件は、 ガス種・・・ＳｉＨ4 ＝５０ｓｃｃｍ 圧力・・・０．３Ｔｏｒｒ 基板温度・・・７００℃ 堆積時間・・・２００分 である。この工程によって、図６６に示すように凹部領
域内は５００Å程度の粒径をもつ多結晶Ｓｉ膜３６５で
完全に埋められた。
【００８７】次いでＳｉＯ2 のコロイダルシリカ（平均
粒径０．１μｍ）を含んだ加工液を用い、通常用いられ
るシリコンウエハの表面研磨装置にて圧力３．６ｋｇ／
ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨を行なっ
た。この時は、基体表面であるＮＳＧＳｉＯ2 膜３６４
表面で研磨が終了し、表面が平坦で各凹部領域が電気的
に絶縁分離された多結晶Ｓｉ膜３６５´が得られた（図
６７）。
【００８８】次いで、ＮＳＧＳｉＯ2 膜を保護膜として
常圧ＣＶＤ装置により約１μｍ堆積させた後に、この多
結晶Ｓｉを抵抗加熱方式の炉に導入し熱処理を行なっ
た。処理条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１３５０℃ 処理時間・・・２０分 である。この結果、５００Å程度の粒径であった多結晶
Ｓｉ膜３６５´は平均粒径約３μｍの大粒径多結晶Ｓｉ
膜３６６となった（図６８）。また凹部内の大粒径多結
晶はそれぞれ独立に形成されているため昇温、降温時に
問題となる熱ストレスも少なく基板にクラックが入るこ
ともなかった。その後保護層であるＳｉＯ2 膜とＮＳＧ
ＳｉＯ2 膜３６４をＨＦ水溶液で除去し、今度はＳｉ3
Ｎ4 膜３６４をストッパーとして再び前記選択研磨法を
行ない大粒径多結晶Ｓｉ膜３６６を薄膜化してた大粒径
多結晶Ｓｉ薄膜３６６´を形成した（図６９）。
【００８９】形成された大粒径多結晶Ｓｉ薄膜３６６´
上に通常の半導体プロセスによりＭＯＳトランジスタを
形成したところ電子の電界効果移動度は２５０ｃｍ2 ／
Ｖ・ｓｅｃ程度であり、５インチφ面内の均一性も含め
て良好な特性を示した。
【００９０】次に本発明の第３実施例について説明す
る。５インチφの溶融石英３７１上に減圧ＣＶＤ法によ
りＳｉ3 Ｎ4 膜３７２をおよそ３００Å堆積させ、さら
に常圧ＣＶＤ法によりＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉ
ｌｉｃｏｎ Ｇｌａｓｓ）ＳｉＯ2 膜３７３を５μｍ堆
積させた後、通常の半導体プロセスによって、レジスト
を塗布、パターニングした後ＲＩＥ（リアクティブイオ
ンエッチング法）によりＮＳＧＳｉＯ2 膜３７３，Ｓｉ
3 Ｎ4 膜３７２、及び溶融石英３７１を深さ５．３３μ
ｍ（即ち溶融石英が３０００Åエッチングされるよう
に）、凹部領域の大きさ４０μｍ角でエッチングし基体
を形成した（図７０）。
【００９１】次いでエピタキシャル成長装置により多結
晶Ｓｉ膜３７４を６μｍ堆積させた。堆積条件は、 ガス種・・・Ｈ2 ：ＳｉＨ4 Ｃｌ2 ＝１００：１．０
（ｌ／ｍｉｎ） 基板温度・・・８００℃ 堆積時間・・・１５分 圧力・・・７６０Ｔｏｒｒ である。この工程によって、図７１に示すように凹部領
域内は平均結晶粒径がおよそ０．２μｍ程度の多結晶Ｓ
ｉ３７４で完全に埋められた。
【００９２】次いでＳｉＯ2 のコロイダルシリカ（平均
粒径０．１μｍ）を含んだ加工液を用い、通常用いられ
るシリコンウエハの表面研磨装置にて圧力３．６ｋｇ／
ｃｍ2 、温度３０℃〜４０℃の条件で選択研磨を行なっ
た。この時は、基体表面であるＮＳＧＳｉＯ2 膜３７３
表面で研磨が終了し表面が平坦で各凹部領域が、電気的
に絶縁分離された多結晶Ｓｉ３７４´が得られた（図７
２）。
【００９３】この多結晶Ｓｉ３７４´に、光照射用ラン
プとしてタングステンハロゲンランプを用いて熱処理
（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
ｉｎｇ））を行なった。ランプ照射による熱処理の保護
層としては同一装置内でＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ｏｘｉｄａｔｉｏｎ）により形成した。処理条
件は、 １）ＲＴＯ ガス雰囲気・・・Ｏ2 （５ １／ｍｉｎ） 基板温度・・・１１５０℃ 処理時間・・・２分（約２００Å） ２）ＲＴＡ ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１４００℃ 処理時間・・・１０分 である。この結果、２０００Å程度の粒径であった多結
晶Ｓｉ膜３７４´は結晶粒径最大約１０μｍの大粒径多
結晶Ｓｉ膜３７５となった（図７３）。また凹部内の大
粒径多結晶Ｓｉ膜３７５はそれぞれ独立に形成されてい
るため昇温、降温時に問題となる熱ストレスも少なく基
板にクラックが入ったり、膜剥れが起こることもなかっ
た。その後保護層であるＳｉＯ2 膜とＮＳＧＳｉＯ2 膜
３７３をＨＦ水溶液で除去し、今度はＳｉ3 Ｎ4 膜３７
２をストッパーとして再び前記選択研磨法を行ない大粒
径多結晶Ｓｉ膜３７５を薄膜化して大粒径多結晶Ｓｉ薄
膜３７５´を形成した（図７４）。
【００９４】上記形成された大粒径多結晶Ｓｉ薄膜３７
５´上に通常の半導体プロセスによりＭＯＳトランジス
タを形成したところ電子の電界効果移動度は３５０ｃｍ
2 ／Ｖ・ｓｅｃ程度であり、５インチφ面内の均一性も
含めて、良好な特性を示した。
【００９５】次に本発明の第４実施例について説明す
る。溶融石英３８１に減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜
３８２をおよそ３００Å堆積させ、さらに常圧ＣＶＤ法
によりＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇ
ｌａｓｓ）ＳｉＯ2 膜３８３を５μｍ堆積させた後、通
常の半導体プロセスによって、レジストを塗布、パター
ニングした後ＲＩＥ（リアクティブイオンエッチング
法）によりＮＳＧＳｉＯ2膜３８３，Ｓｉ3 Ｎ4 膜３８
２、及び溶融石英３８１を深さ５．３３μｍ（即ち溶融
石英を３０００Åエッチングされるように）、凹部領域
の大きさ４０μｍ角でエッチングして基体を形成した
（図７５）。
【００９６】次いでエピタキシャル成長装置により多結
晶Ｓｉ膜３８４を６μｍ堆積させた。堆積条件は、 ガス種・・・Ｈ2 ：ＳｉＨ4 Ｃｌ2 ＝１００：１．０
（１／ｍｉｎ） 基板温度・・・８００℃ 堆積時間・・・１５分 圧力・・・７６０Ｔｏｒｒ である。この工程によって、図７６に示すように凹部領
域内は平均結晶粒径がおよそ０．２μｍ程度の多結晶Ｓ
ｉ３８４で完全に埋められた。
【００９７】次いでＳｉＯ2 のコロイダルシリカ（平均
粒径０．１μｍ）を含んだ加工液を用い、通常用いられ
るシリコンウエハの表面研磨装置にて圧力３．６ｋｇ／
ｃｍ 2 、温度３０℃〜４０℃の条件で選択研磨を行なっ
た。この時は、ＮＳＧＳｉＯ2 膜３８３表面で研磨が終
了し表面が平坦で各凹部領域が、電気的に絶縁分離され
た多結晶Ｓｉ３８４´が得られた（図７７）。
【００９８】この多結晶Ｓｉ３８４´に、光照射用ラン
プとしてタングステンハロゲンランプを用いて熱処理
（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
ｉｎｇ））を行なった。ランプ照射による熱処理用の保
護層としては常圧ＣＶＤ装置によりＮＳＧＳｉＯ2 膜３
８６をおよそ４０００Å堆積させた（図７８）。ＲＴＡ
熱処理条件は、 ガス雰囲気・・・Ｎ2 （５ １／ｍｉｎ） 基板温度・・・１４００℃ 処理時間・・・１０分 である。この結果、２０００Å程度の粒径であった多結
晶Ｓｉ膜３８４´は結晶粒径最大約１０μｍの大粒径多
結晶Ｓｉ膜３８５となった（図７９）。また凹部内の大
粒径多結晶Ｓｉ膜３８５はそれぞれ独立に形成されてい
るため昇温、降温時に問題となる熱ストレスも少なく基
板にクラックが入ったり、膜剥れが起こることもなかっ
た。その後、保護層であるＮＳＧＳｉＯ2 膜３８６と下
地ＮＳＧＳｉＯ2 膜３８３をＨＦ水溶液で除去し、今度
はＳｉ3 Ｎ4 膜３８２をストッパーとして再び前記選択
研磨法を行ない大粒径多結晶Ｓｉ膜３８５を薄膜化し
て、大粒径多結晶Ｓｉ薄膜３８５´を形成した（図８
０）。
【００９９】上記大粒径多結晶Ｓｉ薄膜３８５´上に通
常の半導体プロセスによりＭＯＳトランジスタを形成し
たところ電子の電界効果移動度は３５０ｃｍ2 ／Ｖ・ｓ
ｅｃ程度であり、５インチφ面内の均一性も含めて、良
好な特性を示した。
【０１００】
【０１０１】
【０１０２】
【０１０３】
【０１０４】
【０１０５】
【０１０６】
【０１０７】
【０１０８】
【０１０９】
【０１１０】
【０１１１】
【０１１２】
【０１１３】
【０１１４】
【０１１５】
【０１１６】
【０１１７】
【０１１８】
【発明の効果】以上説明したように、本発明第１の結晶
基材の製造方法によれば、電気的に絶縁分離され、表面
が平坦な、大粒径な結晶粒径を持つ多結晶薄膜を、熱ス
トレスを抑制し、かつ容易に形成することが可能となっ
た。このようにして形成された電気的に絶縁された結晶
領域に半導体素子を形成することにより、電界効果移動
度等の電気的特性の優れた素子が形成でき、さらに表面
が平坦であることや、素子分離領域が不要なことから、
１つの素子が占有する面積を小さくすることが可能で、
高集積化も達成される。
【０１１９】また本発明第２の結晶基材の製造方法によ
れば、互いの結晶領域が電気的に絶縁分離され、表面が
平坦な、大粒径な結晶粒径を持つ多結晶膜を、熱ストレ
スが抑制された状態で、容易に形成することが可能とな
った。この電気的に絶縁された結晶領域に半導体素子を
形成することにより、電界効果移動度等の電気的特性の
優れた素子が形成でき、さらに表面が平坦であること
や、素子分離領域が不要なことから、１つの素子が占有
する面積を小さくすることが可能で、高集積化が達成さ
れる。
【０１２０】また本発明第３の結晶基材の製造方法によ
れば、電気的に絶縁分離され、表面が平坦な、凹部深さ
以上の結晶粒径を持つ多結晶膜を、熱ストレスを制御
し、しかも薄膜として、かつ容易に形成することが可能
となった。このようにして形成された電気的に絶縁され
た結晶領域に半導体素子を形成することにより、電界効
果移動度等の電気的特性の優れた素子が形成でき、さら
に表面が平坦であることや、素子分離領域が、不要なこ
とから、１つの素子が占有する面積を小さくするここと
が可能で、高集積化が達成される。
【０１２１】また本発明第４の結晶基材の製造方法によ
れば、電気的に絶録分離され、表面が平坦な、大粒径な
結晶粒径を持つ多結晶薄膜を、熱ストレスを抑制し、か
つ容易に形成することが可能となった。このようにして
形成された電気的に絶縁された結晶領域に半導体素子を
形成することにより、電界効果移動度等の電気的特性の
優れた素子が形成でき、さらに表面が平坦であること
や、素子分離領域が不要なことから、１つの素子が占有
する面積を小さくすることが可能で、高集積化も達成さ
れる。
【図面の簡単な説明】
【図１】本発明第１の結晶基材の製造方法の一実施態様
例を表わす工程図である。
【図２】本発明第１の結晶基材の製造方法の一実施態様
例を表わす工程図である。
【図３】本発明第１の結晶基材の製造方法の一実施態様
例を表わす工程図である。
【図４】本発明第１の結晶基材の製造方法の一実施態様
例を表わす工程図である。
【図５】本発明第１の結晶基材の製造方法の一実施態様
例を表わす工程図である。
【図６】タングステンハロゲンランプ光の黒体輻射スペ
クトルとＳｉの吸収係数を表わすグラフである。
【図７】タングステンハロゲンランプを用いてＳｉウエ
ハを加熱した場合の温度プロファイルである。
【図８】研磨速度を表わすグラフである。
【図９】本発明第２の結晶基材の製造方法の一実施態様
例を表わす工程図である。
【図１０】本発明第２の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１１】本発明第２の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１２】本発明第２の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１３】本発明第３の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１４】本発明第３の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１５】本発明第３の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１６】本発明第３の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１７】本発明第３の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１８】本発明第４の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図１９】本発明第４の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図２０】本発明第４の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図２１】本発明第４の結晶基材の製造方法の一実施態
様例を表わす工程図である。
【図２２】本発明第１の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図２３】本発明第１の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図２４】本発明第１の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図２５】本発明第１の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図２６】本発明第１の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図２７】本発明第１の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図２８】本発明第１の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図２９】本発明第１の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図３０】本発明第１の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図３１】本発明第１の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図３２】本発明第１の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図３３】本発明第１の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図３４】本発明第１の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図３５】本発明第１の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図３６】本発明第１の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図３７】本発明第１の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図３８】本発明第１の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図３９】本発明第１の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図４０】本発明第１の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図４１】本発明第１の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図４２】本発明第１の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図４３】本発明第２の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図４４】本発明第２の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図４５】本発明第２の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図４６】本発明第２の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図４７】本発明第２の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図４８】本発明第２の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図４９】本発明第２の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図５０】本発明第２の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図５１】本発明第２の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図５２】本発明第２の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図５３】本発明第２の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図５４】本発明第２の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図５５】本発明第２の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図５６】本発明第２の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図５７】本発明第２の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図５８】本発明第２の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図５９】本発明第２の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図６０】本発明第３の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図６１】本発明第３の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図６２】本発明第３の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図６３】本発明第３の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図６４】本発明第３の結晶基材の製造方法の第１実施
例を表わす工程図である。
【図６５】本発明第３の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図６６】本発明第３の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図６７】本発明第３の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図６８】本発明第３の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図６９】本発明第３の結晶基材の製造方法の第２実施
例を表わす工程図である。
【図７０】本発明第３の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図７１】本発明第３の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図７２】本発明第３の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図７３】本発明第３の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図７４】本発明第３の結晶基材の製造方法の第３実施
例を表わす工程図である。
【図７５】本発明第３の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図７６】本発明第３の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図７７】本発明第３の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図７８】本発明第３の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図７９】本発明第３の結晶基材の製造方法の第４実施
例を表わす工程図である。
【図８０】本発明第３の結晶基材の製造方法の第４実施
例を表わす工程図である。
【符号の説明】
１１１ 基体、 １１２ 結晶（小粒径多結晶膜）、 １１２’ 島状結晶（小粒径多結晶膜）、 １１３ 大
粒径多結晶膜、 １１３’ 大粒径多結晶薄膜、 １５１ 溶融石英、 １５２ 多結晶Ｓｉ膜（小粒径多
結晶膜）、 １５２’ 島状多結晶Ｓｉ（小粒径多結晶膜）、 １５３ 大粒径多結晶Ｓｉ膜、 １５３’ 大粒径多結
晶Ｓｉ薄膜、 １６１ シリコンウエハ、 １６２ ＮＳＧ（Ｓｉ
Ｏ2）膜、 １６３ 多結晶Ｓｉ膜（小粒径多結晶膜）、 １６３’ 島状多結晶Ｓｉ膜（小粒径多結晶膜）、 １６４ 大粒径多結晶Ｓｉ膜、 １６４’ 大粒径多結
晶Ｓｉ薄膜、 １７１ 溶融石英、 １７２ 多結晶Ｓｉ膜（小粒径多
結晶膜）、 １７２’ 島状多結晶Ｓｉ（小粒径多結晶膜）、 １７３ 大粒径多結晶Ｓｉ膜、 １７３’ 大粒径多結
晶Ｓｉ薄膜、 １８１ 溶融石英、 １８２ 多結晶Ｓｉ膜（小粒径多
結晶膜）、 １８２’ 島状多結晶Ｓｉ膜（小粒径多結晶膜）、 １８３ 大粒径多結晶Ｓｉ膜、 １８３’ 大粒径多結
晶Ｓｉ薄膜、 １８４ Ｓｉ3Ｎ4膜、 １８５ ＳｉＯ2膜（ＮＳ
Ｇ）、 ２１１ 結晶成長基材、 ２１２ ストッパーとなり且つ核形成密度の低い材料
層、 ２１３ 核形成密度の高い材料層、 ２１４ 小粒径多
結晶膜、 ２１５ 大粒径多結晶膜、 ２１５’ 大粒径多結晶薄
膜、 ２５１ 溶融石英基板、 ２５２ ＮＳＧＳｉＯ2膜、 ２５３ Ｓｉ3Ｎ4膜、 ２５４ 小粒径多結晶膜、 ２５５ 大粒径多結晶膜、 ２５５’ 大粒径多結晶薄
膜、 ２６１ 溶融石英基板、 ２６２ Ｓｉ3Ｎ4膜、 ２６３ 小粒径多結晶膜、 ２６４ 大粒径多結晶膜、 ２６４’ 大粒径多結晶薄膜、 ２７１ シリコンウエハ、 ２７２ ＮＳＧ（Ｓｉ
Ｏ2）膜、 ２７３ 小粒径多結晶膜、 ２７４ 大粒径多結晶膜、 ２７４’ 大粒径多結晶薄膜、 ２７５ Ｓｉ3Ｎ4膜、 ２８１ 溶融石英基板、 ２８２ ＮＳＧ（ＳｉＯ2）
膜、 ２８３ Ｓｉ3Ｎ4膜、 ２８４ 小粒径多結晶膜、 ２８５ 大粒径多結晶膜、 ２８５’ 大粒径多結晶薄
膜、 ２８６ Ｓｉ3Ｎ4膜、 ３１１ 結晶成長基材、 ３１２ 第１のストッパーとなる面を構成する材料層、 ３１３ 第２のストッパーとなる境界面である材料領
域、 ３１４ 小粒径多結晶膜、 ３１５ 大粒径多結晶膜、 ３１５’ 大粒径多結晶薄膜、 ３５１ 溶融石英基
板、 ３５２ ＮＳＧＳｉＯ2膜、 ３５３ Ｓｉ3Ｎ4膜、 ３５４ 小粒径多結晶膜、 ３５４’ 小粒径多結晶
膜、 ３５５ 大粒径多結晶膜、 ３５５’ 大粒径多結晶薄
膜、 ３６１ シリコンウエハ、 ３６２ 熱酸化膜、 ３６
３ Ｓｉ3Ｎ4膜 ３６４ ＮＳＧＳｉＯ2膜、 ３６５ 小粒径多結晶
膜、 ３６５’ 小粒径多結晶膜、 ３６６ 大粒径多結晶
膜、 ３６６’ 大粒径多結晶薄膜、 ３７１ 溶融石英基
板、 ３７２ Ｓｉ3Ｎ4膜、 ３７３ ＮＳＧＳｉＯ2膜、 ３７４ 小粒径多結晶膜、 ３７４’ 小粒径多結晶
膜、 ３７５ 大粒径多結晶膜、 ３７５’ 大粒径多結晶薄
膜、 ３８１ 溶融石英基板、 ３８２ Ｓｉ3Ｎ4膜、 ３８３ ＮＳＧＳｉＯ2膜、 ３８４ 小粒径多結晶
膜、 ３８４’ 小粒径多結晶膜、 ３８５ 大粒径多結晶
膜、 ３８５’ 大粒径多結晶薄膜、 ３８６保護層、 ４１１ 基体、 ４１２’ 島状半導体膜（小粒径多結
晶膜）、 ４１３ 大粒径多結晶膜、 ４１３’ 大粒径多結晶薄
膜、

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 一または二以上の凹部を有し、上面が成
    長させる結晶を選択的に除去する時にストッパーとなる
    基体を形成する工程と、 該基体に多結晶を成長させる工程と、 前記凹部上を除いて成長した多結晶を除去する工程と、 前記凹部上の多結晶に融点以下の熱処理を行ない、該多
    結晶の膜厚と同等以上の結晶粒径を持つ多結晶を粒成長
    により形成する工程と、 前記基体の上面を越えて形成された多結晶を前記基体の
    上面をストッパーとして除去する工程と、 を有することを特徴とする結晶基材の製造方法。
  2. 【請求項２】 前記熱処理が抵抗加熱方式の炉で行なわ
    れることを特徴とする請求項１記載の結晶基材の製造方
    法。
  3. 【請求項３】 前記熱処理がインコヒーレント光照射に
    より行なわれることを特徴とする請求項１記載の結晶基
    材の製造方法。
  4. 【請求項４】 成長させる多結晶がシリコンであること
    を特徴とする請求項１記載の結晶基材の製造方法。
  5. 【請求項５】 堆積させる結晶に対して核形成密度の高
    い面を凹部底面に有し、前記堆積させる結晶を選択的に
    除去する時にストッパーとなり且つ堆積させる結晶に対
    して核形成密度が前記凹部底面に有する面の核形成密度
    よりも低い上面を持つ基体を形成する工程と、 結晶成長処理を施して前記凹部に選択的に前記基体上面
    を越えて多結晶成長を行なう工程と、 成長した多結晶に融点以下の熱処理を行ない堆積した多
    結晶の膜厚程度以上の結晶粒径を持つ多結晶膜を粒成長
    により形成する工程と、 前記基体上面を越えて形成された多結晶膜を、基体上面
    をストッパーとして選択的に除去する工程と、 を有する結晶基材の製造方法。
  6. 【請求項６】 前記熱処理が抵抗加熱方式の炉で行なわ
    れることを特徴とする請求項５記載の結晶基材の製造方
    法。
  7. 【請求項７】 前記熱処理がインコヒーレント光照射に
    より行なわれることを特徴とする請求項５記載の結晶基
    材の製造方法。
  8. 【請求項８】 成長させる多結晶がシリコンであること
    を特徴とする請求項５記載の結晶基材の製造方法。
  9. 【請求項９】 一又は二以上の凹部を有し、且つ成長さ
    せる結晶を選択的に除去する時に第１のストッパーとな
    る上面と、該上面と凹部底面との間の所定の深さに、成
    長させる結晶を選択的に除去する時に第２のストッパー
    となる境界面とを有する基体を形成する工程と、 該基体に多結晶成長を行なう工程と、 前記基体上面を越えて形成された多結晶を前記基体上面
    をストッパーとして選択的に除去する工程と、 前記凹部に残った多結晶に融点以下の熱処理を行ない凹
    部の深さ以上の結晶粒径を持つ多結晶を粒成長により形
    成する工程と、 この多結晶を前記境界面をストッパーとして選択的に除
    去する工程と、 を有する結晶基材の製造方法。
  10. 【請求項１０】 前記熱処理が抵抗加熱方式の炉で行な
    われることを特徴とする請求項９記載の結晶基材の製造
    方法。
  11. 【請求項１１】 前記熱処理がインコヒーレントによる
    光照射により行なわれることを特徴とする請求項９記載
    の結晶基材の製造方法。
  12. 【請求項１２】 成長させる多結晶がシリコンであるこ
    とを特徴とする請求項９記載の結晶基材の製造方法。
  13. 【請求項１３】 一または二以上の凹部を有し、上面が
    成長させる結晶を選択的に除去する時にストッパーとな
    る基体を形成する工程と、前記基体の凹部の深さよりも厚い半導体膜を該基体上に
    形成する工程と、 前記基体の上面上にある半導体膜を除去して、前記凹部
    にある半導体膜を島状に分離する工程と、 前記島状に分離された半導体膜にその融点以下の熱処理
    を行い、該半導体膜の膜厚と同等以上の結晶粒径を持つ
    多結晶を成長させる工程と、 前記基体の上面より上方にある多結晶を前記基体の上面
    をストッパーとして除 去する工程と、 を有することを特徴とする結晶基体の製造方法。
JP18735092A 1992-06-23 1992-06-23 結晶基材の製造方法 Expired - Fee Related JP3144707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18735092A JP3144707B2 (ja) 1992-06-23 1992-06-23 結晶基材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18735092A JP3144707B2 (ja) 1992-06-23 1992-06-23 結晶基材の製造方法

Publications (2)

Publication Number Publication Date
JPH065528A JPH065528A (ja) 1994-01-14
JP3144707B2 true JP3144707B2 (ja) 2001-03-12

Family

ID=16204458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18735092A Expired - Fee Related JP3144707B2 (ja) 1992-06-23 1992-06-23 結晶基材の製造方法

Country Status (1)

Country Link
JP (1) JP3144707B2 (ja)

Also Published As

Publication number Publication date
JPH065528A (ja) 1994-01-14

Similar Documents

Publication Publication Date Title
JP3112126B2 (ja) 半導体物品の製造方法
US5250460A (en) Method of producing semiconductor substrate
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JPH05217827A (ja) 半導体基体及びその作製方法
JPH05175469A (ja) 半導体基材の作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP3176072B2 (ja) 半導体基板の形成方法
JP3253099B2 (ja) 半導体基板の作製方法
JPH05217893A (ja) 半導体基材の作製方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPH05206422A (ja) 半導体装置及びその作製方法
US4536251A (en) Method for eliminating laser-induced substrate fissures associated with crystallized silicon areas
JP3144707B2 (ja) 結晶基材の製造方法
JPH0480922A (ja) 結晶物品の形成方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JPH06342784A (ja) 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPH05326692A (ja) 半導体装置の製造方法
JP2981777B2 (ja) 半導体基板の製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPH05101998A (ja) 半導体基材の作製方法
JPH0529214A (ja) 半導体基板の製造方法
JPH05218316A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees