JPS63228757A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS63228757A JPS63228757A JP6345287A JP6345287A JPS63228757A JP S63228757 A JPS63228757 A JP S63228757A JP 6345287 A JP6345287 A JP 6345287A JP 6345287 A JP6345287 A JP 6345287A JP S63228757 A JPS63228757 A JP S63228757A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- layer
- active layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910000077 silane Inorganic materials 0.000 claims abstract description 5
- 229910021529 ammonia Inorganic materials 0.000 claims abstract 4
- 239000010408 film Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims 6
- 239000001272 nitrous oxide Substances 0.000 claims 3
- 229910052582 BN Inorganic materials 0.000 claims 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims 1
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 239000001257 hydrogen Substances 0.000 abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000012495 reaction gas Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000006837 decompression Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 239000011149 active material Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜トランジスタの製造方法に係り、特に活
性層として多結晶シリコンを用いた薄膜トランジスタの
製造方法に関する。
性層として多結晶シリコンを用いた薄膜トランジスタの
製造方法に関する。
〔従来技術およびその問題点）
薄膜トランジスタは、ガラスのように低寵な大面積透明
基板上に２次元的に集積してアクティブマトリクスにま
とめ、これと液晶のような光学的活性物質とを組み合わ
せて、パネル形う゛イスプレイを実現することができる
ことから、近汗汗目されているデバイスである。
基板上に２次元的に集積してアクティブマトリクスにま
とめ、これと液晶のような光学的活性物質とを組み合わ
せて、パネル形う゛イスプレイを実現することができる
ことから、近汗汗目されているデバイスである。
ところで、活性層として多結晶シリコンを用いた薄膜ト
ランジスタは、移動度が大きいため理論的には動作速度
が高いという利点を有している。
ランジスタは、移動度が大きいため理論的には動作速度
が高いという利点を有している。
従来、ゲート絶縁膜は、熱酸化法あるいは減圧ＣＶＤ法
によって形成されている。
によって形成されている。
しかしながら、この場合、多結晶シリコンの結晶粒界や
活性層（多結晶シリコン層）と絶縁層との界面状態に起
因するトラップ準位がそのまま残るため、トランジスタ
の電解効果易動度が小さいこと、あるいは相７ｊコンダ
クタンスが小さいこと、史にはＯＮ電流が小さいこと笠
の欠点があった。
活性層（多結晶シリコン層）と絶縁層との界面状態に起
因するトラップ準位がそのまま残るため、トランジスタ
の電解効果易動度が小さいこと、あるいは相７ｊコンダ
クタンスが小さいこと、史にはＯＮ電流が小さいこと笠
の欠点があった。
本発明は眞記実情に鑑みてなされたもので、半導体活性
層と絶縁層との界面状態を良好にし、トランジスタ特性
の向上をはかることを目的とする。
層と絶縁層との界面状態を良好にし、トランジスタ特性
の向上をはかることを目的とする。
［問題点を解決するための手段〕
そこで本発明では、半導体活性層として多結晶シリコン
を用いた薄膜トランジスタを製造するに際し、ゲート絶
縁膜の形成工程にプラズマＣＶＤ法を用いるようにして
いる。
を用いた薄膜トランジスタを製造するに際し、ゲート絶
縁膜の形成工程にプラズマＣＶＤ法を用いるようにして
いる。
〔作用］
本発明は、多結晶シリコンが、水素の活性種を含むプラ
ズマ中にさらされると、粒界や表面にあるダングリング
ボンドがターミネートされ、粒Ｗによるトラップへ［位
や界面準位が減少するという事実に着目してなされたも
ので、薄膜トランジスタの’１体活性層として多結晶シ
リコンを形成した後、プラズマＣＶＤ法によって絶縁膜
を形成することにより、多結晶シリコン表面は成膜の初
期にガスプラズマ中の水素活性種にさらされ、粒界や界
面のダングリングボンドはターミネ−１・され、良好な
表面状態となる。そしてその上に絶縁膜が形成されるた
め、トラップ準位や界面準位が減少せしめられ、良好な
トランジスタ特性を得ることができる。
ズマ中にさらされると、粒界や表面にあるダングリング
ボンドがターミネートされ、粒Ｗによるトラップへ［位
や界面準位が減少するという事実に着目してなされたも
ので、薄膜トランジスタの’１体活性層として多結晶シ
リコンを形成した後、プラズマＣＶＤ法によって絶縁膜
を形成することにより、多結晶シリコン表面は成膜の初
期にガスプラズマ中の水素活性種にさらされ、粒界や界
面のダングリングボンドはターミネ−１・され、良好な
表面状態となる。そしてその上に絶縁膜が形成されるた
め、トラップ準位や界面準位が減少せしめられ、良好な
トランジスタ特性を得ることができる。
（実施例）
以下、本発明の実施例について図面を参照しつつ５↑細
に説明する。
に説明する。
第１図（ａ）乃至（ｉ）は、本発明実施例のコブラナ型
の薄膜トランジスタの製造工程を示す図である。
の薄膜トランジスタの製造工程を示す図である。
まず、第１図（ａ）に示す如く、ガラス基板１上に、減
圧ＣＶＤ法によりスリ膜１５００Ａの多結晶シリコン層
２′を堆積する。
圧ＣＶＤ法によりスリ膜１５００Ａの多結晶シリコン層
２′を堆積する。
次いで、第１図（ｂ）に示す如く、フォトリソグラフィ
ー法により前記多結晶シリコン層２′をパターニングし
半導体活性■２を形成する。
ー法により前記多結晶シリコン層２′をパターニングし
半導体活性■２を形成する。
この後第１図（Ｃ）に示す如く、シラン（Ｓ ｉ Ｈ４
） ５ｃｃト７ン−Ｅニア （Ｎ Ｈ３） ５０ｃｃの
尻合ガスを反応ガスとして用いたプラズマＣＶＤ法によ
り、ゲート絶縁ＰＡ３としての窒化シリコン層（ＳｉＮ
ｘ）を体積する。このときのヂャンバー内のガス圧０．
３５Ｔｏｒｒ、基板温度は４５０℃とした。
） ５ｃｃト７ン−Ｅニア （Ｎ Ｈ３） ５０ｃｃの
尻合ガスを反応ガスとして用いたプラズマＣＶＤ法によ
り、ゲート絶縁ＰＡ３としての窒化シリコン層（ＳｉＮ
ｘ）を体積する。このときのヂャンバー内のガス圧０．
３５Ｔｏｒｒ、基板温度は４５０℃とした。
続いて、第１図（ｄ）に示す如く、反応ガスとしでＳ
ｉ Ｈとフ４スファ（ＰＨ３＞と窒素（Ｎ２〉との混合
ガスを用いた減圧ＣＶＤ法により、＋１Ｑ Ｊ’、’
１０００ Ａのリンドープの多結晶シリコン層４′を堆
積する。
ｉ Ｈとフ４スファ（ＰＨ３＞と窒素（Ｎ２〉との混合
ガスを用いた減圧ＣＶＤ法により、＋１Ｑ Ｊ’、’
１０００ Ａのリンドープの多結晶シリコン層４′を堆
積する。
そしてこのリンドープの多結晶シリコン層４′を１図（
ｅ）に示す如くフォトリソグラフィー法によりパターニ
ングしゲート電極４を形成する。
ｅ）に示す如くフォトリソグラフィー法によりパターニ
ングしゲート電極４を形成する。
この債、第１図（ｆ）に示す如くイオン注入法により、
前記半導体部［層２内にイオン注入を行なう。
前記半導体部［層２内にイオン注入を行なう。
更に、第１図（ｇ）に承り如く、前記プラズマＣＶＤ工
程と同一条件で膜厚３０００Ａの窒化シリコン膜（Ｓｉ
Ｎｘ）からなる絶縁膜５を形成する。
程と同一条件で膜厚３０００Ａの窒化シリコン膜（Ｓｉ
Ｎｘ）からなる絶縁膜５を形成する。
この後、第１図（ｈ）に示す如く、フォトリソグラフィ
ー法によりソース・ドレイン電極を形成するためのコン
タクトホールｈを穿孔する。ここでエツチングに際して
は、テトラフルオルメタン（ＣＦ ）と水素（Ｈ２）
の混合ガスを反応ガスとして用いた反応性イオンエツチ
ング（ＲＩＥ）を用いる。
ー法によりソース・ドレイン電極を形成するためのコン
タクトホールｈを穿孔する。ここでエツチングに際して
は、テトラフルオルメタン（ＣＦ ）と水素（Ｈ２）
の混合ガスを反応ガスとして用いた反応性イオンエツチ
ング（ＲＩＥ）を用いる。
そして最後に、第１図（ｉ）に示す如く、真空蕉看法に
より、アルミニｔクム層を堆積した後、フォトリソグラ
フィー法によりこれをパターニングし、ソース電極６お
よびドレイン電極７を形成する。
より、アルミニｔクム層を堆積した後、フォトリソグラ
フィー法によりこれをパターニングし、ソース電極６お
よびドレイン電極７を形成する。
このようにして形成された薄膜トランジスタはゲート絶
縁膜の形成時に、水素活性種により、多結晶シリコン表
面のトラップ準位が減少せしめられるため、電界効果易
動度が向上すると几に、相互コンダクタンスが高く、Ｏ
Ｎ電流の高いものとなっている。
縁膜の形成時に、水素活性種により、多結晶シリコン表
面のトラップ準位が減少せしめられるため、電界効果易
動度が向上すると几に、相互コンダクタンスが高く、Ｏ
Ｎ電流の高いものとなっている。
また、上記方法によれば、何ら付加工程を必要とするこ
ともない。
ともない。
なお、実施例では、ゲート絶縁膜として反応ガスとして
、Ｓ ｉ Ｈ＋ Ｎ Ｈ３の混合ガスを用いてプラズマ
ＣＶｒ）法によって形成された窒化シリコン膜を用いた
が、これに限定されることなく１反応ガスとしてＳｉＨ
４＋ＮＨ３＋Ｈ２の混合ガス、ＳｉＨ４＋Ｎ２の混合ガ
ス、Ｓ ｉ Ｈ４＋Ｎ２＋ＮＨ３の混合ガス、５ＩＨ４
＋Ｎ２＋ＮＨ３＋Ｈ２の混合ガス等を用いて形成される
窒化シリコン膜を用いてもよい。
、Ｓ ｉ Ｈ＋ Ｎ Ｈ３の混合ガスを用いてプラズマ
ＣＶｒ）法によって形成された窒化シリコン膜を用いた
が、これに限定されることなく１反応ガスとしてＳｉＨ
４＋ＮＨ３＋Ｈ２の混合ガス、ＳｉＨ４＋Ｎ２の混合ガ
ス、Ｓ ｉ Ｈ４＋Ｎ２＋ＮＨ３の混合ガス、５ＩＨ４
＋Ｎ２＋ＮＨ３＋Ｈ２の混合ガス等を用いて形成される
窒化シリコン膜を用いてもよい。
また、この他、Ｓｉト１４→−Ｎ２Ｏ＋Ｈ２の混合ガス
による酸化シリコン（Ｓ ｉ ＯＸ ） ＷＡ、 Ｎ
Ｈ３＋ジボラン（Ｂ２ Ｈｅ ）＋Ｈ２混合ガスによる
ボロンナイ］・ライト（ＢＮ）膜、Ｓ ＋ Ｈ４＋ Ｎ
２Ｏ＋ＮＨ３Ｕ合ガスによるシリコンオキシナイトラ
イド（ＳｉＯＮ）膜等、プラズマＣＶＤ法によって形成
される絶縁膜であればよい。
による酸化シリコン（Ｓ ｉ ＯＸ ） ＷＡ、 Ｎ
Ｈ３＋ジボラン（Ｂ２ Ｈｅ ）＋Ｈ２混合ガスによる
ボロンナイ］・ライト（ＢＮ）膜、Ｓ ＋ Ｈ４＋ Ｎ
２Ｏ＋ＮＨ３Ｕ合ガスによるシリコンオキシナイトラ
イド（ＳｉＯＮ）膜等、プラズマＣＶＤ法によって形成
される絶縁膜であればよい。
更に、実施例ではコブラナ型の薄膜トランジスタについ
て説明したが、これに限定されることなく、第２図に示
す如く基板１１上に、ソース・ドレイン電極１６．１７
、半導体活性層１２、ゲート絶縁１］Ｗ１３．ゲート電
極１４の順に積層されたスタガ構造の薄膜トランジスタ
等、半導体活性層よりも上層にゲート絶縁膜が形成され
るＷ造の薄膜！・ランジスタであればいかなる構造のも
のにも適用可能である。
て説明したが、これに限定されることなく、第２図に示
す如く基板１１上に、ソース・ドレイン電極１６．１７
、半導体活性層１２、ゲート絶縁１］Ｗ１３．ゲート電
極１４の順に積層されたスタガ構造の薄膜トランジスタ
等、半導体活性層よりも上層にゲート絶縁膜が形成され
るＷ造の薄膜！・ランジスタであればいかなる構造のも
のにも適用可能である。
（発明の効果〕
以上説明してきたように、本発明の方法によれば、半導
体活性層上にゲート絶縁膜を形成する工程をプラズマＣ
ＶＤ法によって行なっているため、何笠工程を付加する
ことなく容易に、高速でＯＮ電流の高い薄膜トランジス
タの形成が可能となる。
体活性層上にゲート絶縁膜を形成する工程をプラズマＣ
ＶＤ法によって行なっているため、何笠工程を付加する
ことなく容易に、高速でＯＮ電流の高い薄膜トランジス
タの形成が可能となる。
【図面の簡単な説明】
第１図（ａ）乃至（ｉ）は、本発明の実施例の薄膜トラ
ンジスタの製造工程を示す図、第２図は、本発明の他の
実施例への適用例を示す図である。 １．１１・・・ガラス基板、１．１２・・・半導体活性
層、１．１３・・・ゲート絶縁膜、１，１４・・・ゲー
ト主働、５・・・絶縁膜、１．１６・・・ソース電極、
１゜１７・・・ドレイン電（へ、１）・・・コンタクト
ホール。 第１図（Ｑ） 第１図（ｂ） 第１図（Ｃ） 第１図（ｄ） 第１図（ｅ） 第１図（ｆ）
ンジスタの製造工程を示す図、第２図は、本発明の他の
実施例への適用例を示す図である。 １．１１・・・ガラス基板、１．１２・・・半導体活性
層、１．１３・・・ゲート絶縁膜、１，１４・・・ゲー
ト主働、５・・・絶縁膜、１．１６・・・ソース電極、
１゜１７・・・ドレイン電（へ、１）・・・コンタクト
ホール。 第１図（Ｑ） 第１図（ｂ） 第１図（Ｃ） 第１図（ｄ） 第１図（ｅ） 第１図（ｆ）
Claims (5)
- （１）多結晶シリコンからなる半導体活性層を形成する
活性層形成工程と、 該半導体活性層上にゲート絶縁膜を形成するゲート絶縁
膜形成工程と、 ゲート電極およびソースドレイン電極を形成する電極形
成工程とを含む薄膜トランジスタの製造方法において、 前記ゲート絶縁膜形成工程はプラズマＣＶＤ工程を含む
ことを特徴とする薄膜トランジスタの製造方法。 - （２）前記ゲート絶縁膜の形成工程は、シラン（ＳｉＨ
＿４）とアンモニア（ＮＨ＿３）とを含む混合ガスを用
いて窒化シリコン膜（ＳｉＮｘ）を形成するプラズマＣ
ＶＤ工程であることを特徴とする特許請求の範囲第（１
）項記載の薄膜トランジスタの製造方法。 - （３）前記ゲート電極の形成工程は、シラン（ＳｉＨ＿
４）と亜酸化窒素（Ｎ＿２Ｏ）とを含む混合ガスを用い
て酸化シリコン膜（ＳｉＯｘ）を形成するプラズマＣＶ
Ｄ工程であることを特徴とする特許請求の範囲第（１）
項記載の薄膜トランジスタの製造方法。 - （４）前記ゲート電極の形成工程は、ジボラン（Ｂ＿２
Ｈ＿６）とアンモニア（ＮＨ＿３）とを含む混合ガスを
用いてボロンナイトライド膜（ＢＮ）を形成するプラズ
マＣＶＤ工程であることを特徴とする特許請求の範囲第
（１）項記載の薄膜トランジスタの製造方法。 - （５）前記ゲート電極の形成工程は、シラン（ＳｉＨ＿
４）と亜酸化窒素（Ｎ＿２Ｏ）とアンモニア（ＮＨ＿３
）とを含む混合ガスを用いてシリコンオキシナイトライ
ド膜（ＳｉＯＮ）を形成するプラズマＣＶＤ工程である
ことを特徴とする特許請求の範囲第（１）項記載の薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6345287A JPS63228757A (ja) | 1987-03-18 | 1987-03-18 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6345287A JPS63228757A (ja) | 1987-03-18 | 1987-03-18 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228757A true JPS63228757A (ja) | 1988-09-22 |
Family
ID=13229642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6345287A Pending JPS63228757A (ja) | 1987-03-18 | 1987-03-18 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228757A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149475A (ja) * | 1987-12-04 | 1989-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| JPH05235038A (ja) * | 1992-02-19 | 1993-09-10 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| EP0589713A2 (en) * | 1992-09-25 | 1994-03-30 | Sharp Kabushiki Kaisha | A thin film semiconductor device and a method for producing the same |
| CN113823696A (zh) * | 2020-06-18 | 2021-12-21 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示基板、显示装置 |
-
1987
- 1987-03-18 JP JP6345287A patent/JPS63228757A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149475A (ja) * | 1987-12-04 | 1989-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| JPH05235038A (ja) * | 1992-02-19 | 1993-09-10 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| EP0589713A2 (en) * | 1992-09-25 | 1994-03-30 | Sharp Kabushiki Kaisha | A thin film semiconductor device and a method for producing the same |
| EP0589713A3 (en) * | 1992-09-25 | 1994-09-21 | Sharp Kk | A thin film semiconductor device and a method for producing the same |
| US5707746A (en) * | 1992-09-25 | 1998-01-13 | Sharp Kabushiki Kaisha | Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer |
| US6013310A (en) * | 1992-09-25 | 2000-01-11 | Sharp Kabushiki Kaisha | Method for producing a thin film semiconductor device |
| CN113823696A (zh) * | 2020-06-18 | 2021-12-21 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示基板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811323A (en) | Process for fabricating a thin film transistor | |
| JP2002198368A (ja) | 半導体装置の製造方法 | |
| US7763509B2 (en) | Method of manufacturing semiconductor device including forming two stress films and irradiation of one stress film | |
| JP2002510438A (ja) | 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法 | |
| JPH1131820A (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| US6727142B1 (en) | Orientation independent oxidation of nitrided silicon | |
| JPS63228757A (ja) | 薄膜トランジスタの製造方法 | |
| US3690968A (en) | Method for forming a field effect device | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2006120992A (ja) | シリコン窒化膜の製造方法及びその製造装置 | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH1197439A (ja) | 半導体装置及びその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| KR960012321A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2004342694A (ja) | 半導体装置の製造方法 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JP2001119035A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003234344A (ja) | 半導体装置の製造方法 | |
| JP2001332722A (ja) | 半導体装置およびその製造方法 |