JPS58148458A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS58148458A JPS58148458A JP3213182A JP3213182A JPS58148458A JP S58148458 A JPS58148458 A JP S58148458A JP 3213182 A JP3213182 A JP 3213182A JP 3213182 A JP3213182 A JP 3213182A JP S58148458 A JPS58148458 A JP S58148458A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- reaction chamber
- gas
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 150000004678 hydrides Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 3
- 238000001771 vacuum deposition Methods 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 16
- 239000000203 mixture Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスタ（Ｔｈ１ｎ Ｆｉｌｍ Ｔｒ
亀トａｉ８ｔｏｒ 、以下ＴＦＴと略す）と称される半
導体素子に関するもので、特に非晶質シーリコン（アモ
ルファスシリコン）を半導体薄膜とした電界効果型の薄
膜トランジスタに関するものである。
亀トａｉ８ｔｏｒ 、以下ＴＦＴと略す）と称される半
導体素子に関するもので、特に非晶質シーリコン（アモ
ルファスシリコン）を半導体薄膜とした電界効果型の薄
膜トランジスタに関するものである。
最近、ＴＦＴと称される薄膜トランジスタ祉、用いられ
ている半導体薄膜が単結晶ではないので、基板の選択が
容易であシ、また大面積のものが得られること、製造工
程が比較的簡単である仁と危どの理由で、種々の装置と
組み合わせて用いられるようＫなってきた。
ている半導体薄膜が単結晶ではないので、基板の選択が
容易であシ、また大面積のものが得られること、製造工
程が比較的簡単である仁と危どの理由で、種々の装置と
組み合わせて用いられるようＫなってきた。
このＴＦＴの基本的構造は３９１図（ａ）および第１図
０）に示し九如きものである。基板１はガラス中セラミ
ックなどの絶縁物、場合によっては絶縁物０ｘｉｄ・）
などの透明導電性材料或いは通常の導電性材料などが用
いられる。電ａＳ、Ｓはソース及びドレイン電゛極であ
ってゲート電極２と同様な材料が用いられる。ゲート電
極２に接する薄層３は絶縁物薄膜であって、Ｓ ’ ｏ
、 Ｓ ｉＯｘ 、ムシ２０．或いは５ｉｌＮｙなる窒
化膜などである。ソース及びドレイン電極５，６に接す
る薄層４には半導体薄膜であって、Ｓｓ、 ＣｄＳ、
ＧａＡｓ、 Ｇｏ、 Ｓｉ などが用いられる。
０）に示し九如きものである。基板１はガラス中セラミ
ックなどの絶縁物、場合によっては絶縁物０ｘｉｄ・）
などの透明導電性材料或いは通常の導電性材料などが用
いられる。電ａＳ、Ｓはソース及びドレイン電゛極であ
ってゲート電極２と同様な材料が用いられる。ゲート電
極２に接する薄層３は絶縁物薄膜であって、Ｓ ’ ｏ
、 Ｓ ｉＯｘ 、ムシ２０．或いは５ｉｌＮｙなる窒
化膜などである。ソース及びドレイン電極５，６に接す
る薄層４には半導体薄膜であって、Ｓｓ、 ＣｄＳ、
ＧａＡｓ、 Ｇｏ、 Ｓｉ などが用いられる。
この半導体薄膜４は蒸着法やＣＶＤ法などで形成される
ので通常多結晶や非晶質になる。このような構造におい
てソースからドレイン電極へ半導体薄膜４を通して流れ
る電流を絶縁Ｍ３を介してゲート電極に与える電圧によ
って制御するものである。なお第１図（−）と第１図（
ｂ）の各層の積層状態は逆になっているが使用目的に応
じていずれの構造を選んでも良い。
ので通常多結晶や非晶質になる。このような構造におい
てソースからドレイン電極へ半導体薄膜４を通して流れ
る電流を絶縁Ｍ３を介してゲート電極に与える電圧によ
って制御するものである。なお第１図（−）と第１図（
ｂ）の各層の積層状態は逆になっているが使用目的に応
じていずれの構造を選んでも良い。
半導体単結晶を用いた電界効果トランジスタと同様に、
このＴＰＴの特性に影響するのは半導体薄膜４の性質も
勿論のことであるが、特に絶縁膜３の性質である。この
絶縁膜の性質として要求されるのは、膜の組成が一定で
安定しており再現性があること、膜内に含まれる不要な
不純物電荷が少ないこと、膜厚が薄くても絶縁性が高く
且つ小さなゲート電圧でドレイ／電流が制御できるよう
誘電率が高いことなどである。
このＴＰＴの特性に影響するのは半導体薄膜４の性質も
勿論のことであるが、特に絶縁膜３の性質である。この
絶縁膜の性質として要求されるのは、膜の組成が一定で
安定しており再現性があること、膜内に含まれる不要な
不純物電荷が少ないこと、膜厚が薄くても絶縁性が高く
且つ小さなゲート電圧でドレイ／電流が制御できるよう
誘電率が高いことなどである。
従来種々の材料を半導体薄膜、絶縁物薄膜としｆＣＴＦ
Ｔが研究開発されているが、最近半導体薄膜としてアモ
ルファスシリコｙ （ａ−１ｉ） １ｌｌｌｔＤ性質も
良好であるとして注目されている。特にいわゆるプラズ
マＣＶＤ法（グロー放電によるｓｉ夷或込はＳｉＦ、な
どの分解）で得られたａ −Ｓｉ膜は再現性の良い安定
した薄層であるのでＴＰＴの半導体薄膜として非常に有
望な材料である（本出願人による特願昭５６〜３２５０
２号および特願昭５６−４９２９９号参照）。
Ｔが研究開発されているが、最近半導体薄膜としてアモ
ルファスシリコｙ （ａ−１ｉ） １ｌｌｌｔＤ性質も
良好であるとして注目されている。特にいわゆるプラズ
マＣＶＤ法（グロー放電によるｓｉ夷或込はＳｉＦ、な
どの分解）で得られたａ −Ｓｉ膜は再現性の良い安定
した薄層であるのでＴＰＴの半導体薄膜として非常に有
望な材料である（本出願人による特願昭５６〜３２５０
２号および特願昭５６−４９２９９号参照）。
一方絶縁物についてであるが、誘電率も高く旋として安
定性がすぐれているものとして従来半導体素子で用いら
れ実績のあるＳｉ窒化１［Ｓ ｉ 、 Ｎ、があるので
、従来これをＴＰＴの絶１＆Ｍとして用いるべく種々の
研究開発がなされてきた。従来、このＴＰＴ に対する
絶縁膜としてＳｉｇ化膜を得る方法としては、ａ−１ｑ
ｉ＊形成と同様にプラズマＣＶＤ法で得るのが安定した
方法と考えられてお夛、その際に使用される反応ガスは
通常Ｓｉｎ、 、 Ｎｕ、 、 Ｈｌの混合ガスである
。この従来法を実験的に調べてみると次のような欠点を
有することが判った。
定性がすぐれているものとして従来半導体素子で用いら
れ実績のあるＳｉ窒化１［Ｓ ｉ 、 Ｎ、があるので
、従来これをＴＰＴの絶１＆Ｍとして用いるべく種々の
研究開発がなされてきた。従来、このＴＰＴ に対する
絶縁膜としてＳｉｇ化膜を得る方法としては、ａ−１ｑ
ｉ＊形成と同様にプラズマＣＶＤ法で得るのが安定した
方法と考えられてお夛、その際に使用される反応ガスは
通常Ｓｉｎ、 、 Ｎｕ、 、 Ｈｌの混合ガスである
。この従来法を実験的に調べてみると次のような欠点を
有することが判った。
すなわちその欠点の第１はアンモニアガスの腐蝕性であ
る。アンモニアガス皿、はそれ程強い腐蝕性をもつガス
ではないが、長期間に亘るとグロー放電反応室内の電極
などの金属を腐蝕していくことＫなり装置自体の耐久性
を低下させるだけでなく、それらの金属が絶縁膜その他
の形成膜に混入してしまい、またグロー放電時にＮＨ，
ガスは活性化されるために腐蝕性が増し上述した金属の
形成膜への混入がおこるばかりでなく、基板に存在する
他の膜にも影響を与える場合があることが判ったのであ
る。
る。アンモニアガス皿、はそれ程強い腐蝕性をもつガス
ではないが、長期間に亘るとグロー放電反応室内の電極
などの金属を腐蝕していくことＫなり装置自体の耐久性
を低下させるだけでなく、それらの金属が絶縁膜その他
の形成膜に混入してしまい、またグロー放電時にＮＨ，
ガスは活性化されるために腐蝕性が増し上述した金属の
形成膜への混入がおこるばかりでなく、基板に存在する
他の膜にも影響を与える場合があることが判ったのであ
る。
その欠点の第２は得られる窒化膜の性質にある。
良く知られているようにシリコン窒化膜としての５ｓｚ
Ｎｙは成膜条件によって組成比ｘ：ｙが種々の値をもつ
ものがあられれる。そして Ｘ＝３ ｙ＝４、すなわち
Ｓｉ、Ｎ、の場合に絶縁膜の性質が安定して且つ良好な
絶縁性をもつのである。しかしながら上記Ｓｉ夷、ＮＨ
１，鳥を用いてシリコン窒化膜５ｉｚＮ、を形成すると
、混合比やグロー放電電圧などの製造条件を種々変化さ
せても、前記Ｓｉ、Ｎ、或いはこれに近い組成の窒化膜
が安定して得られず組成のずれがＳｉ ｒｉｓｈ に
なったＦ） Ｎ ｒｉａｈになっ九りすることが判った
。しかもこの組成のずれも一定しているわけでなく、ま
た基板内の場所により組成が変化している場合も多いの
である。このように従来法で得られる絶縁膜としてのＳ
ｉ窒化膜は、本来Ｓ ｉ 、 Ｎ、として理想的なもの
があるＫも拘らず、不安定でＴＰＴの性能を低下させて
いたのである。
Ｎｙは成膜条件によって組成比ｘ：ｙが種々の値をもつ
ものがあられれる。そして Ｘ＝３ ｙ＝４、すなわち
Ｓｉ、Ｎ、の場合に絶縁膜の性質が安定して且つ良好な
絶縁性をもつのである。しかしながら上記Ｓｉ夷、ＮＨ
１，鳥を用いてシリコン窒化膜５ｉｚＮ、を形成すると
、混合比やグロー放電電圧などの製造条件を種々変化さ
せても、前記Ｓｉ、Ｎ、或いはこれに近い組成の窒化膜
が安定して得られず組成のずれがＳｉ ｒｉｓｈ に
なったＦ） Ｎ ｒｉａｈになっ九りすることが判った
。しかもこの組成のずれも一定しているわけでなく、ま
た基板内の場所により組成が変化している場合も多いの
である。このように従来法で得られる絶縁膜としてのＳ
ｉ窒化膜は、本来Ｓ ｉ 、 Ｎ、として理想的なもの
があるＫも拘らず、不安定でＴＰＴの性能を低下させて
いたのである。
本発明は叙上の欠点を除去して安定したシリコン窒化膜
（Ｓｉ３Ｎ、或いはこれに近い′組成の窒化膜）が形成
され九良好な特性をもつＴＰＴを提供することにある。
（Ｓｉ３Ｎ、或いはこれに近い′組成の窒化膜）が形成
され九良好な特性をもつＴＰＴを提供することにある。
本発明はいわゆるプラズマｃｖｏｇ（グロー放電による
Ｓｉｎ、ガスの分解）Ｋよって得られたアモルファスシ
リコンＭを半導体薄膜として用い、絶縁膜としては同様
にプラズマＣＶＤ法で窒化膜を形成したＴＰＴであるが
、この絶縁膜形成に用いるプラズマＣＶＤ法に使用する
成分ガスとしてＢｉ％、Ｎ＊、Ｉｉｌを用いることに特
徴を有するものである。
Ｓｉｎ、ガスの分解）Ｋよって得られたアモルファスシ
リコンＭを半導体薄膜として用い、絶縁膜としては同様
にプラズマＣＶＤ法で窒化膜を形成したＴＰＴであるが
、この絶縁膜形成に用いるプラズマＣＶＤ法に使用する
成分ガスとしてＢｉ％、Ｎ＊、Ｉｉｌを用いることに特
徴を有するものである。
Ｎ、ガスは鵬ガスに比して遥かに化学的に安定であり且
つ腐蝕性をもたない。このためＮＨ，ガスに比してシリ
コン窒化膜が生成できにくいのではないかと考えられた
が、実際に実験をしてみると成速度はそれ程遅くならな
いし、最も重要なことはプラズマＣＶＤに導入する８
ｔ Ｈ４ガスと当ガスのモル比Ｎ、／ＳｉＨ，をＮＪＳ
ｉ八〉１以上にすると他の製造条件を変えても、ある
条件下で得られるシリコン窒化膜の組成がｂ ｔ ｘ
Ｈ４なる組成或いはこれに近い組成のものになることが
見いだされたことである。
つ腐蝕性をもたない。このためＮＨ，ガスに比してシリ
コン窒化膜が生成できにくいのではないかと考えられた
が、実際に実験をしてみると成速度はそれ程遅くならな
いし、最も重要なことはプラズマＣＶＤに導入する８
ｔ Ｈ４ガスと当ガスのモル比Ｎ、／ＳｉＨ，をＮＪＳ
ｉ八〉１以上にすると他の製造条件を変えても、ある
条件下で得られるシリコン窒化膜の組成がｂ ｔ ｘ
Ｈ４なる組成或いはこれに近い組成のものになることが
見いだされたことである。
以下に具体的実施例を参照しつつ本発明の詳細な説明す
る。製作したＴＰＴの構造はＦｉｇ ｌ （ａ）のもの
であυ、工程順に従って説明する。
る。製作したＴＰＴの構造はＦｉｇ ｌ （ａ）のもの
であυ、工程順に従って説明する。
（１） 基板としてガラスを用い電子ビーム蒸着によ
り Ｍｏを厚さ約１５０ＯＡ蒸着し通常の写真蝕刻法に
よってゲート電極を基板上に形成した。
り Ｍｏを厚さ約１５０ＯＡ蒸着し通常の写真蝕刻法に
よってゲート電極を基板上に形成した。
（２）その後容量結合型ＲＦプラズマＣｖＤ装置によっ
て反応室内で窒化シリコン膜を１５００人形成した（電
極取シ出し部分にはステシレスのマスクを置いた）。主
な条件は下記の通シである。
て反応室内で窒化シリコン膜を１５００人形成した（電
極取シ出し部分にはステシレスのマスクを置いた）。主
な条件は下記の通シである。
（３）続いて放電を止めかつ全ガスの供給を停止し反応
室を真空排気装置によｌ） ｌＸｌ０ Ｔ＠ｔｒまで真
空に引いた。その後基板温度を２５０℃に設定しＳｉＨ
，ガスを流し反応室内を８ｉＨ，ガスで充分に置換する
。
室を真空排気装置によｌ） ｌＸｌ０ Ｔ＠ｔｒまで真
空に引いた。その後基板温度を２５０℃に設定しＳｉＨ
，ガスを流し反応室内を８ｉＨ，ガスで充分に置換する
。
（４） 再びグロー放電を再開しアモルファスシリコ
ン層を２００ＯＡの厚さに形成し友。主な条件は下記の
通９である。
ン層を２００ＯＡの厚さに形成し友。主な条件は下記の
通９である。
（５） ２０００八罠なったら放電を止め基板温度を
２００℃以下に下げてからＳｉＨ，ガスを止め、その後
試料をとシだす。
２００℃以下に下げてからＳｉＨ，ガスを止め、その後
試料をとシだす。
（６）直ちに真空蒸着法にてＵを約３００ＯＡの厚さに
蒸着した。
蒸着した。
（７） 通常の写真蝕刻法にてソース・ドレイン電極
を形成した。その時のＴＰＴのソース・ドレイン間のサ
イズはＬ＝１０４１１１１． Ｗ＝１箇である。
を形成した。その時のＴＰＴのソース・ドレイン間のサ
イズはＬ＝１０４１１１１． Ｗ＝１箇である。
（８）洗油後１２０℃の電気炉で１時間乾燥しその後常
温の乾燥雰囲気下で測定する。
温の乾燥雰囲気下で測定する。
以上のような製作条件で得られたＴＰＴの特性例を第２
図（ａ）および第２図（ｂ）に示す。第２図（＆）はＴ
ＰＴ の静特性であ！Ｄ、（ｂ）はそのＴＰＴにおけ
るドレイン電圧Ｖｓｄを一定にした時のゲート電圧Ｖ。
図（ａ）および第２図（ｂ）に示す。第２図（＆）はＴ
ＰＴ の静特性であ！Ｄ、（ｂ）はそのＴＰＴにおけ
るドレイン電圧Ｖｓｄを一定にした時のゲート電圧Ｖ。
とドレイン電流Ｉｄとの関係である。
この結果からも判るように低いゲート電圧（１０Ｖ以下
の電圧）でドレイン電流を６桁以上も変えることのでき
る高い相互コンダクタンスをもっ九良好なＴＰＴを得る
ことができるのである。
の電圧）でドレイン電流を６桁以上も変えることのでき
る高い相互コンダクタンスをもっ九良好なＴＰＴを得る
ことができるのである。
実施例の説明にも述べたようにＮＨ，ガスを用いずＮ、
ガスを用いれば、プラズマＣＶＤ法ヲ用いる場合の反応
室などのパージガスには通常へガスを用いていることも
あって、同一反応室内で連続的に半導体薄膜、絶縁薄膜
を形成することができるので工程的に簡単である。
ガスを用いれば、プラズマＣＶＤ法ヲ用いる場合の反応
室などのパージガスには通常へガスを用いていることも
あって、同一反応室内で連続的に半導体薄膜、絶縁薄膜
を形成することができるので工程的に簡単である。
本発明において電極とアモルファスシリコンとのオーム
接触を良くするために電極と接触する側のアモルファス
シリコンに添加する不純物を多くしたシ、或いは本出願
人による上記％願昭５６−４９２９９号を適用しても良
いことは勿論である。
接触を良くするために電極と接触する側のアモルファス
シリコンに添加する不純物を多くしたシ、或いは本出願
人による上記％願昭５６−４９２９９号を適用しても良
いことは勿論である。
また本発明をＳｉｎ、を用いたＴＰＴにおいて説明して
キタが、ＳｉＦ、を用いてアモルファスシリコン膜を形
成したＴＰＴに応用できることは勿論である。
キタが、ＳｉＦ、を用いてアモルファスシリコン膜を形
成したＴＰＴに応用できることは勿論である。
第１図（畠）および（ｂ）は、薄膜トランジスタ（ＴＰ
Ｔ）の断面構造図。 第２図（ａ）および（ｂ）は、本発明の一実施例によっ
て得られた薄膜トランジスタ（Ｔ Ｐ Ｔ）の電気的特
性を示す図である。 符号の説明 １・・基板： ２．５．６・・・電極；３・・・絶縁膜
；４・・・半導体薄膜。 特許出願人：スタンレー電気株式会社 代理人：弁理士海津保三 同 ： 弁理士 乎 山 −幸
Ｔ）の断面構造図。 第２図（ａ）および（ｂ）は、本発明の一実施例によっ
て得られた薄膜トランジスタ（Ｔ Ｐ Ｔ）の電気的特
性を示す図である。 符号の説明 １・・基板： ２．５．６・・・電極；３・・・絶縁膜
；４・・・半導体薄膜。 特許出願人：スタンレー電気株式会社 代理人：弁理士海津保三 同 ： 弁理士 乎 山 −幸
Claims (1)
- 【特許請求の範囲】 （リ Ｓｉの水素化物を含むガスを用いプラズマ ＣＶ
Ｄ法で形成したアモルファスシリコン層ヲ半導体層とし
、且つｓｔＨ，、Ｎ！、 Ｈ，の混合ガスを用いプラズ
マＣＶＤ法で形成し九シリコン窒化膜層をゲート絶縁層
としたことを特徴とする薄膜トランジスタ。 （２） ｓｉの弗化物を含むガスを用いプラズマＣＶ
Ｄ法テ形成したアモルファスシリコン層を半導体層とし
、且つＳｉｎ 、 Ｎ、 、鳥の混合ガスを用いプラズ
マＣＶＤ法で形成したシリコン窒化展層をゲート絶縁層
としたことを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213182A JPS58148458A (ja) | 1982-03-01 | 1982-03-01 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213182A JPS58148458A (ja) | 1982-03-01 | 1982-03-01 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58148458A true JPS58148458A (ja) | 1983-09-03 |
Family
ID=12350332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213182A Pending JPS58148458A (ja) | 1982-03-01 | 1982-03-01 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148458A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144973A (ja) * | 1983-12-05 | 1985-07-31 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 短路薄膜形電界効果トランジスタ |
| JPS60153164A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置 |
| JPS6334978A (ja) * | 1986-07-29 | 1988-02-15 | Agency Of Ind Science & Technol | 薄膜接合電界効果素子 |
| JPS63104479A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPH01173677A (ja) * | 1987-12-26 | 1989-07-10 | Komatsu Ltd | 狭帯域発振エキシマレーザの異常処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128488A (en) * | 1974-09-04 | 1976-03-10 | Oki Electric Ind Co Ltd | Handotaisochi no seizohoho |
| JPS54137973A (en) * | 1978-04-19 | 1979-10-26 | Hitachi Ltd | Formation method of plasma nitride |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
-
1982
- 1982-03-01 JP JP3213182A patent/JPS58148458A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128488A (en) * | 1974-09-04 | 1976-03-10 | Oki Electric Ind Co Ltd | Handotaisochi no seizohoho |
| JPS54137973A (en) * | 1978-04-19 | 1979-10-26 | Hitachi Ltd | Formation method of plasma nitride |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144973A (ja) * | 1983-12-05 | 1985-07-31 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 短路薄膜形電界効果トランジスタ |
| JPS60153164A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置 |
| JPS6334978A (ja) * | 1986-07-29 | 1988-02-15 | Agency Of Ind Science & Technol | 薄膜接合電界効果素子 |
| JPS63104479A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JP2523536B2 (ja) * | 1986-10-22 | 1996-08-14 | 株式会社日立製作所 | 薄膜トランジスタの製造方法 |
| JPH01173677A (ja) * | 1987-12-26 | 1989-07-10 | Komatsu Ltd | 狭帯域発振エキシマレーザの異常処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404027B1 (en) | High dielectric constant gate oxides for silicon-based devices | |
| WO2006014612A2 (en) | Method of controlling the film properties of a cvd-deposited silicon nitride film | |
| JPH0658966B2 (ja) | 半導体素子 | |
| KR20010107651A (ko) | 실리콘막을 스퍼터링하기 위한 장치 및 방법 | |
| JPH0714064B2 (ja) | 化合物半導体の表面をパッシベートする方法 | |
| US20060017120A1 (en) | Semiconductor-ferroelectric storage device and its manufacturing method | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| Batey et al. | Plasma-enhanced CVD of high quality insulating films | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| JPH0566747B2 (ja) | ||
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| KR100480367B1 (ko) | 비정질막을결정화하는방법 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| CN111430228A (zh) | 一种超高介电常数介质薄膜的制备方法 | |
| KR100575092B1 (ko) | 게이트 절연막의 형성 방법 | |
| JPH0351094B2 (ja) | ||
| KR20020037337A (ko) | 결정질 질화 실리콘 형성 방법 | |
| JP3736189B2 (ja) | ＳｉＯ２膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JPH1197438A (ja) | シリコン酸化物の改質方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 |