KR100575092B1 - 게이트 절연막의 형성 방법 - Google Patents

게이트 절연막의 형성 방법 Download PDF

Info

Publication number
KR100575092B1
KR100575092B1 KR1020030096042A KR20030096042A KR100575092B1 KR 100575092 B1 KR100575092 B1 KR 100575092B1 KR 1020030096042 A KR1020030096042 A KR 1020030096042A KR 20030096042 A KR20030096042 A KR 20030096042A KR 100575092 B1 KR100575092 B1 KR 100575092B1
Authority
KR
South Korea
Prior art keywords
plasma
oxide film
film
gate insulating
insulating film
Prior art date
Application number
KR1020030096042A
Other languages
English (en)
Other versions
KR20050064570A (ko
Inventor
임정욱
윤선진
이진호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030096042A priority Critical patent/KR100575092B1/ko
Priority to US10/909,339 priority patent/US7662683B2/en
Publication of KR20050064570A publication Critical patent/KR20050064570A/ko
Application granted granted Critical
Publication of KR100575092B1 publication Critical patent/KR100575092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Abstract

본 발명은 200℃ 이하의 공정온도에서 플라즈마를 이용하여 플라즈마 산화막을 미세하게 형성한 후 ALD산화막을 증착시켜 게이트 절연막으로 이용하는 게이트 절연막 형성방법을 개시한다. 본 발명은 특히 플라스틱과 같이 열에 취약한 기판을 사용하는 디스플레이의 구동소자에 적용할 수 있고 계면 특성이 우수하면서 고유전막의 적용이 가능하게 된다.
플라즈마 산화막, 게이트 절연막,

Description

게이트 절연막의 형성 방법{Method For Forming Gate Oxide Layer}
도 1은 본 발명의 바람직한 실시예에 따른 게이트 절연막 형성방법의 흐름도이다.
도 2는 본 발명의 바람직한 실시예에 따른 게이트 절연막이 형성된 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따라서 3중층으로 구성된 게이트 절연막을 형성하는 방법에 대한 개념도이다.
도 4는 실리콘 단결정 기판에 150도의 온도에서 Al2O3 PEALD 박막을 형성하여 이를 게이트 절연막으로 이용한 경우와 단결정 실리콘 기판과 Al2O3 PEALD 박막 사이에 ALD산화막을 더 추가한 경우의 박막 트랜지스터 특성을 비교한 그래프이다.
도 5는 게이트 절연막의 특성을 확인하기 위하여 제작된 샘플들의 I-V측정 결과를 나타낸 그래프이다.
본 발명은 박막 트랜지스터의 게이트 절연막 형성 방법에 관한 것으로, 플라즈마를 통해 ALD산화막을 미세하게 형성한 후 ALD산화막을 증착시켜 게이트 절연막을 형성함으로써 우수한 계면 특성을 유지하고 저 누설전류를 확보가능하도록 하는 것이다.
디스플레이 분야, 특히 능동형 구동(active matrix)방식에서 박막 트랜지스터의 역할은 매우 중요하다. 우수한 성능의 디스플레이를 구현하기 위하여 요구되는 사양은 저 누설전류, 고 이동도(mobility), 고 on/off 전류비 및 높지않은 문턱전압이다. 이러한 제반 특성을 좌우하는 것이 게이트 절연막인데, 실리콘(혹은 폴리실리콘)과의 계면 상태와 게이트 절연막 내부의 결함 및 불순물 등이 소자의 동작에 커다란 영향을 미친다.
특히, 근래의 디스플레이는 후면 발광을 위하여 투명한 기판인 유리를 사용하거나 접히거나 말 수 있는 미래형 디스플레이 구동을 위하여 플라스틱 기판을 사용하고자 하는 시도가 이루어지고 있다. 유리의 경우 600 ℃이하의 공정을 요구되고 있고, 특히, 플라스틱의 경우는 200 ℃이하의 공정온도가 요구된다.
현재까지, 게이트 절연막의 경우 비정질(Amorphous) 실리콘이나 폴리실리콘 위에 증착이 되는데 실리콘 산화막(SiO2)이 형성되는 것이 계면 특성이 가장 양호하며 특히, 열산화막이 가장 우수한 것으로 알려져 있다.
하지만, 열산화막의 경우 800℃ 이상의 고온을 요구하여 현실적으로 적용이 불가능한 문제점이 있어 저온에서 산소 플라즈마를 이용하여 열산화막에 근접한 특성을 갖게 하는 방법이 제시되고 있다.
하지만, 저온에서의 성장속도도 매우 낮고, 많은 전력이 요구되므로 100 nm에 달하는 디스플레이용 트랜지스터의 게이트 절연막을 성장하고자 하는 경우 단일막으로 형성하기는 힘든 실정이다.
현재까지 연구되고 있는 상황은 열산화막에 가까운 산화막을 성장하기 위하여 폴리 실리콘 기판위에 플라즈마 처리를 통하여 SiO2를 성장시키는 보고가 있었는데, 350℃, 900 W의 RF전력을 가하여 10nm 정도의 산화막을 성장하였다(IEEE Electron Device Letters, 23, pp 333 (2002)). 그러나, 4인치 웨이퍼에서의 성장이므로 12인치의 대면적을 생각하면 9배의 전력이 요구되고, 온도도 여전히 높은 편이다.
또한, 이온 플레이팅(IP)이나 스퍼터링과 같은 물리 증착법을 이용하면 상온과 같은 저온으로 온도를 낮출 수 있다. 그러나, 계면에 손상을 주어 계면 특성이 저하되고 대면적에 대한 균일도가 화학 증착법에 비하여 좋지않아 실질적으로 사용하고자 하는 경우엔 어려움이 따른다.
한편, 화학 기상 증착법의 경우는 상압(APCVD) 혹은 저압화학기상증착법 (LPCVD)나 플라즈마화학기상증착법(PECVD)방식을 통해 실리콘 산화막을 증착하고 있는데, 실레인(SiH4)과 산소를 이용한 APCVD는 400-450℃의 온도에서 증착이 이루어졌고(Materials Chemistry and Physics, 39, pp 313 (1995)), 인덕터 플라즈마(ICP)를 이용한 실리콘 산화막의 증착은 400℃에서 이루어졌다. (Applied Physics Letters, 74, pp 2693 (1999)).
하지만, 이러한 방법은 공정온도가 비교적 높은 편이어서 플라스틱 기판에 적용하기는 힘들고, 대면적에 대한 균일도가 확보가 되지 않고 재현성과 신뢰성에서도 문제점이 발견된다.
상술한 문제점을 해결하기 위해 원자층 증착법을 이용하여 실리콘 산화막을 형성하는 방법이 연구되고 있다. 원자층 증착법은 소스 분해 온도 이하에서 소스를 흡착시키고 반응가스를 주입하여 표면 반응을 유도하여 박막을 증착하는 방법으로 소스 분해온도 이하에서 시행되므로 저온 공정이 가능하고, 대면적에서 균일하고 재현성과 신뢰성이 비교적 우수한 특성이 있다.
현재는 반응 가스의 반응성을 향상시키기 위하여 플라즈마를 인가하여 우수한 박막을 얻고있는데, ZrO2의 경우엔 250℃에서 플라즈마 원자층 증착법(PEALD)로 증착한 결과가 보고되었다. (Journal of Applied Physics, 92, pp 5443 (2002)) 그러나, SiO2의 경우에는 플라즈마 원자층 증착법을 이용한 증착, 200℃ 이하의 저온 증착에 대한 연구는 전무한 실정이다.
또한, 고유전막의 적용은 현재 반도체용 게이트 절연막을 위하여 연구가 진행되고 있지만, 실리콘 기판과의 적합성이 문제가 되고 있는데, 계면에 원하지 않는 중간층(interlayer)이 생성된다거나 결정이 형성되어 누설전류가 증가하는 현상이 발생한다. 따라서 이를 디스플레이용에 적용하기 위하여서는 실리콘과의 직접 접촉을 피하는 방안이 제시되어야 한다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 저온, 특히 200℃ 이하의 공정온도가 요구되는 게이트 절연막 및 그 형성방법을 제시하고자 한다.
본 발명의 다른 목적은 플라스틱과 같이 열에 취약한 기판을 사용하는 디스플레이의 구동소자에 적용할 수 있고 계면 특성이 우수하면서 고유전막의 적용이 가능하도록 하는 것이다.
상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 일측면은 실리콘 상부에, 200 ℃ 이하의 공정온도에서 플라즈마를 이용하여 플라즈마 산화막을 형성하는 단계; 및 200 ℃ 이하의 공정온도에서, 원자층 증착법 또는 플라즈마 원자층 증착법으로 ALD 산화막을 증착하는 단계를 포함하는 게이트 절연막의 형성방법을 제공한다. ALD 산화막은 원자층 증착법 또는 플라즈마 원자층 증착법으로 형성된 산화막을 총칭하는 의미이다.
ALD 산화막을 증착한 이후에, 고유전막 형성단계를 더 포함할 수 있으며, 플라즈마 산화막 및 ALD 산화막은 인-시튜로 증착하는 것이 바람직하다. 고유전막은 Al2O3, TiO2, Ta2O5, HfO2, ZrO2, 또는 이들과 SiO2가 결합된 실리케이트층일 수 있다.
바람직하게는, 플라즈마 산화막은 2-10 nm의 두께로, 상기 ALD산화막은 50-150nm 두께로 증착한다.
본 발명에 따른 게이트 절연막은 저온 공정이 요구되는 절연막의 형성이면 특별히 한정되지 않고 다양하게 적용할 수 있으며, 특히 각종 디스플레이에 적용되는 박막트렌지스터의 게이트 절연막에 적용하면 계면 특성이 우수한 박막트랜지스터를 얻을 수 있다. 또한, 고유전막의 적용이 가능하여 소자의 전반적인 특성의 향상을 기대할 수 있다.
본 발명의 다른 측면은 실리콘 상부에, 200 ℃ 이하의 공정온도에서 플라즈마를 이용하여 플라즈마 산화막을 형성하는 단계; 200 ℃ 이하의 공정온도에서, 원자층 증착법 또는 플라즈마 원자층 증착법으로 고유전막을 증착하는 단계를 포함하는 게이트 절연막의 형성방법을 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명의 일실시예를 상세히 설명한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전 하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
이하, 도 1을 참조하여 본 발명의 바람직한 실시예에 따른 게이트 절연막 형 성방법의 순서를 설명한다. 도 1은 본 발명의 바람직한 실시예에 따른 게이트 절연막 형성방법의 흐름도이다.
먼저, 게이트 절연막이 형성 이전 까지의 공정이 완료된 기판을 챔버내에 장입한다(S10). 챔버에서 기판이 장입되면, 산소 플라즈마를 이용하여 플라즈마 산화막을 형성한다(S20). 다음으로, 플라즈마 원자층 증착법(PEALD)을 이용하여 ALD산화막(SiO2) 또는 고유전막을 증착한다(S30). 또한, ALD산화막 상부에 플라즈마 원자층 증착법(PEALD)으로 고유전막을 증착하여 3층 구조로 구성할 수도 있다. 즉, 한 층이 더 요구되는 경우(S40)진공을 깨지 않고 인-시튜(in-situ)로 다시 고유전막을 증착하게 된다. 증착이 완료되면 기판은 반출된다(S50).
도 2는 본 발명의 바람직한 실시예에 따른 게이트 절연막이 형성된 단면도이다.
게이트 절연막이 형성되기 위한 실리콘층(1)은 폴리 실리콘 또는 비정질 실리콘으로 형성된다. 이 실리콘층(1)에 산소 플라즈마를 발생시켜 플라즈마 산화막(2)을 저온에서 2-10 nm 정도의 두께로 성장한다. 플라즈마 산화막(2)을 성장시킨다. 이러한 플라즈마 산화막(2)은 200℃ 이하의 저온에서 2-10 nm 정도의 두께로 성장시키기에 적당하다. 플라즈마는 산소, 질소, 아르곤을 포함할 수 있다. 또한, 실리콘층(1)은 통상의 기판에 형성되어 있다. 예를 들어 실리콘 기판, 유리 기판 등이다. 다만, 이하의 저온에서 진행할 수 있으므로 플라스틱 종류와 같은 용융점이 낮은 기판인 경우에 적용되면 더욱 유용할 수 있다.
다음으로, 플라즈마 산화막(2)의 상부에 ALD 또는 PEALD를 이용하여 ALD산화막(3)을 성장한다. 저온에서 우수한 박막밀도를 갖는 플라즈마 원자층 증착법 또는 원자층 증착법을 통해서 50-150 nm의 ALD산화막(3)을 증착한다. 한편, 보다 높은 유전율을 원하는 경우에 플라즈마 산화막(2) 위에 고유전막을 형성할 수도 있다. 고유전막은 Al2O3, TiO2, Ta2O5, HfO2 또는 ZrO2 등일 수 있으며, 플라즈마 원자층 증착법 또는 원자층 증착법으로 50-150 nm 정도로 형성하여 플라즈마 산화막과 함께 이중층을 구성한다. 플라즈마 산화막을 성장하는 경우 플라즈마를 펄스로 불연속적으로 공급할 수 있으며, 플라즈마 공급방식은 직접방식이고, RF 및 ECR, IP 등을 포함할 수 있다
필요에 따라서는, 본 게이트 절연막은 3중층으로 구성하는 것도 가능한데, 구체적으로는 플라즈마 산화막(2)을 먼저 형성하고 플라즈마 원자층 증착법을 이용하여 ALD산화막(3)을 형성한 이후에, 고유전막(4)을 형성하는 방법이다. 일반적으로, 고유전율을 가진 고유전막을 증착시에는 실리콘과의 부적합성으로 소자의 특성이 저하되는 결과를 초래하는 경우가 많다. 이러한 경우 산소 및 질소 플라즈마를 통해 플라즈마 산화막을 미세하게 형성한 후 ALD 산화막을 증착시키는 방법을 채택할 수 있다.
한편, 이러한 일련의 과정은 진공을 유지하는 상태에서 한 챔버에서 이루어지거나 2개 이상의 챔버라도 로드락 챔버와 서로 연결되어 있어야 한다. 일단, 진 공이 깨지면 고품위의 게이트 절연막을 증착하기는 힘들기 때문이다.
도 3은 본 발명의 바람직한 실시예에 따라서 3중층으로 구성된 게이트 절연막을 형성하는 방법에 대한 개념도이다.
먼저, 산소 플라즈마가 발생되어 플라즈마 산화막이 형성되는데 이러한 플라즈마 주입도 연속적으로 이루어지는 경우보다는 펄스로 공급된다. 즉, 플라즈마의 발생을 On으로 표기하고, 플라즈마가 인가되지 않은 상태를 Off라고 하면, On/Off/On/Off…… 가 반복되는 것이다. 이는 플라스틱 기판을 사용하는 경우 지속적인 플라즈마 주입으로 인한 기판의 변형을 최소화할 수 있다. 이에 대한 원리는 Electrochemical and Solid-state Letters, 8, to be published in Jan., Sun Jin Yun et al. 2004에 상세히 개시되어 있다.
예컨대, TFT용 NMOS 소자의 게이트 절연막을 형성하기 위해 3중층으로 구성하는 경우를 설명한다.
먼저, 폴리실리콘이 최상부에 형성된 기판 상에 산소 플라즈마만 발생시켜서 자연산화막을 예컨대 5nm정도 형성시킨다. 도 3에 1 주기로 표시되어 있는 기간은 예컨대 4s 동안 플라즈마를 발생시키고 6s 동안 퍼지시키는 것을 의미하고, 이러한 1 주기를 N회(예컨대, 200-400 주기) 정도 시행한다. N회 반복하면 자연산화막이 5nm정도로 형성될 수 있다.
다음으로, 실리콘 소스와 산소 플라즈마를 반응시켜서 PEALD공정으로 진행하는데, 예컨대, M을 600-800 주기 정도로 하여 15 nm정도의 두께로 ALD산화막을 형성한다. 도 3에서는 퍼지 시간이 생략되어 있지만, 실제 공정에서는 퍼지 시간이 첨가된다.
다음으로, 고유전막을 형성하는데, Me는 고유전막의 금속원소를 지칭하는 것으로 TiO2의 경우는 Ti, Al2O3의 경우는 Al을 의미한다. 예컨대 50nm를 PEALD 방법을 이용하여 Al2O3막을 증착하기 위하여 K는 약 315 주기 정도가 된다.
한편, 모든 공정온도는 150도에서 이루어지며 한 챔버에서 연속적으로 진행됩니다. 대략적인 전체 두께는 70 nm가 된다.
(비교예)
도 4는 실리콘 단결정 기판에 150도의 온도에서 Al2O3 PEALD 박막을 형성하여 이를 게이트 절연막으로 이용한 경우와 단결정 실리콘 기판과 Al2O3 PEALD 박막 사이에 ALD산화막을 더 추가한 경우의 박막 트랜지스터 특성을 비교한 그래프이다. 제작한 박막트랜지스터는 NMOS 소자이었고, 실리콘 단결정 기판에 Al2O3 PEALD 박막 만을 증착한 경우의 Al2O3 PEALD 박막의 두께는 100 nm이었고, Al2O3 PEALD 박막 사이에 ALD산화막을 더 추가한 경우는 ALD산화막의 두께가 20nm, Al2O3 PEALD 박막의 두께는 80nm이었다.
도 4를 참조하면, 게이트 전압에 따른 드레인 전류를 분석해 볼 때, 플라즈마 산화막이 추가된 경우가 훨씬 양호한 특성을 나타내고 있다. 즉, 실리콘 위에 바로 고유전막을 증착하는 경우 전자의 이동도도 낮았고, on/off 전류비, subthreshold 전류, 문턱전압 등의 특성이 열산화막과 고유전막을 이중으로 형성하는 것에 비하여 매우 저하되었다. 또한, 산화막들 사이의 계면으로 인한 소자의 특성은 전혀 보이지 않았다. 따라서 소자 제작에 있어서 플라즈마 산화막의 계면 형성은 매우 중요하며 저온에서도 우수한 수준의 소자 성능을 유지할 수 있음을 나타낸다.
도 5는 게이트 절연막의 특성을 확인하기 위하여 제작된 샘플들의 I-V측정 결과를 나타낸 그래프이다.
제작방법은 유리 기판상에 ITO 전극을 형성하고 절연막을 100 nm의 두께로 증착하고 그 상부에 알루미늄 전극을 올려서 I-V 특성을 특정하였다. 이 경우, 도면부호 5는 알루미나 단일막으로, 도면부호 6은 저온 화학기상 증착법에 의해 성장된 실리콘 산화막, 도면부호 7은 플라즈마 산화막과 알루미나의 이중막으로 형성된 절연막인 경우이다. 절연체의 증착조건은 도 4의 경우와 동일하며, 150도에서 공정이 진행되었다.
그 결과 플라즈마 산화막과 Al2O3 박막의 이중막으로 구성된 절연막의 경우, 낮은 누설 전류를 유지하고 높은 절연파괴 전계를 나타내었다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한 본 발명의 기술 분야의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명에 따르면, 200 ℃ 이하의 저온에서 우수한 특성을 가진 게이트 절연막을 형성할 수 있다. 따라서, 특히 플라스틱과 같이 열에 취약한 기판을 사용하는 디스플레이의 구동소자에 적용할 수 있다. 또한, 저온 공정이 요구되는 절연막의 형성에도 적용 가능하며 계면 특성이 우수하면서도 고유전막의 적용이 가능하여 소자의 전반적인 특성이 향상될 것으로 기대된다.

Claims (12)

  1. 실리콘 상부에, 200 ℃ 이하의 공정온도에서 플라즈마를 이용하여 플라즈마 산화막을 형성하는 단계; 및
    200 ℃ 이하의 공정온도에서, 원자층 증착법 또는 플라즈마 원자층 증착법으로 ALD 산화막을 증착하는 단계를 포함하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 산화막 및 ALD 산화막은 인-시튜로 증착하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  3. 제 1 항에 있어서,
    상기 ALD산화막을 증착한 이후에, 고유전막 형성단계를 더 포함하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  4. 제 2 항에 있어서,
    상기 고유전막은 Al2O3, TiO2, Ta2O5, HfO2 , ZrO2, 또는 이들과 SiO2가 결합된 실리케이트층인 것을 특징으로 하는 게이트 절연막의 형성방법.
  5. 제 3 항에 있어서,
    상기 플라즈마 산화막, 상기 ALD 산화막 및 상기 고유전막은 인-시튜로 증착하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 산화막은 2-10 nm의 두께로, 상기 ALD산화막은 50-150nm 두께로 증착하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  7. 실리콘 상부에, 200 ℃ 이하의 공정온도에서 플라즈마를 이용하여 플라즈마 산화막을 형성하는 단계;
    200 ℃ 이하의 공정온도에서, 원자층 증착법 또는 플라즈마 원자층 증착법으로 고유전막을 증착하는 단계를 포함하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  8. 제 7 항에 있어서,
    상기 고유전막은 Al2O3, TiO2, Ta2O5, HfO2 , ZrO2, 또는 이들과 SiO2가 결합된 실리케이트층인 것을 특징으로 하는 게이트 절연막의 형성방법.
  9. 제 7 항에 있어서,
    상기 플라즈마 산화막 및 고유전막은 인-시튜로 증착하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  10. 제 7 항에 있어서,
    상기 플라즈마 산화막은 2-10 nm의 두께로, 상기 고유전막은 50-150nm 두께로 증착하는 것을 특징으로 하는 게이트 절연막의 형성방법.
  11. 제 1 항 내지 제 10 항 중 어느 하나의 항에 있어서,
    상기 실리콘은 폴리실리콘 또는 비정질 실리콘인 것을 특징으로 하는 게이트 절연막의 형성방법.
  12. 제 11 항에 있어서,
    상기 실리콘은 플라스틱 기판 상부에 형성된 것을 특징으로 하는 게이트 절연막의 형성방법.
KR1020030096042A 2003-12-24 2003-12-24 게이트 절연막의 형성 방법 KR100575092B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030096042A KR100575092B1 (ko) 2003-12-24 2003-12-24 게이트 절연막의 형성 방법
US10/909,339 US7662683B2 (en) 2003-12-24 2004-08-03 Method for forming gate dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096042A KR100575092B1 (ko) 2003-12-24 2003-12-24 게이트 절연막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20050064570A KR20050064570A (ko) 2005-06-29
KR100575092B1 true KR100575092B1 (ko) 2006-05-03

Family

ID=34698429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096042A KR100575092B1 (ko) 2003-12-24 2003-12-24 게이트 절연막의 형성 방법

Country Status (2)

Country Link
US (1) US7662683B2 (ko)
KR (1) KR100575092B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158488B2 (en) * 2004-08-31 2012-04-17 Micron Technology, Inc. Method of increasing deposition rate of silicon dioxide on a catalyst
KR20090025780A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
KR101901252B1 (ko) * 2011-12-27 2018-09-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102162902B1 (ko) * 2016-03-31 2020-10-07 최재성 반도체 소자 및 그 제조 방법
WO2018042079A1 (en) * 2016-09-02 2018-03-08 Beneq Oy Inorganic tfel display element and manufacturing
CN117321766A (zh) * 2021-04-22 2023-12-29 应用材料公司 通过超循环原子层沉积的新颖无定形高k金属氧化物电介质的方法及应用
KR20220155789A (ko) * 2021-05-17 2022-11-24 주성엔지니어링(주) 박막 증착 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443642A (ja) 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
KR200201337Y1 (ko) 1997-12-16 2000-11-01 정주호 자동차용 접이식 시트 구조
JP3383632B2 (ja) 2000-02-23 2003-03-04 沖電気工業株式会社 Ｍｏｓトランジスタの製造方法
KR100545706B1 (ko) 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
US6395650B1 (en) * 2000-10-23 2002-05-28 International Business Machines Corporation Methods for forming metal oxide layers with enhanced purity
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors
US6448192B1 (en) * 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
KR100420121B1 (ko) * 2001-06-21 2004-03-02 삼성전자주식회사 강유전막을 평탄화막으로 이용하는 강유전체 메모리 장치 및 그 제조방법
US6573193B2 (en) 2001-08-13 2003-06-03 Taiwan Semiconductor Manufacturing Co., Ltd Ozone-enhanced oxidation for high-k dielectric semiconductor devices
KR20030050678A (ko) 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체소자 및 그의 제조 방법
KR100497748B1 (ko) * 2002-09-17 2005-06-29 주식회사 무한 반도체소자 제조용 원자층 증착 장치 및 원자층 증착 방법
US6902960B2 (en) * 2002-11-14 2005-06-07 Sharp Laboratories Of America, Inc. Oxide interface and a method for fabricating oxide thin films
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US7423286B2 (en) * 2003-09-05 2008-09-09 Si2 Technologies, Inc. Laser transfer article and method of making
US7153744B2 (en) * 2003-12-03 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming self-aligned poly for embedded flash
US6998317B2 (en) * 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
TWM249387U (en) 2003-12-19 2004-11-01 Power Quotient Int Co Ltd A portable digital image process device
US20050181535A1 (en) * 2004-02-17 2005-08-18 Yun Sun J. Method of fabricating passivation layer for organic devices

Also Published As

Publication number Publication date
US7662683B2 (en) 2010-02-16
US20050142712A1 (en) 2005-06-30
KR20050064570A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
US9935183B2 (en) Multilayer passivation or etch stop TFT
US20050233092A1 (en) Method of controlling the uniformity of PECVD-deposited thin films
JP4018625B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
US20110095402A1 (en) Gate dielectric film with controlled structural and physical properties over a large surface area substrate
JP2000269515A (ja) 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
KR102455485B1 (ko) 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이브리드 하이-k 유전체 재료 막 스택들
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
JP2012119691A (ja) 薄膜トランジスタの製造方法
KR100575092B1 (ko) 게이트 절연막의 형성 방법
WO1999032691A1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
US11239258B2 (en) High-k dielectric materials comprising zirconium oxide utilized in display devices
JPH10294468A (ja) 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
KR100609066B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN110164878A (zh) 阵列基板及其制备方法
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
JPH06120499A (ja) 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
KR102660923B1 (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee