CN117321766A - 通过超循环原子层沉积的新颖无定形高k金属氧化物电介质的方法及应用 - Google Patents

通过超循环原子层沉积的新颖无定形高k金属氧化物电介质的方法及应用 Download PDF

Info

Publication number
CN117321766A
CN117321766A CN202180097364.4A CN202180097364A CN117321766A CN 117321766 A CN117321766 A CN 117321766A CN 202180097364 A CN202180097364 A CN 202180097364A CN 117321766 A CN117321766 A CN 117321766A
Authority
CN
China
Prior art keywords
oxide
layer
amorphous
oxide film
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180097364.4A
Other languages
English (en)
Inventor
孙喆临
许光秀
赵来
崔寿永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117321766A publication Critical patent/CN117321766A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2

Abstract

本公开内容的实施方式涉及包括基板及覆盖基板的至少一部分的无定形氧化物膜的物品及晶体管结构及所述物品及晶体管结构的制备及使用方法，其中无定形氧化物膜包括第一氧化物及第二氧化物。第一氧化物可以包括氧化锆(ZrO2)、氧化铪(HfO2)或上述项的组合，第二氧化物可以包括二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)或上述项的组合。无定形氧化物膜可以是保形的并且具有小于约1％的孔隙度且可具有约8至约28的介电常数(k)。

Description

通过超循环原子层沉积的新颖无定形高K金属氧化物电介质 的方法及应用
技术领域
本公开内容的实施方式涉及适用于显示装置的具有高介电常数的膜及物品。膜及物品可由无定形氧化物形成，例如，用第二氧化物掺杂的第一氧化物。也描述了所述膜及物品的制备及使用方法。
背景技术
显示装置用于广泛的电子应用，诸如移动装置(即，电话、平板电脑、膝上型电脑、虚拟现实、增强现实)、电视、监视器、媒体播放机、电子书阅读器及类似者。显示装置经设计用于使用微米/纳米尺度的独立晶体管通过控制从每个像素发射的光来产生期望的图像。通过调整穿过基板传输的光的量，可有效地控制光及图像强度、质量及功率消耗。各种不同的显示装置(诸如有源矩阵液晶显示器(active matrix liquid crystal display；AMCLD)或有源矩阵有机发光二极管(active matrix organic light emitting diode；AMOLED))可用作显示器的光源。在制造显示装置时，具有较小的大小、较高电子迁移率、较低泄漏电流及较高击穿电压的电子装置将允许将更多像素面积用于光传输及电路系统整合，从而造成更亮的显示器、更高总体电气效率、更快响应时间及更高分辨率显示器。
具有较高介电常数的绝缘材料可为显示系统中的现代装置提供增强的电气性能(例如，更大电容、更高接通电流(on-current)、减少的迟滞、改进的驼峰效应及更少的短沟道效应等)。这些高k介电膜不仅由于较大介电常数而适于作为高性能储存电容器，而且也可用作理想的栅极绝缘体(gate insulator；GI)以提供高接通电流并且减少驼峰效应/短沟道效应，和优异阻挡层(由于所述绝缘材料的高密度)。高k电介质也允许进一步缩放底板薄膜晶体管(backplane thin-film-transistor；TFT)，以便满足对显示装置日益需求的分辨率规格(例如，＞800ppi)。在仅有限面积(在所述面积上将形成电容器以增加电气性能)余留在显示装置中的情况下，高k电介质变得越来越先进，下一代装置可获益于每英寸较高像素(higher pixel per inch；PPI)，并且在诸如TFT储存电容器(Cst)、栅极绝缘体(GI)及氢阻挡层的各种应用中替代常规电介质(例如，二氧化硅)。
发明内容
根据一或多个实施方式，本文公开一种物品，包含：基板；和无定形氧化物膜，覆盖基板的至少一部分，其中无定形氧化物膜包含第一氧化物及第二氧化物，其中第一氧化物包含氧化锆(ZrO2)、氧化铪(HfO2)、或上述项的组合，其中第二氧化物包含二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)、或上述项的组合，其中无定形氧化物膜是保形的并且包含小于约1％的孔隙度，并且其中无定形氧化物膜包含约8至约28的介电常数(k)。
在进一步的实施方式中，本文公开一种晶体管结构，包含：栅极；源极；漏极；和无定形氧化物膜，使栅极与源极或漏极的至少一者分离，其中无定形氧化物膜包含第一氧化物及第二氧化物，其中第一氧化物包含氧化锆(ZrO2)、氧化铪(HfO2)、或上述项的组合，其中第二氧化物包含二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)、或上述项的组合，其中无定形氧化物膜包含小于约1％的孔隙度，并且其中无定形氧化物膜包含约8至约28的介电常数(k)。
在又一实施方式中，本文公开一种形成无定形氧化物膜的方法，包含：执行等离子体增强原子层沉积(atomic layer deposition；ALD)工艺以形成包含第一氧化物及第二氧化物的无定形氧化物膜，其中第一氧化物包含ZrO2、HfO2或上述项的组合，其中第二氧化物包含SiO2、Al2O3、NO、或上述项的组合，其中无定形氧化物膜包含约8至约28的介电常数(k)，并且其中执行等离子体增强ALD工艺包含：执行一或多个ALD沉积超循环，每个ALD沉积超循环包含：执行一或多个第一ALD沉积循环以沉积第一氧化物的第一氧化物层；和执行一或多个第二ALD沉积循环以沉积第二氧化物层来形成第二氧化物的无定形氧化物层。
附图说明
本公开内容在附图的图中通过实例的方式而非通过限制的方式图示，在附图中相同标记指示类似元件。应当注意，在本公开内容中，对“一(an)”或“一个(one)”实施方式的不同提及不一定是对于相同实施方式，并且这样的提及意味着至少一个。
图1示出根据本公开内容的一或多个实施方式的无定形氧化物膜。
图2示出根据本公开内容的一或多个实施方式的可用于沉积无定形氧化物膜的处理腔室的截面图。
图3A是根据本公开内容的一或多个实施方式的具有无定形氧化物膜的显示装置结构的横截面图，所述无定形氧化物膜具有高介电常数。
图3B是根据本公开内容的一或多个实施方式的具有无定形氧化物膜的显示装置结构的横截面图，所述无定形氧化物膜具有高介电常数。
图4是根据本公开内容的一或多个实施方式的根据用于沉积无定形氧化物膜或物品的原子层沉积技术的沉积工艺。
图5是根据本公开内容的一或多个实施方式的在表面上形成无定形氧化物膜的方法的流程图。
图6是根据本公开内容的一或多个实施方式的在表面上形成无定形氧化物膜的方法的流程图。
图7是根据本公开内容的一或多个实施方式的在表面上形成无定形氧化物膜的方法的流程图。
图8A是根据本公开内容的一或多个实施方式的形成无定形氧化物膜的方法的流程图，所述无定形氧化物膜具有在膜内的第一组分(例如，氧化物、金属、元素)与第二组分(例如，氧化物、金属、元素)的各种比率。
图8B是根据本公开内容的一或多个实施方式的基板的横截面图，所述基板具有在所述基板上设置的多层无定形氧化物膜。
图8C是根据本公开内容的一或多个实施方式的基板的横截面图，所述基板具有在所述基板上设置的无定形氧化物膜，所述无定形氧化物膜具有第一氧化物及第二氧化物的梯度。
图9是示出具有第一组分与第二组分的变化摩尔比率的金属氧化物膜的晶体结构的x射线衍射光谱。
图10是示出具有在硅基板上沉积的无定形氧化物的不同组分的样品的电容-电压迟滞曲线的图表。
图11是根据本公开内容的一或多个实施方式示出介电常数随着金属氧化物膜成分变化的图表。
图12是示出具有在硅基板上沉积的无定形氧化物的不同成分的样品的平带电压(Vfb)及迟滞的图表。
具体实施方式
本公开内容的实施方式涉及通过原子层沉积(ALD)制造的新颖无定形高k金属硅酸盐介电膜的制造方法及装置应用。合成的高k金属氧化物可以通过经由ALD超循环工艺将各种元素(诸如硅(Si)、铝(Al)或氮(N))掺杂到高k介电膜(诸如氧化锆(ZrO2)或氧化铪(HfO2))中来实现。高k金属氧化物膜具有优秀的可调谐性及优异的电气性能，适用于显示器工业中的各种应用。也描述高k金属氧化物膜的制备、表征及装置性能评估的方法。
公开通过原子层沉积(ALD)(例如，等离子体增强(PE)ALD)沉积及/或生长的无定形氧化物膜及/或物品。无定形氧化物膜可由用掺杂剂或第二材料(例如，SiO2)掺杂的主体或第一氧化物材料(例如，ZrO2、HfO2)组成。根据本文的实施方式的这样的膜及物品对于如上文描述的显示器应用是有用的。然而，本文讨论的膜也能应用于其他类型的装置，诸如半导体装置。无定形氧化物膜及/或物品可以具有适用于显示器应用及其他应用的晶体管结构的高介电常数(例如，大于SiO2电介质的介电常数的两倍或大于约7.8)。在一些实施方式中，无定形氧化物膜可以包括可用掺杂剂(也称为次要或第二)金属氧化物(例如，SiO2)掺杂的主体(也称为主要或第一)金属氧化物(例如，ZrO2、HfO2)。注意到，单独使用ZrO2可能不适用于GI膜，因为ZrO2是缺氧的(oxygen deficient)并且将与来自SiO2的氧结合以形成具有晶体管结构的硅通道的合金。换言之，ZrO2将形成具有硅通道的中间相层(interphaselayer)，这影响GI的性能。纯ZrO2的膜及物品也可以引起显著迟滞电压。具有硅通道的通过ZrO2形成的中间相层可以累积显著电荷并且在晶体管结构中产生所谓的“热缺陷”，有可能使平带电压偏移，并且可能促进更高的迟滞电压。移除在用于GI的膜的底部及顶部处的中间相层可以改进晶体管结构的性能。用SiO2掺杂ZrO2不仅将膜或物品的结晶性改变为无定形相，还形成与硅通道的更好的界面。相应地，本文描述的实施方式阐述包含具有硅掺杂的氧化锆的高K栅介质材料，与现有材料(诸如ZrO2)相比，所述高K栅介质材料提供针对GI的改进性能。实施方式还提供对于GI可使用的其他改进的材料，所述材料包括第一氧化物及第二氧化物的组合，第一氧化物包含氧化锆(ZrO2)、氧化铪(HfO2)或上述项的组合，第二氧化物包含二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)或上述项的组合。
根据一或多个实施方式，用SiO2掺杂ZrO2膜可以将ZrO2从四方/立方结晶相转换为无定形相，并且可以增加膜或物品在高温(例如，高于约400℃)下的热稳定性。在实施方式中，用SiO2掺杂ZrO2也减少膜或物品中的缺陷并且减少泄漏。根据一或多个实施方式，本公开内容也涉及形成通过原子层沉积(ALD)工艺制造的具有高介电常数的无定形氧化物膜及/或物品的方法。无定形氧化物膜可具有适用于显示器应用及/或其他应用的高密度及低膜泄漏。
根据本文的实施方式的通过ALD沉积的无定形氧化物高k膜及/或物品可用于在TFT储存电容器(Cst)及栅极绝缘体(GI)以及其他应用中替代常规的介电材料(例如，由SiO2组成)。较高介电常数可以造成用于保持栅极电压(Vg)的较大储存电容，可以造成从较强电场获得的较高接通电流，可以减少阈值电压(Vth)的变化，并且可以减少引起装置操作中的滞后(lag)的驼峰效应及短沟道效应。与传统介电材料相比，根据本文的实施方式的膜及/或物品也可提供较强场效应，因为GI层有效地最小化TFT切换中的迟滞。本文描述的高k无定形氧化物膜可用高性能ALD系统制造，所述ALD系统经配置为在大规模面板(例如，1500mmx1850 mm)上提供优异保形性、均匀性、处理量及电气性质。为了进一步改进例如ZrO2膜及/或HfO2膜的膜性质及热稳定性，膜可使用如本文描述的ALD超循环方法及/或其他ALD沉积方法用能容易控制的SiO2掺杂。ZrO2及/或HfO2膜的结晶性可基于用硅及/或铝及/或氮掺杂而从四方/立方相改变为无定形相，从而减少主体/界面缺陷。针对显示器底板TFT中的GI应用，如本文公开的无定形氧化物膜可提供对装置性能的显著改进，包括减少迟滞、断开电流(off-current)及驼峰效应。
根据本文的实施方式生长保形无定形氧化物掺杂的高k膜可经由时间序列(timesequential)等离子体增强原子层沉积(plasma-enhanced atomic layer deposition；PEALD)反应来实现。例如，包括沉积主体金属氧化物(诸如ZrO2)及掺杂剂金属氧化物(诸如SiO2)的ALD超循环工艺(如本文描述)可在约100℃至约800℃、200℃至500℃、或任何独立温度或其中的子范围下执行。可采用ALD超循环工艺以将ZrO2或HfO2的结晶性从四方/立方相改变为无定形相，从而降低ZrO2或HfO2主体金属氧化物中的缺陷水平，同时改进与Si基板或其他基板(例如，半导体基板)的ZrO2或HfO2界面。如下文详细讨论，SiO2掺杂剂水平也可以通过调整ALD超循环内的ZrO2/SiO2或HfO2/SiO2子循环的数目来容易地控制。所沉积膜可在100℃至约600℃、约400℃至约450℃、或任何独立温度或其中的子范围下退火达约10min至约60min、约20min至30min、或任何独立时间或其中的子范围。在一些实施方式中，退火在存在氮(N2)的情况下执行。在一些实施方式中，为了更好的环境稳定性及电气性质(包括介电常数(k)、泄漏电流、击穿电压、平带电压偏移及/或迟滞)，执行退火以移除杂质。ALD循环可以产生ZrO2(及/或HFO2)及SiO2(及/或Al2O3及/或NO)的交替层的方式执行。在一些实施方式中，退火可促进多个层之间的扩散(例如，用于形成包含ZrO2及SiO2的单个层)。
根据实施方式，可以存在用掺杂剂金属氧化物(例如，SiO2)掺杂主体金属氧化物(例如，ZrO2、HfO2)来用作高K介电材料的优点。例如，可以钝化大部分与氧有关的主体缺陷，并且可改进在主体金属氧化物膜与基板(例如，Si)之间的界面，这可以减少迟滞并且增强击穿电压，从而使金属氧化物掺杂的无定形主体氧化物膜适用于GI应用。此外，可以控制金属氧化物掺杂水平并且经由如本文描述的超循环ALD工艺，梯度掺杂分布(profile)是可能的。例如，ZrO2无定形氧化物膜的较高SiO2掺杂水平可以改进迟滞(针对界面层是理想的)，同时降低SiO2掺杂水平可有益于较高介电常数(k)(即，适用于主体膜)。本文的膜及物品和制备方法在为各种应用调整高k膜性质方面提供高灵活性。另一优点是在退火期间主体金属氧化物(例如，ZrO2、HfO2)的显著改进的热稳定性及膜在高于约450℃维持膜的无定形相达约20min的持续时间的能力。此外，SiO2掺杂的无定形主体ZrO2膜可具有与常规膜相比更好的环境防潮性(ambient resistance to moisture)，并且在没有任何覆盖层的情况下长时间在空气中闲置之后维持目标膜性质。相比之下，结晶(即，四方/立方)ZrO2膜易于吸收环境水分/与环境水分反应，从而显著减小ZrO2膜的介电常数k及电气性质。
根据本文的实施方式的无定形氧化物膜可用于若干应用。例如，在下一代移动(mobile)TFT装置中利用具有梯度SiO2掺杂的无定形ZrO2高k膜的益处可以包括在具有高处理量的大规模1500mmx1850 mm面板上的良好膜均匀性；高保形性(＞95％侧壁)及精确厚度控制(埃水平)，适用于高密度装置阵列(高PPI)及3D结构。额外益处包括与目前的移动显示器技术节点的相容性及容易大量生产。对于GI应用，与常规GI材料相比，无定形氧化物膜可提供较强场效应及显著减少的界面缺陷，具有改进的迟滞及较少的驼峰效应，以便增加装置切换速度及操作稳定性。对于储存电容器(Cst)应用，使用具有较高介电常数的膜提供较大储存电容器以保持栅极电压(Vg)，对抗由经由切换TFT的I-off引起的Vg衰减。对于程序电容器(Cpr)应用，大电容补偿驱动TFT的Vth变化，而缺乏针对VR/AR应用的补偿TFT。如本文公开的高k无定形硅酸盐膜及/或物品也可减小晶体管的面积，这可以节省出空间用于电力线。减小的面积可以最小化在高亮度条件下通过IR降引起的长程非均匀性。
在实施方式中，具有梯度金属氧化物掺杂剂(例如，SiO2)的无定形高k主体金属氧化物(例如，ZrO2)可使用如本文描述的ALD超循环工艺来实现。与用于显示装置的常规膜/物品相比，对于具有＞85％的ZrO2含量的富含ZrO2的膜，所得膜/物品可以具有改进的迟滞(＜100mV)和高k值(＞12)。对于甚至更高的SiO2掺杂，泄漏可以改进为<2E-10A/cm2，并且击穿场可以增强为>12MV/cm。与毯覆式(blanket)ZrO2膜相比，SiO2掺杂的ZrO2膜在高达450℃的退火测试中显示热稳定性，以及在空气暴露老化测试中的较强环境抗性。此制造方法也与用于显示器底板TFT的现有整合流程相容。
在实施方式中，所描述的无定形氧化物材料的电容可通过改变介电材料(例如，增加或减少ZrO2中的SiO2掺杂剂的量)及在电极之间形成的介电层的尺寸及/或介电层的厚度来调整。例如，当用具有较高介电常数的材料替代介电层时，电容器的电容也增加。
用于显示器应用的高介电常数栅极绝缘体的优点包括高I-on(接通电流)、较强电场、及减少的短沟道效应/迟滞。根据本文的实施方式的无定形高介电常数(高k)栅极绝缘体可减少在第一氧化物(例如，氧化锆)到第二氧化物(例如，SiO2、Al2O3)之间的界面缺陷。这样的无定形高k栅极绝缘体也可提供钝化O-空位主体缺陷(vacancy bulk defect)和迟滞、泄漏及驼峰效应的改进。与常规晶体管结构材料相比，具有用第二组分(例如，氧化物、金属、元素、Si、A、N、或上述项的任何组合)掺杂的第一组分(例如，氧化物、金属、元素、ZrO2、HfO2或ZrO2与HfO2的组合)的无定形氧化物膜可具有改进的热稳定性及防潮性。这样的膜当与硅通道直接接触时可以是稳定的，并且具有优异的电气稳定性。
图1示出根据本公开内容的一或多个实施方式的无定形氧化物膜(例如，电容器的栅极绝缘体)100。根据实施方式，膜100可在基板102的至少一个表面上沉积。合适的基板材料包括但不限于纯硅(Si)、锗(Ge)、III-V族半导体(例如，InP、InAs等)、裸玻璃(SiO2)及/或上述项的组合。基板的至少一个表面可以是裸基板材料(例如，Si)或可以是在基板上形成的一或多个涂层。例如，无定形氧化物可沉积或以其他方式在金属氧化物、磷掺杂的Si、硼掺杂的Si、镓掺杂的Si或前述的任何两者或更多者的组合上形成。无定形氧化物膜100可在裸基板上及/或在覆盖基板的涂层上沉积。
如图1中所示，第一氧化物层104可在表面上沉积。根据实施方式，第一氧化物层104可以是主体材料，例如，高k介电材料。合适的高k介电材料包括但不限于氧化锆(ZrO2)、氧化铪(HfO2)或上述项的组合。在实施方式中，第一氧化物层104包括ZrO2。在一些实施方式中，第一氧化物层104可以是粘附(adhesion)材料，所述粘附材料可以合适地粘附到基板表面以及粘附到在粘附材料上方沉积的膜的材料。在一些实施方式中粘附材料可与用于掺杂主体材料的掺杂剂材料相同。合适的粘附材料包括但不限于SiO2、氧化铝(Al2O3)、一氧化氮(NO)、氧化镁(MgO)、氧化钛(TiO2)或前述的任何两者或更多者的组合。在实施方式中，第一氧化物层包括SiO2。
无定形氧化物膜100或物品可进一步包括在第一氧化物层104上方沉积的第二氧化物层106。第二氧化物层106可以是如上文阐述的主体材料。合适的主体材料包括但不限于氧化锆(ZrO2)、氧化铪(HfO2)或上述项的组合。在实施方式中，第二氧化物层包括ZrO2。在实施方式中，当第一氧化物层104包括粘附材料时，则第二氧化物层106可由主体材料形成。在一些实施方式中，当第一氧化物层104由主体材料形成时，第二氧化物层106可由掺杂剂材料形成。用于第二氧化物层的合适掺杂剂材料包括但不限于二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)、或前述的任何两者或更多者的组合。在实施方式中，第二氧化物层包括SiO2。
无定形氧化物膜100或物品可使用原子层沉积(ALD)(例如，等离子体增强(PE)ALD)沉积。无定形氧化物膜100或物品的每个金属氧化物层104、106可通过至少一个ALD循环沉积，其中每个ALD循环是两个半反应的集合，包括吸附金属的第一半反应及氧反应物与所吸附金属的反应的第二半反应。各自通过至少一个ALD循环沉积的两个金属氧化物层104、106的集合可统称为超循环层114。例如，沉积掺杂剂材料的第一氧化物层104接着沉积主体材料的第二氧化物层106造成超循环层114。第一氧化物层104可通过x个第一ALD循环沉积且第二氧化物层106可通过y个第二ALD循环沉积，并且所得超循环层114将是x+y层的总和，其中x及y各自独立地是至少为1的整数。例如，在超循环中可沉积掺杂剂材料(例如，SiO2)的约1至约40个循环并且可沉积主体材料(例如，ZrO2)的约20至约200个循环。在超循环中沉积的每个金属氧化物层104、106可具有约至约/>约/>至约/>约至约/> 约/>至约/>约/>至约/>的厚度、或任何独立厚度或在这些范围内的子范围。在实施方式中，无定形氧化物涂层具有至少约/>至约/>的厚度。所沉积的金属氧化物层104、106可以合适地薄，使得层104、106生长到彼此中，也就是说，使得两个金属氧化物层104、106组合及/或混合以形成掺杂的金属氧化物层。
为了构建此厚度的无定形氧化物膜100或物品，多个超循环可沉积为层114、116的堆叠结构(stack)。在图1中所示的实施方式中，在超循环层114、116之间可存在m个超循环层，其中m是至少0.5的小数，或m是0.5至100.0、1.0至50.0、5.0至25.0、或任何独立值或这些范围内的子范围。在实施方式中，超循环层(包括114、116)的总数可由m表示。在实施方式中，沉积为超循环层116的部分的第三氧化物层108可与第一氧化物层104相同。根据实施方式，第三氧化物层108可以是主体材料，例如，高k介电材料、低k介电材料及/或常规的半导体氧化物材料。合适的高k介电材料包括但不限于氧化锆(ZrO2)、氧化铪(HfO2)或上述项的组合。合适的低k介电材料包括但不限于多孔SiO2膜、SiCON化合物电介质、SiC膜或上述项的组合。常规的介电材料包括但不限于SiO2、GeOx、SiNx或上述项的组合。在实施方式中，第三氧化物层108包括ZrO2。在一些实施方式中，第三氧化物层108可以是掺杂剂材料。合适的掺杂剂材料包括但不限于硅、SiO2、铝、氧化铝(Al2O3)、氮、一氧化氮(NO)、或前述的任何两者或更多者的组合。在实施方式中，第三氧化物层108可包括SiO2。
无定形氧化物膜100或物品可进一步包括在第三氧化物层106上方沉积以形成超循环层116的第四氧化物层108。第四氧化物层110可以是如上文阐述的主体材料。合适的主体材料包括但不限于氧化锆(ZrO2)、氧化铪(HfO2)或上述项的组合。在实施方式中，第四氧化物层110可以是ZrO2。在实施方式中，第四氧化物层110可与第三氧化物层108不同。在一些实施方式中，当第三氧化物层104由主体材料形成时，第四氧化物层104可由掺杂剂材料形成。第四氧化层的合适掺杂剂材料包括但不限于二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)或前述的任何两者或更多者的组合。在一些实施方式中，第四氧化物层包括SiO2。一旦沉积，无定形氧化物膜100可具有约8至约34、约10至约25、约15至20、或任何独立值或这些范围内的子范围的介电常数。
根据实施方式，在第一氧化物层104中的第一组分与在第二氧化物层106中的第二组分的摩尔比率、或在第三氧化物层108中的第一组分与在第四氧化物层中的第二组分的摩尔比率可以是约1:100至约100:1、约1:10至约10:1、约3:20至约20:3、1:5至5:1、或任何独立比率或这些范围内的子范围。类似地，所得超循环层114、116(即，含有第一氧化物及第二氧化物的混合物)独立地可包括约1:100至约100:1、约1:10至约10:1、约3:20至约20:3、1:5至5:1、或任何独立比率或这些范围内的子范围的第一组分与第二组分的摩尔比率。例如，在一实施方式中，无定形氧化物层可包括X-Y mol％的ZrO2及A-B mol％的SiO2。在一或多个实施方式中，其中第一氧化物是SiO2并且第二氧化物是ZrO2，两种金属氧化物可以约1:1的摩尔比率存在。这样的膜呈无定形相并且具有高于单独SiO2的介电常数。包括至少两种不同金属氧化物的组合的这样的复合无定形氧化物膜的性质可以与常用于晶体管结构的亚硝酸硅膜的那些性质相比更好。此外，富含SiO2的膜/物品可以是亚硝酸盐膜(nitritefilm)的良好替代，尤其用于GI应用。
根据实施方式，在第一超循环层中的第一氧化物及第二氧化物的量可与在第二超循环层中的第一氧化物及第二氧化物的量不同。在第二超循环层中的量可与在第三超循环层中的第一氧化物及第二氧化物的量不同，并且依此类推。例如，在最靠近基板102的一或多个超循环层中，第一氧化物及第二氧化物可以第一量存在。在一或多个第二超循环层中，例如，在无定形氧化物膜100的中间，第一氧化物及第二氧化物可以第二量存在。在无定形氧化物涂层100的表面附近的一或多个超循环层(例如，超循环层116)中，第一氧化物及第二氧化物可以第三量存在。类似地，第一氧化物及第二氧化物可在最靠近基板102的一或多个超循环层114中以第一比率存在，在无定形氧化物涂层100的中间的一或多个超循环层中以第二比率存在，并且在无定形氧化物涂层100的表面附近的一或多个超循环层116中以第三比率存在。在一些实施方式中，第一比率近似等于第三比率。在一个示例实施方式中，无定形氧化物膜在与基板102的界面附近具有10比40的第一比率，在无定形氧化物膜中间附近具有40比10的第二比率，并且在无定形氧化物膜的顶部附近具有10比40的第三比率。应当注意，第一氧化物及第二氧化物的上述讨论仅出于说明性目的。如上文阐述，超循环层可不包括相同的两种金属氧化物。例如，超循环层114可包括金属M1及M2，在图1中描绘的m区域内的超循环层可包括M1及M3、M2及M3、M3及M4，并且超循环层116可包括M1至M4、或M5及M6的任一者或前述金属的任何组合。
根据实施方式，可通过ALD(例如，PEALD)沉积的无定形氧化物膜100可以是保形的。如本文所使用，术语“保形”指所沉积膜或层的厚度是跨基板表面相对均匀的(使得例如涂层的最厚区域不大于最薄区域的厚度约3倍)，使得膜涂布基板的表面形状类似于下伏(underlying)基板表面的表面形状。保形性可通过具有10nm或更低的分辨率的穿透电子光谱法(transmission electron spectroscopy；TEM)确定。在此尺度下，较低分辨率技术无法区分保形与不保形涂层。优选地涂布期望的基板表面，而大体上没有针孔或缺陷。如通过穿隧电子显微镜(Tunneling Electron Microscopy；TEM)测量，无定形氧化物膜100可具有小于约1％、小于约0.1％的孔隙度或约零孔隙度。包括介电常数、泄漏电流、击穿电压、平带电压及/或迟滞的电气性质可以在室温及环境压力下通过汞探针或电气探针站表征。
根据一或多个实施方式，第二组分可以是掺杂剂，其中无定形氧化物膜包含以至少约1mol％至小于约50mol％的量的第二组分。在一或多个实施方式中，第一氧化物包含ZrO2，其中第二氧化物包含SiO2，并且其中SiO2以至少约9mol％至小于约50mol％的量存在。无定形氧化物膜可具有至少约至约/>的厚度。此外，无定形氧化物膜或物品可以具有在无定形氧化物膜的第一厚度内的第一组分与第二组分的第一比率，在无定形氧化物膜的第二厚度内的第一组分与第二组分的第二比率，和在无定形氧化物膜的第三厚度内的第一组分与第二组分的第三比率。
图2是可用于沉积如本文描述的无定形氧化物膜的原子层沉积(ALD)腔室200的示意性横截面图。如本文描述，ALD沉积工艺可用于形成介电层，诸如绝缘层、栅极绝缘层、蚀刻终止层、层间绝缘体、用于电容器的介电层或在显示装置中的钝化层。腔室200可包括腔室主体202、盖组件204、基板支撑组件206、及工艺配件250。盖组件204可在腔室主体202上设置，并且基板支撑组件206可至少部分设置在腔室主体202内。腔室主体202可包括在腔室主体202的侧壁中形成的狭缝阀开口208以提供到处理腔室200的内部的出入。在一些实施方式中，腔室主体202包括与真空系统(例如，真空泵)流体连通的一或多个孔。孔为腔室200内的气体提供出口。真空系统可通过工艺控制器控制以维持ALD腔室200内的压力适用于ALD工艺。盖组件204可包括一或多个差动泵及净化组件220。差动泵及净化组件220可在具有波纹管222的情况下安装到盖组件204。波纹管222允许泵及净化组件220相对于盖组件204竖直地移动，同时仍维持防止气体泄漏的密封。当将工艺配件250升高到处理位置中时，使工艺配件250上的顺应性(compliant)第一密封件286及顺应性第二密封件288与差动泵及净化组件220接触。差动泵及净化组件220与真空系统(未示出)连接并且维持在低压下。
如图2中所示，盖组件204可包括RF阴极210，RF阴极210可以在腔室200内及/或在工艺配件250内产生反应性物种的等离子体。RF阴极210可例如通过电加热元件(未示出)加热，并且例如通过冷却流体的循环来冷却。可使用能够将气体活化为反应性物种并且维持反应性物种的等离子体的任何电源。例如，可使用基于RF或微波(microwave；MW)的电力放电技术。活化也可通过基于热的技术、气体击穿技术、高强度光源(例如，UV能量)、或暴露于X射线源来产生。
基板支撑组件206可以至少部分设置在腔室主体202内。基板支撑组件206可以包括基板支撑构件或基座230以支撑基板102，用于在腔室主体内处理。基座230可穿过一或多个轴224耦接到基板升举机构(未示出)，所述(这些)轴延伸穿过在腔室主体202的底表面中形成的一或多个开口226。基板升举机构可以通过波纹管228柔性地密封到腔室主体202，波纹管228防止轴224周围的真空泄漏。基板升举机构允许基座230在ALD腔室200内在下部机器人进入位置(如图所示)与处理、工艺配件传递、及基板传递位置之间竖直地移动。在一些实施方式中，基板升举机构在与所描述的那些相比较少的位置之间移动。
在一些实施方式中，基板102可使用真空吸盘(未示出)、静电吸盘(未示出)、或机械夹具(未示出)固定到基座。基座230的温度可在ALD腔室200中的处理期间(例如，通过工艺控制器)被控制以影响基板102及工艺配件250的温度，以改进ALD处理的性能。基座230可通过例如基座230内的电加热元件(未示出)加热。例如，基座230的温度可通过腔室200中的高温计(未示出)确定。
如图2中所示，基座230可以包括穿过基座230的一或多个孔隙234以容纳一或多个升降杆236。将每个升降杆236安装为使得升降杆236可在孔隙234内自由地滑动。支撑组件206是可移动的，使得当支撑组件206处于下部位置时，升降杆236的上表面可以位于基座230的基板支撑表面238之上。相反地，当支撑组件206处于提升的位置时，升降杆236的上表面位于基座230的上部基板支撑表面238之下。当接触腔室主体202时，升降杆236抵靠基板102的下表面推动，从而将基板升举离开基座230。相反地，基座230可将基板102提升离开升降杆236。
图3A描绘在TFT装置结构300中具有无定形氧化物膜以形成电容器、或栅极绝缘层、或其他合适的绝缘层的TFT装置结构300的实例。示例性TFT装置结构300的一部分在图3A中描绘为在基板302上形成。TFT装置结构300包含用于OLED装置的低温多晶硅(lowtemperature polysilicon；LTPS)TFT。LTPS TFT装置结构300是构建有在光学透明基板302上形成的源极区域309a、通道区域308、及漏极区域309b的MOS装置，所述光学透明基板上设置或不设置可选的绝缘层304。源极区域309a、通道区域308、及漏极区域309b一般由初始沉积的非晶硅(a-Si)层形成，所述非晶硅层通常稍后经热或激光处理以形成多晶硅层。源极、漏极及通道区域309a、308、309b可以通过图案化光学透明基板302上的区域并且离子掺杂所沉积的初始a-Si层来形成，所述a-Si层随后经热或激光处理(例如，激发物激光退火(Excimer Laser Annealing)工艺)以形成多晶硅层。栅极绝缘层305(例如，可选地通过图5的工艺500形成的具有高介电常数的绝缘层或混合膜堆叠结构310)可随后在所沉积的多晶硅层的顶部上沉积以使栅电极314与通道区域308、源极区域309a及/或漏极区域309b隔离。栅电极314在栅极绝缘层305的顶部上形成。栅极绝缘层305通常也称为栅极氧化物层。电容器层312(例如，也可以是通过图5的工艺500形成的绝缘层或混合膜堆叠结构310)及装置连接随后经由绝缘材料制成以允许控制TFT装置。如通过图3A中的圆圈指示，在TFT装置结构300中的栅极绝缘层305及电容器层312也可通过具有高介电常数以及低膜泄漏的无定形氧化物膜310制造，无定形氧化物膜310包括第一层304及第二层308和在第一层304与第二层308之间形成的界面层306。在其中存在可选绝缘层304的实施方式中，由于可选绝缘层304及第一层304均可由硅材料形成，可消除包含含硅层的第一层304。
图3A的TFT装置结构300仅部分形成，以易于描述及解释关于混合膜堆叠结构310在哪里可用于装置结构300中的一些位置，所述一些位置用于形成装置结构300中的栅极绝缘层305或电容器层312、或两者。
在形成电容器层312之后，层间绝缘体306可在电容器层312上形成。层间绝缘体306可以是任何合适的介电层，诸如氧化硅或氮化硅材料。层间绝缘体306可呈在电容器层312上形成的单个层的形式。或者，层间绝缘体306可呈用于不同装置规格的多个层的形式。在图3A中描绘的实例中，层间绝缘体306包括在氧化硅层的第二层303上形成的氮化硅的第一介电层302。随后，源极-漏极金属电极层310a、310b随后在层间绝缘体306、电容器层312及电气连接到源极区域309a及漏极区域309b的栅极绝缘层305中沉积、形成及图案化。
在图案化源极-漏极金属电极层310a、310b之后，平坦化层315随后在源极-漏极金属电极层310a、310b上方形成。平坦化层315可由聚酰亚胺、苯并环丁烯-系列树脂、旋涂玻璃(spin on glass；SOG)或丙烯酸酯制造。平坦化层315稍后经图案化以允许像素电极316在平坦化层315上形成并且在平坦化层315中填充，从而电气连接到源极-漏极金属电极层310a、310b。
在图3A中描绘的此实例中，电容器层310在延伸到电容器结构313(例如，MIM(金属绝缘金属)结构)的栅电极314上形成，电容器结构313在上部电极311与下部电极309之间形成。上部电极311可横向耦接到源极-漏极金属电极层310a、310b，而下部电极309可横向耦接到栅电极314、或装置结构300中的其他合适的电极。在装置结构300中形成的电容器结构313可以是储存电容器，所述储存电容器可改进显示装置电气性能。注意到，电容器结构313可在装置结构300中的任何合适位置中形成，用于不同的装置性能目标。
在图3B中描绘的另一实例中，类似于图3A中描绘的电容器结构313的电容器结构322可形成为具有混合膜堆叠结构310的不同尺寸及/或分布，混合膜堆叠结构310用作在上部电极311与下部电极309之间形成的电容器层320。不同于图3A中所示的从栅电极314之上的区域延伸到在上部电极311与下部电极309之间的区域的电容器层312，在图3B中描绘的电容器层320大体上在上部电极311与下部电极309之间的区域中形成。因此，包含氧化硅或氮化硅的规则(regular)层间绝缘体324可在围绕电容器结构322的栅极绝缘层305上形成。在电容器结构322中形成为电容器层320的混合膜堆叠结构310可具有与下部栅极绝缘层305接触的底表面。如在图3B中描绘，层间绝缘体324可呈单个层形式，或呈多个层形式。
注意到，例如通过工艺500形成的混合膜堆叠结构310可用于形成电容器层320、如在图3B的圆圈中指示的栅极绝缘层305、钝化层或在包括用于LCD或OLED TFT的LTPS TFT的TFT装置结构300中获益于绝缘材料的任何其他合适的层。
注意到，用于形成电容器结构322、313的上部电极311及下部电极309也可以是像素电极及/或共用电极。
参见图4，根据本文的实施方式的无定形氧化物膜可使用ALD沉积到基板405的表面的至少一部分上。对于ALD，前驱物到表面上的吸附或反应物与所吸附前驱物的反应可被称为ALD循环的“半反应”。在第一半反应期间，将前驱物用脉冲输送(pulse)到基板405的表面的至少一部分上(包括到表面上的任何现有涂层、膜或结构上)达足以允许前驱物完全吸附到表面上的时间段。吸附是自我限制的，由于前驱物将吸附到表面上的有限数目的可用位点上，从而在表面上形成均匀连续的吸附层。已经吸附有前驱物的任何位点将变得不可用于利用相同前驱物的进一步吸附，除非及/或直到所吸附位点经历将在均匀、连续的吸附层上形成新可用位点的处理。示例性处理可以是等离子体处理、通过将均匀、连续的吸附层暴露于自由基的处理、或引入能够与吸附到表面上的最新近的均匀连续层反应的不同前驱物。在一些实施方式中，两种或更多种前驱物可一起注入并且吸附到表面上。在ALD反应腔室中余留的任何过量前驱物可被泵送出，直到注入含氧反应物以与被吸附物反应来形成固体单相或多相层。此新鲜层准备好在下一ALD循环中吸附前驱物。
如图4中所示，基板405的表面的至少一部分可与包含至少一种金属的第一前驱物410接触。表面可与第一前驱物410接触达第一持续时间，直到物品405的表面的至少一部分完全吸附有第一前驱物410以形成吸附层415。这可称为ALD循环的第一半反应。第一前驱物410可以是Zr前驱物、Hf前驱物或上述项的组合。合适的锆前驱物包括但不限于溴化锆(IV)、氯化锆(IV)、叔丁醇锆(IV)、四(二乙氨基)锆(IV)(tetrakis(diethylamido)zirconium(IV))、四(二甲氨基)锆(IV)(tetrakis(dimethylamido)zirconium(IV))、四(乙基甲基氨基)锆(IV)(tetrakis(ethylmethylamido)zirconium(IV))(TEMAZ)、或上述项的组合。合适的铪前驱物包括但不限于双(三甲基硅烷基)氯化氨基铪(IV)(bis(trimethylsilyl)amidohafnium(IV)chloride)、二甲基双(环戊二烯基)铪(IV)(dimethylbis(cyclopentadienyl)hafnium(IV))、二甲基双(环戊二烯基)铪(IV)、叔丁醇铪(IV)(hafnium(IV)tert-butoxide)、异丙醇铪异丙醇加合物(hafnium isopropoxideisopropanol adduct)、四(二乙基氨基)铪(IV)(tetrakis(diethylamido)hafnium(IV))、四(二甲基氨基)铪(IV)(tetrakis(dimethylamido)hafnium(IV))、四(乙基甲基氨基)铪(IV)(tetrakis(ethymethylamido)hafnium(IV))、或上述项的组合。
或者，第一前驱物410可以是Si前驱物、Al前驱物、N前驱物或前述的任何两者或更多者的组合。合适的硅前驱物包括但不限于二异丙基氨基硅烷(DIPAS)、硅烷、二氯硅烷、2,4,6,8-四甲基环四硅氧烷、二甲氧基二甲基硅烷(dimethoxydimethylsilance)、二硅烷、甲基硅烷、八甲基环四硅氧烷(octamethylcyclotetrasiloxane)、三(异丙氧基)硅烷醇(tris(isopropoxy)silanol)、三(叔丁氧基)硅烷醇(tris(tert-butoxy)silanol)、三(叔戊氧基)硅烷醇(tris(tert-pentoxy)silanol)或前述项的组合。适宜的铝前驱物包括但不限于三甲基铝(TMA)、二乙基乙氧基铝(diethylaluminum ethoxide)、三(乙基甲基氨基)铝、仲丁醇铝(aluminum sec-butoxide)、三溴化铝、三氯化铝、三乙基铝、三异丁基铝、三甲基铝、三(二乙基氨基)铝、或上述项的组合。合适的氮前驱物包括但不限于N2、NH3、或N2H4、C1-C10烷基肼化合物或上述项的组合。
沉积氮作为掺杂剂可在与沉积硅及/或铝相比较高的温度下实现。此外，使用N作为掺杂剂消除由使用含金属掺杂剂造成的可能金属污染。有关N的副产物也可容易地清洁。具有Al2O3作为掺杂剂的膜或物品可获益于用于在清洁所得膜及/或物品期间保护Al2O3的SiO2覆盖层或其他结构。如同SiO2，Al2O3掺杂剂可将诸如ZrO2或HfO2的主体材料从结晶相转化为无定形相并且在约400℃或更高的温度下的退火期间提供良好温度稳定性。
随后，可将基板405引入到反应物420以与吸附层415反应来生长固体(solid)层425(例如，使得层425完全生长或沉积，其中术语“生长”及“沉积”可在本文中互换地使用)。第一反应物420可以是氧、水蒸气、臭氧、氧自由基、或其他氧源。层425可以是单层金属氧化物(例如，ZrO2、SiO2)。
层425可以是均匀、连续且保形的。涂层是无孔隙度的(例如，具有为零的孔隙度)或在实施方式中作为近似零孔隙度(例如，0％至0.01％的孔隙度)。在单个ALD沉积循环之后，在一些实施方式中，层425可具有小于一个原子层至几个原子的厚度。一些金属有机前驱物分子是大的。在与反应物420反应之后，大的有机配位体可去除，从而余留小得多的金属原子。一个完整ALD循环(例如，包括引入前驱物410接着引入反应物420)可造成形成具有小于单个单位单元的平均厚度的层。
多个完整ALD沉积循环可实施以沉积较厚层425，其中每个完整循环(例如，包括引入前驱物410、冲洗(flushing)、引入反应物420、及再次冲洗)通过一个原子至几个原子的额外分数添加到厚度。如图所示，多达m个完整循环可执行以生长层425，其中m是至少一的整数。在一些实施方式中，经由完整循环或循环序列，无定形氧化物膜的层可以在基板405上生长为层425。
在实施方式中，在形成具有目标厚度的层425之后，执行进一步的ALD工艺操作以沉积包含与层425中的金属氧化物不同的金属氧化物的层435。例如，在反应物420从ALD反应腔室排出之后，层425的至少一部分可与第二前驱物430接触，第二前驱物430包含与第一前驱物410及层425中的至少一种金属不同的至少一种金属。层425可与第二前驱物430接触达某个持续时间，直到层425的至少一部分完全吸附有第二前驱物430以形成部分吸附层435。若第一前驱物410是如上文描述的Zr前驱物、Hf前驱物或上述项的组合，则第二前驱物430可以是如上文描述的Si前驱物、Al前驱物、N前驱物或前述的任何两者或更多者的组合。或者，若第一前驱物420是如上文描述的Si前驱物、Al前驱物、N前驱物或前述的任何两者或更多者的组合，则第二前驱物430可以是如上文描述的Zr前驱物、Hf前驱物或上述项的组合。
随后，可将基板405引入到反应物440以与部分吸附层435反应来生长层445(例如，使得层445完全生长)。沉积第一氧化物层425接着沉积第二氧化物层435可被认为是超循环(super-cycle)。反应物440可与反应物420相同、或可不同。在实施方式中，反应物440可以是氧、水蒸气、臭氧、氧自由基、或其他氧源。
多个完整ALD沉积循环可实施以沉积较厚层445，其中每个完整循环(例如，包括引入前驱物430、冲洗、引入反应物440、及再次冲洗)通过一个原子至几个原子的额外分数添加到厚度。如图所示，多达n个完整循环可执行以生长层445，其中n是至少一的整数。在一些实施方式中，无定形氧化物膜可以经由完整循环或循环序列在基板405上生长为层425，并且随后，在净化沉积腔室之后，另一完整沉积循环或沉积循环序列可以用于生长相同金属氧化物或不同金属氧化物的另一层。
可执行一或多个超循环，其中超循环包括使前驱物410流动、冲洗、使反应物420流动、及冲洗的m次重复，接着是使前驱物430流动、冲洗、使反应物440流动、及冲洗的n次重复。m及/或n的值可改变或保持与每个超循环相同。如图所示，多达z个超循环可执行以生长膜450，其中z是至少一的整数。膜450可包括第一氧化物(例如，SiO2)及第二氧化物(ZrO2)的层的交替序列，其中第一氧化物可中断第二氧化物的晶体形成及/或第二氧化物可中断第一氧化物的晶体形成，从而造成膜450为无定形氧化物膜。
所得无定形氧化物膜450可以是均匀、连续且保形的。膜450是无孔隙度的(例如，具有为零的孔隙度)或在实施方式中具有近似零的孔隙度(例如，0％至0.01％的孔隙度)。
根据本文的实施方式，膜450可以是无定形氧化物膜。在一些实施方式中，每个金属氧化物层425、435可具有一个原子层至几个原子的厚度。所沉积的金属氧化物层425、435可合适地为薄的，使得层425、435生长到彼此中，也就是说，使得两个金属氧化物层425、435结合及/或混合。在实施方式中，无定形氧化物膜450可具有约至约/>约/>至约约/>至约/>约/>至约/>或任何独立值或这些范围内的子范围的厚度。
在实施方式中，无定形氧化物膜450具有约1:100至约100:1、约1:10至约10:1、约3:20至约20:3、1:5至5:1、或任何独立比率或这些范围内的子范围的第一组分(例如，氧化物)与第二组分(例如，氧化物)的摩尔比率。在实施方式中，无定形氧化物膜450可包括主体金属氧化物(例如，ZrO2)及掺杂剂金属氧化物(例如，SiO2)，其中主体金属氧化物多于掺杂剂金属氧化物。
在一些实施方式中，所描述的ALD工艺可执行以在沉积无定形氧化物膜或物品之前沉积粘附层。粘附层可以包括但不限于SiO2、Si、SiC、SixCyOz、SixOyNz、SixCyNz、Si3N4、其他含Si材料、Al2O3、AlN、或上述项的组合。例如，硅前驱物可用于沉积Si，接着是用于形成SiO2粘附层的氧源反应物。
图5图示根据实施方式的用于形成无定形氧化物膜或物品的方法500。方法500可用于在基板表面的至少一部分上沉积如本文描述的无定形氧化物膜。方法可于方框505处通过将基板装载到ALD或PEALD沉积腔室中开始。可选地，执行沉积工艺以在基板上沉积粘附层，诸如SixOy(例如，SiO2)层。在一个实施方式中，方法500包括在基板表面上形成粘附层，及在粘附层上形成无定形氧化物膜或物品。
于方框510处，根据本文的实施方式，方法可包括执行一或多个ALD沉积超循环以沉积及/或形成无定形氧化物膜及/或物品。执行一或多个ALD沉积超循环可包括于方框515处执行一或多个第一ALD沉积循环以沉积第一氧化物层。第一ALD沉积循环可重复m次以将第一氧化物层构建到目标厚度，其中m是至少1的整数。在一实施方式中，第一氧化物可包括在10kW RF下使用TEMAZ前驱物连同N2O沉积的ZrO2。在一实施方式中，第二氧化物可包括SiO2并且可在4kW RF下使用DIPAS前驱物连同N2O沉积。
于方框520处，方法可进一步包括执行一或多个第二ALD沉积循环以沉积第二氧化物层，以形成无定形氧化物层。第二ALD沉积循环可重复n次以沉积期望量的第二氧化物。如上文阐述，在无定形氧化物膜或物品中的第一氧化物与第二氧化物的摩尔比率可以是约1:100至约100:1、约1:10至约10:1、约3:20至约20:3、1:5至5:1、或任何独立比率或这些范围内的子范围。在一些实施方式中，在无定形氧化物膜或物品中的第一氧化物(例如，ZrO2、HfO2)的量可以是约50mol％至约91mol％。在无定形氧化物膜或物品中的第二氧化物(例如，SiO2、Al2O3、NO)的量可以是至少约9mol％至约50mol％。
在实施方式中，方法500可包括执行多个ALD超循环，也就是，重复方框510、520。在一些实施方式中，不同数目的ALD沉积循环可于方框515及520处执行以用于不同超循环。这可造成在无定形氧化物膜的不同深度或区域处的第一氧化物及第二氧化物的摩尔比率的梯度。根据实施方式，方法500可包括在第一超循环层中在第一比率下以第一量沉积第一氧化物及第二氧化物。方法500可进一步包括在覆盖第一超循环层的第二超循环层中在第二比率下以第二量沉积第一氧化物及第二氧化物。方法500附加地可包括在覆盖第二超循环层的第三超循环层中在第三比率下以第三量沉积第一氧化物及第二氧化物，并且依此类推。如关于图1所描述，通过方法500沉积的所得无定形氧化物膜可在膜的不同厚度处具有不同组成。
可选地，于方框525处，方法500包括使无定形氧化物膜或物品退火或者使膜或物品经历热处理以从表面蒸发任何残余气体及/或组分且/或纯化无定形氧化物膜。退火工艺也可引起第一氧化物及第二氧化物相互扩散。退火或热处理可在约200℃至约1,000℃、约300℃至约800℃、约420℃至约600℃的温度、或任何独立温度或前述范围内的子范围下。
除了使用包括执行一或多个超循环以沉积含有第一氧化物及第二氧化物的金属氧化物涂层的ALD技术之外，还可使用额外的ALD技术，如下文阐述。
图6图示根据实施方式的用于形成无定形氧化物膜或物品的方法600。方法600可用于在基板表面的至少一部分上共沉积金属氧化物以形成如本文描述的无定形氧化物膜或物品。方法600可开始于方框605处，通过将基板装载到ALD或PEALD沉积腔室中。
可选地，可执行沉积工艺以在基板上沉积粘附层，诸如SixOy(例如，SiO2)层。在一个实施方式中，方法600包括在基板表面上形成粘附层，及在粘附层上形成无定形氧化物膜或物品。
于方框610处，根据本文的实施方式，方法600可包括执行一或多个ALD共沉积循环以沉积及/或形成无定形氧化物膜及/或物品。执行一或多个ALD共沉积循环可包括于方框615处使基板表面的至少一部分与第一前驱物接触达第一持续时间以形成包含第一组分的部分吸附层。于方框620处，方法600可进一步包括使部分吸附层与第二前驱物接触以形成包含第一组分及第二组分的共吸附层。第二前驱物可用第二组分替换一些所吸附的第一组分，从而造成吸附层含有第一组分及第二组分两者。选择首先使哪个前驱物流动、及第二前驱物流动到沉积腔室中的持续时间可影响吸附层中的第一组分与第二组分的比率。于方框625处，共吸附层可随后与反应物接触达某个时间段以形成无定形氧化物膜。一起执行方框615、620及625是ALD循环。方法600可包括重复ALD循环至少m次，直到无定形氧化物膜达到期望厚度。
根据实施方式，方法600可包括在第一共吸附膜中在第一比率下以第一量沉积第一组分及第二组分。方法600可进一步包括在覆盖由第一共吸附膜形成的氧化物层的第二共吸附膜中在第二比率下以第二量沉积第一组分及第二组分。方法600附加地可包括在覆盖由第二共吸附膜形成的第二氧化物层的第三共吸附膜中在第三比率下以第三量沉积第一组分及第二组分，并且依此类推。如关于图1所描述，通过方法600沉积的所得无定形氧化物膜可在膜的不同厚度处具有不同组成。
可选地，于方框625处，方法600包括使无定形氧化物膜或物品退火或者使膜或物品经历热处理以从表面蒸发任何残余气体及/或组分且纯化无定形氧化物膜。退火或热处理可在约200℃至约1,000℃、约300℃至约800℃、约420℃至约600℃的温度、或任何独立温度或前述范围内的子范围下。
图7图示根据实施方式的用于形成无定形氧化物膜或物品的方法700。方法700可用于在基板表面的至少一部分上共沉积金属氧化物以形成如本文描述的无定形氧化物膜或物品。方法700可开始于方框705处，通过将基板装载到ALD或PEALD沉积腔室中。
可选地，可执行沉积工艺以在基板上沉积粘附层，诸如SixOy(例如，SiO2)层。在一个实施方式中，方法700包括在基板表面上形成粘附层，及在粘附层上形成无定形氧化物膜或物品。
于方框710处，根据本文的实施方式，方法700可包括执行一或多个ALD共沉积循环以沉积及/或形成无定形氧化物膜。执行一或多个ALD共沉积循环可包括于方框715处使第一前驱物及第二前驱物并发地流动到沉积腔室中。第一前驱物与第二前驱物的比率可基于用于特定ALD循环的第一氧化物与第二氧化物的目标摩尔比率。于方框715处，第一前驱物及第二前驱物接触基板表面的至少一部分以形成包含第一组分及第二组分的共吸附层。于方框720处，共吸附层可随后与反应物接触达某个时间段以形成包括第一氧化物及第二氧化物的无定形氧化物膜。一起执行方框715及720是ALD循环。方法700可包括重复ALD循环至少m次，直到无定形氧化物膜达到期望厚度，其中m是至少为1的整数。
根据实施方式，方法700可包括在第一共吸附膜中在第一比率下以第一量沉积第一氧化物及第二氧化物。方法700可进一步包括在覆盖第一共吸附膜的第二共吸附膜中在第二比率下以第二量沉积第一氧化物及第二氧化物。第一氧化物与第二氧化物的摩尔比率可以通过利用每个ALD沉积循环改变第一前驱物与第二前驱物的比率来控制。方法700附加地可包括在覆盖第二共吸附膜的第三共吸附膜中在第三比率下以第三量沉积第一氧化物及第二氧化物，并且依此类推。如关于图1所描述，通过方法700沉积的所得无定形氧化物膜可在膜的不同厚度处具有不同组成。
可选地，于方框725处，方法700包括使无定形氧化物膜或物品退火或者使膜或物品经历热处理以从表面蒸发任何残余气体及/或组分且纯化无定形氧化物膜。退火或热处理可在约200℃至约1,000℃、约300℃至约800℃、约420℃至约600℃的温度、或任何独立温度或前述范围内的子范围下。
图8A至图8C图示在基板820上沉积的无定形氧化物膜840及形成无定形氧化物膜840的方法800。无定形氧化物膜840可以是具有两个或更多个(例如，三个)不同层的梯度氧化物膜，这些层各自具有不同摩尔比率的至少两种氧化物。
方法800包括于方框805处执行一或多个ALD沉积循环以在基板820上沉积第一无定形氧化物层825。第一无定形氧化物层825可具有第一氧化物(例如，ZrO2、HfO2)与第二氧化物(例如，SiO2、Al2O3、NO)的第一比率。第一比率可以是约80:1至约1:80、约70:1至约1:70、约50:1至约1:50、约1:25至约25:1、或任何独立比率或这些范围内的子范围。在实施方式中，第一氧化物可在第一无定形氧化物层825中以约20mol％至约80mol％、或任何独立mol％或其中的子范围的量存在。第二氧化物可在第一无定形氧化物层825中以约20mol％至约80mol％、或任何独立mol％或其中的子范围的量存在。
于方框810处，方法800可以包括执行一或多个ALD沉积循环以在第一氧化物层825的至少一部分上方沉积第二氧化物层830。第二氧化物层830可以具有第一氧化物与第二氧化物的第二比率。第二比率可以是约90:1至约1:90、约80:1至约1:80、约50:1至约1:50、或任何独立比率或这些范围内的子范围。在实施方式中，第一氧化物可在第二无定形氧化物层830中以约50mol％至约90mol％、或任何独立mol％或其中的子范围的量存在。第二氧化物可在第二无定形氧化物层830中以约9mol％至约50mol％、或任何独立mol％或其中的子范围的量存在。
于方框815处，方法800可以包括执行一或多个ALD沉积循环以在第二氧化物层830的至少一部分上方沉积第三氧化物层835。第三氧化物层835可以具有第一氧化物与第二氧化物的第三比率。第三比率可以是约80:1至约1:80、约70:1至约1:70、约50:1至约1:50、约1:25至约25:1、或任何独立比率或这些范围内的子范围。在实施方式中，第一氧化物可在第三无定形氧化物层835中以约20mol％至约80mol％、或任何独立mol％或其中的子范围的量存在。第二氧化物可在第三无定形氧化物层835中以约20mol％至约80mol％、或任何独立mol％或其中的子范围的量存在。
图8B是通过顺序沉积第一氧化物层825、第二氧化物层830及第三氧化物层835形成的无定形氧化物涂层的表示。如上文讨论，每个金属氧化物层825、830、835独立地具有约1:90至约90:1、或者任何独立比率或其中的子范围的第一氧化物与第二氧化物的比率。在实施方式中，每个层825、830、835可含有不同比率的第一氧化物及第二氧化物。在一些实施方式中，层825及835可含有相同比率的第一氧化物及第二氧化物，而层830具有不同比率。根据一或多个实施方式，第一氧化物是ZrO2或HfO2，第二氧化物是SiO2并且基板820是硅。在至少一个实施方式中，在硅基板820上沉积的第一氧化物层825可含有例如比第二氧化物层830更多的SiO2。与ZrO2或HfO2相比，二氧化硅提供到硅基板820的较强粘附。在实施方式中，第一氧化物层825可含有约9mol％至约90mol％的SiO2(或任何独立值或其中的子范围)及约10mol％至约91mol％的ZrO2或HfO2(或任何独立值或其中的子范围)。第二氧化物层830可含有更多的第二氧化物(ZrO2或HfO2)，所述第二氧化物具有比第一氧化物高的介电常数。在实施方式中，第二氧化物层830可含有约9mol％至约50mol％的SiO2(或任何独立值或其中的子范围)及约50mol％至约91mol％的ZrO2(或任何独立值或其中的子范围)。第二氧化物层830可比第一氧化物层825及第三氧化物层835厚并且可以是无定形氧化物膜的主体，使得膜作为整体提供约10至约30的介电常数。因为第二氧化物(ZrO2、HfO2)可能易于水分吸收，第三氧化物层835可以是较不易于水分吸收的富含金属氧化物的覆盖或保护层。例如，第三氧化物层835可含有约50mol％至约90mol％的SiO2(或任何独立值或其中的子范围)及约10mol％至约50mol％的ZrO2或HfO2(或任何独立值或其中的子范围)。
图8C示出在第一氧化物与第二氧化物之间具有两个梯度845、850的膜840。如上文讨论，所沉积的每个金属氧化物层825、830、835可具有约至约/>约/>至约约/>至约/>约/>至约/>约/>至约/> 或任何独立厚度或这些范围内的子范围的厚度。在这些厚度处，每个沉积的层与下伏层结合或混合，使得所得膜840作为整体包括第一氧化物及第二氧化物的浓度梯度(图8C中所示)。例如，无定形氧化物膜840可在基板820与膜中心之间(也就是，在沉积第二氧化物层所在的区域中)含有第一浓度梯度845。膜840也可含有在膜中心与膜的顶表面之间的第二浓度梯度850。
说明性实例
阐述以下实例以帮助理解本公开内容并且以下实例不应当解释为具体地限制本文描述且要求保护的公开内容。本公开内容的这样的变化(包括现在已知或稍后发展的所有等效物的替代)(所述变化将在本领域技术人员的范围内)和配方的改变或实验设计的微小改变将被认为落入本文整合的本公开内容的范围内。
实例1-评估迟滞随着无定形氧化物膜组成的变化
根据方法500，样品通过使用PEALD方法在硅基板上沉积用SiO2掺杂的ZrO2膜来制备。每个样品的组成在表1中阐述。
表1-在Si基板上的用SiO2掺杂的ZrO2膜
获得每个样品的X射线衍射(X-ray Diffraction；XRD)光谱，并且结果在图9中示出。如表1及图9中所示，当ZrO2及SiO2以20:2的比率存在时，膜的结晶性是四方或立方的。在其他三个比率下，用SiO2膜掺杂的ZrO2是无定形的。由于SiO2掺杂增加到约9.7mol％，确定ZrO2:SiO2膜变得无定形。还测量每个样品的迟滞并且结果在图10中呈现。如图10及表1中所示，迟滞电压随着膜中的SiO2掺杂的量增加而减小。
实例2-比较高介电常数栅极绝缘体膜组成
使用PEALD制备不同材料组成的样品。样品包括用金属氧化物膜涂布并且具有如表2中所示的组成的硅基板。
表2-通过PEALD沉积的高K栅极绝缘体膜
/>
如图11及表2中所示，样品的介电常数(k)从纯SiO2栅极绝缘体膜的4.14到纯ZrO2栅极绝缘体膜的31.6变化。如图所示，具有ZrO2及SiO2两者的样品具有在4.14与31.6之间的k值。富含Zr的样品是阐明含有ZrO2及SiO2两者的样品的最高k值的无定形栅极绝缘体材料。如图12及表2中所示，富含Zr的样品具有低平带电压偏移和低迟滞。用SiO2掺杂ZrO2提供无定形结晶性并且造成适用于栅极绝缘体的膜性质。值得注意地，富含Si的栅极绝缘体膜具有与纯DIPAS SiO2栅极绝缘体膜相比较高的介电常数。
前述说明阐述数个具体细节，诸如具体系统、部件、方法等等的实例，以便提供对本公开内容的若干实施方式的良好理解。然而，对于本领域技术人员来说，显然，本公开内容的至少一些实施方式可在没有这些具体细节的情况下实践。在其他实例中，熟知的部件或方法未详细描述并且以简单的方框图格式提供，以便避免不必要地使本公开内容模糊。因此，阐述的具体细节仅是示例性的。特定实施方式可从这些示例性细节改变并且仍预期在本公开内容的范围内。
如本文所使用，除非上下文另外明确指出，否则单数形式“一(a；an)”及“所述(the)”包括复数的提及。因此，例如，提及“一前驱物”包括单个前驱物以及两种或更多种前驱物的混合物；并且提及“反应物”包括单种反应物以及两种或更多种反应物的混合物，及类似者。
在整个此说明书中提及“一个实施方式”或“一实施方式”意指结合实施方式描述的特定特征、结构、或特性包括在至少一个实施方式中。因此，在整个此说明书的各个位置中出现短语“在一个实施方式中”或“在一实施方式中”不必皆指相同实施方式。此外，术语“或”意欲意味着包括性“或”而非排除性“或”。当在本文中使用术语“约”或“近似”时，此意欲意味着所提供的标称值精确在±10％内，使得“约10”将包括从9至11。
与测量的量结合的术语“至少约”是指测量的量的标称变化，如本领域技术人员在进行测量及实施与测量目标及测量设备精确度及高于测量目标及测量设备精确度的任何量相称的细心水平时所期望的。在某些实施方式中，术语“至少约”包括所叙述数目减去10％和更高的任何量，使得“至少约10”将包括9及大于9的任何数目。此术语也可以表达为“约10或更大”。类似地，术语“小于约”通常包括所叙述数目加上10％及更低的任何量，使得“小于约10”将包括11及小于11的任何数目。此术语也可以表达为“约10或更小”。
除非本文另外指出，否则本文的值范围的叙述仅意欲用作独立地提及落入此范围中的每个单独值的简略方法，并且每个单独值并入说明书中，如同所述单独值在本文中独立地记载。除非本文另外指出或由上下文另外明确否定，否则本文描述的所有方法可以任何合适次序执行。使用本文提供的任何及所有实例、或示例性语言(例如，“诸如”)仅仅意欲阐明某些材料及方法，并且不对范围提出限制。说明书中的语言不应该被解释为指示任何未要求保护的元素是对实践所公开的材料及方法而言必要的。
尽管以特定次序示出及描述本文的方法的操作，每个方法的操作次序可改变，使得某些操作可以逆向次序执行，或使得某些操作可至少部分与其他操作同时执行。在另一实施方式中，不同操作的指令或子操作可以呈间歇及/或交替方式。
将理解，以上说明意欲为说明性而非限制性的。在阅读及理解以上说明之后，众多其他实施方式将对本领域技术人员来说是清楚易见的。由此，本公开内容的范围应当参考随附的权利要求书连同这样的权利要求赋予的等效物的全部范围来确定。

Claims (20)

1.一种物品，包含：
基板；和
无定形氧化物膜，覆盖所述基板的至少一部分，其中所述无定形氧化物膜包含第一氧化物及第二氧化物，
其中所述第一氧化物包含氧化锆(ZrO2)、氧化铪(HfO2)、或前述项的组合，
其中所述第二氧化物包含二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)或前述项的组合，
其中所述无定形氧化物膜是保形的并且包含小于约1％的孔隙度，并且
其中所述无定形氧化物膜包含约8至约28的介电常数(k)。
2.如权利要求1所述的物品，其中所述基板包含硅(Si)、锗(Ge)、一或多个第III-V族半导体、InP、InAs、裸玻璃(SiO2)或前述项的组合。
3.如权利要求1所述的物品，其中所述第一氧化物与所述第二氧化物的摩尔比率是约1:1至约100:1。
4.如权利要求1所述的物品，其中所述第一氧化物包含ZrO2并且所述第二氧化物包含SiO2。
5.如权利要求1所述的物品，其中所述第二氧化物是掺杂的金属氧化物，并且其中所述无定形氧化物膜包含以约1mol％至约50mol％的量的所述第二金属。
6.如权利要求1所述的物品，其中所述第一氧化物包含ZrO2，其中所述第二氧化物包含SiO2，并且其中所述SiO2以至少约9mol％至约50mol％的量存在。
7.如权利要求1所述的物品，其中所述无定形氧化物膜包含至少约至约的厚度。
8.如权利要求1所述的物品，其中所述无定形氧化物膜包含在所述无定形氧化物膜的第一厚度内的所述第一金属与所述第二金属的第一比率，在所述无定形氧化物膜的第二厚度内的所述第一金属与所述第二金属的第二比率，和在所述无定形氧化物膜的第三厚度内的所述第一金属与所述第二金属的第三比率。
9.一种晶体管结构，包含：
栅极；
源极；
漏极；和
无定形氧化物膜，使所述栅极从所述源极或所述漏极的至少一者分离，
其中所述无定形氧化物膜包含第一氧化物及第二氧化物，
其中所述第一氧化物包含氧化锆(ZrO2)、氧化铪(HfO2)或前述项的组合，
其中所述第二氧化物包含二氧化硅(SiO2)、氧化铝(Al2O3)、一氧化氮(NO)或前述项的组合，
其中所述无定形氧化物膜包含小于约1％的孔隙度，并且
其中所述无定形氧化物膜包含约8至约28的介电常数(k)。
10.如权利要求9所述的晶体管结构，其中所述基板包含硅(Si)、锗(Ge)、一或多个第III-V族半导体、InP、InAs、裸玻璃(SiO2)或前述项的组合。
11.如权利要求9所述的晶体管结构，其中所述第一氧化物与所述第二氧化物的摩尔比率是约1:1至约100:1。
12.如权利要求9所述的晶体管结构，其中所述第一氧化物包含ZrO2并且所述第二氧化物包含SiO2。
13.如权利要求9所述的晶体管结构，其中所述第二氧化物是掺杂的金属氧化物，并且其中所述无定形氧化物膜包含以约1mol％至约50mol％的量的所述第二金属。
14.如权利要求9所述的晶体管结构，其中所述第一氧化物包含ZrO2，其中所述第二氧化物包含SiO2，并且其中所述SiO2以至少约9mol％至约50mol％的量存在。
15.如权利要求9所述的晶体管结构，其中所述无定形氧化物膜包含至少约至约的厚度。
16.如权利要求9所述的晶体管结构，其中所述无定形氧化物膜包含在所述无定形氧化物膜的第一厚度内的所述第一氧化物与所述第二氧化物的第一比率，在所述无定形氧化物膜的第二厚度内的所述第一氧化物与所述第二氧化物的第二比率，和在所述无定形氧化物膜的第三厚度内的所述第一氧化物与所述第二氧化物的第三比率。
17.一种形成无定形氧化物膜的方法，包含以下步骤：
执行等离子体增强原子层沉积(ALD)工艺以形成包含第一氧化物及第二氧化物的无定形氧化物膜，其中所述第一氧化物包含ZrO2、HfO2或前述项的组合，其中所述第二氧化物包含SiO2、Al2O3、NO、或前述项的组合，其中所述无定形氧化物膜包含约8至约28的介电常数(k)，并且其中执行所述等离子体增强ALD工艺的步骤包含以下步骤：
执行一或多个ALD沉积超循环，每个ALD沉积超循环包含以下步骤：
执行一或多个第一ALD沉积循环以沉积所述第一氧化物的第一氧化物层；和
执行一或多个第二ALD沉积循环以沉积第二氧化物层来形成所述第二氧化物的所述无定形氧化物层。
18.如权利要求17所述的方法，其中：
所述一或多个第一ALD沉积循环的每一者包含以下步骤：
在第一半反应中使表面与Zr前驱物或Hf前驱物中的至少一者接触；和
在第二半反应中使所述表面与第一氧反应物接触以形成所述第一氧化物层；并且
所述一或多个第二ALD沉积循环中的每一者包含以下步骤：
在第三半反应中使所述表面与Si前驱物、Al前驱物或N前驱物中的至少一者接触；和
在第四半反应中使所述表面与所述第一氧反应物或第二氧反应物接触以形成所述第二氧化物层。
19.如权利要求17所述的方法，其中所述Zr前驱物用于所述第一半反应，其中所述Si前驱物用于所述第二半反应，并且其中所述第一氧反应物及所述第二氧反应物独立地选自由下列组成的群组：水(H2O)、臭氧(O3)、氧(O2)、过氧化氢(H2O2)、及氧自由基(O-)。
20.如权利要求17所述的方法，其中所述等离子体增强原子层沉积工艺进一步包含以下步骤：
在执行所述一或多个ALD沉积超循环之前，执行一或多个第三沉积循环以在所述表面上沉积粘附金属氧化物层，其中所述粘附金属氧化物层包含SiO2、Al2O3、HfO2、SiCON、SiC或前述项的组合中的一或多者。
CN202180097364.4A 2021-04-22 2021-04-22 通过超循环原子层沉积的新颖无定形高k金属氧化物电介质的方法及应用 Pending CN117321766A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2021/028711 WO2022225525A1 (en) 2021-04-22 2021-04-22 Methods and applications of novel amorphous high-k metal-oxide dielectrics by super-cycle atomic layer deposition

Publications (1)

Publication Number Publication Date
CN117321766A true CN117321766A (zh) 2023-12-29

Family

ID=83722496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180097364.4A Pending CN117321766A (zh) 2021-04-22 2021-04-22 通过超循环原子层沉积的新颖无定形高k金属氧化物电介质的方法及应用

Country Status (4)

Country Link
KR (1) KR20230170095A (zh)
CN (1) CN117321766A (zh)
TW (1) TW202244305A (zh)
WO (1) WO2022225525A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545706B1 (ko) * 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
KR100575092B1 (ko) * 2003-12-24 2006-05-03 한국전자통신연구원 게이트 절연막의 형성 방법
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20190206691A1 (en) * 2018-01-04 2019-07-04 Applied Materials, Inc. High-k gate insulator for a thin-film transistor

Also Published As

Publication number Publication date
KR20230170095A (ko) 2023-12-18
TW202244305A (zh) 2022-11-16
WO2022225525A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US7205247B2 (en) Atomic layer deposition of hafnium-based high-k dielectric
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US8080290B2 (en) Film formation method and apparatus for semiconductor process
US7202166B2 (en) Surface preparation prior to deposition on germanium
US8178448B2 (en) Film formation method and apparatus for semiconductor process
US8034673B2 (en) Film formation method and apparatus for forming silicon-containing insulating film doped with metal
JP4102072B2 (ja) 半導体装置
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
US20060228888A1 (en) Atomic layer deposition of high k metal silicates
US20070049051A1 (en) Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
KR20150133235A (ko) 다층 패시베이션 또는 식각 정지 ｔｆｔ
CN109075208B (zh) 用于显示装置中的包含氧化锆的混合高k介电材料膜堆叠
KR20050033831A (ko) 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치
TW201528524A (zh) 薄膜電晶體及其製造方法和應用
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
KR20210057201A (ko) 금속 기반 전구체들과 함께 ald(atomic layer deposition) 프로세스들을 사용하는 nmos(n-type metal oxide semiconductor) 금속 게이트 재료들을 위한 방법들 및 장치
CN117321766A (zh) 通过超循环原子层沉积的新颖无定形高k金属氧化物电介质的方法及应用
JP2007274002A (ja) 原子層蒸着法を用いた薄膜形成方法
JP2006005370A (ja) 半導体装置の製造方法
US20070221968A1 (en) Transistor of semiconductor device and method for manufacturing the same
JP2003224124A (ja) 半導体装置および半導体装置の製造方法
KR20130049787A (ko) 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination