KR20130049787A - 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 - Google Patents

실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 Download PDF

Info

Publication number
KR20130049787A
KR20130049787A KR1020130038658A KR20130038658A KR20130049787A KR 20130049787 A KR20130049787 A KR 20130049787A KR 1020130038658 A KR1020130038658 A KR 1020130038658A KR 20130038658 A KR20130038658 A KR 20130038658A KR 20130049787 A KR20130049787 A KR 20130049787A
Authority
KR
South Korea
Prior art keywords
silicon
formula
thin film
chemical formula
linear
Prior art date
Application number
KR1020130038658A
Other languages
English (en)
Inventor
황두순
염호영
김호섭
Original Assignee
주식회사 유엠티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유엠티 filed Critical 주식회사 유엠티
Priority to KR1020130038658A priority Critical patent/KR20130049787A/ko
Publication of KR20130049787A publication Critical patent/KR20130049787A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07FACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02Silicon compounds
    • C07F7/025Silicon compounds without C-silicon linkages
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자에 적용되는 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체에 관한 것으로서, 지속적인 저온 환경에도 높은 열적 안정성과 높은 증기압을 가짐으로써, 유기 금속 화학 증착법 및 원자층 증착법을 이용하여 실리콘 산화막 또는 실리콘 질화막을 증착하는 반도체 제조공정에 용이하게 적용될 수 있는 화합물을 제공하는 기술에 관한 것이다.

Description

실리콘을 함유하는 박막 증착을 위한 실리콘 전구체{METAL ORGANIC PRECURSOR FOR DEPOSITION OF SILICON CONTAINING THIN FILM}
본 발명은 반도체 소자에 적용되는 실리콘 산화막이나 실리콘 질화막과 같이 실리콘이 함유된 박막 또는 그 박막 증착을 위한 실리콘 전구체에 관한 것으로서, 유기 금속 화학 증착법 및 원자층 증착법을 이용한 실리콘 산화막, 실리콘 질화막 등의 실리콘을 함유한 박막을 증착하는 반도체 제조공정에 적용될 수 있는 실리콘 산화막 또는 실리콘 질화막 증착용 실리콘 전구체 화합물 및 이를 이용한 박막 제조 방법에 관한 것이다.
최초의 상업용 실리콘 트랜지스터가 1954년 텍사스인스트루먼트사에 의해 개발된 후, 1958년에는 역시 동일 회사가 여러 개의 트랜지스터회로를 집적 할 수 있는 반도체 집적회로를 완성하였다. 이로써 하나의 반도체 위에 다수의 저항과 트랜지스터가 공존할 수 있게 되었다.
이러한 반도체 칩의 집적화는 현재에도 무어의 법칙 등에 의해서 18개월 마다 한 칩에 집적되는 트랜지스터의 수가 2배로 증가하여, 1970년에 한 개의 칩에 15,000개의 트랜지스터를 집적하던 수준에서 현재는 수억 개의 소자를 집적하는 수준에 이르렀다. 이것을 가능하게 한 기술은 트랜지스터의 소형화 기술이며 이로 인해 공간 감소에 따른 저전력, 빠른 동작이 가능해져서 각종 유비쿼터스 제품의 현실화도 가능하게 되었다. 반도체 칩의 빠른 성장에는 실리콘을 기본으로 한 산화막 또는 질화막 재료의 공헌이 크다.
하나의 반도체 소자를 만드는 데 있어, 실리콘 산화막(SiO2)과 실리콘 질화막(Si3N4)은 각각 다양한 두께와 다양한 방법으로 제조되고 있다. 실리콘 산화막는 안정할 뿐만 아니라 실리콘 반도체 기판과의 뛰어난 접합성, 우수한 전기적 절연 성질 때문에 절연체로 많이 사용되고 있으며, 또한 필드 옥사이드, 패드 옥사이드, 층간 절연체, 캐패시터 절연체 등에 사용된다.
상기한 바와 같이, 반도체 공정에서 실리콘을 함유하는 박막은 아래의 표 1과 같이 다양한 공정에서 다양한 형태로 이용된다.
[표 1]
Figure pat00001
한편, 게이트 절연막으로 종래에는 실리콘 산화막이 주류로 사용되어 왔으나, 최근의 디자인 룰 감소에 따라서 유전율이 큰 하이케이(High-k) 절연체를 사용하는 경향이 있다. 하지만, 실리콘 산화막의 우수한 절연효과 등으로 인해서 최근의 주류는 하프늄-실리콘 산화물(HfSiO), 하프늄-실리콘 질화 산화물(HfSiON), 지르코니움-실리콘 산화물(ZrSiO) 등의 형태로 하이케이 절연체와 실리콘 산화막 절연체가 혼합된 형태의 박막이 각 반도체 소자 업체의 주요 공정 재료가 되고 있다.
게이트 절연막은 등가산화막이 1 nm 이하의 두께가 요구되고 있으므로, 실리콘이 포함된 하이케이 유전막을 사용하는 경우에 3 ~ 5 nm의 두께가 요구되며, 증착 온도도 400℃ 이하의 저온 공정이 필요하다. 또한, 최근 사용 영역이 급속도로 확산되어 가고 있는 박막형 트랜지스터-액정디스플레이 등의 평판 디스플레이 장치에 사용되는 트랜지스터의 게이트 산화막의 경우, 종래 게이트 산화막의 공정 조건에 비해 저온에서의 증착이 특히 요구된다. 특히, 박막형 트랜지스터-액정디스플레이의 구동 회로를 동일 유리 기판 상에 형성하는 폴리 실리콘을 함유하는 박막형 트랜지스터-액정디스플레이의 경우에는 게이트 절연막으로 실리콘 산화막을 사용하는데, 통상의 폴리 실리콘 공정이 900℃ 이상의 고온 공정인데 반해, 유리 기판의 특성상 400℃ 이하의 저온 조건을 요구하고 있다.
최근에는 실리콘 기판, 유리 기판뿐만 아니라 유기물 기반의 반도체 소자의 제작에 대한 요구가 커지고 있는 데, 이에 따라서 유기물이 용해되지 않는 100℃ 이하에서의 실리콘 산화막의 증착 또한 요구되고 있다.
여기서, 실리콘 산화막의 증착법에는 산화 공정, 화학기상법, 졸-겔법 등 다양한 방법이 제시되어 있다. 이는 증착 필요 두께, 박막의 특성, 박막의 용도 등에 따라서 각기 다른 방법을 선택하여 사용하고 있다. 퍼니스, 알티피 등을 이용하는 산화 공정의 경우에는 1000℃ 이상의 고온 공정이 필요하며, 실리콘 전구체와 산화제의 화학 반응에 의한 화학기상법의 경우에는 200 ~ 900℃의 온도에서의 공정이 필요하다.
비교적 저온에서 실리콘 산화막의 박막 증착이 가능한 플라즈마 화학적 증착법의 경우에는 기판이 플라즈마에 직접 노출되므로 플라즈마에 의해서 기판과 실리콘 산화막의 계면 특성이 열화되는 문제점이 있었다.
아이씨피 또는 이씨알 등의 고밀도 플라즈마를 이용한 플라즈마 화학적 증착법의 경우에는 플라즈마에 의한 데미지를 상대적으로 감소시킬 수 있으나, 최근의 대면적 실리콘 기판이나 박막형 트랜지스터-액정디스플레이와 같은 대면적 직사각형 형태의 기판에 적용할 경우 균일도를 얻기 어렵다는 문제점이 있다.
또 다른 저온 증착법으로는 촉매를 이용하여 실리콘 산화막을 증착하는 촉매-화학적 증착법이 있으나, 촉매에 의한 기판의 오염 등이 문제되어 실제로 생산 현장에서는 여전히 적용되지 못하고 있다. 또한, 통상의 화학적 증착법은 탄소나 산소와 같은 불순물의 오염이 크고, 기상반응에 의한 파티클을 생성하는 단점을 가지고 있다. 또한 기체 상태에서 원료들 사이의 반응, 원료의 분해, 표면 반응과 확산, 박막의 성장 과정 등이 동시에 일어나기 때문에 공정 변수의 제어가 정밀하지 않아서 박막을 나노급으로 성장시키기 어렵다는 단점이 있다.
이에 대한 보완으로 근래에 원자층 증착법이 연구되고 있다. 이 기술은 원자나 분자 단위에서 자기 제어반응을 이용한다. 원자층 증착법에서는 한 번에 단 한 가지의 원료기체를 주입하며, 다음 원료의 공급 주기를 반복하여 단원자 층의 막을 형성하고, 사이클을 반복하여 막의 두께를 nm 단위로 제어 할 수 있으며, 반응물질의 반응 온도가 곧 증착 온도이므로 적절한 반응 물질을 이용하면 화학적 증착법 보다 저온에서 박막을 형성시킬 수 있다.
실리콘 산화막을 화학적 증착법 또는 원자층 증착법으로 증착하는 데 있어서, 실리콘 전구체로 사용되고 있는 대표적인 물질들로는 트리스(디메틸아미도)실란, 테트라키스(디메틸아미도)실란, 테트라키스(에틸메틸아미도)실란, 비스(터서리-부틸아미도)실란 등이 있으나 400℃ 이하의 저온에서 실리콘 산화막을 형성하는데 어려움이 있어서 지금까지 400℃ 이하에서 실리콘 산화막을 증착하는 데에 플라즈마 또는 촉매의 조력이 필요했다.
그러므로 반도체 소자의 집적화 및 디스플레이 분야에서의 사용을 확대하기 위해서는 저온에서 고품질의 실리콘 산화막의 박막을 형성시킬 수 있는 실리콘 전구체가 개발되어야만 하지만, 아직까지 그 연구 성과가 미흡한 실정이다.
본 발명은 저온 환경에도 높은 열적 안정성과 높은 증기압을 가짐으로써, 유기 금속 화학 증착법 및 원자층 증착법을 이용하여 실리콘 산화막 또는 실리콘 질화막과 같은 실리콘을 함유한 박막을 증착하는 반도체 제조공정에 용이하게 적용될 수 있는 실리콘 전구체를 제공하는 것을 그 목적으로 한다.
본 발명의 일 실시예에 따른 실리콘이 함유된 실리콘 산화막 또는 실리콘 질화막을 증착하는데 사용되는 실리콘 전구체 화합물은 하기 화학식 1 내지 화학식5로 이루어지는 군으로부터 선택된 어느 하나를 포함하여 이루어지는 실리콘 전구체 화합물인 것을 특징으로 한다.
여기서, 하기 화학식 1 내지 화학식5는 하기 화학식6 내지 화학식 23에 의해 표시되는 기본 화합물로부터 유도된 것을 특징으로 한다.
본 발명에 따른 실리콘을 함유하는 박막 형성용 실리콘 전구체들은 400℃ 이하의 저온에서 실리콘 산화막을 형성하는데 있어, 플라즈마 또는 촉매의 조력이 필요 없거나 그 필요량이 미미하므로, 반도체 제조 공정 비용을 감소시킬 수 있다.
또한, 반도체 소자의 집적화 및 디스플레이 분야에서의 사용이 확대되고 있는 저온 고품질 실리콘을 함유하는 박막을 용이하게 형성할 수 있는 효과를 제공한다.
도 1은 본 발명에 따른 실리콘 산화막 또는 실리콘 질화막 증착을 위한 실리콘 전구체 화합물을 그룹별로 나타낸 비교도.
이하에서는 본 발명에 따른 실리콘이 함유된 실리콘 산화막 또는 실리콘 질화막을 증착하는데 사용되는 실리콘 전구체 화합물에 대한 도면 및 실시예를 들어 상세히 설명하는 것으로 한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1은 본 발명에 따른 실리콘 산화막 또는 실리콘 질화막 증착을 위한 실리콘 전구체 화합물을 그룹별로 나타낸 비교도이다.
도 1에 도시된 제1군(1th Group) 내지 제5군(5th Group)의 화합물은 플라즈마 또는 촉매의 사용 없이도 낮은 전구체 노출속도(reactant exposure)와 낮은 공정 온도에서 박막 두께를 정확히 제어하면서 우수한 물리적, 전기적 특성을 갖는 실리콘 산화막 형성이 가능하게 된다.
여기서, 제1군(1th Group)은 하기 화학식 1로 표시하고, 제2군(2nd Group)은 하기 화학식 2-1 및 화학식 2-2로 표시하고, 제3군(3rd Group)은 하기 화학식 3-1 및 화학식 3-2로 표시하고, 제4군(4th Group)은 하기 화학식4로 표시하고, 제5군은 하기 화학식5로 표시하였으며, 각 화학식에 따른 기본 화합물을 살펴보면 다음과 같다.
[화학식 1]
Figure pat00002
먼저, 상기 화학식 1에 나타나는 실리콘 전구체 군은 아래의 화학식 6에 나타나는 화합물로부터 유도될 수 있다.
[화학식 6]
Figure pat00003

다음으로, 하기 화학식 2-1 및 화학식 2-2에 나타나는 실리콘 전구체 군은 아래의 화학식 7 및 화학식 8에 나타나는 화합물들로부터 유도될 수 있다.
[화학식 2-1]
Figure pat00004
[화학식 2-2]
Figure pat00005
이 때, 화학식 2-1 및 화학식 2-2의 A, B는 하기 표 2와 같다.
[표 2]
Figure pat00006

[화학식 7]
Figure pat00007
[화학식 8]
Figure pat00008

그 다음으로, 하기 화학식 3-1 및 화학식 3-2에 나타나는 실리콘 전구체 군은 아래의 화학식 9 내지 화학식 13에 나타나는 화합물들로부터 유도될 수 있다.
[화학식 3-1]
Figure pat00009
[화학식 3-2]
Figure pat00010
이 때, 화학식 3-1 및 화학식 3-2의 A,B,C,D는 하기 표 3과 같다.
[표 3]
Figure pat00011

[화학식 9]
Figure pat00012
[화학식 10]
Figure pat00013
[화학식 11]
Figure pat00014
[화학식 12]
Figure pat00015
[화학식 13]
Figure pat00016

아울러, 상기 화학식 2-1, 화학식 2-2 및 화학식 3-1, 화학식 3-2의 결합형태로도 나타날 수 있으며, 그 구체적인 예는 하기 화학식 14 내지 화학식 17과 같다.
[화학식 14]
Figure pat00017
[화학식 15]
Figure pat00018
[화학식 16]
Figure pat00019
[화학식 17]
Figure pat00020

그 다음으로, 하기 화학식4에 나타나는 실리콘 전구체 군은 아래의 화학식 18 및 화학식 19에 나타나는 화합물들로부터 유도될 수 있다. 이때, 화합물들은 상기 화학식 2-1 또는 화학식 2-2와 결합된 형태로 나타날 수 있다.
[화학식 4]
Figure pat00021
[화학식 18]
Figure pat00022
[화학식 19]
Figure pat00023

그 다음으로, 하기 화학식5에 나타나는 실리콘 전구체 군은 아래의 화학식 20 내지 화학식 23에 나타나는 화합물들로부터 유도될 수 있다.
[화학식 5]
Figure pat00024
[화학식 20]
Figure pat00025
[화학식 21]
Figure pat00026
[화학식 22]
Figure pat00027
[화학식 23]
Figure pat00028

이상에서 설명한 바와 같이, 본 발명에 따른 실리콘 전구체는 저온 환경에서의 고밀도 플라즈마를 이용한 플라즈마 화학적 증착법 또는 원자층 증착법에 모두 용이하게 적용이 가능하며, 플라즈마의 조력을 최소화 하여 박막을 제조할 수 있다. 또한, 최근의 대면적 실리콘 기판이나 박막형 트랜지스터-액정디스플레이와 같은 대면적 직사각형 형태의 기판에도 용이하게 적용할 수 있고, 박막의 균일도를 향상시킬 수 있다.
아울러, 저온 촉매를 이용한 촉매-화학적 증착법에서도, 촉매의 사용을 최소화 하므로 촉매에 의한 기판의 오염 등을 방지할 수 있다.
또한, 통상의 화학적 증착법에서 발생하는 탄소나 산소와 같은 불순물의 오염을 방지하고, 기상반응에 의한 파티클을 생성의 문제가 전혀 없다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (3)

  1. 하기 화학식 10의 화합물:
    [화학식 10]
    Figure pat00029

    (상기 식에서, R1 내지 R4는 각각 H 및 C1-C4의 선형 또는 가지 달린 탄화수소로 구성되는 군으로부터 선택되는 어느 하나이다.)
  2. 하기 화학식 11의 화합물:
    [화학식 11]
    Figure pat00030

    (상기 식에서, R1 내지 R4는 각각 H 및 C1-C4의 선형 또는 가지 달린 탄화수소로 구성되는 군으로부터 선택되는 어느 하나이다.)
  3. 하기 화학식 14의 화합물:
    [화학식 14]
    Figure pat00031

    (상기 식에서, R1 및 R2는 각각 H, C1-C4의 선형 또는 가지 달린 알코올 및 C1-C4의 선형 또는 가지 달린 탄화수소로 구성되는 군으로부터 선택되는 어느 하나이다.)
KR1020130038658A 2013-04-09 2013-04-09 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 KR20130049787A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130038658A KR20130049787A (ko) 2013-04-09 2013-04-09 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130038658A KR20130049787A (ko) 2013-04-09 2013-04-09 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066296A Division KR101308572B1 (ko) 2009-07-21 2009-07-21 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 제조 방법

Publications (1)

Publication Number Publication Date
KR20130049787A true KR20130049787A (ko) 2013-05-14

Family

ID=48660400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130038658A KR20130049787A (ko) 2013-04-09 2013-04-09 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체

Country Status (1)

Country Link
KR (1) KR20130049787A (ko)

Similar Documents

Publication Publication Date Title
KR101308572B1 (ko) 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 제조 방법
US9443736B2 (en) Silylene compositions and methods of use thereof
KR102190532B1 (ko) 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 제조방법
KR101857478B1 (ko) 신규한 트리실릴아민 유도체, 이의 제조방법 및 이를 이용한 실리콘 함유 박막
KR20090016403A (ko) 실리콘 산화막 증착 방법
KR102217645B1 (ko) 비스(아미노실릴)알킬아민 화합물을 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
US11769664B2 (en) Methods for depositing a hafnium lanthanum oxide film on a substrate by a cyclical deposition process in a reaction chamber
CN104885197A (zh) 制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
TW201932634A (zh) 含釕薄膜之製造方法及以此方法製造之含釕薄膜
JP7436054B2 (ja) シリコン前駆体化合物、製造方法、及びこれを利用するシリコン含有膜の形成方法
KR20180132568A (ko) 유기 4족 화합물을 포함하는 전구체 조성물 및 이를 이용한 박막 형성 방법
TWI828980B (zh) 製造氧化矽薄膜的方法
KR20130049787A (ko) 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체
CN114929937B (zh) 硅前体化合物、包含该硅前体化合物的用于形成含硅膜的组合物以及用于形成含硅膜的方法
KR20180110616A (ko) 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
KR20170089422A (ko) 저온에서의 실리콘-함유 박막 형성방법
Lukosius et al. Atomic Vapor Depositions of Ti–Ta–O thin films for Metal–Insulator–Metal applications
JP2013008828A (ja) シリコン絶縁膜の形成方法
JP2003335791A (ja) 有機金属錯体およびそれを用いた金属シリケート薄膜の蒸着方法
KR101770718B1 (ko) 실리콘 전구체 및 이를 이용한 실리콘함유 박막의 제조방법
KR102157137B1 (ko) 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
US20110049512A1 (en) Method for developing thin film from oxide or silicate of hafnium nitride, coordination compound used in said method, and method for producing integrated electronic circuit
Han et al. Ultrathin SiO2 films grown by atomic layer deposition using tris (dimethylamino) silane (TDMAS) and ozone
KR20230170095A (ko) 수퍼사이클 원자 층 증착에 의한 신규의 비정질 하이-k 금속 산화물 유전체들의 방법들 및 애플리케이션들
KR20210023086A (ko) 신규한 실릴사이클로다이실라잔 화합물 및 이를 이용한 실리콘 함유 박막의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right