KR20170089422A - 저온에서의 실리콘-함유 박막 형성방법 - Google Patents

저온에서의 실리콘-함유 박막 형성방법 Download PDF

Info

Publication number
KR20170089422A
KR20170089422A KR1020170012290A KR20170012290A KR20170089422A KR 20170089422 A KR20170089422 A KR 20170089422A KR 1020170012290 A KR1020170012290 A KR 1020170012290A KR 20170012290 A KR20170012290 A KR 20170012290A KR 20170089422 A KR20170089422 A KR 20170089422A
Authority
KR
South Korea
Prior art keywords
silicon
thin film
carbon atoms
formula
alkyl group
Prior art date
Application number
KR1020170012290A
Other languages
English (en)
Other versions
KR101934773B1 (ko
Inventor
유승호
윤수형
박선경
정헌종
쿠마 링감 히마
최윤정
서대웅
Original Assignee
(주)원익머트리얼즈
노바-켐, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=59655509&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20170089422(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by (주)원익머트리얼즈, 노바-켐, 엘엘씨 filed Critical (주)원익머트리얼즈
Publication of KR20170089422A publication Critical patent/KR20170089422A/ko
Application granted granted Critical
Publication of KR101934773B1 publication Critical patent/KR101934773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/10—Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 저온에서의 실리콘-함유 박막의 형성방법에 관한 것으로, 보다 구체적으로 저온에서 원자층 증착(ALD)을 수행하여, 실리콘-함유 박막을 형성하는 방법에 관한 것이다.

Description

저온에서의 실리콘-함유 박막 형성방법{Low temperature process for forming a silicon-containing thin layer}
본 발명은 저온에서 원자층 증착(ALD)을 수행하여, 실리콘-함유 박막을 형성하는 방법에 관한 것이다.
일반적으로 실리콘 산화막은 실리콘과의 계면이 우수하고 유전 특성이 우수하여 반도체에서 가장 보편적으로 사용되는 박막 중 하나이다. 실리콘계 반도체 소자의 제조에 있어서, 실리콘 산화막은 게이트 절연층, 확산 마스크, 측벽 스페이서, 하드 마스크, 반사 방지 코팅, 부동태화 및 캡슐화, 그리고 그 밖의 다양한 용도로 사용될 수 있다. 실리콘 산화막 또한 다른 화합물 반도체 소자의 부동태화를 위해 점점 중요해지고 있다.
종래 실리콘 산화막을 증착하기 위한 통상적인 방법으로 하기 두 가지 방법이 널리 이용되고 있다: (1) 1000℃ 초과의 온도에서 실리콘이 산화되는 산화 공정; (2) 600 내지 800℃의 온도에서 2개 이상의 소스가 제공되는 화학 기상 증착 (CVD) 공정이 그것이다. 그러나, 이들 방법은 높은 증착 온도로 인해 계면에서 확산, 특히 웨이퍼 내의 도펀트의 확산을 유발하여 소자의 전기적 특성을 저하시킨다.
이러한 문제점을 해결하기 위한 방안으로, 촉매 및 소량의 공급원을 사용하여 200℃ 미만의 온도에서 실리콘 산화막을 형성하는 방법이 미국 특허 제 6,090,442호에 개시되어 있다. 미국 특허 제 6,090,442호에 개시된 방법은 200℃ 이하의 온도에서도 실리콘 산화물을 증착할 수 있는 촉매를 사용하는 것이다.
그러나, 상온 내지 50℃의 온도에서 실리콘 산화막을 증착하면 반응기 내부의 온도가 낮아 반응 부산물 및 HCDS, H2O 등의 미 반응액이 쉽게 제거되지 않으며, 이러한 부산물은 증착 후에 박막 내에 입자로서 존재하여 박막의 성질을 저하시킨다는 문제점이 있고 그에 반해, 산화 규소 막이 50℃ 이상의 온도에서 증착 될 때, 반응 및 미반응 된 HCDS 및 H2O와 같은 부산물이 쉽게 제거될 수는 있지만, 이때 박막의 증착 속도는 매우 낮아 결과적으로, 디바이스의 수율을 저하시킨다.
또한, 종래 PEALD 방식에 의해 실리콘 산화막을 증착시키는 방법은 300℃ 정도의 고온에서 박막을 증착하기 때문에, 대부분의 경우 유기체인 레지스트가 고온에서는 소실되는 문제점이 있으며, 균일한 박막을 형성하는 것이 제한적이었다. 그에 반해 낮은 온도에서 PEALD 공정에 의한 경우 충분한 두께의 박막이 형성되지 않는다는 문제점이 있었다.
또한, 저온에서의 플라즈마 공정을 이용하기 위한 방법으로, 플라즈마 강화 화학 기상 증착 (PECVD)을 이용하여 저온에서 실리콘 산화막을 증착하는 방법이 사용되기도 하였지만, 약 200℃ 이하의 PECVD를 통해 실란으로부터 증착 된 실리콘 이산화물 막은 품질이 좋지 않다는 단점이 있었다.
하기 참고문헌 1 내지 3은 원자층 증착 기술에 관한 것으로, 참고문헌 1은 아미노실란(aminosilane)계 전구체인 비스디에틸아미노실란(BDEAS) 전구체와 O3 산화제를 이용하여 250℃ 이상에서 원자층 증착로 실리콘 옥사이드를 증착하는 기술에 관한 것이며, 참고문헌 2는 상온에서 SiCl4 전구체와 H2O 산화제에 NH3 촉매를 사용하여 ALD 증착하는 기술에 관한 것이며, 참고문헌 3은 헥사클로로디실란(HCDS) 전구체와 H2O 산화제에 피리딘(Pyridine) 촉매를 사용하여 50~140℃의 저온에서 실리콘 옥사이드를 증착하는 기술에 대해 기재하고 있다. 그러나, 앞서 언급한 바와 같이, 참고문헌 1은 250℃ 이상의 고온이 요구되며, 참고문헌 2 및 3은 저온에서 증착되나 촉매를 반드시 요한다는 점에서 여전히 한계가 있다.
참고문헌 1. "Impact of aminosilane precursor structure on silicon oxides by ALD", Mark L. O'neill et al., The electrochemical society Interface, 2011, pp. 33~37
참고문헌 2. "Atomic layer deposition of SiO2 at room temperature using NH3 catalyzed sequential surface reactions", Surface science, 447, 2000, pp. 81~90
참고문헌 3. U.S. Pat. No. 7,077,904
이에, 본 발명은 별도로 촉매를 공급하지 않으면서도, 저온에서 증착이 가능한 공정을 이용하여 목적한 두께 박막을 균일하고 우수한 품질로서 얻는 반면, 촉매 및 고온을 위한 추가 장치를 요하지 않는 동시에 높은 증착 속도를 가지는 실리콘 산화막의 제조방법을 제공하고자 한다.
본 발명은 종래 기술의 한계점을 해소하고, 저온에서 원자층 증착 공정(ALD: atomic layer deposition) 공정을 통하여 실리콘-함유 박막을 형성하는 방법을 제공하고자 한다.
본 발명의 일 구현예는, 250℃ 이하의 온도에서 원자층 증착(ALD)에 의해 실리콘-함유 박막을 형성하는 방법으로서, 하기 화학식 1 또는 화학식 2 로 표시되는 아미노실란 전구체를 사용하는 것을 특징으로 하는 방법을 제공한다.
[화학식 1]
Figure pat00001
상기 화학식 1에서,
R1 및 R2는 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이거나 또는 서로 연결된 형태의 N 함유 헤테로시클로알킬 고리를 형성할 수 있으며, R1 및 R2의 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기이며, Y는 할로겐이며, n은 1 내지 4의 정수이며, m은 0 내지 4의 정수이며, 0 < n+m ≤ 4이다. 단, n이 2 및 3의 정수인 경우, R1 및 R2이 동시에 메틸 또는 에틸일 수 없다.
[화학식 2]
Figure pat00002
상기 화학식 2에서,
X1 내지 X6은 각각 독립적으로 수소, 할로겐, 하나 이상의 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기, 탄소수 1 내지 10개의 알킬기 또는 -SiH3-nAn이며(여기서 n은 1 내지 3이며, A는
Figure pat00003
이며, R5 및 R6은 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이다), X1 내지 X6 중 적어도 하나 이상의 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기이다.
본 발명의 다른 구현예는, 상기 실리콘-함유 박막을 형성하는 방법에 의해 제조된 실리콘-함유 박막을 제공한다.
본 발명에 따른 실리콘-함유 박막의 형성 방법은 별도의 촉매를 요하지 않는 저온 공정 상에서 수행되며, 우수한 박막 증착 속도 및 공정의 효율을 가진다.
또한, 본 발명에 따라 형성된 실리콘-함유 박막은 유전상수 등의 전기적 특성이 우수하여 반도체 디바이스를 포함하는 다양한 디바이스의 구조체 형성에 유용하게 활용될 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따라 기판 온도 150℃, 전구체의 온도 60℃, 라인 온도 80℃, 오존 농도 180g/㎤으로 하여 전구체 및 오존 주입 시간에 따른 실리콘-함유 박막 성장률을 나타낸 그래프이다.
도 3a은 본 발명의 일 실시예에 따라 도 1 및 도 2의 공정 조건에서 전구체 주입 시간을 3초로, 오존 주입 시간을 20초로 한 다음에, 기판의 온도를 50 내지 250℃로 달리하여 동일한 방법으로 사이클 증착한 실험 결과 그래프이다.
도 3b는 실시예 1 및 비교예 1 내지 3에 따른 공정에서의 박막 성장률을 나타낸 그래프이다.
도 4, 도 5 및 도 6은 각각 본 발명의 일 실시예에 따라 형성된 실리콘-함유 박막에 대한 전기적 특성인 용량 밀도(capacitance density)와 CET (capacitance equivalent thickness) 및 누설 전류 밀도(leakage current density)를 나타내는 그래프이다.
도 7 내지 도 10은 본 발명의 일 실시예에 따라 증착온도별(50℃, 80℃, 150℃, 250℃)로 증착된 실리콘-함유 박막에 대한 불순물을 확인하기 위하여 AES를 측정한 결과 그래프이다.
도 11은 기판 온도 150℃, 전구체의 온도 60℃, 라인 온도 100℃, 200W 조건에서 O2 플라즈마 생성하여 화학식 6의 전구체 및 O2 플라즈마 주입 시간에 따른 SiO2 박막 성장률을 나타낸 그래프이다.
도 12는 기판 온도 50℃, 전구체의 온도 60℃, 라인 온도 100℃, 200W 조건에서 O2 플라즈마 생성하여 화학식 6으로 표시되는 전구체 및 O2 플라즈마 주입 시간에 따른 SiO2 박막 성장률을 나타낸 그래프이다.
도 13은 실시예 2에 따라 제조된 실리콘-함유 박막 성장률(GPC: growth rate per cycles)를 나타낸 것이다
도 14는 본 발명의 일 실시예에 따라 증착 온도별로 증착된 SiO2 박막에 대한 밀도를 확인하기 위하여 XRR(X-ray reflectivity)을 측정한 결과 그래프이다.
이하, 본 발명을 더욱 상세하게 설명한다.
본 발명은 250℃ 이하의 온도에서 원자층 증착(ALD) 공정에 의해 실리콘-함유 박막을 형성하는 방법을 제공한다.
본 발명의 일 구현예에서, 상기 방법은 하기 화학식 1 또는 화학식 2로 표시되는 아미노실란을 전구체로 사용하여, 250℃ 이하의 온도에서 원자층 증착(ALD) 공정에 의해 실리콘-함유 박막을 형성한다.
[화학식 1]
Figure pat00004
상기 화학식 1에서,
R1 및 R2는 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이거나 또는 서로 연결되어 N을 포함한 헤테로시클로알킬 고리 형태일 수 있으며, R1 및 R2의 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기이며, Y는 할로겐이며, n은 1 내지 4의 정수이며, m은 0 내지 4의 정수이며, 0 < n+m ≤ 4이다. 단, n이 2 및 3의 정수인 경우, R1 및 R2이 동시에 메틸 또는 에틸일 수 없다.
상기 R1 및 R2는 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이며, 이때 탄소수 1 내지 10개의 알킬기는 직쇄 또는 분지쇄 탄소수 1 내지 10개의 알킬기를 포함한다. 일 예로, R1 및 R2는 메틸, 에틸, 프로필, 이소프로필, t-부틸, sec-부틸 등일 수 있다. 또한, R1 및 R2는 서로 연결되어 탄소수 2 내지 20개의 N 함유 헤테로시클로알킬 고리의 형태를 가질 수 있다.
상기 화학식 1에서 수소는 할로겐으로 치환될 수 있으며, 이 경우 Y는 F, Br, Cl 등으로부터 선택되는 할로겐일 수 있으며, 바람직하게 Cl이다. m은 0 내지 4의 정수이다. m이 0인 경우, 상기 화학식 1은 하기 화학식 9로 표시될 수 있다.
[화학식 9]
Figure pat00005
상기 화학식 9에서, R1 및 R2는 각각 독립적으로 수소 또는 탄소수 1 내지 10의 알킬기이며, 서로 연결되어 시클로알킬 고리를 형성할 수 있으며, R1 및 R2의 적어도 하나 이상이 탄소수 1 내지 10의 알킬기이며, n은 1 내지 4의 정수이다. 단, n이 2 및 3의 정수인 경우, R1 및 R2이 동시에 메틸 또는 에틸일 수 없다.
본 발명의 일 구현예에 있어서, n이 1의 정수인 경우, R1 및 R2은 각각 수소 또는 메틸, 에틸, 프로필, 이소프로필, t-부틸, sec-부틸 등의 탄소수 1 내지 10개의 알킬기일 수 있다.
본 발명의 일 구현예에 있어서, n이 2 및 3의 정수인 경우, R1 및 R2은 각각 수소 또는 탄소수 1 내지 10개의 알킬기일 수 있으나, R1 및 R2이 모두 동시에 메틸 또는 에틸일 수는 없다. 일 예로, n이 2 및 3의 정수인 경우, 상기 화학식 1은 비스(메틸에틸아미노)실란, 비스(메틸프로필아미노)실란, 비스(에틸프로필아미노)실란, 비스(디이소프로필아미노)실란 등일 수 있다.
[화학식 2]
Figure pat00006
상기 화학식 2에서,
X1 내지 X6은 각각 독립적으로 수소, 할로겐, 하나 이상의 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기, 탄소수 1 내지 10개의 알킬기 또는 -SiH3 - nAn이며(여기서 n은 1 내지 3이며, A는
Figure pat00007
이며, R5 및 R6은 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이다), X1 내지 X6 중 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기이다.
본 발명의 일 구현예에서, 상기 화학식 2의 X1 내지 X6은 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기이며, 더욱 구체적으로
Figure pat00008
일 수 있다.
이때, R3 및 R4는 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이거나 또는 서로 연결된 형태의 N 함유 헤테로시클로알킬 고리일 수 있으며, 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기이다. 상기 탄소수 1 내지 10개의 알킬기는 직쇄 또는 분지쇄 탄소수 1 내지 10개의 알킬기일 수 있으며, 바람직한 일 예로 메틸, 에틸, 프로필, 이소프로필, t-부틸, sec-부틸 등을 포함한다. 또한, R3 및 R4는 서로 연결된 형태의 탄소수 2 내지 20개의 N 함유 헤테로시클로알킬 고리의 형태일 수 있다.
본 발명의 일 구현예에서, 상기 화학식 2의 X1 내지 X6 중 하나 이상은 F, Br, Cl 등으로부터 선택되는 할로겐일 수 있으며, 바람직하게 Cl이다.
본 발명의 일 구현예에서, 상기 화학식 2의 X1 내지 X4는 수소이며, X5 및 X6는 각각 독립적으로
Figure pat00009
이며; 및 R3 및 R4는 각각 독립적으로 메틸, 에틸, 프로필, 이소프로필, t-부틸, sec-부틸 등의 탄소수 1 내지 10개의 알킬기일 수 있다.
본 발명의 일 구현예에서, 상기 화학식 2의 X1 내지 X6 중 어느 하나가 -SiH3 -nAn(여기서 n은 1 내지 3이며, A는
Figure pat00010
이다)일 수 있다. 상기 아미노실란 전구체 중 디실란 및 트리실란은 상대적으로 약한 Si-Si 또는 Si-Si-Si 결합을 가지기 때문에 저온에서도 쉽게 실리콘이 증착되게 한다. 상기 R5 및 R6은 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기일 수 있으며, 직쇄 또는 분지쇄 탄소수 1 내지 10개의 알킬기를 포함한다. 일 예로, R5 및 R6은 메틸, 에틸, 프로필, 이소프로필, t-부틸, sec-부틸 등일 수 있다.
본 발명의 일 구현예에 있어서, 상기 아미노실란을 전구체로서 하기 화학식 3 내지 8 중 어느 하나일 수 있다.
[화학식 3]
Figure pat00011
[화학식 4]
Figure pat00012
[화학식 5]
Figure pat00013
[화학식 6]
Figure pat00014
[화학식 7]
Figure pat00015
[화학식 8]
Figure pat00016
더욱 바람직하게, 본 발명의 일 구현예로 상기 아미노실란 전구체는 상기 화학식 6일 수 있다. 또한, 본 발명에 따라 화학식 1 또는 화학식 2로 표시되는 전구체 외에 실리콘-함유 전구체를 추가로 포함할 수 있다. 이러한 전구체로의 구체적인 예로는 페닐메틸아미노실란, 트리실릴아민, 디-이소-프로필아미노실란, 디-2차-부틸아미노실란, 페닐메틸아미노실란, 헥사메틸 디실록산, 디메틸 실록산, 메틸실란, 디메틸실란, 디에틸실란, 비닐 트리메틸실란, 트리메틸실란, 테트라메틸실란, 에틸실란, 디실릴메탄, 2,4-디실라펜탄, 1,4-디실라부탄, 2,5-디실라헥산, 2,2-디실릴프로판, 1,3,5-트리실라사이클로헥산, 디메틸페닐실란 및 디페닐메틸실란, 디메틸디메톡시실란, 1,3,5,7-테트라메틸사이클로테트라실록산, 1,1,3,3-테트라메틸디실록산, 1,3,5,7-테트라실라-4-옥소-헵탄, 2,4,6,8-테트라실라-3,7-디옥소-노난, 2,2-디메틸-2,4,6,8-테트라실라-3,7-디옥소-노난, 옥타메틸사이클로테트라실록, 펜타메틸사이클로펜타실록산, 1,3,5,7-테트라실라-2,6-디옥소-사이클로옥탄, 헥사메틸사이클로트리실록산, 1,3-디메틸디실록산, 3,5,7,9-펜타메틸사이클로펜타실록산, 헥사메톡시디실록산 등이며, 이에 제한되는 것은 아니다.
본 발명은 250℃ 이하의 온도에서 원자층 증착(ALD)에 의해 실리콘-함유 박막을 형성하는 방법으로서, 본 발명의 구현예는 상기 원자층 증착(ALD)이 플라즈마 강화 원자층 증착(plasma enhanced ALD), 공간 원자층 증착(spatial ALD), 상압 원자층 증착(atmospheric pressure ALD) 또는 선택적 원자층 증착(selective ALD) 방식 등을 사용하는 것을 모두 포함한다.
본 발명의 일 구현예에서, 상기 실리콘-함유 박막은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시 나이트라이드(SiON), 실리콘 카바이드(SiC), 실리콘 카보나이트라이드(SiCN) 또는 이들의 조합을 포함하는 박막일 수 있다.
본 발명의 일 구현예에서, 상기 아미노실란 전구체와 반응하는 반응 가스로서, 산소 소스 가스, 질소 소스 가스, 탄소 소스 가스 또는 이들의 조합을 사용할 수 있다. 더욱 구체적으로, 상기 반응 가스는 H2O, O2, O3, N2, NH3, N2H4, NO, N2O, NO2, CO, CO2 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지 않는다.
이하에서는 본 발명의 구현예에 대해서 보다 상세히 설명하도록 한다.
본 발명의 일 구현예에서, 원자층 증착(ALD)은 a. 기판을 원자층 증착 반응기에 제공하여 기판의 온도를 20~250 ℃로 상승시키는 단계; b. 반응기 내로 하나 이상의 상기 아미노실란 전구체를 도입하는 단계; c. 반응 가스를 반응기 내로 도입하는 단계를 포함하는 것을 포함한다.
보다 상세하게는, a. 기판을 원자층 증착 반응기에 제공하여 기판의 온도를 20~250℃로 상승시키는 단계; b. 반응기 내로 하나 이상의 상기 아미노실란 전구체를 도입하는 단계; c. 반응기를 퍼지 가스(purge gas)로 퍼징하는 단계; d. 반응 가스를 반응기 내로 도입하는 단계; 및 e. 상기 원자층 증착 반응기를 퍼지 가스로 퍼징하는 단계를 포함하며, 목적한 두께의 실리콘-함유 박막이 증착될 때까지 단계 b 내지 단계 e를 반복할 수 있다.
본 발명의 일 구현예에서, 상기 실리콘-함유 박막은 실리콘 옥사이드 박막일 수 있으며, 이때, 상기 반응 가스로서, 산소 소스 가스, 예를 들면, O3를 사용할 수 있다.
본 발명의 일 구현예에서, 플라즈마 강화 원자층 증착 (PEALD)은 A. 기판을 플라즈마 강화 원자층 증착 반응기에 제공하여 기판의 온도를 20~250℃로 상승시키는 단계; B. 반응기 내로 하나 이상의 상기 아미노실란 전구체를 도입하는 단계; C. 플라즈마 상태의 반응 가스를 강화 원자층 증착 반응기 내로 도입하는 단계를 포함한다. 반응 가스는 플라즈마 생성기(plasma generator)에서 플라즈마 상태로 반응기에 주입될 수 있다.
보다 상세하게는, A. 기판을 플라즈마 강화 원자층 증착 반응기에 제공하여 기판의 온도를 20~250℃로 상승시키는 단계; B. 반응기 내로 하나 이상의 상기 아미노실란 전구체를 도입하는 단계; C. 플라즈마 상태의 반응 가스를 반응기 내로 도입하는 단계; 및 D. 상기 플라즈마 강화 원자층 증착 반응기를 퍼지 가스로 퍼징하는 단계를 포함하며, 목적한 두께의 실리콘-함유 박막이 증착될 때까지 단계 B 내지 D 단계를 반복한다.
본 발명의 일 구현예에서, 상기 실리콘-함유 박막은 실리콘 옥사이드 박막일 수 있으며, 이때, 상기 반응 가스로서, 산소 소스 가스, 예를 들면, 플라즈마 상태의 O2를 사용할 수 있다
본 발명의 다른 구현예에서, 사용가능한 기판은 특별히 한정되지 않으며, SiO2, Si3N4, OSG, FSG, 실리콘 카바이드, 수소화된 실리콘 카바이드, 실리콘 나이트라이드, 수소화된 실리콘 나이트라이드, 실리콘 카르보나이트라이드, 수소화된 실리콘 카르보나이트라이드, 보로나이트라이드, 포토레지스트, 유기 폴리머, 다공성 유기 및 무기 물질, 플렉시블 기판, 구리 및 알루미늄과 같은 금속, III-V 화합물 기판, 실리콘/게르마늄(SiGe) 기판, 에피-기판(epi-substrate), 실리콘-온-인슐레이터(silicon-on-insulator(SOI)) 기판, 액정 디스플레이, LED 디스플레이, OLED 디스플레이등의 디스플레이 기판, 고분자 계열의 유연소재 기판 등일 수 있다.
본 발명에 따라 기판은 250℃ 이하의 저온으로만 가열되어도 실리콘 증착이 일어날 수 있으므로, 상기 기판의 온도는 20℃ 내지 250℃일 수 있으며, 바람직하게는 20℃~200℃, 더욱 바람직하게는 50 내지 150℃로 가열될 수 있다. 또한, 본 발명에 따른 방법에 의하는 경우, 250℃ 이하의 온도에서도, 빠른 속도로 실리콘-함유 박막이 증착되며, 이 때 형성된 박막은 전기적 성질이 우수할 뿐 아니라 균일한 막질을 가진다.
본 발명의 일 실시예에 따른 상기 화학식 3 내지 화학식 8의 전구체 화합물은 하기 [표 1] 의 ΔG 값을 가진다. 이는 하기 화학식들이 후술하는 본 발명의 구체적인 일 실시예에서 확인한 [화학식 6]과 유사한 ΔG 값을 가짐으로 인해 실리콘-함유 박막 형성시 유사한 증착 특성을 가짐을 나타낸다.
유기아미노실란 전구체 반응 에너지 (kcal/mole)
SiH3(iPr2N) [DIPAS] [화학식 3] 실리콘 옥사이드(SiO2) 형성
산화공급원(오존)		 ΔH -147.40 / ΔG -157.09
Si2H4(iPr2N)2 [BDIPADS] [화학식 6] ΔH -169.56 / ΔG -199.25
SiH3(sec-Bu2N) [DSBAS] [화학식 4] ΔH -147.25 / ΔG -157.16
1,1- Si2H4(NEt2)2 [화학식 5] ΔH -159.51 / ΔG -189.69
1,2-Si2H4(NEt2)2 [화학식 7] ΔH -163.22 / ΔG -193.92
Si2H4(sec-Bu2N)2 [BDSBADS] [화학식 8] ΔH -173.36 / ΔG -204.63
본 발명의 다른 구현예는, 상기 본 발명의 방법에 따라 제조된 실리콘-함유 박막을 제공한다. 상기 제조된 박막은 약 1.5 내지 약 2.0 범위의 O/Si 비를 가질 수 있다.
이하에서는 본 발명의 일 실시예에 따른 실리콘-함유 박막을 제조하였다. 그러나, 이는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명의 범위가 하기 실시예에 제한되어 해석되지 않는다.
실시예 1: 원자층 증착( ALD ) 공정에 따른 실리콘-함유 박막 제조
Si 웨이퍼(LG Siltron inc)로서, p-타입 웨이퍼이며, 저항이~10Ω㎝이며, HF(10%) 용액으로 에칭 후에, 증류수로 세척하여 자연 산화막(native oxide layer)를 제거하여 기판을 준비하였다. Si 웨이퍼 (3㎝×3㎝~4㎝×4㎝) 에 4-inch traveling wave type ALD reactor(CN-1 Co.)를 이용하여 하기의 공정에 따라 실리콘 옥사이드(SiO2)를 증착하였다.
먼저, 기판 온도를 50 내지 250℃ 가열하고, 가열된 기판에 대해 아미노실란 전구체를 40~100℃로 가열한 다음에 3-5초 동안 주입하였다. 이때, 아미노실란 전구체로서는 화학식 6의 화합물을 사용하였다.
[화학식 6]
Figure pat00017
상기 아미노실란 전구체를 주입한 뒤, 퍼지 가스(Ar 50sccm, 8s)로 퍼징하고, 오존(O3 제너레이터, 오존텍)을 반응 가스로 하여 150~200g/㎤, 0.1~0.3MPa의 압력으로 10~30초간 주입하고, 퍼지 가스(Ar 50sccm, 8s)로 퍼징하여 SiO2를 증착하였다. 온도별로 제조된 SiO2 박막에 대해서 특성을 평가하여 도 1 내지 도 10에 나타내었다.
비교예 1 내지 3
아미노실란 전구체로 비교예 1에서는 트리스(디메틸아미노)실란(TDMAS)을 사용하고, 비교예 2에서는 헥사클로로디실란(HCDS)을 사용하고, 비교예 3에서는 비스디에틸아미노실란(BDEAS)을 사용하는 것을 제외하고는 상기 실시예 1에 기술된 ALD 공정에 따라 실리콘 옥사이드(SiO2)를 증착하였다.
특성 평가
실시예 1에 따라 증착된 SiO2 박막에 대해서, Spectroscopic ellipsometer(MG-1000, NanoView)를 이용하여 두께를 측정하였으며, 전기적 특성을 측정하기 위해서 SiO2/Si 구조 위에 TiN을 DC Magnetron sputter와 shadow mask를 이용하여 100㎚ 증착하여 측정하였다.
20㎚의 SiO2 박막의 불순물을 확인하기 위하여, AES를 측정하였으며, 5㎚ SiO2 증착 박막을 대상으로 XPS(X-ray photoelectron spectroscopy)를 측정하였다.
SiO2 박막의 전기적 특성을 측정하기 위해 3.5㎚, 5.5㎚, 7.5㎚로 증착한 박막으로, 정잔 용량 전압(Capacitance-voltage, Agilent E4980A), 누설 전류(HP 4156A)를 측정하였다.
도 1 및 도 2는 기판 온도 150℃, 전구체의 온도 60℃, 라인 온도 80℃, 오존 농도 180g/㎤으로 하여 전구체 및 오존 주입 시간에 따른 SiO2 박막 성장률을 나타낸 그래프이다. 본 발명에 따른 실리콘 전구체는 오존과 반응함을 확인하였으며, Self limit reaction에 의해 SiO2 성장률이 포화됨을 확인할 수 있었다.
도 3a은 도 1 및 도 2의 공정 조건에서 전구체 주입 시간을 3초로, 오존 주입 시간을 20초로 한 다음에, 기판의 온도를 50 내지 250℃로 달리하여 동일한 방법으로 사이클 증착한 실험 결과 그래프이다.
도 3b는 실시예 1 및 비교예 1 내지 3에 따른 공정에서의 박막 성장률을 나타낸 그래프이다. 실시예 1의 경우에는 낮은 온도에서도 증착 속도가 양호하였지만, 비교예 1 은 실시예 1에 비해 박막 성장률이 매우 낮았으며, 비교예 2 및 3의 경우에는 각각 350℃ 및 250℃ 이상의 온도에서만 증착이 이루어짐을 확인하였다. 특히, 비교예 2의 경우에는 350℃ 이상의 온도에도 불구하고 박막 성장률이 매우 낮았다.
도 4, 도 5 및 도 6은 각각 본 발명의 일 실시예에 따라 형성된 SiO2 박막에 대한 정전 용량 밀도(capacitance density)와 CET (capacitance equivalent thickness) 및 누설 전류 밀도(leakage current density)를 나타내는 그래프이다. 본 발명의 공정에 따른 경우 모든 온도에서의 정전 용량 밀도(capacitance density)와 CET (capacitance equivalent thickness) 및 누설 전류 밀도(leakage current density)의 특성이 양호하였다.
도 4 및 도 5에서 보는 바와 같이, 본 발명에 따라 저온에서 증착된 SiO2 박막의 경우에도 우수한 전기적 특성을 나타냄을 알 수 있으며, 기판의 온도를 50℃로 하여 증착한 경우에도 고온에서 증착한 경우와 같이 유사한 유전상수 k-값을 가짐을 확인할 수 있다.
다만, 도 6에서 보는 바와 같이, 증착온도가 상승하면서 누설 전류가 감소됨을 확인할 수 있는 바, 높은 증착 온도에서 형성된 SiO2 박막 필름이 더욱 단단해져서 누설 전류가 감소한다.
도 7 내지 도 10은 본 발명의 일 실시예에 따라 증착온도별로 증착된 SiO2 박막에 대한 불순물을 확인하기 위하여 AES를 측정한 결과 그래프이고, 그 결과 Si:O의 비율은 약 1:1.8이며, 본 발명에 따른 저온 증착 공정에서도 C 및 N은 불순물 수준에서는 무시할 만한 수준으로 존재하는 바, 형성된 박막의 순도도 매우 우수함을 알 수 있다.
실시예 2: PEALD를 이용한 실리콘-함유 박막의 형성 방법
Si(100) 웨이퍼(LG Siltron inc)로서, p-타입 웨이퍼이며, 저항이~10Ω㎝이며, HF(10%) 용액으로 에칭 후에, 증류수로 세척하여 자연 산화막(native oxide layer)를 제거하여 기판을 준비하였다. Si 웨이퍼에 6-inch shower head type ALD reactor(CN-1 Co.)를 이용하여 하기의 공정에 따라 실리콘 옥사이드(SiO2)를 증착하였다.
기판 온도를 50 내지 200℃로 가열하고, 가열된 기판에 대해 아미노실란 전구체를 60℃로 가열, 주입 라인 온도를 100℃로 유지한 상태에서, 1-15초 동안 주입하였다. 이때, 실리콘 전구체로서는 상기 [화학식 6]에 따른 전구체를 사용하였다.
상기 아미노실란 전구체를 주입한 뒤, 퍼지 가스(Ar 50sccm, 8s)로 퍼징하고, 200sccm O2을 200W 전력으로 플라즈마 상태로 만들어 반응 가스인 플라즈마 상태의 O2 를 1~10초간 주입하고, 퍼지 가스(Ar 50sccm, 8s)로 퍼징하여 SiO2를 증착하였다. 온도별로 제조된 SiO2 박막에 대해서 특성을 평가하여 도 11 내지 도 14에 나타내었다.
비교예 4
아미노실란 전구체로 비교예 4에서는 비스디에틸아미노실란(BDEAS, (Et2N)2SiH2)을 사용하는 것을 제외하고는 상기 실시예 2에 기술된 PEALD 공정에 따라 실리콘 옥사이드(SiO2)를 증착하였다.
특성 평가
실시예 2에 따라 증착된 SiO2 박막에 대해서, Spectroscopic ellipsometer(MG-1000, NanoView)를 이용하여 두께를 측정하였다. 5㎚ SiO2 증착 박막을 대상으로 XPS를 측정하여 Si:O 비율 및 박막의 불순물 농도를 확인하였고, XRR(X-ray reflectivity)를 측정하여 박막의 밀도를 확인하였다.
도 11은 기판 온도 150℃, 전구체의 온도 60℃, 라인 온도 100℃, 200W 조건에서 O2 플라즈마 생성하여 화학식 6의 전구체 및 O2 플라즈마 주입 시간에 따른 SiO2 박막 성장률을 나타낸 그래프이다. Self limit reaction에 의한 원자층 박막성장이 이루어져 SiO2 성장률이 포화됨을 확인할 수 있었다. 본 발명의 따른 공정에 의하면 증착 속도가 매우 우수함을 알 수 있다.
도 12는 기판 온도 50℃, 전구체의 온도 60℃, 라인 온도 100℃, 200W 조건에서 O2 플라즈마 생성하여 화학식 6으로 표시되는 전구체 및 O2 플라즈마 주입 시간에 따른 SiO2 박막 성장률을 나타낸 그래프이다. 본 발명의 따른 공정에 의하면 증착 속도가 매우 우수함을 알 수 있다.
도 13은 실시예 2에 따라 제조된 실리콘-함유 박막 성장률(GPC: growth rate per cycles)를 나타낸 것이다. 200℃ 이하의 온도에 양호한 박막 성장률을 보임을 확인하였다.
상기 실시예 2의 방법에 따라 제조된 SiO2 박막의 XPS를 측정 결과 Si:O의 비율은 약 1:1.7~1.8이며, 본 발명에 따른 저온 증착 공정에서도 C 및 N은 불순물 수준에서는 무시할 만한 수준으로 존재하였으며, 이는 형성된 박막의 순도도 매우 우수함을 나타낸다.
도 14는 실시예 1, 실시예 2 및 비교예 4에 따른 공정에 따라 증착 온도별로 증착된 실리콘-함유 박막의 밀도(physical density)를 확인하기 위하여 X-ray reflectivity (XRR)을 측정한 결과 그래프이다. 실시예 2는 250℃이하 온도 구간에서 밀도 2.09-2.22g/cm3를 가졌으며, 비교예 4에 비해 저온에서 우수한 밀도를 보였다. 또한, 반응 가스로 O3을 이용한 실시예 1과 유사하게 낮은 온도에서도 높은 실리콘-함유 박막의 밀도를 가짐을 확인하였다.

Claims (12)

  1. 250℃ 이하의 온도에서 원자층 증착(Atomic layer desposition: ALD)에 의해 실리콘-함유 박막을 형성하는 방법으로서,
    하기 화학식 1 또는 화학식 2 로 표시되는 아미노실란 전구체를 사용하는 것을 특징으로 하는 방법:
    [화학식 1]
    Figure pat00018

    상기 화학식 1에서,
    R1 및 R2는 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이거나 또는 서로 연결된 형태의 N 함유 헤테로시클로알킬 고리를 형성할 수 있으며, R1 및 R2의 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기이며, Y는 할로겐이며, n은 1 내지 4의 정수이며, m은 0 내지 4의 정수이며, 0 < n+m ≤ 4이며(단, n이 2 및 3의 정수인 경우, R1 및 R2이 동시에 메틸 또는 에틸일 수 없다);
    [화학식 2]
    Figure pat00019

    상기 화학식 2에서,
    X1 내지 X6은 각각 독립적으로 수소, 할로겐, 하나 이상의 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기, 탄소수 1 내지 10개의 알킬기 또는 -SiH3-nAn이며(여기서 n은 1 내지 3이며, A는
    Figure pat00020
    이며, R5 및 R6은 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이다);
    X1 내지 X6 중 적어도 하나 하나 이상의 탄소수 1 내지 10개의 알킬기로 치환 또는 비치환되는 아미노기이다.
  2. 제1항에 있어서, 상기 방법은
    a. 기판을 원자층 증착 반응기에 제공하여 기판의 온도를 20~250℃로 상승시키는 단계;
    b. 반응기 내로 하나 이상의 상기 아미노실란 전구체를 도입하는 단계;
    c. 반응 가스를 반응기 내로 도입하는 단계를 포함하는 것을 특징으로 하는, 방법.
  3. 제1항에 있어서, 상기 방법은
    A. 기판을 플라즈마 강화 원자층 증착 반응기에 제공하여 기판의 온도를 20~250℃로 상승시키는 단계;
    B. 반응기 내로 하나 이상의 상기 아미노실란 전구체를 도입하는 단계;
    C. 플라즈마 상태의 반응 가스를 강화 원자층 증착 반응기 내로 도입하는 단계를 포함하는 것을 특징으로 하는, 방법.
  4. 제1항에 있어서,
    상기 원자층 증착(ALD)이 플라즈마 강화 원자층 증착(plasma enhanced ALD), 공간 원자층 증착(spatial ALD), 상압 원자층 증착(atmospheric pressure ALD) 또는 선택적 원자층 증착(selective ALD) 방식을 이용하는 것을 특징으로 하는, 방법.
  5. 제1항에 있어서,
    상기 실리콘-함유 박막이 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시 나이트라이드(SiON), 실리콘 카바이드(SiC), 실리콘 카보나이트라이드(SiCN) 또는 이들의 조합을 포함하는 박막인 것을 특징으로 하는, 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 반응 가스는 산소 소스 가스, 질소 소스 가스, 탄소 소스 가스 또는 이들의 조합인 것을 특징으로 하는, 방법.
  7. 제6항에 있어서,
    상기 반응 가스는 H2O, O2, O3, N2, NH3, N2H4, NO, N2O, NO2, CO, CO2 또는 이들의 조합인 것을 특징으로 하는, 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 아미노실란 전구체가 하기 화학식 2 로 표시되는 것을 특징으로 하는 방법:
    [화학식 2]
    Figure pat00021

    상기 화학식 2에서,
    X1 내지 X6 중 적어도 하나 이상이
    Figure pat00022
    이며; R3 및 R4는 각각 독립적으로 수소 또는 탄소수 1 내지 10개의 알킬기이거나 또는 서로 연결된 형태의 N 함유 헤테로시클로알킬 고리를 형성할 수 있으며, R3 및 R4의 적어도 하나 이상이 탄소수 1 내지 10개의 알킬기이다.
  9. 제8항에 있어서,
    상기 화학식 2에서, X1 내지 X4는 수소이며,
    X5 및 X6는 각각 독립적으로
    Figure pat00023
    이며; 및
    R3 및 R4는 각각 독립적으로 탄소수 1 내지 10개의 알킬기인 것을 특징으로 하는 것을 특징으로 하는, 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 아미노실란 전구체는 하기 화학식 3 내지 8 중 어느 하나의 화학식으로 표시되는, 방법.
    [화학식 3]
    Figure pat00024

    [화학식 4]
    Figure pat00025

    [화학식 5]
    Figure pat00026

    [화학식 6]
    Figure pat00027

    [화학식 7]
    Figure pat00028

    [화학식 8]
    Figure pat00029
  11. 제10항에 있어서,
    상기 아미노실란 전구체는 하기 화학식 6으로 표시되는, 방법.
    [화학식 6]
    Figure pat00030
  12. 제1항 내지 제5항 중 어느 한 항에 따른 실리콘-함유 박막을 형성하는 방법에 의해 제조된 실리콘-함유 박막.
KR1020170012290A 2016-01-26 2017-01-25 저온에서의 실리콘-함유 박막 형성방법 KR101934773B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160009152 2016-01-26
KR1020160009152 2016-01-26

Publications (2)

Publication Number Publication Date
KR20170089422A true KR20170089422A (ko) 2017-08-03
KR101934773B1 KR101934773B1 (ko) 2019-01-04

Family

ID=59655509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170012290A KR101934773B1 (ko) 2016-01-26 2017-01-25 저온에서의 실리콘-함유 박막 형성방법

Country Status (1)

Country Link
KR (1) KR101934773B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084568A (ko) * 2019-01-03 2020-07-13 연세대학교 산학협력단 아미노실란계 전구체 기반의 소수성 박막 형성 방법
WO2024081357A1 (en) * 2022-10-13 2024-04-18 Versum Materials Us, Llc Low temperature si-containing films deposited from chlorosilane and aminosilane reactions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084568A (ko) * 2019-01-03 2020-07-13 연세대학교 산학협력단 아미노실란계 전구체 기반의 소수성 박막 형성 방법
WO2024081357A1 (en) * 2022-10-13 2024-04-18 Versum Materials Us, Llc Low temperature si-containing films deposited from chlorosilane and aminosilane reactions

Also Published As

Publication number Publication date
KR101934773B1 (ko) 2019-01-04

Similar Documents

Publication Publication Date Title
KR102242461B1 (ko) 실리콘 옥사이드 필름의 증착을 위한 조성물 및 방법
KR100961805B1 (ko) 산화규소 함유 필름의 형성 방법
US7488694B2 (en) Methods of forming silicon nitride layers using nitrogenous compositions
JP4718515B2 (ja) 酸化ケイ素及び酸窒化ケイ素膜、それらの形成方法、並びに化学気相成長用組成物
KR20090016403A (ko) 실리콘 산화막 증착 방법
KR20140074942A (ko) 저온 증착용 활성화된 규소 전구체
JP2015039008A (ja) 化学気相成長用組成物
US20180371612A1 (en) Low Temperature Process for Forming Silicon-Containing Thin Layer
KR102190532B1 (ko) 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 제조방법
KR101875183B1 (ko) 신규한 아미노실릴아민 화합물 및 원자층 증착법을 이용한 Si-N 결합을 포함하는 절연막의 제조방법
KR101699775B1 (ko) 실리콘-함유 박막의 제조 방법
KR102217645B1 (ko) 비스(아미노실릴)알킬아민 화합물을 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
KR102308644B1 (ko) 실리콘 전구체 화합물, 제조 방법, 및 이를 이용하는 실리콘-함유 막 형성 방법
KR101934773B1 (ko) 저온에서의 실리콘-함유 박막 형성방법
CN110461953B (zh) 甲硅烷基胺化合物、含其的用于沉积含硅薄膜的组合物及使用组合物制造含硅薄膜的方法
TWI774299B (zh) 用於製造含矽薄膜之前驅物及方法
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
TWI776109B (zh) 在550°C或更高的溫度下使用ALD沈積含Si膜之先質及製程
KR102157137B1 (ko) 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
KR20240043711A (ko) 비대칭 구조의 실리콘 전구체 화합물 및 이의 제조방법, 실리콘 함유 박막의 제조방법
CN117425745A (zh) 硅前体化合物和形成含硅膜的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
Z031 Request for patent cancellation [new post grant opposition system introduced on 1 march 2017]
Z072 Maintenance of patent after cancellation proceedings: certified copy of decision transmitted [new post grant opposition system as of 20170301]
Z131 Decision taken on request for patent cancellation [new post grant opposition system as of 20170301]