TW202244305A - 藉由超循環原子層沉積之新穎非晶高k金屬氧化物介電質的方法及應用 - Google Patents

藉由超循環原子層沉積之新穎非晶高k金屬氧化物介電質的方法及應用 Download PDF

Info

Publication number
TW202244305A
TW202244305A TW111114623A TW111114623A TW202244305A TW 202244305 A TW202244305 A TW 202244305A TW 111114623 A TW111114623 A TW 111114623A TW 111114623 A TW111114623 A TW 111114623A TW 202244305 A TW202244305 A TW 202244305A
Authority
TW
Taiwan
Prior art keywords
oxide
layer
amorphous
oxide film
film
Prior art date
Application number
TW111114623A
Other languages
English (en)
Inventor
孫喆臨
許光秀
趙來
壽永 崔
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202244305A publication Critical patent/TW202244305A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2

Abstract

本揭示的實施例係關於包括基板及覆蓋基板的至少一部分的非晶氧化物膜的製品及電晶體結構及其製備及使用方法，其中非晶氧化物膜包括第一氧化物及第二氧化物。第一氧化物可以包括氧化鋯(ZrO 2)、氧化鉿(HfO 2)、或其組合，第二氧化物可以包括二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)或其組合。非晶氧化物膜可以係保形的並且具有小於約1%的孔隙率且可具有約8至約28的介電常數(k)。

Description

藉由超循環原子層沉積之新穎非晶高K金屬氧化物介電質的方法及應用
本揭示的實施例係關於適用於顯示裝置的具有高介電常數的膜及製品。膜及製品可由非晶氧化物形成，例如，用第二氧化物摻雜的第一氧化物。亦描述了其製備及使用方法。
顯示裝置用於廣泛的電子應用，諸如行動裝置（亦即，電話、平板電腦、膝上型電腦、虛擬實境、擴增實境）、電視、監視器、媒體播放機、電子書閱讀器及類似者。顯示裝置經設計用於使用微米/奈米尺度的獨立電晶體藉由控制從每個像素發射的光來產生期望的影像。藉由調節穿過基板傳輸的光的量，可有效地控制光及影像強度、品質及功率消耗。各種不同的顯示裝置（諸如主動矩陣液晶顯示器(active matrix liquid crystal display; AMCLD)或主動矩陣有機發光二極體(active matrix organic light emitting diode; AMOLED)）可用作顯示器的光源。在製造顯示裝置時，具有較小大小、較高電子遷移率、較低洩漏電流及較高擊穿電壓的電子裝置將允許將更多像素面積用於光傳輸及電路系統整合，從而導致更亮的顯示器、更高總體電氣效率、更快回應時間及更高解析度顯示器。
具有較高介電常數的絕緣材料可為顯示系統中的現代裝置提供增強的電氣效能（例如，更大電容、更高接通電流、減少的滯後、改進的駝峰效應及更少的短通道效應等）。此等高介電常數介電膜不僅歸因於較大介電常數而適於作為高效能儲存電容器，亦可用作理想的閘極絕緣體(gate insulator; GI)以提供高接通電流並且減少駝峰效應/短通道效應，以及優異阻障層（由於其高密度）。高介電常數介電質亦允許進一步縮放底板薄膜電晶體(backplane thin-film-transistor; TFT)，以便滿足對顯示裝置日益需求的解析度規格（例如，＞800 ppi）。在僅其上將形成電容器以增加電氣效能的有限面積餘留在顯示裝置中的情況下，高介電常數介電質變得越來越先進，下一代裝置可獲益於較高每英吋像素(higher pixel per inch; PPI)，並且在諸如TFT儲存電容器(Cst)、閘極絕緣體(GI)及氫阻障層的各種應用中替代習知介電質（例如，二氧化矽）。
根據一或多個實施例，本文揭示了一種製品，包含：基板；以及非晶氧化物膜，覆蓋基板的至少一部分，其中非晶氧化物膜包含第一氧化物及第二氧化物，其中第一氧化物包含氧化鋯(ZrO 2)、氧化鉿(HfO 2)、或其組合，其中第二氧化物包含二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)、或其組合，其中非晶氧化物膜係保形的並且包含小於約1%的孔隙率，並且其中非晶氧化物膜包含約8至約28的介電常數(k)。
在進一步的實施例中，本文揭示了一種電晶體結構，包含：閘極；源極；汲極；以及非晶氧化物膜，使閘極與源極或汲極的至少一者分離，其中非晶氧化物膜包含第一氧化物及第二氧化物，其中第一氧化物包含氧化鋯(ZrO 2)、氧化鉿(HfO 2)、或其組合，其中第二氧化物包含二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)、或其組合，其中非晶氧化物膜包含小於約1%的孔隙率，並且其中非晶氧化物膜包含約8至約28的介電常數(k)。
在又一實施例中，本文揭示了一種形成非晶氧化物膜的方法，包含：執行電漿增強原子層沉積(atomic layer deposition; ALD)製程以形成包含第一氧化物及第二氧化物的非晶氧化物膜，其中第一氧化物包含ZrO 2、HfO 2或其組合，其中第二氧化物包含SiO 2、Al 2O 3、NO、或其組合，其中非晶氧化物膜包含約8至約28的介電常數(k)，並且其中執行電漿增強ALD製程包含：執行一或多個ALD沉積超循環，每個ALD沉積超循環包含：執行一或多個第一ALD沉積循環以沉積第一氧化物的第一氧化物層；以及執行一或多個第二ALD沉積循環以沉積第二氧化物層來形成第二氧化物的非晶氧化物層。
本揭示的實施例係關於藉由原子層沉積(ALD)製造的新穎非晶高介電常數金屬矽酸鹽介電膜的製造方法及裝置應用。合成的高介電常數金屬氧化物可以藉由經由ALD超循環製程將各種元素（諸如矽(Si)、鋁(Al)或氮(N)）摻雜到高介電常數介電膜（諸如氧化鋯(ZrO 2)或氧化鉿(HfO 2)）中來實現。高介電常數金屬氧化物膜具有優秀的可調諧性及優異的電氣效能，適用於顯示器工業中的各種應用。亦描述了其製備、表徵及裝置效能評估的方法。
揭示了藉由原子層沉積(ALD)（例如，電漿增強(PE)ALD）沉積及/或生長的非晶氧化物膜及/或製品。非晶氧化物膜可由用摻雜劑或第二材料（例如，SiO 2）摻雜的主體或第一氧化物材料（例如，ZrO 2、HfO 2）組成。根據本文的實施例的此種膜及製品用於如上文描述的顯示器應用。然而，本文論述的膜亦可應用於其他類型的裝置，諸如半導體裝置。非晶氧化物膜及/或製品可以具有適用於顯示器應用及其他應用的電晶體結構的高介電常數（例如，大於SiO 2介電質的介電常數的兩倍或大於約7.8）。在一些實施例中，非晶氧化物膜可以包括可用摻雜劑（亦稱為次要或第二）金屬氧化物（例如，SiO 2）摻雜的主體（亦稱為主要或第一）金屬氧化物（例如，ZrO 2、HfO 2）。注意到，單獨使用ZrO 2可以不適用於GI膜，因為ZrO 2係缺氧的並且將與來自SiO 2的氧結合以形成具有電晶體結構的矽通道的合金。換言之，ZrO 2將形成具有矽通道的中間相層，此影響GI的效能。純ZrO 2的膜及製品亦可以導致顯著滯後電壓。具有矽通道的藉由ZrO 2形成的中間相層可以累積顯著電荷並且在電晶體結構中產生所謂的「熱缺陷」，有可能使平帶電壓偏移，並且可以有助於更高的滯後電壓。移除在用於GI的膜的底部及頂部處的中間相層可以改進電晶體結構的效能。用SiO 2摻雜ZrO 2不僅將膜或製品的結晶性改變為非晶相，亦形成與矽通道的較佳界面。由此，本文描述的實施例闡述了包含具有矽摻雜的氧化鋯的高介電常數閘極介電材料，與現有材料（諸如ZrO 2）相比，該高介電常數閘極介電材料提供了GI的改進效能。實施例亦提供了可用於GI的其他改進的材料，該等材料包括第一氧化物及第二氧化物的組合，第一氧化物包含氧化鋯(ZrO 2)、氧化鉿(HfO 2)或其組合，第二氧化物包含二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)或其組合。
根據一或多個實施例，用SiO 2摻雜ZrO 2膜可以將ZrO 2從四方/立方結晶相轉換為非晶相，並且可以增加膜或製品在高溫（例如，高於約400℃）下的熱穩定性。在實施例中，用SiO 2摻雜ZrO 2亦減少膜或製品中的缺陷並且減少洩漏。根據一或多個實施例，本揭示亦關於形成藉由原子層沉積(ALD)製程製造的具有高介電常數的非晶氧化物膜及/或製品的方法。非晶氧化物膜可具有適用於顯示器應用及/或其他應用的高密度及低膜洩漏。
根據本文的實施例的藉由ALD沉積的非晶氧化物高介電常數膜及/或製品可用於在TFT儲存電容器(C st)及閘極絕緣體(GI)以及其他應用中替代習知的介電材料（例如，由SiO 2組成）。較高介電常數可以導致用於保存閘極電壓(Vg)的較大儲存電容，可以導致從較強電場獲得的較高接通電流，可以減少閾值電壓(Vth)的變化，並且可以減少導致裝置操作中的滯後(lag)的駝峰效應及短通道效應。與傳統介電材料相比，根據本文的實施例的膜及/或製品亦可提供較強場效應，因為GI層有效地最小化TFT切換中的滯後。本文描述的高介電常數非晶氧化物膜可用高效能ALD系統製造，該系統經配置為在大規模面板（例如，1500 mmx1850 mm）上提供優異保形性、均勻性、處理量及電氣性質。為了進一步改進例如ZrO 2膜及/或HfO 2膜的膜性質及熱穩定性，膜可使用如本文描述的ALD超循環方法及/或其他ALD沉積方法用容易控制的SiO 2摻雜。ZrO 2及/或HfO 2膜的結晶性可基於用矽及/或鋁及/或氮摻雜而從四方/立方相改變為非晶相，從而減少主體/界面缺陷。針對顯示器底板TFT中的GI應用，如本文揭示的非晶氧化物膜可提供對裝置效能的顯著改進，包括減少滯後、斷開電流及駝峰效應。
根據本文的實施例生長保形非晶氧化物摻雜的高介電常數膜可經由時間連續電漿增強的原子層沉積(plasma-enhanced atomic layer deposition; PEALD)反應來實現。例如，包括沉積主體金屬氧化物（諸如ZrO 2）及摻雜劑金屬氧化物（諸如SiO 2）的ALD超循環製程（如本文描述）可在約100℃至約800℃、200℃至500℃、或任何獨立溫度或其中的子範圍下執行。ALD超循環製程可用於將ZrO 2或HfO 2的結晶性從四方/立方相改變為非晶相，從而降低ZrO 2或HfO 2主體金屬氧化物中的缺陷水平，同時改進與Si基板或其他基板（例如，半導體基板）的ZrO 2或HfO 2界面。如下文詳細論述，SiO 2摻雜劑水平亦可以藉由調節ALD超循環內的ZrO 2/SiO 2或HfO 2/SiO 2子循環的數目來容易地控制。所沉積膜可在100℃至約600℃、約400℃至約450℃、或任何獨立溫度或其中的子範圍下退火達約10 min至約60 min、約20 min至30 min、或任何獨立時間或其中的子範圍。在一些實施例中，退火在存在氮氣(N 2)的情況下執行。在一些實施例中，為了更佳環境穩定性及電氣性質（包括介電常數(k)、洩漏電流、擊穿電壓、平帶電壓偏移及/或滯後），執行退火以移除雜質。ALD循環可以產生ZrO 2（及/或HFO 2）及SiO 2（及/或Al 2O 3及/或NO）的交替層的方式執行。在一些實施例中，退火可促進多個層之間的擴散（例如，用於形成包含ZrO 2及SiO 2的單個層）。
根據實施例，可以存在用摻雜劑金屬氧化物（例如，SiO 2）摻雜主體金屬氧化物（例如，ZrO 2、HfO 2）來用作高介電常數介電材料的優點。例如，可以鈍化大部分與氧有關的主體缺陷，並且可改進在主體金屬氧化物膜與基板（例如，Si）之間的界面，此可以減少滯後並且增強擊穿電壓，從而使金屬氧化物摻雜的非晶主體氧化物膜適用於GI應用。此外，可以控制金屬氧化物摻雜水平並且經由如本文描述的超循環ALD製程，梯度摻雜輪廓係可能的。例如，ZrO 2非晶氧化物膜的較高SiO 2摻雜水平可以改進滯後（針對界面層為理想的），同時降低SiO 2摻雜水平可有益於較高介電常數(k)（亦即，適用於主體膜）。本文的膜及製品以及製備方法在為各種應用調節高介電常數膜性質方面提供高靈活性。另一優點係在退火期間主體金屬氧化物（例如，ZrO 2、HfO 2）的顯著改進的熱穩定性及膜在高於約450℃維持其非晶相達約20 min的持續時間的能力。此外，SiO 2摻雜的非晶主體ZrO 2膜可具有與習知膜相比較佳的環境防潮性，並且在沒有任何覆蓋層的情況下長時間在空氣中閒置之後維持目標膜性質。相比之下，結晶（亦即，四方/立方）ZrO 2膜易於吸收環境水分/與環境水分反應，從而顯著減小其介電常數k及電氣性質。
根據本文的實施例的非晶氧化物膜可用於若干應用。例如，在下一代行動TFT裝置中利用具有梯度SiO 2摻雜的非晶ZrO 2高介電常數膜的益處可以包括在具有高處理量的大規模1500 mmx1850 mm面板上的良好膜均勻性；高保形性（＞95%側壁）及精確厚度控制（埃位準），適用於高密度裝置陣列（高PPI）及3D結構。額外益處包括與目前的行動顯示器技術節點的相容性及容易大量生產。對於GI應用，與習知GI材料相比，非晶氧化物膜可提供較強場效應及顯著減少的界面缺陷，以及改進的滯後及較少的駝峰效應，以便增加裝置切換速度及操作穩定性。對於儲存電容器(Cst)應用，使用具有較高介電常數的膜提供了較大儲存電容器以保存閘極電壓(Vg)，對抗歸因於經由切換TFT的I-off引起的Vg衰減。對於程式電容器(Cpr)應用，大電容補償驅動TFT的Vth變化，而缺乏針對VR/AR應用的補償TFT。如本文揭示的高介電常數非晶矽酸鹽膜及/或製品亦可減小電晶體的面積，此可以節省出空間用於電力線。減小的面積可以最小化在高亮度條件下藉由IR降導致的長程非均勻性。
在實施例中，具有梯度金屬氧化物摻雜劑（例如，SiO 2）的非晶高介電常數主體金屬氧化物（例如，ZrO 2）可使用如本文描述的ALD超循環製程來實現。與用於顯示裝置的習知膜/製品相比，對於具有＞85%的ZrO 2含量的富含ZrO 2的膜，所得膜/製品可以具有改進的滯後（＜100 mV）以及高介電常數值（＞12）。對於甚至較高的SiO 2摻雜，洩漏可以改進為＜2E -10A/cm 2，並且擊穿場可以增強為＞12 MV/cm。與毯覆式ZrO 2膜相比，SiO 2摻雜的ZrO 2膜在高達450℃的退火測試中顯示熱穩定性，以及在空氣暴露老化測試中的較強環境抗性。此製造方法亦與用於顯示器底板TFT的現有整合流程相容。
在實施例中，所描述的非晶氧化物材料的電容可藉由改變介電材料（例如，增加或減少ZrO 2中的SiO 2摻雜劑的量）及在電極之間形成的介電層的尺寸及/或介電層的厚度來調節。例如，當介電層用具有較高介電常數的材料替代時，電容器的電容亦增加。
用於顯示器應用的高介電常數閘極絕緣體的優點包括高I-on（接通電流）、較強電場、及減少的短通道效應/滯後。根據本文的實施例的非晶高介電常數（高k）閘極絕緣體可減少在第一氧化物（例如，氧化鋯）到第二氧化物（例如，SiO 2、Al 2O 3）之間的界面缺陷。此種非晶高介電常數閘極絕緣體亦可提供鈍化O -空位主體缺陷以及滯後、洩漏及駝峰效應的改進。與習知電晶體結構材料相比，具有用第二成分（例如，氧化物、金屬、元素、Si、A、N、或其任何組合）摻雜的第一成分（例如，氧化物、金屬、元素、ZrO 2、HfO 2或ZrO 2與HfO 2的組合）的非晶氧化物膜可具有改進的熱穩定性及防潮性。當與矽通道直接接觸時，此種膜可係穩定的並且具有優異的電氣穩定性。
第1圖圖示了根據本揭示的一或多個實施例的非晶氧化物膜（例如，電容器的閘極絕緣體）100。根據實施例，膜100可在基板102的至少一個表面上沉積。適宜基板材料包括但不限於純矽(Si)、鍺(Ge)、III-V族半導體（例如，InP、InAs等）、裸玻璃(SiO 2)及/或其組合。基板的至少一個表面可係裸基板材料（例如，Si）或可係在基板上形成的一或多個塗層。例如，非晶氧化物可沉積或以其他方式在金屬氧化物、磷摻雜的Si、硼摻雜的Si、鎵摻雜的Si或前述的任何兩個或多個的組合上形成。非晶氧化物膜100可在裸基板上及/或在覆蓋基板的塗層上沉積。
如第1圖所示，第一氧化物層104可在表面上沉積。根據實施例，第一氧化物層104可係主體材料，例如，高介電常數介電材料。適宜的高介電常數介電材料包括但不限於氧化鋯(ZrO 2)、氧化鉿(HfO 2)或其組合。在實施例中，第一氧化物層104包括ZrO 2。在一些實施例中，第一氧化物層104可係附著材料，該附著材料可係適宜地附著到基板表面以及附著到在附著材料上方沉積的膜的材料。在一些實施例中附著材料可與用於摻雜主體材料的摻雜劑材料相同。適宜附著材料包括但不限於SiO 2、氧化鋁(Al 2O 3)、一氧化氮(NO)、氧化鎂(MgO)、氧化鈦(TiO 2)或前述的任何兩個或多個的組合。在實施例中，第一氧化物層包括SiO 2。
非晶氧化物膜100或製品可進一步包括在第一氧化物層104上方沉積的第二氧化物層106。第二氧化物層106可係如上文闡述的主體材料。適宜主體材料包括但不限於氧化鋯(ZrO 2)、氧化鉿(HfO 2)或其組合。在實施例中，第二氧化物層包括ZrO 2。在實施例中，當第一氧化物層104包括附著材料時，則第二氧化物層106可由主體材料形成。在一些實施例中，當第一氧化物層104由主體材料形成時，第二氧化物層106可由摻雜劑材料形成。用於第二氧化物層的適宜摻雜劑材料包括但不限於二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)、或前述的任何兩個或多個的組合。在實施例中，第二氧化物層包括SiO 2。
非晶氧化物膜100或製品可使用原子層沉積(ALD)（例如，電漿增強(PE) ALD）沉積。非晶氧化物膜100或製品的每個金屬氧化物層104、106可藉由至少一個ALD循環沉積，其中每個ALD循環係兩個半反應的集合，包括吸附金屬的第一半反應及氧反應物與吸附金屬的反應的第二半反應。各自藉由至少一個ALD循環沉積的兩個金屬氧化物層104、106的集合可統稱為超循環層114。例如，沉積摻雜劑材料的第一氧化物層104接著沉積主體材料的第二氧化物層106導致超循環層114。第一氧化物層104可藉由x個第一ALD循環沉積且第二氧化物層106可藉由y個第二ALD循環沉積，並且所得超循環層114將係x+y層的總和，其中x及y各自獨立地係至少為1的整數。例如，在超循環中可沉積摻雜劑材料（例如，SiO 2）的約1至約40個循環並且可沉積主體材料（例如，ZrO 2）的約20至約200個循環。在超循環中沉積的每個金屬氧化物層104、106可具有約1 Å至約1000 Å、約1 Å至約600 Å、約1 Å至約50 Å、約1 Å至約25 Å、約1 Å至約10 Å、或任何獨立厚度或此等範圍內的子範圍的厚度。在實施例中，非晶氧化物塗層具有至少約5 Å至約3000 Å的厚度。所沉積的金屬氧化物層104、106可係適宜地薄，使得層104、106生長到彼此中，亦即，使得兩個金屬氧化物層104、106組合及/或混合以形成摻雜的金屬氧化物層。
為了構建該厚度的非晶氧化物膜100或製品，複數個超循環可沉積為層114、116的堆疊。在第1圖所示的實施例中，在超循環層114、116之間可能存在m個超循環層，其中m係至少為0.5的小數，或m係0.5至100.0、1.0至50.0、5.0至25.0、或任何獨立值或此等範圍內的子範圍。在實施例中，超循環層（包括114、116）的總數可由m表示。在實施例中，沉積為超循環層116的部分的第三氧化物層108可與第一氧化物層104相同。根據實施例，第三氧化物層108可係主體材料，例如，高介電常數介電材料、低介電常數介電材料及/或習知的半導體氧化物材料。適宜的高介電常數介電材料包括但不限於氧化鋯(ZrO 2)、氧化鉿(HfO 2)或其組合。適宜的低介電常數介電材料包括但不限於多孔SiO 2膜、SiCON化合物介電質、SiC膜或其組合。習知的介電材料包括但不限於SiO 2、GeO x、SiN x或其組合。在實施例中，第三氧化物層108包括ZrO 2。在一些實施例中，第三氧化物層108可係摻雜劑材料。適宜的摻雜劑材料包括但不限於矽、SiO 2、鋁、氧化鋁(Al 2O 3)、氮、一氧化氮(NO)、或前述的任何兩個或多個的組合。在實施例中，第三氧化物層108可包括SiO 2。
非晶氧化物膜100或製品可進一步包括在第三氧化物層106上方沉積以形成超循環層116的第四氧化物層108。第四氧化物層110可係如上文闡述的主體材料。適宜主體材料包括但不限於氧化鋯(ZrO 2)、氧化鉿(HfO 2)或其組合。在實施例中，第四氧化物層110可係ZrO 2。在實施例中，第四氧化物層110可與第三氧化物層108不同。在一些實施例中，當第三氧化物層104由主體材料形成時，第四氧化物層104可由摻雜劑材料形成。第四氧化層的適宜摻雜劑材料包括但不限於二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)或前述的任何兩個或多個的組合。在一些實施例中，第四氧化物層包括SiO 2。一旦沉積，非晶氧化物膜100可具有約8至約34、約10至約25、約15至20、或任何獨立值或此等範圍內的子範圍的介電常數。
根據實施例，在第一氧化物層104中的第一成分與在第二氧化物層106中的第二成分的莫耳比率、或在第三氧化物層108中的第一成分與在第四氧化物層中的第二成分的莫耳比率可係約1:100至約100:1、約1:10至約10:1、約3:20至約20:3、1:5至5:1、或任何獨立比率或此等範圍內的子範圍。類似地，所得超循環層114、116（亦即，含有第一及第二氧化物的混合物）獨立地可包括約1:100至約100:1、約1:10至約10:1、約3:20至約20:3、1:5至5:1、或任何獨立比率或此等範圍內的子範圍的第一成分與第二成分的莫耳比率。例如，在一實施例中，非晶氧化物層可包括X-Y mol%的ZrO 2及A-B mol%的SiO 2。在一或多個實施例中，其中第一氧化物係SiO 2並且第二氧化物係ZrO 2，兩種金屬氧化物可以約1:1的莫耳比率存在。此種膜係呈非晶相並且具有高於單獨SiO 2的介電常數。包括至少兩種不同金屬氧化物的組合的此種複合非晶氧化物膜的性質可以與常用於電晶體結構的亞硝酸矽膜的彼等相比較佳。此外，富含SiO 2的膜/製品可以係亞硝酸鹽膜的良好替代，尤其用於GI應用。
根據實施例，在第一超循環層中的第一氧化物及第二氧化物的量可與在第二超循環層中的第一氧化物及第二氧化物的量不同。在第二超循環層中的量可與在第三超循環層中的第一氧化物及第二氧化物的量不同，並且依此類推。例如，在最靠近基板102的一或多個超循環層中，第一氧化物及第二氧化物可以第一量存在。在一或多個第二超循環層中，例如，在非晶氧化物膜100的中間，第一氧化物及第二氧化物可以第二量存在。在非晶氧化物塗層100的表面附近的一或多個超循環層（例如，超循環層116）中，第一氧化物及第二氧化物可以第三量存在。類似地，第一氧化物及第二氧化物可在最靠近基板102的一或多個超循環層114中以第一比率存在，在非晶氧化物塗層100的中間的一或多個超循環層中以第二比率存在，並且在非晶氧化物塗層100的表面附近的一或多個超循環層116中以第三比率存在。在一些實施例中，第一比率近似等於第三比率。在一個示例實施例中，非晶氧化物膜在與基板102的界面附近具有10比40的第一比率，在非晶氧化物膜中間附近具有40比10的第二比率，並且在非晶氧化物膜的頂部附近具有10比40的第三比率。應當注意，第一氧化物及第二氧化物的上述論述係僅出於說明性目的。如上文闡述，超循環層可能不包括相同的兩種金屬氧化物。例如，超循環層114可包括金屬M 1及M 2，在第1圖中描繪的m個區域內的超循環層可包括M 1及M 3、M 2及M 3、M 3及M 4，並且超循環層116可包括M 1至M 4、M 5及M 6的任一者或前述的任何組合。
根據實施例，可藉由ALD（例如，PEALD）沉積的非晶氧化物膜100可係保形的。如本文所使用，術語「保形」指所沉積膜或層的厚度為跨基板表面相對均勻的（使得例如塗層的最厚區域不大於最薄區域的厚度約3倍），使得膜塗佈基板的表面形狀類似於下層基板表面的表面形狀。保形性可藉由具有10 nm或更低的解析度的穿透式電子光譜法(transmission electron spectroscopy; TEM)決定。在此尺度下，較低解析度技術無法區分保形與不保形塗層。較佳地塗佈期望的基板表面，而實質上沒有針孔或缺陷。如藉由穿隧電子顯微鏡(Tunneling Electron Microscopy; TEM)量測，非晶氧化物膜100可具有小於約1%、小於約0.1%的孔隙率或約零孔隙率。包括介電常數、洩漏電流、擊穿電壓、平帶電壓及/或滯後的電氣性質可以在室溫及環境壓力下藉由汞探針或電氣探針站表徵。
根據一或多個實施例，第二成分可係摻雜劑，其中非晶氧化物膜包含以至少約1 mol%至小於約50 mol%的量的第二成分。在一或多個實施例中，第一氧化物包含ZrO 2，其中第二氧化物包含SiO 2，並且其中SiO 2以至少約9 mol%至小於約50 mol%的量存在。非晶氧化物膜可具有至少約200 Å至約2,000 Å的厚度。此外，非晶氧化物膜或製品可以具有在非晶氧化物膜的第一厚度內的第一成分與第二成分的第一比率，在非晶氧化物膜的第二厚度內的第一成分與第二成分的第二比率，以及在非晶氧化物膜的第三厚度內的第一成分與第二成分的第三比率。
第2圖係可用於沉積如本文描述的非晶氧化物膜的原子層沉積(ALD)腔室200的示意性橫截面圖。如本文描述，ALD沉積製程可用於形成介電層，諸如絕緣層、閘極絕緣層、蝕刻終止層、層間絕緣體、用於電容器的介電層或在顯示裝置中的鈍化層。腔室200可包括腔室主體202、蓋組件204、基板支撐組件206、及處理套組250。蓋組件204可在腔室主體202上設置，並且基板支撐組件206可至少部分設置在腔室主體202內。腔室主體202可包括在其側壁中形成的狹縫閥開口208以提供到處理腔室200的內部的入口。在一些實施例中，腔室主體202包括與真空系統（例如，真空泵）流體連通的一或多個孔。孔為腔室200內的氣體提供出口。真空系統可藉由處理控制器控制以維持ALD腔室200內的壓力適用於ALD製程。蓋組件204可包括一或多個差動泵及淨化組件220。差動泵及淨化組件220可安裝到具有波紋管222的蓋組件204。波紋管222允許泵及淨化組件220相對於蓋組件204垂直地移動，同時仍維持防止氣體洩漏的密封。當將處理套組250升高到處理位置中時，使處理套組250上的順應性第一密封件286及順應性第二密封件288與差動泵及淨化組件220接觸。差動泵及淨化組件220與真空系統（未圖示）連接並且維持在低壓下。
如第2圖所示，蓋組件204可包括RF陰極210，該RF陰極可以在腔室200內及/或在處理套組250內產生反應性物質的電漿。RF陰極210可例如藉由電加熱元件（未圖示）加熱，並且例如藉由循環冷卻流體冷卻。可使用能夠將氣體活化為反應性物質並且維持反應性物質的電漿的任何電源。例如，可使用基於RF或微波(microwave; MW)的電力放電技術。活化亦可藉由基於熱的技術、氣體分解技術、高強度光源（例如，UV能量）、或暴露於X射線源來產生。
基板支撐組件206可以至少部分設置在腔室主體202內。基板支撐組件206可以包括基板支撐構件或基座230以支撐基板102，用於在腔室主體內處理。基座230可穿過一或多個軸件224耦接到基板升舉機構（未圖示），該（等）軸件延伸穿過在腔室主體202的底表面中形成的一或多個開口226。基板升舉機構可以藉由波紋管228撓性地密封到腔室主體202，該等波紋管防止軸件224周圍的真空洩漏。基板升舉機構允許基座230在ALD腔室200內在下部機器人進入位置（如圖所示）與處理、處理套組傳遞、及基板傳遞位置之間垂直地移動。在一些實施例中，基板升舉機構在與所描述的彼等相比較少的位置之間移動。
在一些實施例中，基板102可使用真空夾盤（未圖示）、靜電夾盤（未圖示）、或機械夾具（未圖示）固定到基座。基座230的溫度可在ALD腔室200中的處理期間（例如，藉由處理控制器）控制以影響基板102及處理套組250的溫度，以改進ALD處理的效能。基座230可藉由例如基座230內的電加熱元件（未圖示）加熱。例如，基座230的溫度可藉由腔室200中的高溫計（未圖示）決定。
如第2圖所示，基座230可以包括穿過基座230的一或多個孔隙234以容納一或多個升舉銷236。將每個升舉銷236安裝為使得升舉銷236可在孔隙234內自由地滑動。支撐組件206係可移動的，使得當支撐組件206處於下部位置時，升舉銷236的上表面可以位於基座230的基板支撐表面238之上。相反地，當支撐組件206處於提升的位置時，升舉銷236的上表面位於基座230的上部基板支撐表面238之下。當接觸腔室主體202時，升舉銷236抵靠基板102的下表面推動，從而將基板升舉離開基座230。相反地，基座230可從升舉銷236提升基板102。
第3A圖描繪了在TFT裝置結構300中具有非晶氧化物膜以形成電容器、或閘極絕緣層、或其他適宜的絕緣層的TFT裝置結構300的實例。示例性TFT裝置結構300的一部分在第3A圖中描繪為在基板302上形成。TFT裝置結構300包含用於OLED裝置的低溫聚矽(low temperature polysilicon; LTPS) TFT。LTPS TFT裝置結構300係構建有在光學透明基板302上形成的源極區域309a、通道區域308、及汲極區域309b的MOS裝置，該光學透明基板上設置或不設置光學絕緣層304。源極區域309a、通道區域308、及汲極區域309b一般由最初沉積的非晶矽（a-Si）層形成，該非晶矽層通常稍後經熱或雷射處理以形成聚矽層。源極、汲極及通道區域309a、308、309b可以藉由圖案化光學透明基板302上的區域並且離子摻雜所沉積的初始a-Si層來形成，該a-Si層隨後經熱或雷射處理（例如，激發物雷射退火處理）以形成聚矽層。閘極絕緣層305（例如，視情況藉由第5圖的製程500形成的具有高介電常數的絕緣層或混合膜堆疊310）可隨後在所沉積的聚矽層的頂部上沉積以使閘電極314與通道區域308、源極區域309a及/或汲極區域309b隔離。閘電極314在閘極絕緣層305的頂部上形成。閘極絕緣層305亦通常稱為閘極氧化物層。電容器層312（例如，亦可係藉由第5圖製程500形成的絕緣層或混合膜堆疊310）及裝置連接隨後經由絕緣材料製成以允許控制TFT裝置。如藉由第3A圖中的圓圈指示，在TFT裝置結構300中的閘極絕緣層305及電容器層312亦可藉由具有高介電常數以及低膜洩漏的非晶氧化物膜310製造，該非晶氧化物膜包括第一層304及第二層308以及其間形成的界面層306。在其中存在可選絕緣層304的實施例中，由於可選絕緣層304及第一層304均可由矽材料形成，可消除包含含矽層的第一層304。
第3A圖的TFT裝置結構300僅部分形成係為了便於描述及解釋關於混合膜堆疊310可用於裝置結構300中的一些位置的地方，其用於形成裝置結構300中的閘極絕緣層305或電容器層312、或兩者。
在形成電容器層312之後，層間絕緣體306可在電容器層312上形成。層間絕緣體306可係任何適宜的介電層，諸如氧化矽或氮化矽材料。層間絕緣體306可呈在電容器層312上形成的單層的形式。或者，層間絕緣體306可呈用於不同裝置規格的多層的形式。在第3A圖中描繪的實例中，層間絕緣體306包括在氧化矽層的第二層303上形成的氮化矽的第一介電層302。隨後，源極-汲極金屬電極層310a、310b隨後在電氣連接到源極區域309a及汲極區域309b的層間絕緣體306、電容器層312及閘極絕緣層305中沉積、形成及圖案化。
在圖案化源極-汲極金屬電極層310a、310b之後，平坦化層315隨後在源極-汲極金屬電極層310a、310b上方形成。平坦化層315可由聚醯亞胺、苯并環丁烯-系列樹脂、旋塗玻璃(spin on glass; SOG)或丙烯酸酯製造。平坦化層315稍後經圖案化以允許像素電極316在平坦化層315上形成並且在平坦化層315中填充，從而電氣連接到源極-汲極金屬電極層310a、310b。
在第3A圖中描繪的此實例中，電容器層310在延伸到電容器結構313（例如，MIM（金屬絕緣金屬）結構）的閘電極314上形成，該電容器結構在上部電極311與下部電極309之間形成。上部電極311可橫向耦接到源極-汲極金屬電極層310a、310b，而下部電極309可橫向耦接到閘電極314、或裝置結構300中的其他適宜電極。在裝置結構300中形成的電容器結構313可係儲存電容器，該儲存電容器可改進顯示裝置電氣效能。注意到，電容器結構313可在裝置結構300中的任何適宜位置中形成，用於不同的裝置效能目標。
在第3B圖中描繪的另一實例中，類似於第3A圖中描繪的電容器結構313的電容器結構322可形成為具有混合膜堆疊310的不同尺寸及/或輪廓，該混合膜堆疊用作在上部電極311與下部電極309之間形成的電容器層320。不同於第3A圖所示的從閘電極314之上的區域延伸到在上部電極311與下部電極309之間的區域的電容器層312，在第3B圖中描繪的電容器層320實質上在上部電極311與下部電極309之間的區域中形成。因此，包含氧化矽或氮化矽的規則層間絕緣體324可在圍繞電容器結構322的閘極絕緣層305上形成。在電容器結構322中形成為電容器層320的混合膜堆疊310可具有與下部閘極絕緣層305接觸的底表面。如在第3B圖中描繪，層間絕緣體324可呈單層形式，或呈多層形式。
注意到，例如藉由製程500形成的混合膜堆疊310可用於形成電容器層320、如在第3B圖的圓圈中指示的閘極絕緣層305、鈍化層或在包括用於LCD或OLED TFT的LTPS TFT的TFT裝置結構300中獲益於絕緣材料的任何其他適宜層。
注意到，用於形成電容器結構322、313的上部電極311及下部電極309亦可係像素電極及/或共用電極。
參見第4圖，根據本文的實施例的非晶氧化物膜可使用ALD沉積到基板405的表面的至少一部分上。對於ALD，將前驅物吸附到表面上或反應物與所吸附前驅物的反應可被稱為ALD循環的「半反應」。在第一半反應期間，將前驅物脈衝到基板405的表面的至少一部分上（包括到表面上的任何現有塗層、膜或結構上）達足以允許前驅物完全吸附到表面上的時間段。吸附係自我限制的，由於前驅物將吸附到表面上的有限數目的可用位點上，從而在表面上形成均勻連續的吸附層。已經用前驅物吸附的任何位點將變得不可用於利用相同前驅物的進一步吸附，除非及/或直到所吸附位點經歷將在均勻、連續的吸附層上形成新可用位點的處理。示例性處理可係電漿處理、藉由將均勻、連續的吸附層暴露於自由基的處理、或引入能夠與吸附到表面上的最近的均勻連續層反應的不同前驅物。在一些實施方式中，兩種或多種前驅物可一起注入並且吸附到表面上。在ALD反應腔室中餘留的任何過量前驅物可泵送出，直到注入含氧反應物以與被吸附物反應來形成固體單相或多相層。此新鮮層容易在下一ALD循環中吸附前驅物。
如第4圖所示，基板405的表面的至少一部分可與包含至少一種金屬的第一前驅物410接觸。表面可與第一前驅物410接觸達第一持續時間，直到製品405的表面的至少一部分完全用第一前驅物410吸附以形成吸附層415。此可稱為ALD循環的第一半反應。第一前驅物410可係Zr前驅物、Hf前驅物或其組合。適宜的鋯前驅物包括但不限於溴化鋯(IV)、氯化鋯(IV)、三級丁醇鋯(IV)、四(二乙基醯胺基)鋯(IV)、四(二甲基醯胺基)鋯(IV)、四(乙基甲基醯胺基)鋯(IV) (TEMAZ)、或其組合。適宜的鉿前驅物包括但不限於氯化雙(三甲基甲矽烷基)醯胺基鉿(IV)、二甲基雙(環戊二烯基)鉿(IV)、二甲基雙(環戊二烯基)鉿(IV)、三級丁醇鉿(IV)、異丙醇鉿異丙醇加合物、四(二乙基醯胺基)鉿(IV)、四(二甲基醯胺基)鉿(IV)、四(乙基甲基醯胺基)鉿(IV)、或其組合。
或者，第一前驅物410可係Si前驅物、Al前驅物、N前驅物或前述的任何兩個或多個的組合。適宜的矽前驅物包括但不限於二異丙基胺基矽烷(DIPAS)、矽烷、二氯矽烷、2,4,6,8-四甲基環四矽氧烷、二甲氧基二甲基矽烷、二矽烷、甲基矽烷、八甲基環四矽氧基、三(異丙氧基)矽烷醇、三(三級丁氧基)矽烷醇、三(三級戊氧基)矽烷醇或其組合。適宜的鋁前驅物包括但不限於三甲基鋁(TMA)、二乙基乙氧基鋁、三(乙基甲基醯胺基)鋁、二級丁氧基鋁、三溴化鋁、三氯化鋁、三乙基鋁、三異丁基鋁、三甲基鋁、三(二乙基醯胺基)鋁、或其組合。適宜的氮前驅物包括但不限於N 2、NH 3、或N 2H 4、C 1-C 10烷基肼化合物或其組合。
沉積氮作為摻雜劑可在與沉積矽及/或鋁相比較高的溫度下實現。此外，使用N作為摻雜劑消除由使用含金屬摻雜劑導致的可能金屬污染。有關N的副產物亦可容易地清潔。具有Al 2O 3作為摻雜劑的膜或製品可獲益於SiO 2覆蓋層或其他結構，用於在清潔所得膜及/或製品期間保護Al 2O 3。如同SiO 2，Al 2O 3摻雜劑可將諸如ZrO 2或HfO 2的主體材料從結晶相轉化為非晶相並且在約400℃或更高的溫度下的退火期間提供良好溫度穩定性。
隨後，可將基板405引入反應物420以與吸附層415反應來生長實體層425（例如，使得層425完全生長或沉積，其中術語「生長」及「沉積」可在本文中互換地使用）。第一反應物420可係氧、水蒸汽、臭氧、氧自由基、或其他氧源。層425可係單層金屬氧化物（例如，ZrO 2、SiO 2）。
層425可係均勻、連續且保形的。塗層係無孔隙率的（例如，具有孔隙率零）或在實施例中作為近似零孔隙率（例如，0%至0.01%的孔隙率）。在單個ALD沉積循環之後，在一些實施例中，層425可具有小於一個原子層至幾個原子的厚度。一些金屬有機前驅物分子係大的。在與反應物420反應之後，大的有機配位體可去除，從而餘留小得多的金屬原子。一個完整ALD循環（例如，包括引入前驅物410接著引入反應物420）可導致形成具有小於單個單位單元的平均厚度的層。
多個完整ALD沉積循環可實施以沉積較厚層425，其中每個完整循環（例如，包括引入前驅物410、沖洗、引入反應物420、及再次沖洗）藉由一個原子至幾個原子的額外分數添加到厚度。如圖所示，多達m個完整循環可執行以生長層425，其中m係至少一的整數。在一些實施例中，經由完整循環或循環序列，非晶氧化物膜的層可以在基板405上生長為層425。
在實施例中，在形成具有目標厚度的層425之後，執行進一步的ALD製程操作以沉積包含與層425中的金屬氧化物不同的金屬氧化物的層435。例如，在反應物420從ALD反應腔室抽出之後，層425的至少一部分可與第二前驅物430接觸，該第二前驅物包含與第一前驅物410及層425中的至少一種金屬不同的至少一種金屬。層425可與第二前驅物430接觸達一持續時間，直到層425的至少一部分用第二前驅物430完全吸附以形成部分吸附層435。若第一前驅物410係如上文描述的Zr前驅物、Hf前驅物或其組合，則第二前驅物430可係如上文描述的Si前驅物、Al前驅物、N前驅物或前述的任何兩個或多個的組合。或者，若第一前驅物420係如上文描述的Si前驅物、Al前驅物、N前驅物或前述的任何兩個或多個的組合，則第二前驅物430可係如上文描述的Zr前驅物、Hf前驅物或其組合。
隨後，可將基板405引入反應物440以與部分吸附層435反應來生長層445（例如，使得層445完全生長）。沉積第一氧化物層425接著沉積第二氧化物層435可被認為係超循環。反應物440可與反應物420相同、或可不同。在實施例中，反應物440可係氧、水蒸汽、臭氧、氧自由基、或其他氧源。
多個完整ALD沉積循環可實施以沉積較厚層445，其中每個完整循環（例如，包括引入前驅物430、沖洗、引入反應物440、及再次沖洗）藉由一個原子至幾個原子的額外分數添加到厚度。如圖所示，多達n個完整循環可執行以生長層445，其中n係至少一的整數。在一些實施例中，非晶氧化物膜可以經由完整循環或循環序列在基板405上生長為層425，並且隨後，在淨化沉積腔室之後，另一完整沉積循環或沉積循環序列可以用於生長相同金屬氧化物或不同金屬氧化物的另一層。
可執行一或多個超循環，其中超循環包括流動前驅物410、沖洗、流動反應物420、及沖洗的m次重複，接著流動前驅物430、沖洗、流動反應物440、及沖洗的n次重複。m及/或n的值可改變或保持與每個超循環相同。如圖所示，多達z個超循環可執行以生長膜450，其中z係至少一的整數。膜450可包括第一氧化物（例如，SiO 2）及第二氧化物(ZrO 2)的層的交替序列，其中第一氧化物可中斷第二氧化物的晶體形成及/或第二氧化物可中斷第一氧化物的晶體形成，從而導致膜450為非晶氧化物膜。
所得非晶氧化物膜450可係均勻、連續且保形的。膜450係無孔隙率的（例如，具有孔隙率零）或在實施例中具有近似零的孔隙率（例如，0%至0.01%的孔隙率）。
根據本文的實施例，膜450可係非晶氧化物膜。在一些實施例中，每個金屬氧化物層425、435可具有一個原子層至幾個原子的厚度。所沉積的金屬氧化物層425、435可適宜地為薄的，使得層425、435生長到彼此中，亦即，使得兩個金屬氧化物層425、435結合及/或混合。在實施例中，非晶氧化物膜450可具有約1 Å至約100 Å、約1 Å至約50 Å、約1 Å至約25 Å、約1 Å至約10 Å、或任何獨立值或此等範圍內的子範圍的厚度。
在實施例中，非晶氧化物膜450具有約1:100至約100:1、約1:10至約10:1、約3:20至約20:3、1:5至5:1、或任何獨立比率或此等範圍內的子範圍的第一成分（例如，氧化物）與第二成分（例如，氧化物）的莫耳比率。在實施例中，非晶氧化物膜450可包括主體金屬氧化物（例如，ZrO 2）及摻雜劑金屬氧化物（例如，SiO 2），其中主體金屬氧化物超過摻雜劑金屬氧化物。
在一些實施例中，所描述的ALD製程可執行以在沉積非晶氧化物膜或製品之前沉積附著層。附著層可以包括但不限於SiO 2、Si、SiC、Si xC yO z、Si xO yN z、Si xC yN z、Si 3N 4、其他含Si材料、Al 2O 3、AlN、或其組合。例如，矽前驅物可用於沉積Si接著氧源反應物以形成SiO 2附著層。
第5圖示出了根據實施例的用於形成非晶氧化物膜或製品的方法500。方法500可用於在基板表面的至少一部分上沉積如本文描述的非晶氧化物膜。方法可於方塊505藉由將基板載入ALD或PEALD沉積腔室中開始。視情況，執行沉積製程以在基板上沉積附著層，諸如Si xO y（例如，SiO 2）層。在一個實施例中，方法500包括在基板表面上形成附著層，及在附著層上形成非晶氧化物膜或製品。
於方塊510，根據本文的實施例，方法可包括執行一或多個ALD沉積超循環以沉積及/或形成非晶氧化物膜及/或製品。執行一或多個ALD沉積超循環可包括於方塊515執行一或多個第一ALD沉積循環以沉積第一氧化物層。第一ALD沉積循環可重複m次以將第一氧化物層構建到目標厚度，其中m係至少1的整數。在一實施例中，第一氧化物可包括在10 kW RF下使用TEMAZ前驅物連同N 2O沉積的ZrO 2。在一實施例中，第二氧化物可包括SiO 2並且可在4 kW RF下使用DIPAS前驅物連同N 2O沉積。
於方塊520，方法可進一步包括執行一或多個第二ALD沉積循環以沉積第二氧化物層，用於形成非晶氧化物層。第二ALD沉積循環可重複n次以沉積期望量的第二氧化物。如上文闡述，在非晶氧化物膜或製品中的第一氧化物與第二氧化物的莫耳比率可係約1:100至約100:1、約1:10至約10:1、約3:20至約20:3、1:5至5:1、或任何獨立比率或此等範圍內的子範圍。在一些實施例中，在非晶氧化物膜或製品中的第一氧化物（例如，ZrO 2、HfO 2）的量可係約50 mol%至約91 mol%。在非晶氧化物膜或製品中的第二氧化物（例如，SiO 2、Al 2O 3、NO）的量可係至少約9 mol%至約50 mol%。
在實施例中，方法500可包括執行複數個ALD超循環，亦即，重複方塊510、520。在一些實施例中，不同數目的ALD沉積循環可於方塊515及520執行用於不同超循環。此可導致在非晶氧化物膜的不同深度或區域處的第一及第二氧化物的莫耳比率的梯度。根據實施例，方法500可包括在第一超循環層中在第一比率下以第一量沉積第一氧化物及第二氧化物。方法500可進一步包括在覆蓋第一超循環層的第二超循環層中在第二比率下以第二量沉積第一氧化物及第二氧化物。方法500額外可包括在覆蓋第二超循環層的第三超循環層中在第三比率下以第三量沉積第一氧化物及第二氧化物，並且依此類推。如關於第1圖所描述，藉由方法500沉積的所得非晶氧化物膜可在膜的不同厚度處具有不同組成。
視情況，於方塊525，方法500包括退火非晶氧化物膜或製品或者使膜或製品經歷熱處理以從表面蒸發任何剩餘氣體及/或成分及/或純化非晶氧化物膜。退火製程亦可導致第一及第二氧化物相互擴散。退火或熱處理可在約200℃至約1,000℃、約300℃至約800℃、約420℃至約600℃的溫度、或任何獨立溫度或前述範圍內的子範圍下。
除了使用包括執行一或多個超循環以沉積含有第一氧化物及第二氧化物的金屬氧化物塗層的ALD技術之外，亦可使用額外的ALD技術，如下文闡述。
第6圖示出了根據實施例的用於形成非晶氧化物膜或製品的方法600。方法600可用於在基板表面的至少一部分上共沉積金屬氧化物以形成如本文描述的非晶氧化物膜或製品。方法600可開始於方塊605，藉由將基板載入ALD或PEALD沉積腔室中。
視情況，可執行沉積製程以在基板上沉積附著層，諸如Si xO y（例如，SiO 2）層。在一個實施例中，方法600包括在基板表面上形成附著層，及在附著層上形成非晶氧化物膜或製品。
於方塊610，根據本文的實施例，方法600可包括執行一或多個ALD共沉積循環以沉積及/或形成非晶氧化物膜及/或製品。執行一或多個ALD共沉積循環可包括於方塊615使基板表面的至少一部分與第一前驅物接觸達第一持續時間以形成包含第一成分的部分吸附層。於方塊620，方法600可進一步包括使部分吸附層與第二前驅物接觸以形成包含第一成分及第二成分的共吸附層。第二前驅物可用第二成分替換一些吸附的第一成分，從而導致吸附層含有第一成分及第二成分兩者。選擇首先流動哪個前驅物、及第二前驅物流動到沉積腔室中的持續時間可影響吸附層中的第一成分與第二成分的比率。於方塊625，共吸附層可隨後與反應物接觸達一時間段以形成非晶氧化物膜。一起執行方塊615、620及625係ALD循環。方法600可包括重複ALD循環至少m次，直到非晶氧化物膜達到期望厚度。
根據實施例，方法600可包括在第一共吸附膜中在第一比率下以第一量沉積第一成分及第二成分。方法600可進一步包括在覆蓋由第一共吸附膜形成的氧化物層的第二共吸附膜中在第二比率下以第二量沉積第一成分及第二成分。方法600額外可包括在覆蓋由第二共吸附膜形成的第二氧化物層的第三共吸附膜中在第三比率下以第三量沉積第一成分及第二成分，並且依此類推。如關於第1圖所描述，藉由方法600沉積的所得非晶氧化物膜可在膜的不同厚度處具有不同組成。
視情況，於方塊625，方法600包括退火非晶氧化物膜或製品或者使膜或製品經歷熱處理以從表面蒸發任何剩餘氣體及/或成分及純化非晶氧化物膜。退火或熱處理可在約200℃至約1,000℃、約300℃至約800℃、約420℃至約600℃的溫度、或任何獨立溫度或前述範圍內的子範圍下。
第7圖示出了根據實施例的用於形成非晶氧化物膜或製品的方法700。方法700可用於在基板表面的至少一部分上共沉積金屬氧化物以形成如本文描述的非晶氧化物膜或製品。方法700可開始於方塊705，藉由將基板載入ALD或PEALD沉積腔室中。
視情況，可執行沉積製程以在基板上沉積附著層，諸如Si xO y（例如，SiO 2）層。在一個實施例中，方法700包括在基板表面上形成附著層，及在附著層上形成非晶氧化物膜或製品。
於方塊710，根據本文的實施例，方法700可包括執行一或多個ALD共沉積循環以沉積及/或形成非晶氧化物膜。執行一或多個ALD共沉積循環可包括於方塊715使第一前驅物及第二前驅物並發地流動到沉積腔室中。第一前驅物與第二前驅物的比率可係基於用於特定ALD循環的第一氧化物與第二氧化物的目標莫耳比率。於方塊715，第一及第二前驅物接觸基板表面的至少一部分以形成包含第一成分及第二成分的共吸附層。於方塊720，共吸附層可隨後與反應物接觸達一時間段以形成包括第一氧化物及第二氧化物的非晶氧化物膜。一起執行方塊715及720係ALD循環。方法700可包括重複ALD循環至少m次，直到非晶氧化物膜達到期望厚度，其中m係至少為1的整數。
根據實施例，方法700可包括在第一共吸附膜中在第一比率下以第一量沉積第一氧化物及第二氧化物。方法700可進一步包括在覆蓋第一共吸附膜的第二共吸附膜中在第二比率下以第二量沉積第一氧化物及第二氧化物。第一氧化物與第二氧化物的莫耳比率可以藉由利用每個ALD沉積循環改變第一前驅物與第二前驅物的比率來控制。方法700額外可包括在覆蓋第二共吸附膜的第三共吸附膜中在第三比率下以第三量沉積第一氧化物及第二氧化物，並且依此類推。如關於第1圖所描述，藉由方法700沉積的所得非晶氧化物膜可在膜的不同厚度處具有不同組成。
視情況，於方塊725，方法700包括退火非晶氧化物膜或製品或者使膜或製品經歷熱處理以從表面蒸發任何剩餘氣體及/或成分及純化非晶氧化物膜。退火或熱處理可在約200℃至約1,000℃、約300℃至約800℃、約420℃至約600℃的溫度、或任何獨立溫度或前述範圍內的子範圍下。
第8A圖至第8C圖示出了在基板820上沉積的非晶氧化物膜840及形成非晶氧化物膜840的方法800。非晶氧化物膜840可係具有兩個或多個（例如，三個）不同層的梯度氧化物膜，該等層各自具有不同莫耳比率的至少兩種氧化物。
方法800包括於方塊805執行一或多個ALD沉積循環以在基板820上沉積第一非晶氧化物層825。第一非晶氧化物層825可具有第一氧化物（例如，ZrO 2、HfO 2）與第二氧化物（例如，SiO 2、Al 2O 3、NO）的第一比率。第一比率可係約80:1至約1:80、約70:1至約1:70、約50:1至約1:50、約1:25至約25:1、或任何獨立比率或此等範圍內的子範圍。在實施例中，第一氧化物可在第一非晶氧化物層825中以約20 mol%至約80 mol%、或任何獨立mol%或其中的子範圍的量存在。第二氧化物可在第一非晶氧化物層825中以約20 mol%至約80 mol%、或任何獨立mol%或其中的子範圍的量存在。
於方塊810，方法800可以包括執行一或多個ALD沉積循環以在第一氧化物層825的至少一部分上方沉積第二氧化物層830。第二氧化物層830可以具有第一氧化物與第二氧化物的第二比率。第二比率可係約90:1至約1:90、約80:1至約1:80、約50:1至約1:50、或任何獨立比率或此等範圍內的子範圍。在實施例中，第一氧化物可在第二非晶氧化物層830中以約50 mol%至約90 mol%、或任何獨立mol%或其中的子範圍的量存在。第二氧化物可在第二非晶氧化物層830中以約9 mol%至約50 mol%、或任何獨立mol%或其中的子範圍的量存在。
於方塊815，方法800可以包括執行一或多個ALD沉積循環以在第二氧化物層830的至少一部分上方沉積第三氧化物層835。第三氧化物層835可以具有第一氧化物與第二氧化物的第三比率。第三比率可係約80:1至約1:80、約70:1至約1:70、約50:1至約1:50、約1:25至約25:1、或任何獨立比率或此等範圍內的子範圍。在實施例中，第一氧化物可在第三非晶氧化物層835中以約20 mol%至約80 mol%、或任何獨立mol%或其中的子範圍的量存在。第二氧化物可在第三非晶氧化物層835中以約20 mol%至約80 mol%、或任何獨立mol%或其中的子範圍的量存在。
第8B圖係藉由順序沉積第一、第二及第三氧化物層825、830、835形成的非晶氧化物塗層的表示。如上文論述，每個金屬氧化物層825、830、835獨立地具有約1:90至約90:1、或者任何獨立比率或其中的子範圍的第一氧化物與第二氧化物的比率。在實施例中，每個層825、830、835可含有不同比率的第一及第二氧化物。在一些實施例中，層825及835可含有相同比率的第一及第二氧化物，而層830具有不同比率。根據一或多個實施例，第一氧化物係ZrO 2或HfO 2，第二氧化物係SiO 2並且基板820係矽。在至少一個實施例中，在矽基板820上沉積的第一氧化物層825可含有例如比第二氧化物層830更多的SiO 2。與ZrO 2或HfO 2相比，二氧化矽提供到矽基板820的較強附著。在實施例中，第一氧化物層825可含有約9 mol%至約90 mol%的SiO 2（或任何獨立值或其中的子範圍）及約10 mol%至約91 mol%的ZrO 2或HfO 2（或任何獨立值或其中的子範圍）。第二氧化物層830可含有更多的第二氧化物（ZrO 2或HfO 2），該第二氧化物具有比第一氧化物高的介電常數。在實施例中，第二氧化物層830可含有約9 mol%至約50 mol%的SiO 2（或任何獨立值或其中的子範圍）及約50 mol%至約91 mol%的ZrO 2（或任何獨立值或其中的子範圍）。第二氧化物層830可比第一及第三氧化物層825、835厚並且可係非晶氧化物膜的主體，使得膜作為整體提供約10至約30的介電常數。因為第二氧化物（ZrO 2、HfO 2）可能易於水分吸收，第三氧化物層835可係較不易於水分吸收的富含金屬氧化物的覆蓋或保護層。例如，第三氧化物層835可含有約50 mol%至約90 mol%的SiO 2（或任何獨立值或其中的子範圍）及約10 mol%至約50 mol%的ZrO 2或HfO 2（或任何獨立值或其中的子範圍）。
第8C圖圖示了在第一及第二氧化物之間具有兩個梯度845、850的膜840。如上文論述，所沉積的每個金屬氧化物層825、830、835可具有約1 Å至約1000 Å、約1 Å至約600 Å、約1 Å至約50 Å、約1 Å至約25 Å、約1 Å至約10 Å、或任何獨立厚度或此等範圍內的子範圍的厚度。在此等厚度處，每個沉積的層與下層結合或混合，使得所得膜840作為整體包括第一氧化物及第二氧化物的濃度梯度（第8C圖所示）。例如，非晶氧化物膜840可在基板820與膜中心之間（亦即，在其中沉積第二氧化物層的區域中）含有第一濃度梯度845。膜840亦可含有在膜中心與膜的頂表面之間的第二濃度梯度850。 說明性實例。
闡述以下實例以幫助理解本揭示並且以下實例不應當解釋為具體地限制本文描述且主張的揭示內容。本揭示的此種變化（包括現在已知或稍後發展的所有等效物的替代）將在本領域中技藝人士的範圍內，並且調配物的改變或實驗設計的微小改變將被認為落入本文整合的本揭示的範疇內。 實例1-評估滯後隨著非晶氧化物膜組成的變化
根據方法500，樣品藉由使用PEALD方法在矽基板上沉積用SiO 2摻雜的ZrO 2膜製備。每個樣品的組成在表1中闡述。 表1-在Si基板上的用SiO 2摻雜的ZrO 2膜
莫耳比率 ZrO 2:SiO 2 結晶性 (XRD) 每超循環的 TEMAZ 每超循環的 DIPAS  滯後 (V)
20:2 四方/立方 20 2 21.5
20:3 非晶 20 3 21.3
20:3 非晶 40 6 0.556
5:1 非晶 40 8 0.049
獲得每個樣品的X射線繞射(X-ray Diffraction; XRD)光譜，並且結果在第9圖中圖示。如表1及第9圖所示，當ZrO 2及SiO 2以20:2的比率存在時，膜的結晶性係四方或立方的。在其他三個比率下，用SiO 2膜摻雜的ZrO 2係非晶的。由於SiO 2摻雜增加到約9.7 mol%，決定ZrO 2:SiO 2膜變得非晶。亦量測每個樣品的滯後並且結果在第10圖中呈現。如第10圖及表1所示，滯後電壓隨著膜中的SiO 2摻雜的量增加而減小。 實例2-比較高介電常數閘極絕緣體膜組成
使用PEALD製備不同材料組成的樣品。樣品包括用金屬氧化物膜塗佈並且具有如表2所示的組成的矽基板。 表2-藉由PEALD沉積的高介電常數閘極絕緣體膜
膜 ALD ZrO 2 ALD SiO 2 SiO 2+ZrO 2+SiO 2 堆疊 SiO 2:a-ZrO 2 （富含 ZrO 2 ） SiO 2:a:ZrO 2 （富含 SiO 2 ）
TEMAZ電力(kW) 10 N/A 10 10 10
DIPAS電力 (kW) N/A 4 4 4 4
ZrO 2含量（原子%） 100 0 75 88.5 25.9
SiO 2含量（原子%） 0 100 25 12.5 74.1
洩漏電流 (A/cm 2) 1.0E -8 2.8E -10 1.2E -9 4.7E -8 2.2E -10
擊穿電壓(Vbd) (MV/cm) 3.5 12.9 8.3 4.4 12.9
介電常數(k) 31.6 4.14 10.62 12.3 4.34
平帶電壓(Vfb) (V) -15.2 -2.065 -0.287 0.590 0.533
AVfb (V) 20.5 0.186 -0.073 0.049 0.059
如第11圖及表2所示，樣品的介電常數(k)從純SiO 2閘極絕緣體膜的4.14到純ZrO 2閘極絕緣體膜的31.6變化。如圖所示，具有ZrO 2及SiO 2兩者的樣品具有在4.14與31.6之間的介電常數值。富含Zr的樣品係闡明含有ZrO 2及SiO 2兩者的樣品的最高介電常數值的非晶閘極絕緣體材料。如第12圖及表2所示，富含Zr的樣品具有低平帶電壓偏移以及低滯後。用SiO 2摻雜ZrO 2提供了非晶結晶性並且導致適用於閘極絕緣體的膜性質。注意到，富含Si的閘極絕緣體膜具有與純DIPAS SiO 2閘極絕緣體膜相比較高的介電常數。
前述描述闡述了數個具體細節，諸如具體系統、部件、方法等等的實例，以便提供對本揭示的若干實施例的良好理解。然而，本領域技藝人士將顯而易見，本揭示的至少一些實施例可在沒有此等具體細節的情況下實踐。在其他實例中，熟知的部件或方法未詳細描述並且以簡單的方塊圖格式提供，以便避免不必要地混淆本揭示。因此，闡述的具體細節僅係示例性的。特定實施方式可從此等示例性細節改變並且仍預期在本揭示的範疇內。
如本文所使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」、及「該(the)」包括複數參考。因此，例如，提及「一前驅物」包括單個前驅物以及兩種或多種前驅物的混合物；以及提及「反應物」包括單種反應物以及兩種或多種反應物的混合物，及類似者。
在整個此說明書中提及「一個實施例」或「一實施例」意指結合實施例描述的特定特徵、結構、或特性包括在至少一個實施例中。因此，在整個此說明書的各個位置中出現片語「在一個實施例中」或「在一實施例中」不必皆指相同實施例。此外，術語「或」意欲意味著包括性「或」而非排除性「或」。當在本文中使用術語「約」或「近似」時，此意欲意味著所提供的標稱值在±10%內為精確的，使得「約10」將包括從9至11。
與量測量結合的術語「至少約」是指該量測量的標稱變化，如本領域一般技藝人士在進行量測及實施DIPAS與量測目標及量測設備精確度及高於其的任何量相稱的細心水平時所期望的。在某些實施例中，術語「至少約」包括所記載數目減去10%並且較高的任何量，使得「至少約10」將包括9及大於9的任何數目。此術語亦可以表達為「約10或更大」。類似地，術語「小於約」通常包括所記載數目加上10%及較低的任何量，使得「小於約10」將包括11及小於11的任何數目。此術語亦可以表達為「約10或更小」。
除非本文另外指出，否則本文的值範圍的記載僅僅意欲用作獨立地指落入該範圍中的每個單獨值的簡略方法，並且每個單獨值併入說明書中，如同其在本文中獨立地記載。除非本文另外指出或由上下文另外明確否定，否則本文描述的所有方法可以任何適宜次序執行。使用本文提供的任何及所有實例、或示例性語言（例如，「諸如」）僅僅意欲闡明某些材料及方法，並且不賦予對範疇的限制。說明書中的語言不應該被解釋為指示任何未主張的元素為對實踐所揭示材料及方法而言至關重要。
儘管以特定次序圖示及描述本文的方法的操作，每個方法的操作次序可改變，使得某些操作可以逆向次序執行，或使得某些操作可至少部分與其他操作同時執行。在另一實施例中，不同操作的指令或子操作可以間歇及/或交替方式。
將理解，以上描述意欲為說明性而非限制性的。在讀取及理解以上描述之後，眾多其他實施例將對本領域技藝人士顯而易見。由此，本揭示的範疇應當參考隨附申請專利範圍連同此種申請專利範圍所賦予的等效物的全部範疇來確定。
100:非晶氧化物膜 102:基板 104:第一氧化物層 106:第二氧化物層 108:第三氧化物層 110:第四氧化物層 114:超循環層 116:超循環層 200:原子層沉積(ALD)腔室 202:腔室主體 204:蓋組件 206:基板支撐組件 208:狹縫閥開口 210:RF陰極 220:差動泵及淨化組件 222:波紋管 224:軸件 226:開口 228:波紋管 230:基座 234:孔隙 236:升舉銷 238:上部基板支撐表面 250:處理套組 286:第一密封件 288:第二密封件 300:TFT裝置結構 302:基板 303:第二層 304:光學絕緣層 305:閘極絕緣層 306:層間絕緣體 308:通道區域 309:下部電極 309a:源極區域 309b:汲極區域 310:混合膜堆疊 310a:源極-汲極金屬電極層 310b:源極-汲極金屬電極層 311:上部電極 312:電容器層 313:電容器結構 314:閘電極 315:平坦化層 316:像素電極 320:電容器層 322:電容器結構 405:基板 410:前驅物 415:吸附層 420:反應物 425:實體層 430:第二前驅物 435:部分吸附層 440:反應物 445:層 450:膜 500:方法 505:方塊 510:方塊 515:方塊 520:方塊 525:方塊 600:方法 605:方塊 610:方塊 615:方塊 620:方塊 625:方塊 700:方法 705:方塊 710:方塊 715:方塊 720:方塊 725:方塊 800:方法 805:方塊 810:方塊 815:方塊 820:基板 825:第一非晶氧化物層 830:第二氧化物層 835:第三氧化物層 840:非晶氧化物膜 845:梯度 850:梯度 k:介電常數 m:小數 XRD:X射線繞射
本揭示在附圖的圖式中藉由實例示出並且不作限制，在附圖中相同參考指示類似元件。應當注意，在本揭示中，對「一(an)」或「一個(one)」實施例的不同參考不一定係相同實施例，並且此種參考意味著至少一個。
第1圖圖示了根據本揭示的一或多個實施例的非晶氧化物膜。
第2圖圖示了根據本揭示的一或多個實施例的可用於沉積非晶氧化物膜的處理腔室的截面圖。
第3A圖係根據本揭示的一或多個實施例的具有非晶氧化物膜的顯示裝置結構的橫截面圖，該非晶氧化物膜具有高介電常數。
第3B圖係根據本揭示的一或多個實施例的具有非晶氧化物膜的顯示裝置結構的橫截面圖，該非晶氧化物膜具有高介電常數。
第4圖係根據本揭示的一或多個實施例的根據用於沉積非晶氧化物膜或製品的原子層沉積技術的沉積製程。
第5圖係根據本揭示的一或多個實施例的在表面上形成非晶氧化物膜的方法的流程圖。
第6圖係根據本揭示的一或多個實施例的在表面上形成非晶氧化物膜的方法的流程圖。
第7圖係根據本揭示的一或多個實施例的在表面上形成非晶氧化物膜的方法的流程圖。
第8A圖係根據本揭示的一或多個實施例的形成非晶氧化物膜的方法的流程圖，該非晶氧化物膜具有在膜內的第一成分（例如，氧化物、金屬、元素）與第二成分（例如，氧化物、金屬、元素）的各種比率。
第8B圖係根據本揭示的一或多個實施例的其上設置有多層非晶氧化物膜的基板的橫截面圖。
第8C圖係根據本揭示的一或多個實施例的具有非晶氧化物膜的基板的橫截面圖，該非晶氧化物膜具有其上設置的第一氧化物及第二氧化物的梯度。
第9圖係圖示具有第一成分與第二成分的變化莫耳比率的金屬氧化物膜的晶體結構的x射線繞射光譜。
第10圖係圖示具有在矽基板上沉積的非晶氧化物的不同成分的樣品的電容-電壓滯後曲線的圖表。
第11圖係根據本揭示的一或多個實施例圖示了介電常數隨著金屬氧化物膜成分變化的圖表。
第12圖係圖示具有在矽基板上沉積的非晶氧化物的不同成分的樣品的平帶電壓(Vfb)及滯後的圖表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:非晶氧化物膜
102:基板
104:第一氧化物層
106:第二氧化物層
108:第三氧化物層
110:第四氧化物層
114:超循環層
116:超循環層
m:小數

Claims (20)

  1. 一種製品，包含： 一基板；以及 一非晶氧化物膜，覆蓋該基板的至少一部分，其中該非晶氧化物膜包含一第一氧化物及一第二氧化物， 其中該第一氧化物包含氧化鋯(ZrO 2)、氧化鉿(HfO 2)或一其組合， 其中該第二氧化物包含二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)或其組合， 其中該非晶氧化物膜係保形的並且包含小於約1%的一孔隙率，並且 其中該非晶氧化物膜包含約8至約28的一介電常數(k)。
  2. 如請求項1所述的製品，其中該基板包含矽(Si)、鍺(Ge)、一或多個第III-V族半導體、InP、InAs、裸玻璃(SiO 2)或其組合。
  3. 如請求項1所述的製品，其中該第一氧化物與該第二氧化物的一莫耳比率係約1:1至約100:1。
  4. 如請求項1所述的製品，其中該第一氧化物包含ZrO 2並且該第二氧化物包含SiO 2。
  5. 如請求項1所述的製品，其中該第二氧化物係一摻雜的金屬氧化物，並且其中該非晶氧化物膜包含以約1 mol%至約50 mol%的一量的該第二金屬。
  6. 如請求項1所述的製品，其中該第一氧化物包含ZrO 2，其中該第二氧化物包含SiO 2，並且其中該SiO 2以至少約9 mol%至約50 mol%的一量存在。
  7. 如請求項1所述的製品，其中該非晶氧化物膜包含至少約200 Å至約2,000 Å的一厚度。
  8. 如請求項1所述的製品，其中該非晶氧化物膜包含在該非晶氧化物膜的一第一厚度內的該第一金屬與該第二金屬的一第一比率，在該非晶氧化物膜的一第二厚度內的該第一金屬與該第二金屬的一第二比率，以及在該非晶氧化物膜的一第三厚度內的該第一金屬與該第二金屬的一第三比率。
  9. 一種電晶體結構，包含： 一閘極； 一源極； 一汲極；以及 一非晶氧化物膜，使該閘極與該源極或該汲極的至少一者分離， 其中該非晶氧化物膜包含一第一氧化物及一第二氧化物， 其中該第一氧化物包含氧化鋯(ZrO 2)、氧化鉿(HfO 2)或一其組合， 其中該第二氧化物包含二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、一氧化氮(NO)或其組合， 其中該非晶氧化物膜包含小於約1%的一孔隙率，並且 其中該非晶氧化物膜包含約8至約28的一介電常數(k)。
  10. 如請求項9所述的電晶體結構，其中該基板包含矽(Si)、鍺(Ge)、一或多個第III-V族半導體、InP、InAs、裸玻璃(SiO 2)或其組合。
  11. 如請求項9所述的電晶體結構，其中該第一氧化物與該第二氧化物的一莫耳比率係約1:1至約100:1。
  12. 如請求項9所述的電晶體結構，其中該第一氧化物包含ZrO 2並且該第二氧化物包含SiO 2。
  13. 如請求項9所述的電晶體結構，其中該第二氧化物係一摻雜的金屬氧化物，並且其中該非晶氧化物膜包含以約1 mol%至約50 mol%的一量的該第二金屬。
  14. 如請求項9所述的電晶體結構，其中該第一氧化物包含ZrO 2，其中該第二氧化物包含SiO 2，並且其中該SiO 2以小於約9 mol%至約50 mol%的一量存在。
  15. 如請求項9所述的電晶體結構，其中該非晶氧化物膜包含至少約200 Å至約2,000 Å的一厚度。
  16. 如請求項9所述的電晶體結構，其中該非晶氧化物膜包含在該非晶氧化物膜的一第一厚度內的該第一氧化物與該第二氧化物的一第一比率，在該非晶氧化物膜的一第二厚度內的該第一氧化物與該第二氧化物的一第二比率，以及在該非晶氧化物膜的一第三厚度內的該第一氧化物與該第二氧化物的一第三比率。
  17. 一種形成一非晶氧化物膜的方法，包含以下步驟： 執行一電漿增強原子層沉積(ALD)製程以形成包含一第一氧化物及一第二氧化物的一非晶氧化物膜，其中該第一氧化物包含ZrO 2、HfO 2或一其組合，其中該第二氧化物包含SiO 2、Al 2O 3、NO、或其組合，其中該非晶氧化物膜包含約8至約28的一介電常數(k)，並且其中執行該電漿增強ALD製程之步驟包含以下步驟： 執行一或多個ALD沉積超循環，每個ALD沉積超循環包含以下步驟： 執行一或多個第一ALD沉積循環以沉積該第一氧化物的一第一氧化物層；以及 執行一或多個第二ALD沉積循環以沉積一第二氧化物層來形成該第二氧化物的該非晶氧化物層。
  18. 如請求項17所述的方法，其中： 該一或多個第一ALD沉積循環的每一者包含以下步驟： 在一第一半反應中使一表面與一Zr前驅物或一Hf前驅物的至少一者接觸；以及 在一第二半反應中使該表面與一第一氧反應物接觸以形成該第一氧化物層；以及 該一或多個第二ALD沉積循環的每一者包含以下步驟： 在一第三半反應中使該表面與一Si前驅物、一Al前驅物或一N前驅物的至少一者接觸；以及 在一第四半反應中使該表面與該第一氧反應物或一第二氧反應物接觸以形成該第二氧化物層。
  19. 如請求項17所述的方法，其中該Zr前驅物用於該第一半反應，其中該Si前驅物用於該第二半反應，並且其中該第一氧反應物及該第二氧反應物獨立地選自由下列組成的一群組：水(H 2O)、臭氧(O 3)、氧(O 2)、過氧化氫(H 2O 2)、及氧自由基(O -)。
  20. 如請求項17所述的方法，其中該電漿增強原子層沉積製程進一步包含以下步驟： 在執行該一或多個ALD沉積超循環之前，執行一或多個第三沉積循環以在該表面上沉積一附著金屬氧化物層，其中該附著金屬氧化物層包含SiO 2、Al 2O 3、HfO 2、SiCON、SiC或其組合中的一或多個。
TW111114623A 2021-04-22 2022-04-18 藉由超循環原子層沉積之新穎非晶高k金屬氧化物介電質的方法及應用 TW202244305A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US21/28711 2021-04-22
PCT/US2021/028711 WO2022225525A1 (en) 2021-04-22 2021-04-22 Methods and applications of novel amorphous high-k metal-oxide dielectrics by super-cycle atomic layer deposition

Publications (1)

Publication Number Publication Date
TW202244305A true TW202244305A (zh) 2022-11-16

Family

ID=83722496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114623A TW202244305A (zh) 2021-04-22 2022-04-18 藉由超循環原子層沉積之新穎非晶高k金屬氧化物介電質的方法及應用

Country Status (4)

Country Link
KR (1) KR20230170095A (zh)
CN (1) CN117321766A (zh)
TW (1) TW202244305A (zh)
WO (1) WO2022225525A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545706B1 (ko) * 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
CN100411116C (zh) * 2003-01-17 2008-08-13 富士通株式会社 电介质膜的形成方法
KR100575092B1 (ko) * 2003-12-24 2006-05-03 한국전자통신연구원 게이트 절연막의 형성 방법
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20190206691A1 (en) * 2018-01-04 2019-07-04 Applied Materials, Inc. High-k gate insulator for a thin-film transistor

Also Published As

Publication number Publication date
WO2022225525A1 (en) 2022-10-27
CN117321766A (zh) 2023-12-29
KR20230170095A (ko) 2023-12-18

Similar Documents

Publication Publication Date Title
JP4102072B2 (ja) 半導体装置
US8034673B2 (en) Film formation method and apparatus for forming silicon-containing insulating film doped with metal
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
WO2013035561A1 (ja) 半導体装置の製造方法及び基板処理システム
US20050106893A1 (en) Surface preparation prior to deposition on germanium
US20060286818A1 (en) Method for silicon based dielectric chemical vapor deposition
US20090104788A1 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
EP1678353A2 (en) Atomic layer deposition of hafnium-based high-k dielectric
KR101799146B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 시스템
CN101986421B (zh) 介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备
CN109075208B (zh) 用于显示装置中的包含氧化锆的混合高k介电材料膜堆叠
WO2006137287A1 (ja) 半導体装置の製造方法および基板処理装置
JP2007528602A (ja) 高誘電率集積用のシリコンゲルマニウム表面層
TW201528524A (zh) 薄膜電晶體及其製造方法和應用
US8927438B2 (en) Methods for manufacturing high dielectric constant films
JP4007044B2 (ja) 原子層蒸着法を用いた薄膜形成方法
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP4224044B2 (ja) 半導体装置の製造方法
TW202244305A (zh) 藉由超循環原子層沉積之新穎非晶高k金屬氧化物介電質的方法及應用
JP4735601B2 (ja) 原子層蒸着法を用いた薄膜形成方法
KR20210057201A (ko) 금속 기반 전구체들과 함께 ald(atomic layer deposition) 프로세스들을 사용하는 nmos(n-type metal oxide semiconductor) 금속 게이트 재료들을 위한 방법들 및 장치
WO2004090966A1 (ja) 成膜方法及び成膜装置
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface