WO2006137287A1 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
WO2006137287A1
WO2006137287A1 PCT/JP2006/311788 JP2006311788W WO2006137287A1 WO 2006137287 A1 WO2006137287 A1 WO 2006137287A1 JP 2006311788 W JP2006311788 W JP 2006311788W WO 2006137287 A1 WO2006137287 A1 WO 2006137287A1
Authority
WO
WIPO (PCT)
Prior art keywords
processing
wafer
film
chamber
forming
Prior art date
Application number
PCT/JP2006/311788
Other languages
English (en)
French (fr)
Inventor
Sadayoshi Horii
Original Assignee
Hitachi Kokusai Electric Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc. filed Critical Hitachi Kokusai Electric Inc.
Priority to US11/922,344 priority Critical patent/US20090209095A1/en
Priority to JP2007522241A priority patent/JPWO2006137287A1/ja
Publication of WO2006137287A1 publication Critical patent/WO2006137287A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device and a substrate processing apparatus.
  • a semiconductor integrated circuit device hereinafter referred to as an IC
  • a semiconductor wafer in which an integrated circuit including a semiconductor element is formed (Hereinafter referred to as “wafer”) relates to an effective material used in the process of forming a MOSFET (metal oxide semiconductor field effect transistor) gate stack structure.
  • MOSFET metal oxide semiconductor field effect transistor
  • silicon oxide is used as the gate insulating film of MOSFET, which is one of the components of IC.
  • a metal oxide film having a dielectric constant higher than that of a silicon oxide film especially a silicate film, which is a metal oxide film containing silicon, as a gate insulating film, Increasing the electric capacity is being studied.
  • a silicate film which is a metal oxide film containing silicon
  • HHfSiO hafnium silicate
  • the processing temperature of this activation annealing is about 1000 ° C.
  • hafnium silicate film When a hafnium silicate film is used as a gate insulating film in a conventional MOSFET gate formation process, the processing temperature of the activation anneal is about 1000 ° C, so that the hafnium silicate is used. HfO and SiO in the film diffuse to each other, and hafnium oxide (HfO 2) and silicon oxide (Si 0) are separated, and hafnium oxide is crystallized.
  • the nitrogen atoms are diffused into the hafnium silicate film by using, for example, nitrogen plasma, and then bonded to silicon atoms, hafnium atoms, and oxygen atoms by the annealing to be stabilized, whereby hafnium ions as a gate insulating film are formed.
  • a film forming step of a hafnium silicate film, a nitrogen introducing step by a plasma nitriding method, a nitrogen by annealing The step of stabilizing and the step of forming a polycrystalline silicon film were carried out by sequentially using a CVD device for forming a hafnium silicate film, a plasma nitriding device, an annealing device, and a CVD device for forming a polycrystalline silicon film, respectively. There is a need to.
  • next step is performed while moisture is still adsorbed on the film surface, the moisture is taken into the film, so that the insulation resistance of the insulating film deteriorates or the interface between the insulating film and the electrode decreases.
  • a dielectric constant layer is formed, resulting in a decrease in electric capacity of the gate stack structure, and a resistivity of the polycrystalline silicon electrode is deteriorated.
  • a CVD apparatus for forming a hafnium silicate film, a plasma nitriding apparatus, an annealing apparatus, and a CVD apparatus for forming a polycrystalline silicon film are connected by a single vacuum transfer chamber. It is conceivable to implement these four steps by using a device called a cluster tool (hereinafter referred to as a cluster device).
  • a cluster tool hereinafter referred to as a cluster device.
  • Non-Patent Document 1 "December 2004 issue of electronic materials", Industrial Research Co., Ltd., November 26, 2004, p. 44-48
  • a cluster device including the above-described four devices is required to maximize the number of processed sheets (throughput) per unit time because of cost performance requirements. To that end, it is necessary that each of the four devices has a short processing time and that they are equal.
  • the film formation process, plasma process, and annealing process of a high-k film of 2 to 4 nm are usually all within a few minutes, but only the electrode formation process forms a film thickness of 100 to 150 nm. For this reason, there is a problem that the throughput as a cluster device is lowered for more than 10 minutes.
  • hafnium silicate film is used as the high dielectric constant film.
  • a metal electrode with a hafnia, hafnium aluminate film, or other film called a high dielectric substance In the case of a combination of a metal electrode with a hafnia, hafnium aluminate film, or other film called a high dielectric substance. However, the same is a concern.
  • An object of the present invention is to provide a method of manufacturing a semiconductor device and a substrate processing apparatus that can reduce the processing time of the entire process and that can exhibit the maximum throughput.
  • Representative inventions among the inventions according to the present invention are as follows. (1) A step of successively performing at least one different process on the substrate, a step of interrupting the last process among the continuous processes when it has been performed halfway, and a plurality of the rest of the interrupted processes A batch of steps,
  • a method for manufacturing a semiconductor device comprising:
  • the continuous process includes at least a step of forming an insulating film on the substrate and a step of forming an electrode on the insulating film.
  • a manufacturing method of a semiconductor device which is a step of forming a recording electrode.
  • the continuous process includes at least a step of forming a high-k film on a substrate and a step of forming an electrode on the high_k film, and the last process is A method of manufacturing a semiconductor device, which is a step of forming the electrode.
  • the continuous processing includes at least a step of forming a high-k film on a substrate, a step of nitriding the high_k film, and an annealing step of the nitrided high_k film; A step of forming an electrode on the high-k film after the annealing. And the last treatment is a step of forming the electrode.
  • a plurality of processing chambers that continuously perform different processes on the substrate at least one by one, and a controller that controls to interrupt when the last of the continuous processes is performed halfway.
  • a continuous processing device ;
  • One or a plurality of processing chambers that collectively perform the same processing on a substrate and a plurality of processing chambers that are interrupted by the continuous processing apparatus in the one or a plurality of processing chambers.
  • a batch processing apparatus including a controller that controls to perform the process.
  • FIG. 1 is a flowchart showing a gate stack forming process for forming a gate of a MOSFET according to an embodiment of the present invention.
  • FIG. 2 is a plan sectional view showing a cluster device according to an embodiment of the present invention.
  • FIG. 3 is a front sectional view showing a single wafer ALD apparatus.
  • FIG. 4 is a front sectional view showing an MMT apparatus.
  • FIG. 5 is a front sectional view showing an RTP device.
  • FIG. 6 is a partially cut front view showing a single wafer CVD apparatus.
  • FIG. 7 is a partially cut front view showing a batch type CVD apparatus.
  • FIG. 8 is an enlarged partial sectional view thereof.
  • FIG. 9 is a sequence chart showing a gate stack formation process of a comparative example.
  • FIG. 10 is a sequence chart showing a gate stack forming step according to the present embodiment.
  • FIG. 11 is a plan view showing a multi-chamber apparatus having two single wafer CVD apparatuses used in the remaining gate electrode forming step of the gate stack forming process according to another embodiment of the present invention.
  • FIG. 12 is a partially cut plan view showing a cluster apparatus having a batch type CVD apparatus used in the remaining gate electrode forming step of the gate stack forming process according to another embodiment of the present invention.
  • FIG. 13 is a side cross-sectional view showing a stacked multi-chamber apparatus which is another embodiment of the present invention used in the remaining gate electrode forming step of the gate stack forming process.
  • Stop valve 61A ... Vent line, 62A ... Stop valve, 53 ⁇ ⁇ Second processing gas supply line, 54B... Upstream stop valve, 55B ⁇ Downstream stop valve, 56B ⁇ Second nobler, 57 ⁇ ⁇ ⁇ ⁇ Bring! 60B "'lh #, 61 ⁇ ⁇ Bent line, 62 ⁇ ⁇ ⁇ : Me #.
  • Multi-chamber equipment 301, 302, 303, 304, 305...
  • Single wafer CVD equipment 30 la, 302a, 303a, 304a, 305a ”-Gate / Noreb, 306 ⁇ Controller, 311 ⁇ Negative pressure Transfer room.
  • FIG. 1 is a flowchart showing a MOSFET gate stack forming step in an IC manufacturing method according to an embodiment of the present invention.
  • FIG. 2 and subsequent figures show a substrate processing apparatus according to an embodiment of the present invention.
  • the substrate processing apparatus is structurally configured as a cluster apparatus as shown in FIG. 2, and functionally forms a MOSFET gate stack. It is configured to be used in the process.
  • FOUP front opening unified pod, hereinafter referred to as a pod
  • a wafer transfer carrier substrate storage container
  • the cluster apparatus 10 is referred to as a first wafer transfer chamber (hereinafter referred to as a negative pressure transfer chamber) configured to withstand a pressure less than atmospheric pressure (negative pressure). )
  • the housing of the negative pressure transfer chamber 11 (hereinafter referred to as the negative pressure transfer chamber housing) is formed in a box shape with a heptagonal plan view and closed at both upper and lower ends. .
  • a wafer transfer device 13 for transferring the wafer 2 under a negative pressure is installed.
  • the negative pressure transfer device 13 is a scalar. It can be generated by a robot (selective compliance assembly robot arm S and ARA).
  • a long side wall has a carry-in spare chamber (hereinafter referred to as a carry-in chamber) 14 and a carry-out spare chamber (hereinafter referred to as a carry-out chamber). Are connected adjacent to each other.
  • a carry-in spare chamber hereinafter referred to as a carry-in chamber
  • a carry-out spare chamber hereinafter referred to as a carry-out chamber
  • the load lock chamber structure that can withstand negative pressure while the case of the carry-in chamber 14 and the case of the carry-out chamber 15 are each formed in a box shape with a substantially rhombus in plan view and closed at both upper and lower ends It is configured.
  • a second wafer transfer constructed in a structure capable of maintaining a pressure higher than atmospheric pressure (hereinafter referred to as positive pressure).
  • Loading chambers (hereinafter referred to as positive pressure transfer chambers) 16 are connected adjacent to each other, and the casing of the positive pressure transfer chamber 16 is formed in a box shape in which the upper and lower ends are closed in a horizontally long rectangle in plan view. ing.
  • a gate valve 17A is installed at the boundary between the carry-in chamber 14 and the positive pressure transfer chamber 16, and a gate valve 17B is installed between the carry-in chamber 14 and the negative pressure transfer chamber 11.
  • a gate valve 18A is installed at the boundary between the unloading chamber 15 and the positive pressure transfer chamber 16, and a gate valve 18B is installed between the unloading chamber 15 and the negative pressure transfer chamber 11.
  • the positive pressure transfer chamber 16 is provided with a second wafer transfer device (hereinafter referred to as a positive pressure transfer device) 19 for transferring the wafer 2 under positive pressure.
  • the positive pressure transfer device 19 is a scalar type. It consists of robots.
  • the positive pressure transfer device 19 is configured to be lifted and lowered by an elevator installed in the positive pressure transfer chamber 16 and is reciprocated in the left-right direction by a linear actuator. It is composed.
  • a notch aligning device 20 is installed on the left side of the positive pressure transfer chamber 16.
  • Three wafer loading / unloading outlets 21, 22, and 23 are arranged next to each other on the front wall of the positive pressure transfer chamber 16, and these wafer loading / unloading holes 21, 22, and 23 are provided for the wafer 2 Is set so that it can be carried in and out of the positive pressure transfer chamber 16.
  • Pod openers 24 are installed at these wafer loading / unloading exits 21, 22, and 23, respectively.
  • the pod opener 24 includes a mounting table 25 on which the pod 1 is mounted, and a cap attaching / detaching mechanism 26 that attaches / detaches the cap of the pod 1 mounted on the mounting table 25.
  • the pod opener 24 opens and closes the wafer loading / unloading port of the pod 1 by attaching / detaching the cap of the pod 1 mounted on the mounting table 25 by the cap attaching / detaching mechanism 26.
  • the pod 1 is supplied to and discharged from the mounting table 25 of the pod opener 24 by an in-process transfer device (RGV) (not shown).
  • RSV in-process transfer device
  • a gate valve 157 (see FIG. 6) is installed between the fourth processing unit 34 and the negative pressure transfer chamber 11.
  • first two cooling units 35 and 36 are connected to the remaining two of the seven side walls of the negative pressure transfer chamber housing 12, respectively. Both the unit 35 and the second cooling unit 36 are configured and cooled to cool the processed wafer 2.
  • the cluster device 10 includes a controller 37 that controls the sequence flow in an integrated manner.
  • the controller 37 according to the present embodiment is configured to be controlled so as to be interrupted (at a point in time) when the gate electrode formation step is performed halfway.
  • the cap force of the pod 1 supplied to the mounting table 25 of the cluster apparatus 10 is removed by the cap attaching / detaching mechanism 26, and the wafer inlet / outlet port of the pod 1 is opened.
  • the positive pressure transfer device 19 installed in the positive pressure transfer chamber 16 picks up the wafers 2 from the pod 1 one by one through the wafer loading / unloading port and puts them into the loading chamber 14.
  • the negative pressure transfer chamber 11 side of the carry-in chamber 14 is closed by the gate vane rev 17B, and the pressure in the negative pressure transfer chamber 11 is maintained at, for example, lOOPa.
  • the 6 side is closed by the gate valve 17A, and the carry-in chamber 14 is exhausted to a negative pressure by an exhaust device (not shown).
  • an exhaust device not shown.
  • the negative pressure transfer chamber 11 side of 14 is opened by the gate valve 17B.
  • the negative pressure transfer device 13 in the negative pressure transfer chamber 11 picks up the wafers 2 one by one from the temporary placement table for the transfer chamber and carries them into the negative pressure transfer chamber 11. After that, the negative pressure transfer chamber 1 in the loading chamber 14 One side is closed by gate valve 17B.
  • the gate vano lev 44 of the first processing unit 31 is opened, and the negative pressure transfer device 13 carries the wafer 2 to the first processing unit 31 that performs the high dielectric film forming step shown in FIG. To the processing chamber of the first processing unit 31 (wafer loading).
  • the loading chamber 14 and the negative pressure transfer chamber 11 are evacuated to remove oxygen and moisture therein.
  • the first processing unit 31 is structurally configured as a single wafer type warm wall type substrate processing apparatus, and functionally. It is configured as an ALD (Atomic Layer Deposition) device (hereinafter referred to as ALD device) 40.
  • ALD Atomic Layer Deposition
  • the ALD apparatus 40 includes a casing 42 that forms a processing chamber 41.
  • the casing 42 includes a heater (not shown) for heating the wall surface of the processing chamber 41. Is built in.
  • a wafer loading / unloading port 43 is opened at the boundary between the casing 42 and the negative pressure transfer chamber 11, and the wafer loading / unloading port 43 is configured to be opened and closed by a gate vano rev 44.
  • an elevating drive device 45 for elevating the elevating shaft 46 is installed, and a holding tool 47 for holding the wafer 2 is horizontally supported on the upper end of the elevating shaft 46.
  • the holder 47 is provided with a heater 47 a for heating the wafer 2.
  • Purge gas supply ports 48A and 48B are opened on the bottom wall of the wafer loading / unloading port 43 and the processing chamber 41, respectively, and purge gas supply lines (not shown) are connected to the purge gas supply ports 48A and 48B, respectively. I'm going.
  • An exhaust port 49 is opened at a portion of the housing 42 opposite to the wafer loading / unloading port 43, and an exhaust line 51 connected to the exhaust device 50 is connected to the exhaust port 49.
  • a processing gas supply port 52 is opened in the ceiling wall of the casing 42 so as to communicate with the processing chamber 41.
  • the processing gas supply port 52 is supplied with the first processing gas supply line 53A and the second processing gas supply.
  • Line 53B is connected.
  • a first bubbler 56A is connected to the first processing gas supply line 53A via an upstream stop valve 54A and a downstream stop valve 55A.
  • the bubbling pipe 57A of the first bubbler 56A is connected to an argon gas supply line 58 connected to an argon gas supply source 59.
  • an argon gas supply line 58 is connected via a stop valve 60A.
  • the upstream end of the vent line 61A is connected between the connection point of the argon gas supply line 58 of the first processing gas supply line 53A and the downstream stop valve 55A, and the downstream end of the vent line 61A. Is connected to an exhaust line 51 connected to the exhaust device 50 via a stop valve 62A.
  • a second bubbler 56B is connected to the second processing gas supply line 53B via an upstream side stop valve 54B and a downstream side stop valve 55B.
  • the bubbling pipe 57B of the second bubbler 56B is connected to the argon gas supply line 58 connected to the argon gas supply source 59.
  • An argon gas supply line 58 is connected via a stop valve 60B between the upstream stop valve 54B and the downstream stop valve 55B of the second process gas supply line 53B.
  • the upstream end of the vent line 61B is connected between the connection point of the argon gas supply line 58 of the second process gas supply line 53B and the downstream stop valve 55B, and the downstream end of the vent line 61B is It is connected to an exhaust line 51 connected to the exhaust device 50 via a stop valve 62B.
  • the high dielectric film forming step shown in FIG. 1 is performed on the wafer 2 by the ALD method to form a hafnium oxide (hafnia) film as a high dielectric film using the ALD apparatus 40 having the above configuration.
  • hafnium oxide (hafnia) film as a high dielectric film using the ALD apparatus 40 having the above configuration. The case of forming a film will be described.
  • hafnium oxide as a high dielectric film, as a raw material containing hafnium atoms, for example, TDMAH (Hf [N (CH)]: tetrakisdimethylaminohafnium)
  • TDEMAH Hf [N (C H)]: Tetrakis Jettilamino hafnium
  • TEMAH Tetrakis Jettilamino hafnium
  • Hf N (CH) (C H)]: tetrakisethylmethylaminohafnium
  • first bubbler 56A is used to vaporize the hafnium liquid raw material.
  • the flow rate of argon gas used for publishing this first bubbler 56A is 0.5 to 1 SLM (standard 'liter per minute).
  • oxygen atoms such as water vapor
  • An ozone generator is used when ozone is used.
  • water vapor is used as the oxidizing agent.
  • a second bubbler 56B is used to generate this water vapor.
  • the flow rate of argon gas used for bubbling of the second bubbler 56 B is also 0.5 to 1 SLM.
  • the gate valve 44 When the gate valve 44 is opened and the wafer 2 on which the hafnium oxide film is to be formed is loaded into the processing chamber 41 of the ALD apparatus 40 that is the first processing unit 31 and placed on the holder 47. As shown in FIG. 3, the wafer loading / unloading port 43 is closed by a gate valve 44.
  • the gate banlev 44 When the gate banlev 44 is closed, the inside of the processing chamber 41 is evacuated by the evacuation device 50 so as to have a predetermined pressure. Further, the wafer 2 is heated to a predetermined temperature within a range of 150 ° C. to 500 ° C. by a heater 47a built in the holder 47.
  • stop valves 54A, 55A, 54B, and 55B are closed, and stop valves 60A, 62A, 60B, and 62B are open.
  • the stop valves 60A, 55A, 60B, and 55B are closed and the stop valves 54A, 62A, 54B, and 62B are opened, so that the vaporized hafnium raw material and water vapor are discharged.
  • the first process gas supply line 53A and the second process gas supply line 53B are respectively packed.
  • the pressure in the processing chamber 41 is adjusted to 10 to:! OOPa.
  • steps (1) to (4) are set as one cycle, and this cycle is repeated until the hafnium oxide film reaches a target film thickness.
  • the stop valve 62A is closed and the stop valve 55A is opened as a raw material supply step.
  • the state as it is is maintained for 0.5 to 5 seconds, and the vaporized hafnium raw material is supplied to the processing chamber 41.
  • the hafnium raw material is adsorbed on the surface of wafer 2 .
  • the stop valve 54A is closed and the stop valve 60A is be opened.
  • the state as it is is maintained for 0.5 to 10 seconds, and the first processing gas supply line 53A and the processing chamber 41 are exhausted.
  • the stop valves 60A and 55A are closed, the stop valves 54A and 62A are opened, and the vaporized hafnium raw material is filled in the first process gas supply line 53A.
  • the stop valve 62B is closed and the stop valve 55B is opened as an oxidation step.
  • the state as it is is kept for 0.5 to 15 seconds, and steam as an oxidizing agent is supplied to the processing chamber 41.
  • the hafnium raw material adsorbed on the surface of wafer 2 in step (1) reacts with water vapor to form a hafnium oxide film having a thickness of about 1 angstrom (A) on the surface of wafer 2. Will be.
  • the stop valve 54B is closed and the stop valve 60B is opened.
  • the state as it is is maintained for 0.5 to 15 seconds, and the second processing gas supply line 53B and the processing chamber 41 are exhausted.
  • the stop valves 60B and 55B are closed, the stop valves 54B and 62B are opened, and the second process gas supply line 53B is filled with water vapor.
  • the ALD method Normally, when forming a film by the ALD method, about 1 A is formed in one cycle, so 20 to 30 cycles are required to obtain a target film thickness of 20 to 30 A, and one cycle is 5 If it is ⁇ 10 seconds, it takes 2 to 6 minutes to form the hafnium oxide film.
  • the gate valve 44 is opened, and the deposited wafer 2 is maintained at a negative pressure from the first processing unit 31 by the negative pressure transfer device 13. It is carried out (wafer unloading) to the negative pressure transfer chamber 11.
  • the gate valve 44 is closed, the gate valve 82 is opened, and the negative pressure transfer device 13 applies the wafer 2 to the second processing unit 32 for performing the plasma nitriding step shown in FIG. To the processing chamber of the second processing unit 32 (wafer loading).
  • the second processing unit 32 uses an MMT (Modified Magnetron Typed) device 70 shown in FIG.
  • the MMT apparatus 70 includes a processing chamber 71, and the processing chamber 71 includes a lower container 72 and an upper container 73 covered on the lower container 72. It is composed.
  • Upper container 73 is made of dome-shaped aluminum oxide or quartz, and
  • the side container 72 is made of aluminum.
  • a shower head 74 that forms a buffer chamber 75 that is a gas dispersion space is provided at the upper part of the upper container 73, and a shower that has a gas ejection hole 77 that is an ejection port for ejecting gas on the lower wall.
  • a plate 76 is formed.
  • a gas supply line 79 connected to a gas supply device 78 is connected to the upper wall of the shower head 74.
  • An exhaust line 81 connected to the exhaust device 80 is connected to the side wall of the lower container 72.
  • a gate valve 82 serving as a gate valve is provided at another position on the side wall of the lower container 72.
  • the gate vano rev 82 When the gate vano rev 82 is open, the wafer 2 is transferred into and out of the processing chamber 71 by the negative pressure transfer device 13, and when the gate valve 82 is closed, the processing chamber 71 is hermetically sealed. It will be maintained in this.
  • a cylindrical (preferably cylindrical) cylindrical electrode 84 is laid concentrically on the outside of the upper vessel 73 as a discharge means for exciting the reaction gas.
  • the cylindrical electrode 84 is a plasma in the processing chamber 71.
  • the generation area 83 is enclosed.
  • the cylindrical electrode 84 is connected to a high-frequency power source 86 that applies high-frequency power via a matching unit 85 that performs S impedance matching.
  • a cylindrical magnet 87 which is a cylindrical (preferably cylindrical) magnetic field forming means, is laid concentrically outside the cylindrical electrode 84, and the cylindrical magnet 87 is disposed on the outer surface of the cylindrical electrode 84.
  • the upper and lower cylindrical magnets 87 and 87 have magnetic poles at both ends (inner and outer peripheral ends) along the radial direction of the processing chamber 71, and the magnetic poles of the upper and lower cylindrical magnets 87 and 87 are set in opposite directions. Has been. Therefore, the magnetic poles in the inner peripheral portion are different from each other, and thereby magnetic field lines are formed in the cylindrical axial direction along the inner peripheral surface of the cylindrical electrode 84.
  • a shielding plate 88 that effectively shields an electric field or a magnetic field is installed around the cylindrical electrode 84 and the cylindrical magnet 87.
  • the shielding plate 88 is an electric field formed by the cylindrical electrode 84 and the cylindrical magnet 87. Shield the magnetic field so that it does not adversely affect the external environment.
  • a susceptor elevating shaft 89 driven up and down by an elevator is supported at the center of the lower container 72 so as to elevate in the vertical direction, and a wafer 2 is attached to the upper end of the susceptor elevating shaft 89 on the processing chamber 71 side.
  • a susceptor 90 is horizontally installed as a holding means for holding the battery.
  • the susceptor elevating shaft 89 is insulated from the lower container 72, and three push-up pins 91 are vertically provided outside the susceptor elevating shaft 89 on the bottom surface of the lower container 72.
  • the three push-up pins 91 push up the wafer 2 held on the susceptor 90 through the three through holes 92 formed in the susceptor 90 when the susceptor lifting shaft 89 is lowered. It is configured.
  • the susceptor 90 is formed in a disk shape having a diameter larger than that of the wafer 2 by using quartz as a dielectric.
  • the susceptor 90 has a built-in heater (not shown).
  • An impedance adjuster 93 that adjusts the impedance is electrically connected to the susceptor 90.
  • the impedance adjuster 93 is composed of a coil and a variable capacitor.
  • the impedance adjuster 93 can control the potential of the wafer 2 via the susceptor 90 by controlling the number of coil patterns and the capacitance value of the variable capacitor.
  • the gate valve 82 When the gate valve 82 is opened, the wafer 2 on which the hafnium oxide film is formed in the first processing unit 31 is transferred to the processing chamber 71 of the MMT apparatus 70 that is the second processing unit 32 in the negative pressure transfer device 13. And is transferred between the upper ends of the three push-up pins 91.
  • the gate valve 82 is closed and the susceptor 90 is raised by the susceptor lifting shaft 89, as shown in FIG. As shown, the wafer 2 is transferred from above the push-up pins 91 to the susceptor 90.
  • the heater of the susceptor 90 is heated in advance, and the wafer 2 held by the susceptor 90 is heated to a predetermined processing temperature within a range of room temperature to 950 ° C.
  • a gas containing nitrogen atoms such as mona (NH) gas enters the processing chamber 71 from the gas supply device 78.
  • Magnetron discharge is generated under the influence of the magnetic field of the cylindrical magnets 87, 87, trapping electric charges in the upper space of the wafer 2, and generating high-density plasma in the plasma generation region 83. Then, a plasma process is performed on the surface of the wafer 2 on the susceptor 90 by the generated high-density plasma.
  • the hafnium oxide film becomes a hafnium oxynitride film.
  • This treatment time is usually 3-5 minutes.
  • the gate valve 82 is opened, and the wafer 2 in which nitrogen is added to the hafnium oxide film is loaded by the negative pressure transfer apparatus 13 when it is loaded.
  • the wafer is unloaded from the processing chamber 71 to the negative pressure transfer chamber 11 (wafer unloading).
  • the gate valve 82 is closed, the gate valve 118 is opened, and the negative pressure transfer device 13 transfers the wafer 2 to the third processing unit 33 that performs the annealing step shown in FIG. Then, the third processing unit 33 is loaded into the processing chamber (wafer loading).
  • RTP Rapid Thermal Processing
  • the RTP apparatus 110 is provided with a casing 112 in which a processing chamber 111 for processing the wafer 2 is formed, and the casing 112 is formed in a cylindrical shape whose upper and lower surfaces are opened.
  • the container 113, the disk-shaped top plate 114 that closes the upper surface opening of the container 113, and the disk-shaped bottom plate 115 that closes the lower surface opening of the container 113 are combined to form a cylindrical hollow body shape. I'm going.
  • An exhaust port 116 is opened in a part of the side wall of the container 113 so as to communicate with the inside and outside of the processing chamber 111, and the processing chamber 111 is set to a pressure lower than atmospheric pressure (hereinafter referred to as negative pressure).
  • An exhaust device (not shown) that can be exhausted is connected.
  • a wafer loading / unloading port 117 for loading / unloading the wafer 2 into / from the processing chamber 111 is opened at a position opposite to the exhaust port 116 on the side wall of the container 113.
  • the wafer loading / unloading port 117 is opened and closed by a gate valve 118. It has come to be.
  • An elevating drive device 119 is installed on the center line of the bottom surface of the bottom plate 115, and the elevating drive device 119 is passed through the bottom plate 115 and is slidable in the vertical direction with respect to the bottom plate 115.
  • the constructed lifting shaft 120 is configured to move up and down.
  • a lifting plate 121 is horizontally fixed to the upper end of the lifting shaft 120, and a plurality of (usually three or four) lifter pins 122 are vertically fixed to the upper surface of the lifting plate 121. Each lifter pin 122 moves up and down as the elevating plate 121 moves up and down, so that the wafer 2 is supported and moved up and down horizontally.
  • a support cylinder 123 projects from the upper and lower shafts 120 on the upper surface of the bottom plate 115, and a cooling plate 124 is installed horizontally on the upper end surface of the support cylinder 123.
  • a first heating lamp group 125 and a second heating lamp group 126 having a plurality of heating lamp forces are arranged in order from the bottom, and are respectively installed horizontally.
  • the first heating lamp group 125 and the second heating lamp group 126 are horizontally supported by a first support 127 and a second support 128, respectively.
  • the power supply wires 129 of the first heating lamp group 125 and the second heating lamp group 126 are inserted through the bottom plate 115 and drawn to the outside.
  • a turret 131 is disposed concentrically with the processing chamber 111.
  • the turret 131 is fixed concentrically on the upper surface of the internal spur gear 133, and the internal spur gear 133 is supported horizontally by a bearing 132 interposed in the bottom plate 115.
  • a driving-side spur gear 134 is engaged with the internal spur gear 133, and the driving-side spur gear 134 is horizontally supported by a bearing 135 interposed in the bottom plate 115 and is installed under the bottom plate 115.
  • the susceptor rotating device 136 is rotationally driven.
  • An upper platform 137 formed in a flat circular ring shape is horizontally installed on the upper end surface of the turret 131, and an inner platform 138 is horizontally installed inside the outer platform 137.
  • a susceptor 140 is attached to the lower end of the inner peripheral surface of the inner platform 138. It is engaged with and held by an engaging portion 139 projecting radially inward. A through hole 141 is provided at a position of the susceptor 140 facing each lifter pin 122.
  • An annealing gas supply pipe 142 and an inert gas supply pipe 143 are connected to the top plate 114 so as to communicate with the processing chamber 111, respectively.
  • a plurality of radiation thermometer probes 144 are arranged on the top plate 114 so as to be displaced from each other in the radial direction from the center to the periphery of the wafer 2 so as to face the upper surface of the wafer 2. .
  • the radiation thermometer is configured to sequentially transmit the measurement temperature based on the radiation light detected by each of the plurality of probes 144 to the controller.
  • An emissivity measuring device 145 for measuring the emissivity of the wafer 2 in a non-contact manner is installed at other locations on the top plate 114.
  • the emissivity measuring device 145 includes a reference probe 146, and the reference probe 146 is rotated in a vertical plane by a reference probe motor 147.
  • Reference probe 146 On the upper side of the reference probe 146, a reference lamp 148 for irradiating reference light is installed so as to face the tip of the reference probe 146.
  • Reference probe 146 is optically connected to a radiation thermometer that calibrates the measurement temperature by comparing the photon density from wafer 2 with the photon density of the reference light from reference lamp 148. It is supposed to be.
  • the annealing step shown in FIG. 1 will be described in the case where annealing is performed on the plasma-nitrided hafnium oxide film using the RTP apparatus having the above configuration.
  • the wafer 2 to be annealed is loaded from the wafer loading / unloading port 117 into the processing chamber 111 of the RTP apparatus 110 which is the third processing unit 33 by the negative pressure transfer device 13. Transferred between the upper ends of the plurality of lifter pins 122.
  • the wafer loading / unloading port 117 is closed by the gate banlev 118.
  • the lift shaft 120 is lowered by the lift drive device 119, whereby the wafer 2 on the lifter pins 122 is transferred onto the susceptor 140.
  • the processing chamber 111 is closed in an airtight manner, and the processing chamber 111 is within 10 to:! OOOOPa
  • the air is exhausted through the exhaust port 116 so as to be a predetermined pressure.
  • the turret 131 that holds the wafer 2 by the susceptor 140 is rotated by the susceptor rotating device 136 via the internal spur gear 133 and the driving side spur gear 134.
  • the first heating lamp group 125 and the second heating lamp group 126 are adjusted so as to reach a predetermined temperature within a range of 600 to 1000 ° C. Heated by.
  • a gas containing nitrogen atoms such as nitrogen gas or ammonia gas or a gas containing oxygen atoms such as oxygen gas is supplied to the processing chamber 111 from the annealing gas supply pipe 142.
  • the susceptor 140 While the susceptor 140 is rotated by the susceptor rotating device 136, the wafer 2 held on the susceptor 140 is uniformly heated by the first heating lamp group 125 and the second heating lamp group 126.
  • the hafnium oxynitride film is annealed uniformly over the entire surface.
  • the annealing time is 5 to 120 seconds.
  • the processing chamber 111 is evacuated to a predetermined negative pressure by the exhaust port 116, and then the gate valve 118 is opened, and the annealing is performed.
  • the applied wafer 2 is carried out (wafer unloading) from the processing chamber 111 to the negative pressure transfer chamber 11 by a negative pressure transfer device 13 in the reverse procedure to that during loading.
  • the gate valve 118 is closed, the gate valve 157 is opened, and the negative pressure transfer device 13 transfers the wafer 2 to the fourth processing unit 34 that performs the initial gate electrode formation step shown in FIG.
  • the sample is transferred and loaded into the processing chamber of the fourth processing unit 34 (wafer loading).
  • the fourth processing unit 34 uses the single-wafer cold-wall type CVD apparatus (hereinafter referred to as a single-wafer type CVD apparatus) 150 shown in FIG.
  • the single wafer type CVD apparatus 150 includes a casing 152 in which a processing chamber 151 for processing the wafer 2 is formed.
  • the casing 152 includes a lower container 153, an upper container 154, and a bottom. Combined with cap 155, it is formed into a cylindrical shape with both upper and lower end surfaces closed. It is.
  • a wafer loading / unloading port 156 that is opened and closed by a gate valve 157 is opened horizontally in the middle portion of the cylindrical wall of the lower container 153 of the casing 152, and the wafer loading / unloading port 156 is used for processing the wafer 2 into the processing chamber.
  • 151 is configured to be carried in and out by the negative pressure transfer device 13.
  • An exhaust buffer space 158 is formed in an annular shape at the upper end portion of the lower container 153, and a cover plate 159 formed in a circular ring shape is covered on the exhaust buffer space 158.
  • the inner peripheral edge of the cover plate 159 is configured to cover the outer peripheral edge of the wafer 2.
  • the casing 152 is supported horizontally by a plurality of support columns 161.
  • Each elevating block 162 is fitted to each support 161 so as to be movable up and down, and an elevating table 163 is installed between the elevating blocks 162.
  • the lifting platform 163 is configured to be lifted and lowered by a lifting drive device (not shown) using an air cylinder device or the like.
  • a circular insertion hole is formed in the center of the bottom cap 155 of the casing 152, and a support shaft 164 formed in a cylindrical shape is inserted into the processing chamber 151 from below in a concentric circle.
  • the support shaft 164 is supported by a lifting platform 163 and is moved up and down.
  • a heating unit 165 for heating the wafer 2 is concentrically arranged at the upper end of the support shaft 164 and is fixed horizontally. The heating unit 165 is moved up and down by the support shaft 164.
  • a susceptor rotating device 167 using a brushless DC motor is installed on the lifting platform 163.
  • a bellows 166 is interposed between the casing 152 and the susceptor rotating device 167 so as to hermetically seal the inner space.
  • the rotation shaft 168 of the susceptor rotation device 167 is formed as a hollow shaft, and the support shaft 164 is arranged concentrically inside the rotation shaft 168.
  • the rotating shaft 168 is supported by the lifting platform 163 via the susceptor rotating device 167 so that the rotating shaft 168 moves up and down together with the support shaft 164.
  • a rotating drum 169 is concentrically arranged at the upper end of the rotating shaft 168 and is fixed horizontally. The rotating drum 169 is rotated by the rotating shaft 168. A susceptor 170 is placed on the upper end of the rotating drum 169 so as to close the upper end opening.
  • a wafer elevating device 171 is installed on the rotating drum 169, and the wafer elevating device 171 is configured to lift the wafer 2 from the upper surface force of the susceptor 170 by pushing the lower force of the susceptor 170 vertically.
  • An exhaust port 172 for exhausting the processing chamber 151 is opened at the upper end of the lower container 153 and facing the wafer loading / unloading port 156 so as to communicate with the exhaust buffer space 158.
  • One end of an exhaust line (not shown) is connected to the exhaust port 172, and the other end of the exhaust line is connected to an exhaust device (not shown) including a vacuum pump, an on-off valve, a variable flow control valve, and the like.
  • a gas head 173 as a gas supply means is integrally incorporated.
  • the gas head 173 is provided with an air outlet plate 174 sandwiched between the mating surfaces of the upper container 154 and the lower container 153, and the air outlet plate 174 has a plurality of air outlets 175 arranged uniformly over the entire surface. It is established to distribute the upper and lower spaces.
  • An inner space defined by the upper surface of the blowing plate 174 and the lower surface and inner peripheral surface of the upper container 154 forms a gas reservoir 176.
  • a downstream end portion of the gas introduction pipe 177 is inserted into a portion of the upper container 154 facing the center of the blowing plate 174 so as to communicate with the gas reservoir 176.
  • a processing gas supply line 179 connected to the processing gas supply device 178 and an inert gas supply line 181 connected to the inert gas supply device 180 are connected to the gas introduction pipe 177.
  • the initial gate electrode formation step shown in FIG. 1 is performed on the hafnium oxynitride film that has been annealed using the single-wafer CVD apparatus having the above-described structure by the CVD method.
  • a case where a polysilicon film or an amorphous silicon film is formed will be described.
  • the gate valve 157 is opened, the wafer 2 to be deposited is transferred to the processing chamber 151 of the single wafer CVD apparatus 150 which is the fourth processing unit 34.
  • the wafer is loaded from the wafer loading / unloading port 156 by the loading device 13 and transferred onto the protrusion pins of the wafer lifting / lowering device 171.
  • the negative pressure transfer device 13 leaves the processing chamber 151, the wafer loading / unloading port 156 is closed by the gate valve 157.
  • the gate valve 157 When the gate valve 157 is closed, the rotary drum 169 and the heating unit 165 are raised with respect to the processing chamber 151 by the ascending operation of the rotary shaft 168 and the support shaft 164 with respect to the processing chamber 151 as referred to by FIG. . After a predetermined stroke, the wafer 2 is transferred onto the susceptor 170.
  • the rotating drum 169 is rotated by the rotating shaft 168.
  • the wafer 2 placed on the susceptor 170 is heated by the heating unit 165 so as to have a uniform target temperature over the entire surface.
  • the inside of the processing chamber 151 is exhausted by the exhaust device through the exhaust port 172, and the pressure in the processing chamber 151 is controlled to be a predetermined processing pressure.
  • the processing gas 182 is introduced into the gas introduction pipe 177 as shown in FIG.
  • the processing gas 182 introduced into the gas introduction pipe 177 diffuses in the gas reservoir 176 and is blown out uniformly over the entire surface in a shower-like manner from the plurality of outlets 175 toward the wafer 2.
  • the process gas 182 blown out in the form of a shower uniformly contacts the wafer 2 on the susceptor 170 over the entire surface, it is sucked into the exhaust port 172 through the exhaust buffer space 158 and exhausted. go.
  • monosilane (SiH) or disilane (SiH) is used as the processing gas, and the flow rate thereof is 0.1 to 1 SLM.
  • the wafer temperature is controlled to be a predetermined temperature within a range of 540 to 700 ° C.
  • Dilution nitrogen is used so that the pressure in the processing chamber is a predetermined pressure within the range of 1000 to 50,000 Pa. Control is performed by the flow rate of the raw gas and the pressure control device.
  • a polysilicon film (or an amorphous silicon film depending on the condition) can be formed at a film formation rate (film formation speed) of 50 to 100 nm per minute.
  • the gate electrode of the high dielectric film (hafnium oxynitride film in this embodiment)
  • the polysilicon film or amorphous silicon film is deposited at a low temperature of 500 ° C or less, the deposition rate is:! ⁇ 3nm / min.
  • each of the other three steps that is, the high dielectric film forming step, the plasma nitriding step, and the annealing step are performed.
  • the situation becomes inconsistent with the processing time.
  • the processing time of the most time-consuming step among the other three steps is equal to or
  • the polysilicon film or amorphous silicon film is formed by the single wafer type CVD apparatus 150 by the amount less than that.
  • the processing time of the high dielectric film formation step is 4 minutes
  • the processing time of the plasma nitriding step is 3 minutes
  • the processing time of the annealing step is 2 minutes
  • the single wafer type CVD device in the cluster device 10 The deposition time of the polysilicon film or amorphous silicon film by 150 is set to the processing time of the high dielectric film forming step, which is the most powerful of the other three steps, that is, 4 minutes.
  • the controller 37 of the cluster apparatus 10 sets the processing time in the single-wafer CVD apparatus 150 as 4 minutes in advance, and controls to stop the supply of the processing gas 182 when 4 minutes elapse. As described above, when a predetermined processing time set in advance in the single wafer CVD apparatus 150 of the cluster apparatus 10 elapses, the supply of the processing gas 182 is stopped.
  • the processing gas 182 remaining in the processing chamber 151 is removed by the supply of the inert gas by the inert gas supply device 180 and the exhaust by the exhaust device.
  • the gate lev 157 is opened, and the wafer 2 on which the CVD film is formed is unloaded from the processing chamber 151 to the negative pressure transfer chamber 11 by the negative pressure transfer device 13 in the reverse procedure of loading (wafer unloading). ) After unloading, the gate valve 157 is closed.
  • the wafer after the high dielectric film forming step, the plasma nitriding step, the annealing step, and the initial gate electrode forming step are performed using the first cooling unit 35 or the second cooling unit 36. Depending on the case, it may be cooled.
  • the negative pressure transfer chamber 11 side of the unloading chamber 15 is opened by the gate lev 18B, and the negative pressure is set.
  • the transfer device 13 transfers the wafer 2 from the negative pressure transfer chamber 11 to the carry-out chamber 15 and transfers it onto the carry-out chamber temporary table in the carry-out chamber 15.
  • the positive pressure transfer chamber 16 side of the carry-out chamber 15 is closed in advance by the gate valve 18A, and the carry-out chamber 15 is exhausted to a negative pressure by an exhaust device (not shown).
  • the unloading chamber 15 is depressurized to a preset pressure value
  • the unloading chamber 15 negative pressure transfer chamber 11 side is opened by the gate bubble 18B, and a wafer unloading step is performed.
  • the gate valve 18B is closed. Note that the unloading operation from the fourth processing unit 34 to the unloading chamber 15 through the negative pressure transfer chamber 11 in the cluster apparatus 10 for the wafer 2 on which the initial gate electrode formation step has been performed is all performed under vacuum. Since it is performed in the maintained fourth processing unit 34, the negative pressure transfer chamber 11 and the unloading chamber 15, it is formed on the wafer 2 during the unloading operation of the wafer 2 from the fourth processing unit 34 to the unloading chamber 15. It is possible to prevent a natural oxide film from being formed on the surface of the film and foreign matters from adhering to it.
  • the first processing unit 31 from the loading chamber 14 the first processing unit 31 to the second processing unit 32 the second processing unit 32 to the third processing unit 33 and the third processing unit 33 to the fourth processing unit 34 respectively transfer wafers. Even in the case of transfer work Since both are carried out in a state maintained under vacuum, it is possible to prevent a natural oxide film from being formed on the surface of the film formed on the wafer 2 and foreign matters from adhering to it.
  • the high dielectric polar film forming step by the first processing unit 31 and the second processing unit 32 are performed on the 25 wafers 2 that are collectively loaded into the loading chamber 14.
  • the plasma nitridation step by, the annealing step by the third processing unit 33 and the initial gate electrode formation step by the fourth processing unit 34 are sequentially performed.
  • the wafer 2 that has been processed first ends the processing in the first processing unit 31 and is loaded into the second processing unit 32. Then, the next wafer 2 is transferred to the first processing unit 31 and processed. Is possible. That is, when each processing unit becomes empty in a series of processing orders, it is possible to carry in the next wafer 2 and process a plurality of wafers in parallel.
  • the processed wafers 2 are stored on the temporary table in the unloading chamber 15.
  • the wafer discharging step shown in FIG. 1 nitrogen gas is supplied into the unloading chamber 15 maintained at a negative pressure, and after the inside of the unloading chamber 15 reaches atmospheric pressure, the positive pressure in the unloading chamber 15 is increased.
  • the transfer chamber 16 side is opened by the gate valve 18A.
  • the cap force of the empty pod 1 placed on the placing table 25 is opened by the cap attaching / detaching mechanism 26 of the pod opener 24.
  • the positive pressure transfer device 19 in the positive pressure transfer chamber 16 picks up the wafer 2 from the carry-out chamber 15 and carries it out to the positive pressure transfer chamber 16, and passes through the wafer loading / unloading port 23 in the positive pressure transfer chamber 16. Store it in pod 1 (charging).
  • the cap of the pod 1 is attached to the wafer loading / unloading port 26 by the cap attaching / detaching mechanism 26 of the pod opener 24, and the pod 1 is closed by one force.
  • the wafer 2 that has undergone a series of four steps in the cluster apparatus 10 is hermetically stored in the pod 1 and is batch-type vertical-wall-type CVD shown in FIG. It is transported to an apparatus (hereinafter referred to as a notch type CVD apparatus) 200 by an in-process transport apparatus.
  • a notch type CVD apparatus an apparatus
  • wafer 2 has a remaining amount of policy.
  • Recon film or amorphous silicon film force S formed by batch type CVD apparatus 200.
  • the batch-type CVD apparatus 200 includes a casing 201 constructed in a substantially rectangular parallelepiped box shape, and the casing 201 constitutes a standby chamber 202.
  • a wafer loading / unloading outlet 203 for loading / unloading the wafer 2 to / from the casing 201 is provided on the front wall of the casing 201, and a pod opener 204 for opening and closing the pod 1 is provided at the wafer loading / unloading outlet 203. It is installed.
  • the pod opener 204 includes a mounting table 205 for mounting the pod 1 and a cap attaching / detaching mechanism 206 for attaching and detaching the cap of the pod 1 mounted on the mounting table 205.
  • the pod mounted on the mounting table 205 is a pod.
  • the pod 1 is supplied to and discharged from the mounting table 205 of the pod opener 204 by an in-process transfer device (not shown).
  • a boat elevator 207 is installed in the standby chamber 202, and a seal cap 209 is horizontally supported at the tip of the arm 208 of the boat elevator 207.
  • An electric motor 210 is installed below the seal cap 209, and the rotating shaft of the electric motor 210 is vertically passed above the seal cap 209.
  • a heat insulating cap 211 is vertically installed on the upper end of the rotating shaft of the electric motor 210, and a boat 212 is vertically installed on the heat insulating cap 211.
  • the electric motor 210 is configured to rotate the heat insulation cap 211 and the boat 212.
  • the boat 212 is configured to hold a plurality of wafers 2 aligned in the vertical direction with their centers aligned.
  • a wafer transfer device 213 is installed, and the wafer transfer device 213 is configured to transfer and transfer the wafer 2 between the pod 1 of the pod opener 204 and the boat 212. Yes.
  • the batch-type CVD apparatus 200 collectively performs the remaining processing (gate electrode formation step) interrupted by the cluster apparatus 10 in a single processing chamber 216.
  • the controller 230 is controlled as follows. [0064] As shown in FIG. 8, on the rear end of the housing 201, an water tube 214 and an inner tube 215 are installed so that their centerlines are vertical.
  • the outer tube 214 placed outside is made of heat-resistant material such as quartz (SiO) or silicon carbide (SiC).
  • the inner tube 215 placed inside is made of a heat-resistant material such as quartz or silicon carbide, and is formed into a cylindrical shape with the upper end open and the lower end open.
  • the hollow part of the cylinder forms the processing chamber 216. is doing.
  • a male hold 217 made of, for example, stainless steel is engaged with lower ends of the water tube 214 and the inner tube 215, and the water tube 214 and the inner tube 215 are held by the manifold 217. Mayuho Redo 217 is fixed to the housing 201.
  • a gas introduction pipe 220 is connected to the seal cap 209, and the gas introduction pipe 220 is connected to the processing gas supply line 222 connected to the processing gas supply device 221 and to the inert gas supply device 223.
  • An active gas supply line 224 is connected.
  • One end of an exhaust pipe 225 is connected to the manifold 217, and the other end of the exhaust pipe 225 is connected to an exhaust device (not shown) such as a pump.
  • thermocouple 227 for measuring the temperature of the processing chamber 216 is vertically laid between the outer tube 214 and the inner tube 215, and the heater unit 226 is feedback-controlled based on the measurement result of the thermocouple 227. It is structured as follows.
  • the remaining gate electrode forming step shown in FIG. 1 is performed on a plurality of, for example, 100, wafers in a batch using the batch-type CVD apparatus 200 having the above configuration.
  • An explanation will be given of the case where a film of a con film or an amorphous silicon film is formed for the remaining thickness.
  • the wafer 2 that has been subjected to the four steps in the cluster apparatus 10 is 25 With the sheets stored in the pod 1, the remaining sheets are conveyed to the batch type C VD apparatus 200 for performing the gate electrode forming step.
  • the cluster device 10 is interrupted when the polysilicon film or the amorphous silicon film is formed halfway to the final target film thickness, and then the wafer 2 is taken out of the cluster device 10 and is different from this.
  • a batch type CVD apparatus 200 is used to form a polysilicon film or an amorphous silicon film for the remaining film thickness
  • the wafer 2 is transferred from the cluster apparatus 10 to the batch type CVD apparatus 200, the polycrystal film formed halfway is formed.
  • a natural oxide film may be formed on the surface of the silicon film or amorphous silicon film.
  • the pod 1 containing a plurality of wafers 2 to be subjected to the remaining gate electrode formation step is placed on the placement table 205 of the batch type CVD apparatus 200.
  • the wafer transfer device 213 picks up the wafer 2 by 5 pieces. And transfer to the boat 212 waiting in the waiting room 202. The wafer transfer device 213 repeats this operation to transfer all the wafers 2 in the pod 1 to the boat 212.
  • pod opener 204 Close the pod 1 cap. After that, the pod 1 that has been emptied and the other pod 1 that contains a plurality of wafers 2 to be subjected to the remaining gate electrode forming step are exchanged to perform the same operation.
  • the temperature in the processing chamber 216 is raised by the heater unit 226 and controlled so as to reach a predetermined processing temperature.
  • the processing chamber 216 is supplied with an inert gas force from an inert gas supply device 223 through an inert gas supply line 224 and a gas introduction pipe 220 and filled.
  • the boat 212 When a predetermined number of wafers 2 are loaded into the boat 212, the boat 212 is lifted by the boat elevator 207 and loaded into the processing chamber 216 inside the inner tube 215 as shown in FIG. 8 (boat loading). ) When the boat 212 reaches the upper limit, the seal cap 209 closes the processing chamber 216 in an airtight manner.
  • the temperature in the processing chamber 216 is maintained at a predetermined temperature by the heater unit 226.
  • the processing temperature of the remaining gate electrode forming step in the batch type CVD apparatus 200 is higher than the processing temperature of the initial gate electrode forming step in the cluster apparatus 10 and is a predetermined temperature within a range of 600 to 700 ° C. Set to the temperature of.
  • the polysilicon film or amorphous silicon film has already been formed on the surface of the high dielectric film (hafnium oxide film in this embodiment), so that reducing gas such as monosilan gas or dichlorosilane gas can be obtained. This is because the surface of the high dielectric film is not exposed at a relatively high temperature, and therefore the influence on the high dielectric film is small.
  • a processing gas for example, monosilane gas is supplied from the processing gas supply device 221 to the gas introduction pipe 220 at a flow rate of 0.5 to 2 SLM.
  • phosphorous is supplied at a flow rate of 0.01 to 0.1 SLM.
  • the monosilane gas supplied to the gas introduction pipe 220 flows in the processing chamber 216 inside the inner tube 215 to reach the upper end of the inner tube 215, and flows out between the upper tube 215 and the inner tube 215 from the upper end opening force of the inner tube 215. .
  • the monosilane gas that has flowed out is exhausted by the exhaust force of the exhaust pipe 225.
  • a polysilicon film or an amorphous silicon film is formed on the surface of the wafer 2.
  • the gas containing silicon element contacts the wafer evenly in the plane of the wafer 2, so that the polysilicon film or amorphous silicon formed on the wafer 2 is The film thickness distribution is uniform in the plane.
  • the deposition rate of the polysilicon film or the amorphous silicon film by the batch type CVD apparatus 200 is several nm per minute when the processing temperature is 600 to 700 ° C.
  • the remaining film thickness of about 140 nm which is the thickness of 4 to 12 nm polysilicon film or amorphous silicon film formed in 4 minutes. Takes about 30 minutes.
  • the boat 212 is lowered by the boat elevator 207, so that the boat 212 force holding the processed wafer 2 is processed. Is taken out into the waiting room 202 (boat unloading).
  • the processed wafer 2 carried out into the standby chamber 202 is transferred from the boat 212 to the empty pod 1 opened by the pod opener 204 and stored. .
  • pod 1 is closed by pod opener 204.
  • the number of wafers 2 held in the boat 212 (100 sheets) is larger than the number of sheets that can be stored in the pod 1 (25 sheets). Therefore, a plurality of (four) empty pods 1 are arranged in order. 20 4 will be supplied.
  • the polysilicon film or amorphous silicon film can be formed within one hour including the wafer transfer time, boat loading time, and boat unloading time.
  • the following effects can be obtained.
  • the gate electrode forming step which is the final process in the cluster apparatus 10, is temporarily stopped according to the processing time of the step having the longest processing time among the other steps, and is set as the initial electrode forming step.
  • the high dielectric constant film formation step is Sl
  • the plasma nitridation step is S2
  • the annealing step is S3
  • the gate electrode formation step is S4, and Sl, S2 and S3 each take 4 minutes, and S4 If only the force is applied for 20 minutes, as shown in FIG. 9, the first wafer W1 is sequentially processed through steps S1 to S4.
  • the high dielectric film forming step S1 of the first wafer W1 is completed, a space is created in the first processing unit 31 (ALD apparatus 40) that performs this step S1, so two sheets The execution of the high dielectric film forming step S1 of the second wafer W2 can be started.
  • the plasma nitridation step S2 and the annealing step S3 for the first wafer W1 are completed, the plasma nitridation step S2 and the annealing step S3 for the second wafer W2 are started. can do.
  • the second wafer W2 to four after the completion of the three steps S1 to S3.
  • the first wafer W4 (that is, three wafers) is stored in the cooling unit, and the gate electrode forming step S4 of the first wafer W1 is completed. It will be in a waiting state.
  • a high dielectric constant is applied to the fifth wafer W5 in parallel with the execution of the plasma nitriding step S2 of the fourth wafer W4. If the body film forming step S1 is started, the annealing step S3 of the fifth wafer W5 is completed before the gate electrode forming step S4 of the fifth wafer W1, and the cooling unit The remaining one wafer storage area will be occupied by the fifth wafer W5. In this case, after the gate electrode formation step S4 of the first wafer W1 is completed, the first wafer W1 cannot be placed on the cooling unit, and a deadlock state occurs.
  • the processing time of the high dielectric film forming step Sl, the plasma nitriding step S2, the annealing step S3 and the initial gate electrode forming step S4 in the cluster apparatus 10 can be unified to 4 minutes,
  • the throughput is limited by the longer time, so 100/7 14 wafers / hour Throughput.
  • the first-layer gate electrode is in an amorphous state
  • the second-layer gate electrode formed by the notch type CVD apparatus 200 is in a poly (polycrystalline) state.
  • the first-layer gate electrode is polycrystallized, whereby the second-layer gate electrode is formed.
  • the crystal states and film qualities of the two layers are substantially equivalent. That is, the first layer and the second layer can be homogenized when the second-layer gate electrode is formed by the batch type CVD apparatus 200.
  • the gate electrode is completely crystallized by ion implantation and activation annealing (an annealing performed at a temperature of 1000 ° C. or more) performed after the gate stacking process, and the two layers are one and the same continuous layer. It becomes. [0078] Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.
  • the remaining gate electrode forming step performed on a plurality of wafers at a time is not limited to being performed by the batch type CVD apparatus 200, and as shown in FIG.
  • a single-wafer multi-chamber apparatus hereinafter referred to as a multi-chamber apparatus 250 including a plurality of single-wafer CVD apparatuses corresponding to the single-wafer CVD apparatus 150 may be used.
  • FIG. 11 there are two single-wafer CVD apparatuses 251 and 252 as a plurality of processing chambers that collectively perform the same processing (remaining gate electrode formation step) on the substrate.
  • the gates 251a and 252a are connected to the two side walls of the negative pressure transfer chamber casing 12 so as to communicate with the negative pressure transfer chamber 11, respectively.
  • the multi-chamber apparatus 250 collects the remainder of the processing interrupted by the cluster apparatus 10 which is a continuous processing apparatus, by using two single-wafer CVD apparatuses 251 and 252 as a plurality of processing chambers. And a controller 254 that controls to perform the operation.
  • the processing times of the high dielectric film forming step, the plasma nitriding step, the annealing step, and the initial gate electrode forming step performed in the cluster apparatus 10 are unified, for example, 4 minutes. Therefore, the overall throughput of the gate stack forming process can be improved.
  • the polysilicon film or the amorphous silicon film is formed by the two single wafer CVD apparatuses 251 and 2 52 in the multi-chamber apparatus 250 shown in FIG.
  • a polysilicon film or amorphous silicon film is already formed on the surface of the formed high dielectric film by the initial gate electrode formation step, and the high dielectric film (in this embodiment, The hafnium oxynitride film) is not directly exposed to a reducing gas such as a monosilane gas or a disilane gas at a relatively high temperature, and is less affected by these reducing gases.
  • the processing temperature in the single wafer CVD apparatuses 251 and 252 can be set to a relatively high temperature, and the film formation rate can be increased.
  • a single-wafer CVD apparatus 251 or 252 is used to form a polysilicon film or an amorphous silicon film.
  • An example of the processing conditions for forming the con film is as follows.
  • the processing gas for example, monosilane or disilane is used, and the flow rate is 0.1 to: 1 SLM.
  • phosphine is also mixed and flowed, and the flow rate is 0.:! To 5 SLM.
  • the wafer temperature is controlled to be a predetermined temperature within a range of 540 to 700 ° C.
  • the pressure in the processing chamber is controlled by a flow rate of diluted nitrogen gas and a pressure control device so as to be a predetermined pressure within a range of 1000 to 50000 Pa.
  • the film can be formed at a film formation rate of 50 to: OOnm per minute. Therefore, in the initial gate electrode formation step in the cluster apparatus, a 4 to 12 nm polysilicon film formed in 4 minutes or Deposition of about 140 nm, which is the remaining film thickness of the amorphous silicon film, can be performed in 2 to 3 minutes.
  • each single-wafer CVD apparatus can form a film in 2 to 3 minutes, so when two single-wafer CVD apparatuses 251 and 252 are used, 100 wafers are 100 to 150.
  • the film can be formed in a minute.
  • a batch type CVD apparatus 200 may be connected to the cluster apparatus 10.
  • the casing 201 of the standby chamber 202 has a wafer unloading port 23A, a mounting table 25A for mounting the pod 1, and a pod opener provided with a cap mounting mechanism 26A for mounting and removing the cap of the pod 1 mounted on the mounting table 25A.
  • 24A is preferably provided so that the wafer 2 after the completion of the remaining gate electrode formation step in the batch type CVD apparatus 200 can be carried out from the standby chamber 202 to the outside.
  • a first sub-controller 261 that controls the last processing (gate electrode formation step) of the continuous processing in the cluster apparatus 10 to be interrupted when it is partway
  • a second sub-controller 262 that controls the remaining processing (remaining gate electrode formation step) interrupted by the star device 10 to be performed in a single processing chamber 216
  • a main controller 260 for controlling the second sub-controller 262 in an integrated manner.
  • the wafer 2 that has been processed up to the initial gate electrode formation step by the cluster apparatus 10 is carried into the standby chamber 202 through the carry-out chamber 15 and sequentially transferred to the boat 212.
  • the boat 212 is loaded into the processing chamber 216 of the batch type CVD apparatus 200, and a polysilicon film or an amorphous silicon film is loaded. Is deposited for the remaining film thickness.
  • the batch-type CVD apparatus 200 when the batch-type CVD apparatus 200 performs the remaining gate electrode forming step in units of 25 wafers, that is, the number of wafers stored in one pod, the remaining gate electrode forming step is performed in units of 100. Compared to the case of performing the process, the waiting time of the batch type CVD apparatus 200 can be shortened, and the tact time (the time from wafer loading to wafer discharge) can be greatly shortened.
  • the boat 212 is unloaded from the processing chamber 216, and the processed wafers 2 are sequentially transferred from the boat 212 to the empty pod 1 placed on the mounting table 25A and opened by the pod opener 24A for storage. To do.
  • a plurality of boats 212 may be prepared, and the boats 212 may be replaced by the boat changer 253.
  • a plurality of boats 212 and processing chambers 216 may be provided.
  • a single wafer type multi-chamber apparatus may be configured as shown in FIG.
  • five single-wafer CVD apparatuses 301 serving as a plurality of processing chambers that collectively perform the same process (remaining gate electrode formation step) on a substrate.
  • 302, 303, 304, 305 are stacked vertically and are installed adjacent to the negative pressure transfer chamber 311.
  • the multi-chamber apparatus 300 is configured to carry out a plurality of batch processing with the five single wafer CVD apparatuses as a plurality of processing chambers, with the remainder of the processing interrupted by the cluster apparatus 10 being a continuous processing apparatus.
  • a controller 306 is provided for controlling.
  • the remaining gate electrode forming step for five wafers can be carried out collectively by five single wafer CVD apparatuses, so that each single wafer CVD apparatus can perform one step.
  • 100 wafers can be deposited in 40 to 60 minutes. That is, according to the present embodiment, the processing time of the remaining gate electrode forming step can be shortened as compared with the case where the multi-chamber apparatus 250 shown in FIG. 11 is used.
  • the occupied floor area of the multi-chamber apparatus 300 can be reduced.
  • a metal gate electrode hereinafter referred to as a metal electrode
  • a metal electrode is formed as a gate electrode.
  • the metal electrode can be formed by the ALD method using a single wafer ALD apparatus as shown in FIG. 3 or by the CVD method using a single wafer CVD apparatus as shown in FIG.
  • the deposition rate of metal electrodes by a single-wafer ALD device is as slow as several minutes per minute. Therefore, the metal electrode formation step by a single-wafer ALD device is in the middle according to the deposition time other than the metal electrode formation step.
  • the remaining film thickness of the metal electrode is formed by a batch type CVD apparatus or a batch type ALD apparatus, thereby improving the overall throughput of the gate stack forming process using the metal electrode.
  • the metal electrode forming materials include TiN, TaN, NiSi, PtSi, TaC, TiSi, Ru, and SiGe.
  • the force described in the MOSFET gate stack forming step is applied to the wafer on which the lower metal electrode is formed, the barrier metal forming step, the capacitor insulating film forming step, and the upper metal electrode.
  • a barrier metal is applied to a wafer on which a lower metal electrode is previously formed.
  • the capacitor insulating film forming step for depositing the capacitor insulating film with the ALD device is performed, and the upper metal electrode is deposited with the ALD device.
  • the formation step is performed, the nore metal formation step and the capacitor insulating film formation step are performed.
  • the upper metal electrode forming step extremely time Cal force.
  • the barrier metal forming step, the capacitor insulating film forming step, and the upper metal electrode forming step were successively performed one by one in the cluster apparatus, and the final upper metal electrode forming step was performed halfway. If the process is interrupted and the remaining processing is performed in a batch in another processing chamber, the throughput can be improved.
  • the capacitor upper electrode is made of Al, TiN, Ru, RuO, SRO (Sr),
  • the electrode forming gas used in the electrode forming step is appropriately selected according to the desired electrode forming material.
  • the material for forming the high dielectric film is not limited to using hafnium oxynitride.
  • Capacitor insulating film formation materials include BST ((Ba, Sr) TiO), ST ⁇ (SrTi ⁇ ),
  • the substrate to be processed is not limited to a wafer, but may be a substrate such as a glass substrate or a liquid crystal panel in the LCD device manufacturing process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

　ゲートスタック形成工程全体としてのスループットを向上させる。 　高誘電体膜形成ステップ、プラズマ窒化ステップ、アニールステップおよびゲート電極形成ステップを備えたゲートスタック形成工程をクラスタ装置によって実施するに際して、最終のゲート電極形成ステップを途中まで実施したところで一旦打ち切り残りゲート電極形成ステップを複数枚一括して実施する。クラスタ装置における一連のステップの待ち時間が短くなるので、ゲートスタック形成工程の全体としてのスループットを向上させることができる。

Description

明 細 書
半導体装置の製造方法および基板処理装置
技術分野
[0001] 本発明は、半導体装置の製造方法および基板処理装置に関し、例えば、半導体 集積回路装置 (以下、 ICという。）の製造方法において、半導体素子を含む集積回 路が作り込まれる半導体ウェハ（以下、ウェハという。）に MOSFET (金属酸化膜半 導体電界効果トランジスタ）のゲートスタック構造を形成する工程に利用して有効なも のに関する。
背景技術
[0002] 従来から、 ICの構成要素の一つである MOSFETのゲート絶縁膜には酸化シリコン
(SiO )膜が使用されている。
最近は、 ICの最小加工寸法の縮小の進展に伴って、ゲート絶縁膜を薄膜化してよ り多くの電気容量を持たせることが、要求されて来ている。
ところ力 S、酸化シリコン膜が 2. Onm以下に薄膜化されると、リーク電流が多くなるた めに、酸化シリコンは MOSFETとして使用し得なくなることが懸念されている。
これに対して、薄膜ィヒではなぐ酸化シリコン膜よりも誘電率が高い金属酸化膜、特 に、シリコンを含んだ金属酸化膜であるシリケ一ト膜をゲート絶縁膜に使用することに より、電気容量を増加させることが検討されている。シリケート膜のうちでも、比較的熱 的に安定なハフニウムシリケ一 HHf Si〇 ）膜が有望視されている。
[0003] ところで、従来の ICの製造方法における MOSFETのゲート形成工程においては、 ゲート絶縁膜の上にゲート電極としての多結晶シリコン (Poly— Si)を成膜した後に、 導電性を持たせるためのドーパントが注入され、さらに、 MOSFETのソースおよびド レインの部分のドーパントと一緒に活性化ァニールが実施される。
一般に、この活性化ァニールの処理温度は、 1000°C程度である。
[0004] 従来の MOSFETのゲート形成工程において、ゲート絶縁膜としてハフニウムシリケ 一ト膜を使用した場合には、このように活性化ァニールの処理温度が 1000°C程度で あることから、ハフニウムシリケート膜の Hf〇と SiOとが相互に拡散し、酸化ハフニウム (HfO )と酸化シリコン (Si〇 ）とにそれぞれ分離してしまい、酸化ハフニウムが結晶
2 2
化してしまうという問題点がある。
酸化ハフニウムが結晶化すると、結晶化した酸化ハフニウムとアモルファスの部分 である酸化シリコンとの境界を伝って、リーク電流が流れてしまレ、、 MOSFETとして 動作しなくなるという現象につながってしまう。
そこで、 Hf〇と SiOとの相互の拡散を防止するために、ハフニウムシリケート膜中に 窒素原子を入れることが提案されてレ、る。
この窒素原子は、例えば、窒素プラズマを用いてハフニウムシリケート膜中に拡散さ せ、その後、ァニールによってシリコン原子やハフニウム原子や酸素原子と結合させ て安定化させることにより、ゲート絶縁膜としてのハフニウムォキシナイトライド (Hf Si
x y
ON)膜が形成される。
[0005] このハフニウムォキシナイトライド膜を使用したゲートスタック（ゲート絶縁膜一ゲート 電極)構造の形成工程においては、ハフニウムシリケート膜の成膜ステップ、プラズマ 窒化法による窒素の導入ステップ、ァニールによる窒素の安定化ステップおよび多 結晶シリコン膜の形成ステップを、それぞれハフニウムシリケート膜形成用の CVD装 置、プラズマ窒化装置、ァニール装置および多結晶シリコン膜形成用の CVD装置を 順番に使用することにより、実施する必要がある。
一般的には、これらの四つのステップをこれらの四つの装置によってそれぞれ実施 すること力 考えられる。
し力 ながら、この場合には、前のステップを実施した装置から次のステップを実施 するための装置にウェハを搬送する間に、ウェハが大気に晒されるために、大気中 の水分等がウェハに形成された膜の表面に吸着する。
水分が膜表面に吸着したままの状態で、次のステップが実施されると、その水分が 膜中に取り込まれるために、絶縁膜の絶縁耐性が劣化したり、絶縁膜と電極の界面 に低誘電率層が形成されてゲートスタック構造としての電気容量の低下を招いたり、 多結晶シリコン電極の抵抗率が劣化したりする。
[0006] そこで、ハフニウムシリケート膜形成用の CVD装置、プラズマ窒化装置、ァニール 装置および多結晶シリコン膜形成用の CVD装置を一つの真空搬送室によって接続 したクラスタツールと呼ばれる装置（以下、クラスタ装置という。）を使用することにより 、これらの四つのステップを実施することが、考えられる。
なお、シリコンウェハ表面に界面制御層の形成から High— k (高誘電率)ゲート絶 縁膜の形成までを in_ situにて連続して実施するクラスタ装置を述べている例として は、非特許文献 1がある。
非特許文献 1 :「電子材料 2004年 12月号別冊」，株式会社工業調査会， 2004年 11 月 26日， p. 44-48
発明の開示
発明が解決しょうとする課題
[0007] 前述した四つの装置を備えたクラスタ装置は、コストパフォーマンスの要求から単位 時間当たりの処理枚数 (スループット）が最大限になることが要求される。そのために は、四つの装置の処理時間のそれぞれが短いことが必要であるとともに、それらが等 しいことが必要である。
なぜならば、一つの装置での処理時間が長ければ、他の三つの装置の処理時間 力 Sいくら短くても、クラスタ装置の処理時間はその一つの装置の長い処理時間に律 速されてしまうからである。
例えば、通常 2〜4nmの High_k膜の成膜処理、プラズマ処理およびァニール処 理は、それぞれ数分以内にそろえることができるが、電極形成処理だけは形成する 膜厚が 100〜： 150nmと厚レ、ため 10分以上となり、クラスタ装置としてのスループット を落としてしまう問題がある。
なお、ここでは、高誘電率膜として、ハフニウムシリケ一ト膜を用いる場合について 述べたが、ハフニァ、ハフニウムアルミネート膜や、その他の高誘電体と呼ばれる膜と メタル電極の組合わせの場合にっレ、ても同様のことが懸念される。
[0008] 本発明の目的は、工程全体としての処理時間を短縮することができるとともに、最大 限のスループットを発揮することができる半導体装置の製造方法および基板処理装 置を提供することにある。
課題を解決するための手段
[0009] 本発明に係る発明のうち代表的なものは、次の通りである。 (1)基板に対して異なる処理を少なくとも 1枚ずつ連続して実施するステップと、 前記連続処理のうち最後の処理を途中まで実施したところで中断するステップと、 前記中断した処理の残りを複数枚一括して実施するステップと、
を有する半導体装置の製造方法。
(2)前記（1)において、前記複数枚の一括処理は、処理室内に複数枚の基板を収 容して実施する半導体装置の製造方法。
(3)前記（1)において、前記複数枚の一括処理は、少なくとも 1枚の基板を収容して 処理する処理室を複数使用して実施する半導体装置の製造方法。
(4)前記（1)において、前記複数枚の一括処理は、一つの基板収納容器に収納した 基板枚数単位で実施する半導体装置の製造方法。
(5)前記（1)において、前記複数枚の一括処理は、 25枚単位で実施する半導体装 置の製造方法。
(6)前記（1)において、前記複数枚の一括処理は、前記連続処理を実施する装置と は異なる装置を使用して実施する半導体装置の製造方法。
(7)前記（1)において、前記連続処理における各処理は、それぞれ異なる処理室に おいて実施する半導体装置の製造方法。
(8)前記（1)において、前記連続処理における最後の処理の処理時間を、前記連続 処理における他の処理のうち最も処理時間の長い処理の処理時間以下に設定する 半導体装置の製造方法。
(9)前記（1)において、前記連続処理は少なくとも、基板上に絶縁膜を形成するステ ップと、前記絶縁膜の上に電極を形成するステップとを含み、前記最後の処理とは前 記電極を形成するステップである半導体装置の製造方法。
(10)前記（1)において、前記連続処理は少なくとも、基板上に High— k膜を形成す るステップと、前記 High_k膜の上に電極を形成するステップとを含み、前記最後の 処理とは前記電極を形成するステップである半導体装置の製造方法。
(11)前記（1)において、前記連続処理は少なくとも、基板上に High— k膜を形成す るステップと、前記 High_k膜を窒化するステップと、前記窒化した High_k膜をァ ニールするステップと、前記ァニール後の High— k膜の上に電極を形成するステツ プとを含み、前記最後の処理とは前記電極を形成するステップである半導体装置の 製造方法。
(12)基板に対して異なる処理を少なくとも 1枚ずつ連続して実施する複数の処理室 と、前記連続処理のうち最後の処理を途中まで実施したところで中断するように制御 するコントローラとを備えた連続処理装置と、
基板に対して同一の処理を複数枚一括して実施する一つまたは複数の処理室と、 前記連続処理装置にて中断した処理の残りを前記一つまたは複数の処理室にて複 数枚一括して実施するように制御するコントローラとを備えた一括処理装置と、 を有する基板処理装置。
発明の効果
[0010] 前記（1)の手段によれば、連続処理のうち最後の処理を途中まで実施したところで 中断するので、連続処理全体としての処理時間を短縮することができるとともに、最 大限のスループットを発揮することができる。
図面の簡単な説明
[0011] [図 1]本発明の一実施の形態である MOSFETのゲートを形成するゲートスタック形 成工程を示すフローチャートである。
[図 2]本発明の一実施の形態であるクラスタ装置を示す平面断面図である。
[図 3]枚葉式 ALD装置を示す正面断面図である。
[図 4]MMT装置を示す正面断面図である。
[図 5]RTP装置を示す正面断面図である。
[図 6]枚葉式 CVD装置を示す一部切断正面図である。
[図 7]バッチ式 CVD装置を示す一部切断正面図である。
[図 8]その拡大部分断面図である。
[図 9]比較例のゲートスタック形成工程を示すシーケンスチャートである。
[図 10]本実施の形態に係るゲートスタック形成工程を示すシーケンスチャートである。
[図 11]本発明の他の実施の形態であるゲートスタック形成工程の残りゲート電極形成 ステップに使用される二基の枚葉式 CVD装置を有するマルチチャンバ装置を示す 平面図である。 [図 12]本発明の別の他の実施の形態であるゲートスタック形成工程の残りゲート電極 形成ステップに使用されるバッチ式 CVD装置を有するクラスタ装置を示す一部切断 平面図である。
[図 13]ゲートスタック形成工程の残りゲート電極形成ステップに使用される本発明の 別の実施の形態である積み重ね型マルチチャンバ装置を示す側面断面図である。 符号の説明
1…ポッド、 2…ウェハ（被処理基板）、 10…クラスタ装置 (基板処理装置）、 11…負 圧移載室 (基板移載室)、 12…負圧移載室筐体、 13…負圧移載装置 (ウェハ移載 装置)、 14…搬入室 (搬入用予備室)、 15…搬出室 (搬出用予備室)、 16…正圧移 載室（ウェハ移載室）、 17A、 17B…ゲートバルブ、 18A、 18B…ゲートバルブ、 19 …正圧移載装置（ウェハ移載装置）、 20…ノッチ合わせ装置、 21、 22、 23…ウェハ 搬入搬出口、 24· · ·ポッドオーブナ、 25…載置台、 26…キャップ着脱機構、 31…第 一処理ユニット、 32…第二処理ユニット、 33…第三処理ユニット、 34…第四処理ュ ニッ卜、 35…第一クーリングュニッ卜、 36…第二クーリングュニッ卜、 37…コントローラ。
40" 'ALD装置、 41…処理室、 42…筐体、 43…ウエノ、搬入搬出口、 44…ゲート ノ ノレブ、 45· · -昇降馬区動装置、 46· · ·昇降軸、 47· · -保持具、 47a-■·ヒータ、 48A、 48B …パージガス供給口、 49…排気口、 50…排気装置、 51…排気ライン、 52…処理ガ ス供給口、 53A…第一処理ガス供給ライン、 54A…上流側止め弁、 55A…下流側 止め弁、 56A…第一バブラ、 57A…バブリング管、 58…アルゴンガス供給ライン、 59 …アルゴンガス供給源、 60A…止め弁、 61A…ベントライン、 62A…止め弁、 53Β· · · 第二処理ガス供給ライン、 54B…上流側止め弁、 55B…下流側止め弁、 56B…第二 ノ ブラ、 57Β· · ·/ ブリング！ 60B" 'lhめ #、 61Β· · ·ベントライン、 62Β· · ·ΐί:め #。
70 · ·ΜΜΤ装置、 71…処理室、 72…下側容器、 73…上側容器、 74…シャワーへ ッド、 75…バッファ室、 76…シャワープレート、 77…ガス噴出孔、 78…ガス供給装置 、 79…ガス供給ライン、 80…排気装置、 81…排気ライン、 82…ゲートバルブ、 83· · · プラズマ生成領域、 84…筒状電極、 85…整合器、 86…高周波電源、 87…筒状磁 石、 88…遮蔽板、 89…サセプタ昇降軸、 90…サセプタ、 91…突き上げピン、 92· · · 挿通孔、 93…インピーダンス調整器。 ΙΙΟ'-'RTP装置、 111…処理室、 112…筐体、 113…容器、 114…トッププレート 、 115···ボトムプレート、 116···ί非 口、 117···ウエノヽ ϋ入 ϋ出口、 118···ゲート/ ルブ、 119…昇降駆動装置、 120…昇降軸、 121…昇降板、 122…リフタピン、 123 …支持筒、 124…冷却プレート、 125…第一加熱ランプ群、 126…第二加熱ランプ 群、 127…第一支柱、 128…第二支柱、 129…電力供給電線、 131…タレット、 132 …ベアリング、 133…内歯平歯車、 134…原動側平歯車、 135…ベアリング、 136··· サセプタ回転装置、 137…ァウタプラットホーム、 138…インナプラットホーム、 139··· 係合部、 140…サセプタ、 141…揷通孔、 142…ァニールガス供給管、 143…不活 性ガス供給管、 144…プローブ、 145…放射率測定装置、 146…レファレンスプロ一 ブ、 147…レファレンスプローブ用モータ、 148…レファレンスランプ。
150…枚葉式 CVD装置、 151…処理室、 152…筐体、 153…下側容器、 154··· 上ィ則容器、 155.·-ボトムキャップ、 156.·-ウエノ、搬入搬出口、 157.·-ゲートノ ノレブ、 1 58···お^ / ッファ
Figure imgf000009_0001
、 162···#降ブロック、 1 63…昇降台、 164…支持軸、 165…カロ熱ユニット、 166…ベローズ、 167…サセプタ 回転装置、 168…回転軸、 169…回転ドラム、 170…サセプタ、 171…ウェハ昇降装 置、 172…排気口、 173…ガスヘッド、 174…吹出プレート、 175…吹出口、 176··· ガス溜め、 177…ガス導入管、 178…処理ガス供給装置、 179…処理ガス供給ライン 、 180…不活性ガス供給装置、 181…不活性ガス供給ライン、 182…処理ガス（電極 形成用ガス)。
200…バッチ式 CVD装置（バッチ式縦形ホットウォール形 CVD装置）、 201…筐 体、 202…待機室、 203…ウェハ搬入搬出口、 204…ポッドオーブナ、 205…載置 台、 206…キャップ着脱機構、 207…ボー卜エレベータ、 208…アーム、 209…シー ノレキャップ、 210.·-電動モータ、 211·.·断熱キャップ、 212·.·ボート、 213·.·ウエノヽ移 載装置、 214…ァウタチューブ、 215…インナチューブ、 216…処理室、 217…マユ ホーノレド、 220…ガス導入管、 221…処理ガス供給装置、 222…処理ガス供給ライン 、 223…不活性ガス供給装置、 224…不活性ガス供給ライン、 225…排気管、 226 …ヒータユニット、 227…熱電対。
250.·-マノレチチャンノ 装置、 251、 252.·-枚葉式 CVD装置、 251a, 252a.--ゲー トノくノレブ、 253· · ·ボートチェンジャ、 254· · ·コントローラ。
300…マルチチャンバ装置、 301、 302、 303、 304、 305…枚葉式 CVD装置、 30 la、 302a, 303a, 304a, 305a" -ゲート/ ノレブ、 306· · ·コントローラ、 311 · · ·負圧移 載室。
発明を実施するための最良の形態
[0013] 以下、本発明の一実施の形態を図面に即して説明する。
[0014] 図 1は本発明の一実施の形態である ICの製造方法における MOSFETのゲートス タック形成工程を示すフローチャートである。
図 2以降は本発明の一実施の形態に係る基板処理装置を示している。
まず、本発明の一実施の形態に係る基板処理装置について説明する。
[0015] 本実施の形態において、本発明に係る基板処理装置は、構造的には図 2に示され ているようにクラスタ装置として構成されており、機能的には、 MOSFETのゲートスタ ック形成工程に使用されるように構成されてレ、る。
なお、本実施の形態に係るクラスタ装置においては、ウェハ 2を搬送するためのゥ ェハ搬送用キャリア（基板収納容器）としては、 FOUP (front opening unified pod。以 下、ポッドという。） 1が使用されている。
[0016] 図 2に示されているように、クラスタ装置 10は大気圧未満の圧力（負圧）に耐える構 造に構成された第一ウェハ移載室 (以下、負圧移載室という。） 11を備えており、負 圧移載室 11の筐体 (以下、負圧移載室筐体という。 ) 12は、平面視が七角形で上下 両端が閉塞した箱形状に形成されている。
負圧移載室 11の中央部には負圧下においてウェハ 2を移載するウェハ移載装置（ 以下、負圧移載装置という。） 13が設置されており、負圧移載装置 13はスカラ形ロボ ット (selective compliance assembly robot arm Sし ARA)に って亇冓成 eれ飞いる。
[0017] 負圧移載室筐体 12の 7枚の側壁のうち長い側壁には、搬入用予備室 (以下、搬入 室という。） 14と搬出用予備室 (以下、搬出室という。） 15とがそれぞれ隣接して連結 されている。
搬入室 14の筐体と搬出室 15の筐体とはそれぞれ平面視が略菱形で上下両端が 閉塞した箱形状に形成されているとともに、負圧に耐え得るロードロックチャンバ構造 に構成されている。
[0018] 搬入室 14および搬出室 15の負圧移載室 11と反対側には、大気圧以上の圧力（以 下、正圧という。）を維持可能な構造に構成された第二ウェハ移載室 (以下、正圧移 載室という。） 16が隣接して連結されており、正圧移載室 16の筐体は平面視が横長 の長方形で上下両端が閉塞した箱形状に形成されている。
搬入室 14と正圧移載室 16との境にはゲートバルブ 17Aが設置されており、搬入室 14と負圧移載室 11との間にはゲートバルブ 17Bが設置されている。搬出室 15と正 圧移載室 16との境にはゲートバルブ 18Aが設置されており、搬出室 15と負圧移載 室 11との間にはゲートバルブ 18Bが設置されている。
正圧移載室 16には正圧下でウェハ 2を移載する第二ウェハ移載装置（以下、正圧 移載装置という。） 19が設置されており、正圧移載装置 19はスカラ形ロボットによって 構成されてレ、る。正圧移載装置 19は正圧移載室 16に設置されたエレベータによつ て昇降されるように構成されてレ、るとともに、リニアァクチユエータによって左右方向に 往復移動されるように構成されてレ、る。
正圧移載室 16の左側にはノッチ合わせ装置 20が設置されている。
[0019] 正圧移載室 16の正面壁には三つのウェハ搬入搬出口 21、 22、 23力 隣合わせ に並べられて開設されており、これらのウェハ搬入搬出口 21、 22、 23はウェハ 2を正 圧移載室 16に対して搬入搬出し得るように設定されている。これらのウェハ搬入搬 出口 21、 22、 23にはポッドオーブナ 24がそれぞれ設置されている。
ポッドオーブナ 24はポッド 1を載置する載置台 25と、載置台 25に載置されたポッド 1のキャップを着脱するキャップ着脱機構 26とを備えている。ポッドオーブナ 24は載 置台 25に載置されたポッド 1のキャップをキャップ着脱機構 26によって着脱すること により、ポッド 1のウェハ出し入れ口を開閉するようになっている。
ポッドオーブナ 24の載置台 25に対してはポッド 1が、図示しない工程内搬送装置（ RGV)によって供給および排出される。
[0020] 図 2に示されているように、負圧移載室筐体 12の 7枚の側壁のうち正圧移載室 16と 反対側に位置する 4枚の側壁には、第一処理ユニット 31と、第二処理ユニット 32と、 第三処理ユニット 33と、第四処理ユニット 34とがそれぞれ隣接して連結されている。 第一処理ユニット 31と負圧移載室 11との間にはゲートバノレブ 44 (図 3参照）が設置さ れている。第二処理ユニット 32と負圧移載室 11との間にはゲートバルブ 82 (図 4参 照）が設置されている。第三処理ユニット 33と負圧移載室 11との間にはゲートバノレブ
118 (図 5参照）が設置されている。第四処理ユニット 34と負圧移載室 11との間には ゲートバルブ 157 (図 6参照）が設置されてレ、る。
また、負圧移載室筐体 12における 7枚の側壁のうちの残りの 2枚の側壁には、第一 クーリングユニット 35と、第二クーリングユニット 36とがそれぞれ連結されており、第一 クーリングユニット 35および第二クーリングユニット 36はいずれも処理済みのウェハ 2 を冷却するように構成されてレヽる。
[0021] クラスタ装置 10はシーケンスフローを統括的に制御するコントローラ 37を備えてい る。本実施の形態に係るコントローラ 37は、後述する通り、ゲート電極形成ステップを 途中まで行なったところで（時点で）中断するように制御すべく構成されている。
[0022] 次に、前記構成に係るクラスタ装置 10を使用して、図 1に示されたゲート形成工程 を実施する場合について説明する。
[0023] 図 1に示されたウェハ投入ステップにおいては、クラスタ装置 10の載置台 25に供給 されたポッド 1のキャップ力 キャップ着脱機構 26によって取り外され、ポッド 1のゥェ ハ出し入れ口が開放される。
ポッド 1が開放されると、正圧移載室 16に設置された正圧移載装置 19はウェハ搬 入搬出口を通してポッド 1からウェハ 2を 1枚ずつピックアップし、搬入室 14に投入し
、ウェハ 2を搬入室用仮置き台に移載して行く。
この移載作業中には、搬入室 14の負圧移載室 11側はゲートバノレブ 17Bによって 閉じられており、負圧移載室 11内の圧力は、例えば、 lOOPaに維持されている。
[0024] 図 1に示されたウェハローデイングステップにおいては、搬入室 14の正圧移載室 1
6側がゲートバルブ 17Aによって閉じられ、搬入室 14が排気装置（図示せず）によつ て負圧に排気される。搬入室 14内が予め設定された圧力値に減圧されると、搬入室
14の負圧移載室 11側がゲートバルブ 17Bによって開かれる。
次に、負圧移載室 11の負圧移載装置 13は搬入室用仮置き台からウェハ 2を 1枚 ずつピックアップして負圧移載室 11に搬入する。その後、搬入室 14の負圧移載室 1 1側がゲートバルブ 17Bによって閉じられる。
続いて、第一処理ユニット 31のゲートバノレブ 44が開かれ、負圧移載装置 13はゥェ ハ 2を、図 1に示された高誘電体膜形成ステップを実施する第一処理ユニット 31に搬 送して、第一処理ユニット 31の処理室へ搬入（ウェハローデイング)する。
なお、ウェハの第一処理ユニット 31への搬入に際しては、搬入室 14および負圧移 載室 11が真空排気されることによって内部の酸素や水分が予め除去されているため
、外部の酸素や水分がウェハの第一処理ユニット 31への搬入に伴って第一処理ュ ニット 31の処理室に侵入することは確実に防止される。
[0025] 本実施の形態においては、第一処理ユニット 31は、構造的には図 3に示されてい るように、枚葉式ウォームウォール形基板処理装置として構成されており、機能的に は ALD (Atomic Layer Deposition )装置（以下、 ALD装置という。）40として構成さ れている。
図 3に示されているように、 ALD装置 40は処理室 41を形成する筐体 42を備えてお り、筐体 42には処理室 41の壁面を加熱するためのヒータ（図示せず）が内蔵されて いる。
筐体 42の負圧移載室 11との境にはウェハ搬入搬出口 43が開設されており、ゥェ ハ搬入搬出口 43はゲートバノレブ 44によって開閉されるように構成されてレ、る。 処理室 41の底面上には、昇降軸 46を昇降させる昇降駆動装置 45が設置されてお り、昇降軸 46の上端にはウェハ 2を保持する保持具 47が水平に支持されている。 保持具 47にはウェハ 2を加熱するヒータ 47aが設けられている。
ウェハ搬入搬出口 43および処理室 41の底壁には、パージガス供給口 48A、 48B がそれぞれ開設されており、両パージガス供給口 48A、 48Bにはパージガス供給ラ イン（図示せず）がそれぞれ接続されてレ、る。
筐体 42のウェハ搬入搬出口 43と反対側の部位には排気口 49が開設されており、 排気口 49には排気装置 50に接続された排気ライン 51が接続されている。
[0026] 筐体 42の天井壁には処理ガス供給口 52が処理室 41に連通するように開設されて おり、処理ガス供給口 52には第一処理ガス供給ライン 53Aおよび第二処理ガス供給 ライン 53Bが接続されてレ、る。 第一処理ガス供給ライン 53Aには上流側止め弁 54Aおよび下流側止め弁 55Aを 介して第一バブラ 56Aが接続されている。第一バブラ 56Aのバブリング管 57Aはァ ルゴンガス供給源 59に接続されたアルゴンガス供給ライン 58に接続されてレ、る。 第一処理ガス供給ライン 53 Aの上流側止め弁 54Aと下流側止め弁 55 Aとの間に は、アルゴンガス供給ライン 58が止め弁 60Aを介して接続されている。第一処理ガス 供給ライン 53Aのアルゴンガス供給ライン 58の接続点と下流側止め弁 55Aとの間に は、ベントライン 61 Aの上流側端が接続されており、ベントライン 61 Aの下流側端は 止め弁 62Aを介して排気装置 50に接続された排気ライン 51に接続されている。 第二処理ガス供給ライン 53Bには上流側止め弁 54Bおよび下流側止め弁 55Bを 介して第二バブラ 56Bが接続されている。第二バブラ 56Bのバブリング管 57Bはァ ルゴンガス供給源 59に接続されたアルゴンガス供給ライン 58に接続されてレ、る。 第二処理ガス供給ライン 53Bの上流側止め弁 54Bと下流側止め弁 55Bとの間には 、アルゴンガス供給ライン 58が止め弁 60Bを介して接続されている。第二処理ガス供 給ライン 53Bのアルゴンガス供給ライン 58の接続点と下流側止め弁 55Bとの間には 、ベントライン 61Bの上流側端が接続されており、ベントライン 61Bの下流側端は止 め弁 62Bを介して排気装置 50に接続された排気ライン 51に接続されている。
次に、図 1に示された高誘電体膜形成ステップを、以上の構成に係る ALD装置 40 を使用して高誘電体膜としての酸化ハフニウム (ハフニァ）膜を ALD法によりウェハ 2 上に成膜する場合について説明する。
高誘電体膜としての酸化ハフニウムを成膜する場合には、ハフニウム原子を含む原 料として、例えば、 TDMAH (Hf [N (CH ) ] ：テトラキスジメチルァミノハフニウム）
、TDEMAH (Hf [N (C H ) ] ：テトラキスジェチルァミノハフニウム）、 TEMAH (
Hf [N (CH ) (C H ) ] ：テトラキスェチルメチルァミノハフニウム）が使用される。 これらの原料は、常温で液体であり、蒸気圧が高いので、パブリングで気化して得 た原料ガスを用いる。
本実施の形態に係る ALD装置 40においては、ハフニウム液体原料を気化するの に第一バブラ 56Aが使用される。この第一バブラ 56Aのパブリングに使用されるアル ゴンガスの流量は、 0. 5〜1SLM (スタンダード 'リットル毎分）である。 また、酸化剤としては、例えば、水蒸気（H 〇）やオゾン (O )等の酸素原子を含む
2 3
ガスが使用される。オゾンが使用される場合にはオゾン発生器が使用される。
本実施の形態に係る ALD装置 40においては、酸化剤としては水蒸気が使用され る。この水蒸気を発生させるのに、第二バブラ 56Bが使用される。この第二バブラ 56 Bのバブリングに使用されるアルゴンガスの流量も、 0. 5〜1SLMである。
[0028] ゲートバルブ 44が開かれ、酸化ハフニウム膜を形成すべきウェハ 2が、第一処理ュ ニット 31である ALD装置 40の処理室 41に搬入され、保持具 47上に載置されると、 図 3に示されているように、ウェハ搬入搬出口 43はゲートバルブ 44によって閉じられ る。
ゲートバノレブ 44が閉じられると、処理室 41内は所定の圧力となるように排気装置 5 0によって排気される。また、ウェハ 2は保持具 47に内蔵されたヒータ 47aによって 15 0°C〜500°Cの範囲内の所定の温度に加熱される。
ウェハ 2が搬入された時点では、止め弁 54A、 55A、 54B、 55Bはそれぞれ閉状態 で、止め弁 60A、 62A、 60B、 62Bは開状態である。
ここで、原料を供給する準備のために、止め弁 60A、 55A、 60B、 55Bが閉じられ るとともに、止め弁 54A、 62A、 54B、 62Bが開かれることにより、気化したハフニウム 原料および水蒸気が第一処理ガス供給ライン 53Aおよび第二処理ガス供給ライン 5 3Bにそれぞれ詰められる。
また、処理室 41内にはパージガスとしてのアルゴンガス力 パージガス供給口 48A 、48B力ら 0.：!〜 1. 5SLM流される。
また、処理室 41内の圧力は、 10〜： !OOPaに調圧される。
[0029] ウェハ 2の温度が安定した後に、次のステップ（1)〜（4)を 1サイクルとして、酸化ハ フニゥム膜が目標の膜厚になるまで、このサイクルが繰り返される。
(1)ウェハ 2の温度が安定した後に、原料供給ステップとして、止め弁 62Aが閉じら れるとともに、止め弁 55Aが開かれる。そのままの状態が 0. 5〜5秒間保持され、気 化したハフニウム原料が処理室 41に供給される。これにより、ハフニウム原料はゥェ ハ 2の表面上に吸着する。
(2)次に、原料排気ステップとして、止め弁 54Aが閉じられるとともに、止め弁 60Aが 開かれる。そのままの状態が 0. 5〜： 10秒間保持され、第一処理ガス供給ライン 53A と処理室 41とが排気される。続いて、止め弁 60A、 55Aが閉じられ、止め弁 54A、 6 2Aが開かれて、第一処理ガス供給ライン 53Aに気化したハフニウム原料が詰められ る。
(3)第一処理ガス供給ライン 53Aへの気化したハフニウム原料の充填と同時に、酸 化ステップとして、止め弁 62Bが閉じられるとともに、止め弁 55Bが開かれる。そのま まの状態が 0. 5〜： 15秒間保持されて、処理室 41に酸化剤としての水蒸気が供給さ れる。これにより、ステップ（1)でウェハ 2の表面上に吸着したハフニウム原料と水蒸 気とが反応して、ウェハ 2の表面上に 1オングストローム（A)程度の膜厚の酸化ハフ ニゥム膜が形成されることとなる。
(4)引き続いて、酸化剤の排気ステップとして、止め弁 54Bが閉じられるとともに、止 め弁 60Bが開かれる。そのままの状態が 0. 5〜： 15秒間保持されて、第二処理ガス供 給ライン 53Bおよび処理室 41が排気される。続いて、止め弁 60B、 55Bが閉じられ、 止め弁 54B、 62Bが開かれて第二処理ガス供給ライン 53Bに水蒸気が詰められる。 通常、 ALD法により成膜する場合には、 1サイクルで 1 A程度成膜されることから、 20〜30Aの目標膜厚を得るには、 20〜30サイクルが必要であり、 1サイクルが 5〜1 0秒とすると、酸化ハフニウム膜の成膜には 2〜6分力かることになる。
[0030] 以上のようにして酸化ハフニウム膜の形成が終了すると、ゲートバルブ 44が開かれ 、成膜済みのウェハ 2は負圧移載装置 13によって第一処理ユニット 31から負圧に維 持された負圧移載室 11に搬出（ウェハアンローデイング）される。
続いて、ゲートバルブ 44が閉じられた後に、ゲートバルブ 82が開かれ、負圧移載 装置 13はウェハ 2を、図 1に示されたプラズマ窒化ステップを実施する第二処理ュニ ット 32に搬送して、第二処理ユニット 32の処理室へ搬入（ウェハローデイング)する。
[0031] 本実施の形態においては、第二処理ユニット 32には図 4に示された MMT(Modifie d Magnetron Typed)装置 70が使用されている。
[0032] 図 4に示されているように、 MMT装置 70は処理室 71を備えており、処理室 71は 下側容器 72と、下側容器 72の上に被せられた上側容器 73とから構成されてレ、る。 上側容器 73はドーム型の酸化アルミニウムまたは石英によって形成されており、下 側容器 72はアルミニウムによって形成されている。
上側容器 73の上部にはガス分散空間であるバッファ室 75を形成するシャワーへッ ド 74が設けられており、下壁にはガスを噴出する噴出口であるガス噴出孔 77を有す るシャワープレート 76が形成されている。シャワーヘッド 74の上壁にはガス供給装置 78に接続されたガス供給ライン 79が接続されている。
下側容器 72の側壁には排気装置 80に接続された排気ライン 81が接続されている 。また、下側容器 72の側壁の他の位置には仕切弁となるゲートバルブ 82が設けられ ている。
そして、ゲートバノレブ 82が開いている時には、ウェハ 2が処理室 71に負圧移載装 置 13によって搬入および搬出されるようになっており、ゲートバルブ 82が閉じている 時には、処理室 71は気密に維持されるようになってレ、る。
[0033] 上側容器 73の外側には反応ガスを励起させる放電手段として筒状 (好適には円筒 状）の筒状電極 84が同心円に敷設されており、筒状電極 84は処理室 71のプラズマ 生成領域 83を囲んでいる。筒状電極 84には高周波電力を印加する高周波電源 86 力 Sインピーダンスの整合を行う整合器 85を介して接続されている。
筒状電極 84の外側には筒状 (好適には円筒状）の磁界形成手段である筒状磁石 8 7が同心円に敷設されており、筒状磁石 87は筒状電極 84の外側の表面の上下端近 傍に配置されている。上下の筒状磁石 87、 87は処理室 71の半径方向に沿った両 端（内周端と外周端）に磁極を持ち、上下の筒状磁石 87、 87の磁極の向きが逆向き に設定されている。したがって、内周部の磁極同士が異極となっており、これにより、 筒状電極 84の内周面に沿って円筒軸方向に磁力線を形成するようになっている。 筒状電極 84および筒状磁石 87の周囲には電界や磁界を有効に遮蔽する遮蔽板 88が設置されており、遮蔽板 88は筒状電極 84および筒状磁石 87で形成される電 界ゃ磁界を外部環境等に悪影響を及ぼさなレ、ように遮蔽してレ、る。
[0034] 下側容器 72の中心部にはエレベータによって昇降駆動されるサセプタ昇降軸 89 が垂直方向に昇降するように支承されており、サセプタ昇降軸 89の処理室 71側の 上端にはウェハ 2を保持するための保持手段としてのサセプタ 90が水平に設置され ている。 サセプタ昇降軸 89は下側容器 72と絶縁されており、下側容器 72の底面上におけ るサセプタ昇降軸 89の外方には 3本の突き上げピン 91が垂直に立設されている。 3 本の突き上げピン 91はサセプタ昇降軸 89の下降時にサセプタ 90に開設された 3個 の揷通孔 92を下力、ら揷通して、サセプタ 90の上に保持されたウェハ 2を突き上げる ように構成されている。
サセプタ 90は誘電体である石英によってウェハ 2よりも大径の円盤形状に形成され ている。サセプタ 90にはヒータ（図示せず）が内蔵されてレ、る。
サセプタ 90にはインピーダンスを調整するインピーダンス調整器 93が電気的に接 続されている。インピーダンス調整器 93はコイルや可変コンデンサから構成されてい る。インピーダンス調整器 93はコイルのパターン数や可変コンデンサの容量値を制 御することによって、サセプタ 90を介してウェハ 2の電位を制御し得るようになつてい る。
[0035] 次に、図 1に示されたプラズマ窒化ステップを、以上の構成に係る MMT装置 70を 使用して酸化ハフニウム膜に窒素（N )を添加する場合について説明する。
2
[0036] ゲートバルブ 82が開かれると、第一処理ユニット 31において酸化ハフニウム膜が形 成されたウェハ 2は、第二処理ユニット 32である MMT装置 70の処理室 71に負圧移 載装置 13によって搬入され、 3本の突き上げピン 91の上端間に移載される。
ウェハ 2を突き上げピン 91に移載した負圧移載装置 13が処理室 71の外へ退避す ると、ゲートバルブ 82が閉まり、サセプタ 90がサセプタ昇降軸 89によって上昇され、 図 4に示されているように、ウェハ 2が突き上げピン 91の上からサセプタ 90に受け渡 される。
[0037] 処理室 71が気密に閉じられた状態で、処理室 71内の圧力は 0. 5〜200Paの範囲 内の所定の圧力となるように排気装置 80によって排気される。
サセプタ 90のヒータは予め加熱されており、サセプタ 90に保持されたウェハ 2を室 温〜 950°Cの範囲内で所定の処理温度に加熱する。
ウェハ 2が処理温度に加熱されると、 0.：!〜 2SLMの流量の窒素（N )ガスやアン
2
モニァ (NH )ガス等の窒素原子を含むガスが処理室 71に、ガス供給装置 78からガ
3
ス供給ライン 79およびシャワープレート 76のガス噴出孔 77を介してシャワー状に導 入される。
次に、 150〜200Wの高周波電力が筒状電極 84に高周波電源 86から整合器 85 を介して印加される。この際、高周波は反射波が最小になるように整合器 85によって 制御される。
筒状磁石 87、 87の磁界の影響を受けてマグネトロン放電が発生し、ウェハ 2の上 方空間に電荷をトラップしてプラズマ生成領域 83に高密度プラズマが生成される。 そして、生成された高密度プラズマにより、サセプタ 90上のウェハ 2の表面にプラズ マ処理が施される。
以上の処理条件に対応する量の窒素がウェハ 2上の酸化ハフニウム膜に添加され 、酸化ハフニウム膜はハフニウムォキシナイトライド膜となる。
この処理時間は、通常、 3〜5分である。
[0038] MMT装置 70において予め設定された処理時間が経過すると、ゲートバルブ 82が 開かれ、窒素が酸化ハフニウム膜に添加されたウェハ 2は、負圧移載装置 13によつ て搬入時とは逆の手順により、処理室 71から負圧移載室 11に搬出（ウェハアンロー デイング）される。
続いて、ゲートバルブ 82が閉じられた後に、ゲートバルブ 118が開かれ、負圧移載 装置 13はウェハ 2を、図 1に示されたァニールステップを実施する第三処理ユニット 3 3に搬送して、第三処理ュニット 33の処理室へ搬入（ウェハローデイング）する。
[0039] 本実施の形態においては、ァニールステップを実施する第三処理ユニット 33には、 図 5に示された RTP (Rapid Thermal Processing)装置 110が使用されている。
図 5に示されてレ、るように、 RTP装置 110はウェハ 2を処理する処理室 111を形成 した筐体 112を備えており、筐体 112は上下面が開口した円筒形状に形成された容 器 113と、容器 113の上面開口部を閉塞する円盤形状のトッププレート 114と、容器 113の下面開口部を閉塞する円盤形状のボトムプレート 115とが組み合わされて円 筒中空体形状に構築されてレ、る。
容器 113の側壁の一部には排気口 116が処理室 111の内外を連通するように開 設されており、排気口 116には処理室 111を大気圧未満（以下、負圧という。）に排 気し得る排気装置（図示せず)が接続されてレ、る。 容器 113の側壁の排気口 116と反対側の位置には、ウェハ 2を処理室 111に搬入 搬出するためのウェハ搬入搬出口 117が開設されており、ウェハ搬入搬出口 117は ゲートバルブ 118によって開閉されるようになっている。
[0040] ボトムプレート 115の下面の中心線上には昇降駆動装置 119が設置されており、昇 降駆動装置 119はボトムプレート 115に揷通されてボトムプレート 115に対して上下 方向に摺動自在に構成された昇降軸 120を昇降させるように構成されている。
昇降軸 120の上端には昇降板 121が水平に固定されており、昇降板 121の上面に は複数本（通常は 3本または 4本）のリフタピン 122が垂直に立脚されて固定されてお り、各リフタピン 122は昇降板 121の昇降に伴って昇降することにより、ウェハ 2を下 力 水平に支持して昇降させるようになつている。
[0041] ボトムプレート 115の上面における昇降軸 120の外側には支持筒 123が突設され ており、支持筒 123の上端面の上には冷却プレート 124が水平に架設されている。 冷却プレート 124の上方には、複数本の加熱ランプ力 構成された第一加熱ランプ 群 125および第二加熱ランプ群 126が下から順に配置されて、それぞれ水平に架設 されている。第一加熱ランプ群 125および第二加熱ランプ群 126は第一支柱 127お よび第二支柱 128によってそれぞれ水平に支持されている。
第一加熱ランプ群 125および第二加熱ランプ群 126の電力供給電線 129はボトム プレート 115を挿通して外部に引き出されている。
[0042] 処理室 111にはタレット 131が処理室 111と同心円に配置されている。タレット 131 は内歯平歯車 133の上面に同心円に固定されており、内歯平歯車 133はボトムプレ ート 115に介設されたベアリング 132によって水平に支承されている。内歯平歯車 13 3には原動側平歯車 134が嚙合されており、原動側平歯車 134はボトムプレート 115 に介設されたベアリング 135によって水平に支承され、ボトムプレート 115の下に設 置されたサセプタ回転装置 136によって回転駆動されるようになっている。
タレット 131の上端面の上には平板の円形リング形状に形成されたァウタプラットホ ーム 137が水平に架設されており、ァウタプラットホーム 137の内側にはインナプラッ トホーム 138が水平に架設されている。
インナプラットホーム 138の内周の下端部にはサセプタ 140が、内周面の下端部に 径方向内向きに突設された係合部 139に係合されて保持されている。サセプタ 140 の各リフタピン 122に対向する位置には揷通孔 141がそれぞれ開設されている。
[0043] トッププレート 114にはァニールガス供給管 142および不活性ガス供給管 143が処 理室 111に連通するようにそれぞれ接続されてレ、る。
また、トッププレート 114には放射温度計のプローブ 144が複数本、互いに半径方 向にウェハ 2の中心から周辺にかけてずらされてそれぞれ配置されてウェハ 2の上面 と対向するように揷入されている。放射温度計は複数本のプローブ 144がそれぞれ 検出した放射光に基づく計測温度をコントローラに逐次送信するように構成されてい る。
トッププレート 114の他の場所にはウェハ 2の放射率を非接触にて測定する放射率 測定装置 145が設置されてレ、る。放射率測定装置 145はレファレンスプローブ 146 を備えており、レファレンスプローブ 146はレファレンスプローブ用モータ 147によつ て垂直面内で回転されるようになっている。
レファレンスプローブ 146の上側には参照光を照射するレファレンスランプ 148がレ ファレンスプローブ 146の先端に対向するように設置されている。レファレンスプロ一 ブ 146は放射温度計に光学的に接続されており、放射温度計はウェハ 2からの光子 密度とレファレンスランプ 148からの参照光の光子密度とを比較することにより、計測 温度を校正するようになっている。
[0044] 次に、図 1に示されたァニールステップを、以上の構成に係る RTP装置を使用して プラズマ窒化済み酸化ハフニウム膜にァニールを施す場合について説明する。
[0045] ゲートバルブ 118が開かれると、ァニールを施すべきウェハ 2は、第三処理ユニット 33である RTP装置 110の処理室 111に負圧移載装置 13によってウェハ搬入搬出 口 117から搬入され、複数本のリフタピン 122の上端間に移載される。
ウェハ 2をリフタピン 122に移載した負圧移載装置 13が処理室 111の外へ退避す ると、ウェハ搬入搬出口 117がゲートバノレブ 118によって閉じられる。
また、昇降軸 120が昇降駆動装置 119によって下降されることにより、リフタピン 12 2の上のウェハ 2がサセプタ 140の上に受け渡される。
処理室 111が気密に閉じられた状態で、処理室 111内は 10〜： !OOOOPaの範囲内 の所定の圧力となるように排気口 116を通じて排気される。
[0046] ウェハ 2がサセプタ 140に受け渡されると、ウェハ 2をサセプタ 140によって保持し たタレット 131が内歯平歯車 133および原動側平歯車 134を介してサセプタ回転装 置 136によって回転される。
サセプタ 140に保持されたウェハ 2はサセプタ回転装置 136によって回転されなが ら、 600〜： 1000°Cの範囲内の所定の温度となるように第一加熱ランプ群 125および 第二加熱ランプ群 126によって加熱される。
この回転および加熱中に、窒素ガスやアンモニアガス等の窒素原子を含むガスま たは酸素ガス等の酸素原子を含むガスが処理室 111に、ァニールガス供給管 142か ら供給される。
サセプタ 140がサセプタ回転装置 136によって回転されながら、サセプタ 140の上 に保持されたウェハ 2は第一加熱ランプ群 125および第二加熱ランプ群 126によつ て均一に加熱されるため、ウェハ 2上のハフニウムォキシナイトライド膜は全面にわた つて均一にァニールされる。
このァニールの処理時間は、 5〜 120秒間である。
[0047] RTP装置 110において予め設定された所定の処理時間が経過すると、処理室 11 1が排気口 116によって所定の負圧となるように排気された後に、ゲートバルブ 118 が開かれ、ァニールが施されたウェハ 2は、負圧移載装置 13によって搬入時と逆の 手順で処理室 111から負圧移載室 11に搬出（ウェハアンローデイング）される。 続いて、ゲートバルブ 118が閉じられた後に、ゲートバルブ 157が開かれ、負圧移 載装置 13はウェハ 2を、図 1に示された初期ゲート電極形成ステップを実施する第四 処理ユニット 34に搬送して、第四処理ユニット 34の処理室へ搬入（ウェハローデイン グ)する。
[0048] 本実施の形態においては、第四処理ユニット 34には図 6に示された枚葉式コール ドウオール形 CVD装置（以下、枚葉式 CVD装置という。 ) 150が使用されている。 図 6に示されているように、枚葉式 CVD装置 150はウェハ 2を処理する処理室 151 を形成した筐体 152を備えており、筐体 152は下側容器 153と上側容器 154とボトム キャップ 155とが組み合わされて、上下端面がいずれも閉塞した円筒形状に形成さ れている。
筐体 152の下側容器 153の円筒壁における中間部にはゲートバルブ 157によって 開閉されるウェハ搬入搬出口 156が水平方向に横長に開設されており、ウェハ搬入 搬出口 156はウェハ 2を処理室 151に負圧移載装置 13によって搬入搬出し得るよう に形成されている。
下側容器 153の上端部には排気バッファ空間 158が環状に形成されており、排気 バッファ空間 158の上には円形リング形状に形成されたカバープレート 159が被せら れている。カバープレート 159の内周縁辺部はウェハ 2の外周縁辺部を被覆するよう に構成されている。
[0049] 筐体 152は複数本の支柱 161によって水平に支持されている。各支柱 161には各 昇降ブロック 162がそれぞれ昇降自在に嵌合されており、これら昇降ブロック 162間 には昇降台 163が架設されている。昇降台 163はエアシリンダ装置等が使用された 昇降駆動装置（図示せず）によって昇降されるように構成されてレ、る。
筐体 152のボトムキャップ 155の中心には円形の挿通孔が開設されており、揷通孔 には円筒形状に形成された支持軸 164が処理室 151に下方から同心円に挿通され ている。支持軸 164は昇降台 163に支持されて昇降されるようになっている。
支持軸 164の上端にはウェハ 2を加熱するための加熱ユニット 165が同心に配され て水平に固定されており、加熱ユニット 165は支持軸 164によって昇降されるようにな つている。
[0050] 昇降台 163の上にはブラシレス DCモータが使用されたサセプタ回転装置 167が 設置されている。筐体 152とサセプタ回転装置 167との間にはべローズ 166が内側 空間を気密封止するように介設されている。サセプタ回転装置 167の回転軸 168は 中空軸に形成されており、支持軸 164は回転軸 168の内側で同心円に配置されて いる。
回転軸 168はサセプタ回転装置 167を介して昇降台 163によって支持されることに より、支持軸 164と共に昇降するようになっている。
回転軸 168の上端には回転ドラム 169が同心に配されて水平に固定されており、 回転ドラム 169は回転軸 168によって回転されるようになっている。 回転ドラム 169の上端には、サセプタ 170が上端開口を閉塞するように被せられて いる。
また、回転ドラム 169にはウェハ昇降装置 171が設置されており、ウェハ昇降装置 171はウェハ 2をサセプタ 170の下力も垂直に突き上げてサセプタ 170の上面力、ら浮 かせるように構成されている。
[0051] 下側容器 153の上端部であってウェハ搬入搬出口 156に対向する側壁には、処理 室 151を排気する排気口 172が排気バッファ空間 158に連通するように開設されて いる。排気口 172には排気ライン（図示せず）の一端が接続されており、排気ラインの 他端は真空ポンプや開閉弁および可変流量制御弁等からなる排気装置（図示せず） に接続されている。
[0052] 筐体 152の上側容器 154には、ガス供給手段としてのガスヘッド 173がー体的に組 み込まれている。
ガスヘッド 173は上側容器 154と下側容器 153との合わせ面に挟持された吹出プ レート 174を備えており、吹出プレート 174には複数個の吹出口 175が、全面にわた つて均一に配置されて上下の空間を流通させるように開設されている。吹出プレート 174の上面と上側容器 154の下面および内周面とが画成する内側空間は、ガス溜め 176を形成している。上側容器 154の吹出プレート 174中心と対向する箇所には、ガ ス導入管 177の下流側端部がガス溜め 176に連通するように挿入されている。
ガス導入管 177には処理ガス供給装置 178に接続された処理ガス供給ライン 179 と、不活性ガス供給装置 180に接続された不活性ガス供給ライン 181とが接続されて いる。
[0053] 次に、図 1に示された初期ゲート電極形成ステップを、以上の構成に係る枚葉式 C VD装置を使用してァニール済みのハフニウムォキシナイトライド膜の上に、 CVD法 によりポリシリコン膜もしくはアモルファスシリコン膜を形成する場合について説明する ゲートバルブ 157が開かれると、成膜すべきウェハ 2は第四処理ユニット 34である 枚葉式 CVD装置 150の処理室 151に負圧移載装置 13によってウェハ搬入搬出口 156から搬入され、ウェハ昇降装置 171の突上ピンの上に移載される。 負圧移載装置 13が処理室 151から退出すると、ウェハ搬入搬出口 156はゲートバ ルブ 157によって閉じられる。
ゲートバルブ 157が閉じられると、図 6によって参照されるように、処理室 151に対し て回転ドラム 169および加熱ユニット 165が、昇降駆動装置による回転軸 168および 支持軸 164の上昇作動によって上昇される。所定のストロークだけ上昇すると、ゥェ ハ 2はサセプタ 170の上に移載された状態になる。
[0054] 次いで、回転ドラム 169が回転軸 168によって回転される。
また、サセプタ 170に載置されたウェハ 2は、加熱ユニット 165によって全面にわた つて均一の目標温度となるように加熱される。
処理室 151内が排気口 172を通して排気装置によって排気され、処理室 151内の 圧力が所定の処理圧力になるように制御される。
ウェハ 2の温度や処理室 151内の圧力および回転ドラム 169の回転作動が安定し た時点で、図 6で参照されるように、処理ガス 182がガス導入管 177に導入される。 ガス導入管 177に導入された処理ガス 182はガス溜め 176において拡散し、複数 の吹出口 175からウェハ 2に向かってシャワー状に全面にわたって均等に吹き出す。 吹出口 175群力 シャワー状に吹き出した処理ガス 182は、サセプタ 170の上のゥ ェハ 2に全面にわたって均一に接触した後に、排気バッファ空間 158を通って排気 口 172に吸い込まれて排気されて行く。
処理ガス 182のウェハ 2への接触によって、ウェハ 2には CVD膜が形成される。
[0055] ここで、ゲート電極を形成するための CVD膜として、ポリシリコン（Poly— Si)膜もし くはアモルファスシリコン (a— Si)膜を形成する場合の処理条件の一例を示すと、次 の通りである。
処理ガスとしては、例えば、モノシラン（SiH )ゃジシラン（Si H )が使用され、そ の流量は、 0. 1〜： 1SLMである。
燐（P)ドープの場合には、ホフスイン（PH )も混ぜて流し、その流量は、 0.：!〜 5S
LMである。
ウェハの温度は 540〜700°Cの範囲内の所定の温度となるように制御する。
処理室内の圧力は 1000〜50000Paの範囲内の所定の圧力となるように、希釈窒 素ガスの流量と圧力制御装置とによって制御する。
一般に、この条件によれば、ポリシリコン膜 (条件によってはアモルファスシリコン膜） を 50〜100nm毎分の成膜レート（成膜速度）をもって成膜することができる。
しかし、高誘電体膜 (本実施の形態においては、ハフニウムォキシナイトライド膜）の ゲート電極としてポリシリコン膜もしくはアモルファスシリコン膜が使用される場合には 、高誘電体膜に与える影響を抑える必要上、ポリシリコン膜もしくはアモルファスシリコ ン膜は 500°C以下の低温下にて成膜されるために、その成膜レートは、：!〜 3nm毎 分になる。
したがって、枚葉式 CVD装置 150を使用してポリシリコン膜もしくはアモルファスシ リコン膜を膜厚が最終目標膜厚である 100〜150nmとなるように成膜するには、 33 〜150分程度の時間が必要になる。
つまり、枚葉式 CVD装置 150によってポリシリコン膜もしくはアモルファスシリコン膜 を最終目標膜厚まで成膜したのでは、他の三つのステップすなわち高誘電体膜形成 ステップ、プラズマ窒化ステップおよびァニールステップのそれぞれの処理時間と見 合わない状況になる。
そこで、本実施の形態に係る初期ゲート電極形成ステップにおいては、他の三つの ステップすなわち高誘電体膜形成ステップ、プラズマ窒化ステップおよびァニールス テツプのうちの最も時間の力かるステップの処理時間と同等もしくはそれ以下の分だ け、枚葉式 CVD装置 150によってポリシリコン膜もしくはァモルファスシリコン膜を成 膜することにしている。
例えば、高誘電体膜形成ステップの処理時間が 4分、プラズマ窒化ステップの処理 時間が 3分、ァニールステップの処理時間が 2分である場合には、クラスタ装置 10で の枚葉式 CVD装置 150によるポリシリコン膜もしくはアモルファスシリコン膜の成膜処 理時間は、他の三つのステップの中で最も時間の力、かるステップである高誘電体膜 形成ステップの処理時間すなわち 4分間に設定する。
つまり、クラスタ装置 10のコントローラ 37は、枚葉式 CVD装置 150における処理時 間を 4分と予め設定しておき、 4分が経過すると、処理ガス 182の供給を停止するよう に制御する。 [0057] 以上のようにしてクラスタ装置 10の枚葉式 CVD装置 150において予め設定された 所定の処理時間が経過すると、処理ガス 182の供給が停止される。
続いて、処理室 151に残留した処理ガス 182が不活性ガス供給装置 180による不 活性ガスの供給および排気装置による排気によって除去される。
その後に、ゲート レブ 157が開かれ、 CVD膜が形成されたウェハ 2は、負圧移載 装置 13によって搬入時と逆の手順で処理室 151から負圧移載室 11に搬出（ウェハ アンローデイング）される。搬出後に、ゲートバルブ 157は閉じられる。
[0058] なお、高誘電体膜形成ステップ、プラズマ窒化ステップ、ァニールステップおよび初 期ゲート電極形成ステップ実施後のウェハは、第一クーリングユニット 35または第二 クーリングユニット 36が使用されて、必要に応じて冷却される場合もある。
[0059] クラスタ装置 10での初期ゲート電極形成ステップ後の図 1に示されたウェハアン口 ーデイングステップにおいては、搬出室 15の負圧移載室 11側がゲート レブ 18Bに よって開かれ、負圧移載装置 13はウェハ 2を負圧移載室 11から搬出室 15 搬送し 、搬出室 15の搬出室用仮置き台の上に移載する。
この際には、事前に、搬出室 15の正圧移載室 16側がゲートバルブ 18Aによって閉 じられ、搬出室 15が排気装置（図示せず）によって負圧に排気される。搬出室 15が 予め設定された圧力値に減圧されると、搬出室 15 負圧移載室 11側がゲートバ ブ 18Bによって開かれ、ウェハアンローデイングステップが行われることとなる。
ウェハアンローデイングステップ後に、ゲートバルブ 18Bは閉じられる。 なお、初期ゲート電極形成ステップ実施済みのウェハ 2についてのクラスタ装置 10 における第四処理ユニット 34から負圧移載室 11を介して行なわれる搬出室 15への アンローデイング作業は、いずれも真空下に維持された第四処理ユニット 34、負圧移 載室 11および搬出室 15において実施されるために、第四処理ユニット 34から搬出 室 15へのウェハ 2のアンローデイング作業に際して、ウェハ 2に形成された膜の表面 に自然酸化膜が生成されたり、異物等が付着したりするのは防止される。
ちなみに、搬入室 14から第一処理ユニット 31 第一処理ユニット 31から第二処 理ユニット 32 第二処理ユニット 32から第三処理ユニット 33 第三処理ユニット 33から第四処理ユニット 34 ウェハをそれぞれ搬送する場合においても、搬送作業 はいずれも真空下に維持された状態で実施されるために、ウェハ 2に形成された膜 の表面に自然酸化膜が生成されたり、異物等が付着したりするのは防止される。 以上の作動が繰り返されることにより、搬入室 14に一括して搬入された 25枚のゥェ ハ 2について、第一処理ユニット 31による高誘電極体膜形成ステップ、第二処理ュニ ット 32によるプラズマ窒化ステップ、第三処理ユニット 33によるァニールステップおよ び第四処理ユニット 34による初期ゲート電極形成ステップが順次に実施されて行く。 なお、先に処理されているウェハ 2が第一処理ユニット 31での処理を終了し、第二 処理ユニット 32に搬入され後に、次のウェハ 2を第一処理ユニット 31に搬送し、処理 することが可能である。つまり、一連の処理順序の中で、それぞれの処理ユニットが 空き状態になったら、次のウェハ 2を搬入して、並列で複数のウェハを処理すること が可能である。
25枚のウェハ 2について一連の所定の処理が完了すると、処理済のウェハ 2は搬 出室 15の仮置き台に溜められた状態になる。
[0060] 図 1に示されたウェハ排出ステップにおいては、負圧に維持された搬出室 15内に 窒素ガスが供給され、搬出室 15内が大気圧となった後に、搬出室 15の正圧移載室 16側が、ゲートバルブ 18Aによって開かれる。次いで、載置台 25に載置された空の ポッド 1のキャップ力 ポッドオーブナ 24のキャップ着脱機構 26によって開かれる。 続いて、正圧移載室 16の正圧移載装置 19は搬出室 15からウェハ 2をピックアップ して正圧移載室 16に搬出し、正圧移載室 16のウェハ搬入搬出口 23を通してポッド 1に収納（チャージング）して行く。
処理済みの 25枚のウェハ 2のポッド 1への収納が完了すると、ポッド 1のキャップが ポッドオーブナ 24のキャップ着脱機構 26によってウェハ出し入れ口に装着され、ポ ッド 1力閉じられる。
[0061] 本実施の形態においては、クラスタ装置 10における一連の四つのステップが終了 したウェハ 2は、ポッド 1に気密に収納された状態で、図 7に示されたバッチ式縦形ホ ットウォール形 CVD装置（以下、ノ ツチ式 CVD装置という。） 200へ工程内搬送装置 によって搬送されて行く。
予め設定された厚さのゲート電極を形成するために、ウェハ 2には残りの分のポリシ リコン膜もしくはアモルファスシリコン膜力 S、バッチ式 CVD装置 200によって形成され る。
[0062] 図 7に示されているように、バッチ式 CVD装置 200は略直方体の箱形状に構築さ れた筐体 201を備えており、筐体 201は待機室 202を構成している。
筐体 201の正面壁には、ウェハ 2を筐体 201に対して搬入搬出するためのウェハ 搬入搬出口 203が開設されており、ウェハ搬入搬出口 203にはポッド 1を開閉するポ ッドオーブナ 204が設置されてレ、る。
ポッドオーブナ 204はポッド 1を載置する載置台 205と、載置台 205に載置されたポ ッド 1のキャップを着脱するキャップ着脱機構 206とを備えており、載置台 205に載置 されたポッド 1のキャップをキャップ着脱機構 206によって着脱することにより、ポッド 1 のウェハ出し入れ口を開閉するようになっている。
ポッドオーブナ 204の載置台 205に対してはポッド 1が、図示しない工程内搬送装 置によって供給および排出されるようになっている。
[0063] 待機室 202にはボートエレベータ 207が設置されており、ボートエレベータ 207の アーム 208の先端部にはシールキャップ 209が水平に支持されている。
また、シールキャップ 209の下側には電動モータ 210が設置されており、電動モー タ 210の回転軸はシールキャップ 209の上方に垂直に揷通されている。
電動モータ 210の回転軸の上端には断熱キャップ 211が垂直に設置されており、 断熱キャップ 211の上にはボート 212が垂直に設置されている。電動モータ 210は断 熱キャップ 211およびボート 212を回転させるように構成されている。
ボート 212は複数枚のウェハ 2を中心を揃えた状態で垂直方向に整列させて保持 するように構成されている。
待機室 202にはウェハ移載装置 213が設置されており、ウェハ移載装置 213はポ ッドオーブナ 204のポッド 1とボート 212との間でウェハ 2を搬送して移載するように構 成されている。
図 7に示されているように、バッチ式 CVD装置 200は、クラスタ装置 10にて中断し た処理 (ゲート電極形成ステップ）の残りを一つの処理室 216にて複数枚一括して実 施するように制御するコントローラ 230を備えている。 [0064] 図 8に示されているように、筐体 201の後端部の上にはァウタチューブ 214とインナ チューブ 215とがそれぞれ中心線が垂直になるように設置されている。外側に配置さ れたァウタチューブ 214は石英（Si〇 )または炭化シリコン（SiC)等の耐熱性材料が
2
使用されて、上端が閉塞し下端が開口した円筒形状に形成されている。内側に配置 されたインナチューブ 215は石英または炭化シリコン等の耐熱性材料が使用されて、 上端が開放し下端が開口した円筒形状に形成されており、円筒の中空部は処理室 2 16を形成している。
ァウタチューブ 214およびインナチューブ 215の下端には、例えば、ステンレス鋼か らなるマ二ホールド 217が係合されており、このマ二ホールド 217によってァウタチュ ーブ 214およびインナチューブ 215が保持されている。マユホーノレド 217は筐体 201 に固定されている。
シールキャップ 209にはガス導入管 220が接続されており、ガス導入管 220には処 理ガス供給装置 221に接続された処理ガス供給ライン 222と、不活性ガス供給装置 2 23に接続された不活性ガス供給ライン 224とが接続されている。
マ二ホールド 217には排気管 225の一端が接続されており、排気管 225の他端は ポンプ等からなる排気装置（図示せず）に接続されている。
[0065] ァウタチューブ 214の外側にはヒータユニット 226が、ァウタチューブ 214と同心円 に設置されており、ヒータユニット 226は筐体 201に垂直に支持されている。ヒータュ ニット 226は処理室 216を全体にわたって均一または所定の温度分布となるように加 熱すべく構成されている。
ァウタチューブ 214とインナチューブ 215の間には、処理室 216の温度を計測する 熱電対 227が垂直に敷設されており、ヒータユニット 226は熱電対 227の計測結果に 基づレ、てフィードバック制御されるように構成されてレ、る。
[0066] 次に、図 1に示された残りのゲート電極形成ステップを、以上の構成に係るバッチ式 CVD装置 200を使用して複数枚、例えば、 100枚のウェハに対して一括してポリシリ コン膜もしくはアモルファスシリコン膜を残りの厚さの分だけ成膜する場合について説 明する。
[0067] 前述した通り、クラスタ装置 10において四つのステップが終了したウェハ 2は、 25 枚がポッド 1に収納された状態で、残りゲート電極形成ステップを実施するバッチ式 C VD装置 200に搬送されて来る。
ところで、クラスタ装置 10においてポリシリコン膜もしくはアモルファスシリコン膜を最 終目標膜厚の途中まで形成したところで中断し、その後に、ウェハ 2をクラスタ装置 1 0の外部に出し、これとは異なる装置であるバッチ式 CVD装置 200によってポリシリコ ン膜もしくはアモルファスシリコン膜を残りの膜厚の分だけ形成する場合には、ウェハ 2をクラスタ装置 10からバッチ式 CVD装置 200へ搬送する際に、途中まで形成した ポリシリコン膜もしくはアモルファスシリコン膜の表面に自然酸化膜が形成されてしまう ことが考えられる。
し力 ながら、本実施の形態においては、クラスタ装置 10においてポリシリコン膜も しくはアモルファスシリコン膜が形成されたウェハ 2は、大気に触れることなくポッド 1 に収納されるので、ウェハ 2のポリシリコン膜もしくはアモルファスシリコン膜の表面に 自然酸化膜が形成されるのを防止することができる。
ちなみに、ウェハ 2をポッド 1に収納する際に、ポッド 1内をガス置換してポッド 1に窒 素ガス等の不活性ガスを充填すると、 自然酸化膜の形成をより一層確実に防止する こと力 Sできる。
なお、万一、ウェハ 2のポリシリコン膜もしくはアモルファスシリコン膜の表面に自然 酸化膜が形成されたとしても、バッチ式 CVD装置 200での残りゲート電極形成ステツ プの実施前に、モノシラン（SiH )パージゃジクロロシラン（SiH C1 )パージや水素 ァニール等を施すことにより、 自然酸化膜は除去することができる。
残りゲート電極形成ステップを実施すべき複数枚のウェハ 2を収納したポッド 1は、 バッチ式 CVD装置 200の載置台 205の上に載置される。
図 1に示されたウェハローデイングステップにおいて、載置台 205に載置されたポッ ド 1がポッドオーブナ 204のキャップ着脱機構 206によって開放されると、ウェハ移載 装置 213はウェハ 2を 5枚ずつ掬い上げて、待機室 202で待機しているボート 212に 移載する。ウェハ移載装置 213はこの作動を繰り返して、ポッド 1内の全てのウェハ 2 をボート 212に移し替える。
ポッド 1内の全てのウェハ 2をボート 212に移し替えた後に、ポッドオーブナ 204に よりポッド 1のキャップを閉じる。その後に、空となったポッド 1と残りゲート電極形成ス テツプを実施すべき複数枚のウェハ 2を収納した他のポッド 1とを交換して同様の作 動を行なう。
この作動は予め設定された 100枚のウェハ 2がボート 212に装填（ウェハチャージ ング）されるまで、繰り返される。
[0069] 一方、処理室 216内の温度はヒータユニット 226によって上昇され、所定の処理温 度となるように制御される。
また、処理室 216内には不活性ガス力 不活性ガス供給装置 223から不活性ガス 供給ライン 224およびガス導入管 220を通じて供給され、充填される。
所定の枚数のウェハ 2がボート 212に装填されると、ボート 212はボートエレベータ 207によって上昇されて、図 8に示されているように、インナチューブ 215内部の処理 室 216に搬入 (ボートローデイング）される。ボート 212が上限に達すると、シールキヤ ップ 209は処理室 216を気密に閉じる。
処理室 216が気密に閉じられると、処理室 216内の温度はヒータユニット 226によつ て所定の温度に維持される。
このバッチ式 CVD装置 200での残りゲート電極形成ステップの処理温度は、クラス タ装置 10での初期ゲート電極形成ステップの処理温度に比べて、高温度である 600 〜700°Cの範囲内の所定の温度に設定される。
これは、既に、ポリシリコン膜もしくはアモルファスシリコン膜が高誘電体膜 (本実施 の形態においては、酸化ハフニウム膜）の表面に形成されていることにより、モノシラ ンガスゃジクロロシランガス等の還元性ガスが高誘電体膜の表面に比較的高温で晒 されることがないため、高誘電体膜に与える影響が少ないからである。
[0070] 続いて、処理室 216内が所定の真空状態になるまで排気管 225によって排気され た後に、断熱キャップ 211およびボート 212が電動モータ 210により回転される。 その状態で、処理ガス、例えば、モノシランガスが 0. 5〜2SLMの流量をもって、処 理ガス供給装置 221からガス導入管 220に供給される。
なお、ポリシリコン膜もしくはアモルファスシリコン膜に燐をドープする場合には、ホ スフインが 0. 01〜0. 1SLMの流量をもって供給される。 ガス導入管 220に供給されたモノシランガスは、インナチューブ 215内部の処理室 216内を流れてインナチューブ 215の上端に至り、インナチューブ 215の上端開口 力らァウタチューブ 214とインナチューブ 215との間に流れ出る。流れ出たモノシラン ガスは排気管 225の排気力により排出される。
モノシランガスは処理室 216内を上昇しながら、ウェハ 2に接触して行くことにより、 ウェハ 2の表面にポリシリコン膜もしくはアモルファスシリコン膜が形成される。
この際、ボート 212力 S回転してレ、ることにより、シリコン元素を含むガスはウェハ 2の 面内においてウェハに均等に接触するので、ウェハ 2に形成されるポリシリコン膜もし くはアモルファスシリコン膜の膜厚分布は面内において均一になる。
[0071] ここで、バッチ式 CVD装置 200によるポリシリコン膜もしくはアモルファスシリコン膜 の成膜レートは、処理温度が 600〜700°Cである場合には数 nm毎分になる。
したがって、クラスタ装置での初期ゲート電極形成ステップにおレ、て 4分間で成膜さ れた膜厚 4〜 12nmのポリシリコン膜もしくはアモルファスシリコン膜の残りの膜厚であ る 140nm程度の成膜には、約 30分かかることになる。
[0072] このようにして設定された処理時間（例えば、 30分間）が経過すると、ボート 212が ボートエレベータ 207によって下降されることにより、処理済みウェハ 2を保持したボ ート 212力 処理室 216から待機室 202内に搬出（ボートアンローデイング）される。
[0073] 図 1に示されたウェハアンローデイングステップにおいて、待機室 202内に搬出さ れた処理済みウェハ 2は、ボート 212からポッドオーブナ 204によって開放された空 のポッド 1に搬送されて収納される。 25枚の処理済みウェハ 2が収納されると、ポッド 1はポッドオーブナ 204によって閉じられる。
この際、ボート 212に保持されたウェハ 2の枚数（100枚）は、ポッド 1に収納可能な 枚数（25枚）よりも多いために、複数（4個）の空のポッド 1が順番にポッドオーブナ 20 4に供給されることになる。
なお、ウェハの移載時間やボートローデイング時間、ボートアンローデイング時間を 含めて、 1時間以内でポリシリコン膜もしくはアモルファスシリコン膜を形成することが できる。
[0074] 以上説明した実施の形態によれば、次の効果が得られる。 高誘電体膜形成ステップ、プラズマ窒化ステップ、ァニールステップおよびゲート電 極形成ステップ (最終目標膜厚を全て成膜する）の全てを、クラスタ装置 10において 実施する場合のトータル処理時間に比べて、クラスタ装置 10における最終処理であ るゲート電極形成ステップを他のステップのうち最も処理時間の長いステップの処理 時間に合わせて一旦打ち切り、初期電極形成ステップとすることにより、クラスタ装置
10における一連の処理の待ち時間が短くなるので、ゲートスタック形成工程の全体と してのスループットを向上させることができる。
これを図 9および図 10を使用して説明する。
図 9および図 10において、高誘電率膜形成ステップを Sl、プラズマ窒化ステップを S2、ァニールステップを S3およびゲート電極形成ステップを S4として、 Sl、 S2およ び S3がそれぞれ 4分間かかり、 S4だけが 20分間力、かった場合には、図 9に示されて いるように、一枚目のウェハ W1はシーケンシャルにステップ S1〜S4を経て処理され る。
ここで、ァニールステップ S3およびゲート電極形成ステップ S4のそれぞれの処理 の後に、ウェハを 2枚ずつ格納可能な二つのクーリングユニット（すなわち、二つのク 一リングユニットで合計 4枚のウェハを格納可能）を使用してクーリングステップ Cl、 C 2を、それぞれ実施するようにしている。
当然、一枚目のウェハ W1の高誘電体膜形成ステップ S1が終了すれば、このステ ップ S1を実施する第一処理ユニット 31 (ALD装置 40)には空きが創出されるので、 二枚目のウェハ W2の高誘電体膜形成ステップ S1の実施を開始することができる。 同様に、一枚目のウェハ W1のプラズマ窒化ステップ S2およびァニールステップ S 3の実施がそれぞれ終了すれば、二枚目のウェハ W2のプラズマ窒化ステップ S2お よびァニールステップ S3の実施をそれぞれ開始することができる。
三枚目のウェハ W3以降のウェハに関しても同様のことが言える。
ところ力 ゲート電極形成ステップ S4の処理時間は他の三つのステップ Sl、 S2、 S 3のそれぞれの処理時間に比べて長いので、三つのステップ S1〜S3が終了した二 枚目のウェハ W2〜四枚目のウェハ W4 (すなわち 3枚のウェハ）は、クーリングュニッ トにそれぞれ格納されて、一枚目のウェハ W1のゲート電極形成ステップ S4の終了 待ち状態となる。
なお、この状態では、クーリングユニットにおける四つのウェハ格納エリアのうち三 つの格納エリアが、 3枚のウェハ W2、 W3、 W4により占められ、一つの格納エリアの みが空いている状態となる。
五枚目のウェハ W5に関しては、四枚目のウェハ W4の高誘電体膜形成ステップ S 1が終了すれば、高誘電体膜形成ステップ S1の実施に着手することができるはずで ある。
しかし、一枚目のウェハ W1のゲート電極形成ステップ S4が終了した後に、一枚目 のウェハ W1をクーリングユニットにてクーリングする必要があり、そのためにはクーリ ングユニットにおける残りの一つのウェハ格納エリアを空けておく必要がある。したが つて、五枚目のウェハ W5はクーリングユニットの空き待ちになるために、四枚目のゥ ェハ W4の高誘電体膜形成ステップ S1が終了しても直ぐには高誘電体膜形成ステツ プ S1の実施に着手することができない。
仮に、四枚目のウェハ W4の高誘電体膜形成ステップ S1の終了後に、四枚目のゥ ェハ W4のプラズマ窒化ステップ S2の実施と並行して五枚目のウェハ W5に対して高 誘電体膜形成ステップ S1の実施を開始してしまうと、五枚目のウェハ W5のァニール ステップ S3がー枚目のウェハ W1のゲート電極形成ステップ S4よりも先に終了するこ ととなり、クーリングユニットにおける残りの一つのウェハ格納エリアを五枚目のウェハ W5により占有してしまうこととなる。この場合、一枚目のウェハ W1のゲート電極形成 ステップ S4の終了後に、一枚目のウェハ W1をクーリングユニットに置くことができなく なり、デッドロック状態となる。
以上のように、複数のステップ S1〜S4が連続する一連の工程（プロセス）の中で、 処理時間（作業時間）が極端に長レ、ステップが最後にあると（図 9においては S4)、待 ち時間が発生するために、工程全体のスループットを低下させてしまうことが分かる。 これに対して、処理時間が揃った一連のステップ S1〜S4が実施される場合、例え ば、四つのステップ Sl、 S2、 S3、 S4の処理時間さらにはクーリングステップ Cl、 C2 のクーリング時間をそれぞれ 4分間とした場合には、図 10に示されているように、待ち 時間がなくなり、各ステップ Sl、 S2、 S3、 S4、 CIおよび C2がスムーズに流れるため に、スループットは図 9に比べて明らかに大きくなる。
例えば、図 9におけるゲート電極形成ステップ S4において目標膜厚 lOOnmのゲー ト電極の形成に 20分間力かった場合、 100枚のウェハに対する処理を完了するまで に要するゲート電極形成ステップ S4のトータル時間は、 100枚 X 20分 = 2000分 33時間となり、 1時間当たり 3枚のスループットになる。
これに対して、 目標膜厚 lOOnmのゲート電極のうち 20nmだけクラスタ装置 10にお いて成膜して、残りの 80nmについては 100枚のウェハ 2に対して一括してバッチ式 CVD装置 200によって成膜するようにすれば、クラスタ装置 10での高誘電体膜形成 ステップ Sl、プラズマ窒化ステップ S2、ァニールステップ S3および初期ゲート電極 形成ステップ S4の各処理時間を 4分間に統一することができ、 100枚のウェハに対 するクラスタ装置での処理を完了するまでに要するゲート電極形成ステップ S4のトー タル時間は、 100枚 X 4分 = 400分 7時間と短縮することができる。
バッチ式 CVD装置 200での 100枚のウェハに対する残りゲート電極形成ステップ の処理時間を約 1時間とした場合には、スループットは時間の長い方に律速されるの で、 100/7 14枚/時間のスループットとなる。
ところで、クラスタ装置 10およびバッチ式 CVD装置 200のように異なるタイプの処 理装置を使用して、また、処理条件を変更して二段階でゲート電極を形成する場合 には、クラスタ装置 10で形成する第一層目のゲート電極はアモルファス（非晶質)状 態となり、ノ ツチ式 CVD装置 200で形成する第二層目のゲート電極はポリ（多結晶） 状態となる。
し力 ながら、本実施の形態においては、バッチ式 CVD装置 200によって第二層 目のゲート電極を形成する際に第一層目のゲート電極がポリ化することにより、第二 層目のゲート電極の形成が完了した時点で二つの層の結晶状態や膜質は略同等と なる。すなわち、バッチ式 CVD装置 200による第二層目のゲート電極の形成時に第 一層と第二層とを均質化させることができる。
また、ゲートスタック工程後に実施されるイオン注入や活性化ァニール（1000°C以 上の温度で行うァニール）により、ゲート電極は完全に結晶化し、二つの層は完全に 同一の連続した一つの層となる。 [0078] なお、本発明は前記実施の形態に限定されるものではなぐその要旨を逸脱しない 範囲において、種々に変更が可能であることはいうまでもない。
[0079] 例えば、一度に複数枚のウェハに対して行う残りゲート電極形成ステップは、バッチ 式 CVD装置 200によって実施するに限らず、図 11に示されているように、前述した 実施の形態の枚葉式 CVD装置 150に相当する枚葉式 CVD装置を複数台備えた枚 葉式マルチチャンバ型の装置（以下、マルチチャンバ装置という。） 250によって実施 してもよい。
図 11におレ、ては、基板に対して同一の処理 (残りゲート電極形成ステップ）を複数 枚一括して実施する複数の処理室としての 2台の枚葉式 CVD装置 251、 252が、負 圧移載室 11に連通するように、ゲートバルブ 251a、 252aを介して負圧移載室筐体 12の 2枚の側壁にそれぞれ連結されている。
また、このマルチチャンバ装置 250は、連続処理装置であるクラスタ装置 10にて中 断した処理の残りを複数の処理室としての 2台の枚葉式 CVD装置 251、 252にて複 数枚一括して実施するように制御するコントローラ 254を備えている。
本実施の形態においても、クラスタ装置 10において実施する高誘電体膜形成ステ ップ、プラズマ窒化ステップ、ァニールステップおよび初期ゲート電極形成ステップの 各処理時間は、例えば、 4分間のように統一することができるので、ゲートスタック形 成工程の全体としてのスループットを向上させることができる。
図 11に示されたマルチチャンバ装置 250における 2台の枚葉式 CVD装置 251、 2 52によって、ポリシリコン膜もしくはアモルファスシリコン膜を残りの膜厚の分だけ形成 する場合には、ウェハ 2上に形成された高誘電体膜の表面上には初期ゲート電極形 成ステップによつて既にポリシリコン膜もしくはァモルファスシリコン膜が形成されてレヽ ることにより、高誘電体膜 (本実施の形態においては、ハフニウムォキシナイトライド膜 )が比較的高温でモノシランガスゃジシランガス等の還元性ガスに直接的に晒される ことがなぐこれらの還元性ガスによる影響を受けることが少ない。
したがって、枚葉式 CVD装置 251、 252における処理温度は比較的に高温度に 設定することができ、成膜レートを大きくすることができる。
[0080] ここで、枚葉式 CVD装置 251、 252によってポリシリコン膜もしくはアモルファスシリ コン膜を形成する場合の処理条件の一例を示すと、次の通りである。
処理ガスとしては、例えばモノシランまたはジシランが使用され、その流量は、 0. 1 〜： 1SLMである。
燐ドープの場合にはホスフィンも混ぜて流し、その流量は 0.：!〜 5SLMである。 ウェハの温度は 540〜700°Cの範囲内の所定の温度となるように制御する。
処理室内の圧力は、 1000〜50000Paの範囲内の所定の圧力となるように、希釈 窒素ガスの流量と圧力制御装置とによって制御する。
この条件により、 50〜： !OOnm毎分の成膜レートをもって成膜することができるので 、クラスタ装置での初期ゲート電極形成ステップにおいて 4分間で成膜された 4〜 12 nmのポリシリコン膜もしくはアモルファスシリコン膜の残りの膜厚である 140nm程度 の成膜は、 2〜3分間で行うことができる。
また、それぞれの枚葉式 CVD装置で 1枚当たり 2〜3分間で成膜することができる ので、二つの枚葉式 CVD装置 251、 252を用いた場合、 100枚のウェハは、 100〜 150分間で成膜することができる。クラスタ装置での 100枚のウェハに対するトータル 処理時間は、各ステップの処理時間をそれぞれ 4分間とした場合、 100枚 X 4分 =4 00分 7時間となる力 S、スループットは処理時間が長い方に律速されるので、 100/ 7 14枚/時間のスループットになる。
また、図 12に示されているように、クラスタ装置 10にバッチ式 CVD装置 200を連設 してもよい。
この場合、クラスタ装置 10の搬出室 15にバッチ式 CVD装置 200の待機室 202を 接続するのが好ましい。
また、待機室 202の筐体 201にはウェハ搬出口 23Aと、ポッド 1を載置する載置台 25Aおよび載置台 25Aに載置されたポッド 1のキャップを着脱するキャップ着脱機構 26Aを備えたポッドオーブナ 24Aとを設け、バッチ式 CVD装置 200での残りゲート 電極形成ステップ終了後のウェハ 2を待機室 202から外部へ搬出可能に構成するこ とが好ましい。
さらに、クラスタ装置 10での連続処理のうち最後の処理 (ゲート電極形成ステップ） を途中まで実施したところで中断するように制御する第一サブコントローラ 261と、クラ スタ装置 10にて中断した処理の残り（残りゲート電極形成ステップ）を一つの処理室 2 16にて複数枚一括して実施するように制御する第二サブコントローラ 262と、第一サ ブコントローラ 261と第二サブコントローラ 262とを統括的に制御するメインコントロー ラ 260とを設けることが好ましい。
本実施の形態においては、クラスタ装置 10によって初期ゲート電極形成ステップま でが終了したウェハ 2を、搬出室 15を通じて待機室 202に搬入し、ボート 212に順次 移載して行く。
そして、所定の枚数、例えば、 25枚のウェハ 2がボート 212に装填された時点で、 ボート 212をバッチ式 CVD装置 200の処理室 216内に搬入して、ポリシリコン膜もし くはアモルファスシリコン膜を残りの膜厚の分だけ成膜する。
このように、バッチ式 CVD装置 200にて、 25枚、すなわち、一つのポッドに収納し たウェハの枚数単位で、残りゲート電極形成ステップを行うようにすると、 100枚単位 で残りゲート電極形成ステップを行う場合に比べ、バッチ式 CVD装置 200の待ち時 間を短縮することができ、タクトタイム（ウェハ搬入からウェハ排出までの時間）を大幅 に短縮することができるとレ、うメリットがある。
成膜後はボート 212を処理室 216から搬出して、処理済みウェハ 2をボート 212か ら、載置台 25Aの上に置かれてポッドオーブナ 24Aによって開放された空のポッド 1 に順次搬送して収納する。
この場合、図 12に示されているように、ボート 212を複数用意しておき、ボートチェ ンジャ 253によってボート 212を交換させるようにしてもよい。
また、ボート 212と処理室 216をそれぞれ複数設けるようにしてもよい。
さらに、枚葉式マルチチャンバ型の装置（マルチチャンバ装置）は、図 13に示され ているように構成してもよい。
図 13に示されたマルチチャンバ装置 300においては、基板に対して同一の処理（ 残りゲート電極形成ステップ）を複数枚一括して実施する複数の処理室としての 5台 の枚葉式 CVD装置 301、 302、 303、 304、 305カ垂直方向に積み重ねられて、そ れぞれが負圧移載室 311に隣接するように設置されており、各枚葉式 CVD装置 30 1、 302、 303、 304、 305と負圧移載室 311との間にはゲートノ ノレブ 301a、 302a, 303a, 304a, 305a力 Sそれぞれ設置されてレヽる。
また、このマルチチャンバ装置 300は、連続処理装置であるクラスタ装置 10にて中 断した処理の残りを複数の処理室としての 5台の枚葉式 CVD装置にて複数枚一括し て実施するように制御するコントローラ 306を備えている。
本実施の形態によれば、 5枚のウェハについての残りゲート電極形成ステップを 5 台の枚葉式 CVD装置によって一括して実施することができるので、それぞれの枚葉 式 CVD装置で 1枚当たり 2〜3分で成膜する場合に、 100枚のウェハは、 40〜60分 で成膜すること力 Sできる。すなわち、本実施の形態によれば、残りゲート電極形成ス テツプの処理時間を図 11に示されたマルチチャンバ装置 250を用いて行う場合に比 ベて短縮することができる。
また、 5台の枚葉式 CVD装置は垂直方向に積み重ねられて設置されているので、 マルチチャンバ装置 300の占有床面積を減少させることができる。
前記実施の形態においては、ゲート電極としてポリシリコン膜もしくはアモルファスシ リコン膜を形成する場合ついて説明したが、本発明はゲート電極としてメタルゲート電 極（以下、メタル電極という。）を形成する場合にも、適用することができる。
この場合には、メタル電極は、図 3のような枚葉式 ALD装置を用いて ALD法により 、もしくは、図 6のような枚葉式 CVD装置を用いて CVD法により形成することができる 特に、枚葉式 ALD装置によるメタル電極の成膜レートは数 A毎分と遅レ、ことから、 メタル電極形成ステップ以外の成膜時間に合わせて、枚葉式 ALD装置によるメタル 電極形成ステップを途中まで行ったところで打ち切り、バッチ式 CVD装置もしくはバ ツチ式 ALD装置によってメタル電極の残りの膜厚を形成することにより、メタル電極を 使用したゲートスタック形成工程全体としてのスループットを向上させることができる。 また、メタル電極の膜種によっては、 20 A程度の膜厚で大気中に暴露すると、膜表 面だけでなぐ膜全体が酸化してしまう性質のものもあるので、その場合には、枚葉式 ALD装置での成膜を打ち切る時間を膜表面付近が酸化されても、酸化されない膜 厚が残る程度 (膜表面付近のみが酸化し、膜全体が酸化しない程度）に伸ばすこと が望ましい。 なお、メタル電極の形成材料としては、 TiN、 TaN、 NiSi、 PtSi、 TaC、 TiSi、 Ru、 SiGe、がある。
[0084] 前記実施の形態においては、 MOSFETのゲートスタック形成工程について説明し た力 下部メタル電極が形成されたウェハに対して、バリアメタル形成ステップと、キヤ パシタ絶縁膜形成ステップと、上部メタル電極形成ステップとを行う DRAM等のメモ リのキャパシタ形成工程に、本発明を適用しても同様の作用効果を得ることができる すなわち、下部メタル電極が予め成膜されたウェハに対してバリアメタルを ALD装 置によって成膜するバリアメタル形成ステップを実施後に、キャパシタ絶縁膜を ALD 装置によって成膜するキャパシタ絶縁膜形成ステップを実施し、さらに、上部メタル電 極を ALD装置によって成膜する上部メタル電極形成ステップを実施する場合におい ては、ノ リアメタル形成ステップおよびキャパシタ絶縁膜形成ステップに比べて、上部 メタル電極形成ステップは極端に時間が力かる。
そこで、本発明を適用して、バリアメタル形成ステップ、キャパシタ絶縁膜形成ステツ プおよび上部メタル電極形成ステップをクラスタ装置において 1枚ずつ連続して行い 、最終の上部メタル電極形成ステップを途中まで行ったところで中断し、中断した残り の処理を他の処理室にて複数枚一括して行うようにすれば、スループットを向上させ ること力 Sできる。
なお、キャパシタ上部電極の形成材料としては、 Al、 TiN、 Ru、 RuO 、 SRO (Sr
2 x
Ru〇 ）、 Ir、 Ptがある。
y 3
電極形成ステップに使用する電極形成用ガスは、所望の電極形成材料に応じて、 適宜に選定されることになる。
[0085] 高誘電体膜の形成材料としては、ハフニウムォキシナイトライドを使用するに限らな レ、。
ゲート絶縁膜を形成するための高誘電体膜の形成材料としては、 HfSiO 、 Ta O
x 2 5
、 Al〇 、 Zr〇 、 HfAlO 、 Hf A1〇N、 La 〇 、 Y〇 、 La Al〇 がある。
2 3 2 x 2 3 2 3 x y z
キャパシタ絶縁膜の形成材料としては、 BST ( (Ba、 Sr) TiO )、ST〇（SrTi〇 ）、
3 3 がある。 被処理基板はウェハに限らず、 LCD装置の製造工程におけるガラス基板や液晶 パネル等の基板であってもよレ、。

Claims

請求の範囲
[I] 基板に対して異なる処理を少なくとも 夂ずつ連続して実施するステップと、
前記連続処理のうち最後の処理を途中まで実施したところで中断するステップと、 前記中断した処理の残りを複数枚一括して実施するステップと、
を有する半導体装置の製造方法。
[2] 請求項 1において、前記複数枚の一括処理は、処理室内に複数枚の基板を収容し て実施する半導体装置の製造方法。
[3] 請求項 1において、前記複数枚の一括処理は、少なくとも 1枚の基板を収容して処 理する処理室を複数使用して実施する半導体装置の製造方法。
[4] 請求項 1におレ、て、前記複数枚の一括処理は、一つの基板収納容器に収納した基 板枚数単位で実施する半導体装置の製造方法。
[5] 請求項 1におレ、て、前記複数枚の一括処理は、 25枚単位で実施する半導体装置 の製造方法。
[6] 請求項 1におレ、て、前記複数枚の一括処理は、前記連続処理を実施する装置とは 異なる装置を使用して実施する半導体装置の製造方法。
[7] 請求項 1におレ、て、前記連続処理における各処理は、それぞれ異なる処理室にお いて実施する半導体装置の製造方法。
[8] 請求項 1におレ、て、前記連続処理における最後の処理の処理時間を、前記連続処 理における他の処理のうち最も処理時間の長い処理の処理時間以下に設定する半 導体装置の製造方法。
[9] 請求項 1におレ、て、前記連続処理は少なくとも、基板上に絶縁膜を形成するステツ プと、前記絶縁膜の上に電極を形成するステップとを含み、前記最後の処理とは前 記電極を形成するステップである半導体装置の製造方法。
[10] 請求項 1において、前記連続処理は少なくとも、基板上に High_k膜を形成するス テツプと、前記 High— k膜の上に電極を形成するステップとを含み、前記最後の処理 とは前記電極を形成するステップである半導体装置の製造方法。
[I I] 請求項 1において、前記連続処理は少なくとも、基板上に High— k膜を形成するス テツプと、前記 High— k膜を窒化するステップと、前記窒化した High— k膜をァニー ルするステップと、前記ァニール後の High— k膜の上に電極を形成するステップとを 含み、前記最後の処理とは前記電極を形成するステップである半導体装置の製造方 法。
基板に対して異なる処理を少なくとも 1枚ずつ連続して実施する複数の処理室と、 前記連続処理のうち最後の処理を途中まで実施したところで中断するように制御する コントローラとを備えた連続処理装置と、
基板に対して同一の処理を複数枚一括して実施する一つまたは複数の処理室と、 前記連続処理装置にて中断した処理の残りを前記一つまたは複数の処理室にて複 数枚一括して実施するように制御するコントローラとを備えた一括処理装置と、 を有する基板処理装置。
PCT/JP2006/311788 2005-06-22 2006-06-13 半導体装置の製造方法および基板処理装置 WO2006137287A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/922,344 US20090209095A1 (en) 2005-06-22 2006-06-13 Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus
JP2007522241A JPWO2006137287A1 (ja) 2005-06-22 2006-06-13 半導体装置の製造方法および基板処理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-182494 2005-06-22
JP2005182494 2005-06-22

Publications (1)

Publication Number Publication Date
WO2006137287A1 true WO2006137287A1 (ja) 2006-12-28

Family

ID=37570316

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311788 WO2006137287A1 (ja) 2005-06-22 2006-06-13 半導体装置の製造方法および基板処理装置

Country Status (3)

Country Link
US (1) US20090209095A1 (ja)
JP (1) JPWO2006137287A1 (ja)
WO (1) WO2006137287A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235313A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 成膜原料、成膜方法および成膜装置
JP2009117790A (ja) * 2007-03-02 2009-05-28 Asm Japan Kk クラスタ型半導体処理装置
JP2010034440A (ja) * 2008-07-31 2010-02-12 Toshiba Corp 半導体装置及びその製造方法
JP2010529643A (ja) * 2007-04-25 2010-08-26 エドワーズ・バキューム・インコーポレーテッド 乾式ポンプ表面からの半導体工程残渣のその場除去
JP2022151937A (ja) * 2021-03-29 2022-10-12 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP2022549489A (ja) * 2019-09-25 2022-11-25 ベネク・オサケユフティオ 半導体基板の表面を処理するための方法及び装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1661161A2 (en) * 2003-08-07 2006-05-31 Sundew Technologies, LLC Perimeter partition-valve with protected seals
CN101785094A (zh) * 2007-08-31 2010-07-21 佳能安内华股份有限公司 基板处理设备
US8275478B2 (en) * 2009-03-13 2012-09-25 Globalfoundries Inc. Method and apparatus for routing wafer pods to allow parallel processing
JP5394360B2 (ja) * 2010-03-10 2014-01-22 東京エレクトロン株式会社 縦型熱処理装置およびその冷却方法
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9508914B2 (en) * 2013-03-21 2016-11-29 Tokyo Electron Limited Magnetic annealing apparatus
US10381655B2 (en) * 2015-07-13 2019-08-13 Sonata Scientific LLC Surface modified SOFC cathode particles and methods of making same
US11761083B2 (en) * 2019-09-19 2023-09-19 Applied Materials, Inc. Methods for controlling a flow pulse shape

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196948A (ja) * 1989-12-25 1991-08-28 Matsushita Electric Works Ltd 生産計画作成方法
JPH04322444A (ja) * 1991-04-22 1992-11-12 Toshiba Mach Co Ltd 複合型ウェハ処理装置
JPH0963915A (ja) * 1995-08-21 1997-03-07 Hitachi Ltd 半導体装置の製造方法およびそれに用いるマルチチャンバシステム
JPH11145021A (ja) * 1997-11-11 1999-05-28 Sony Corp 生産管理装置及びその方法
JP2003229343A (ja) * 2002-02-04 2003-08-15 Dainippon Screen Mfg Co Ltd 基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620713B2 (en) * 2002-01-02 2003-09-16 Intel Corporation Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
US20080090425A9 (en) * 2002-06-12 2008-04-17 Christopher Olsen Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
KR100467018B1 (ko) * 2002-06-27 2005-01-24 삼성전자주식회사 콘텍홀을 갖는 반도체 소자의 형성방법
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
CN101061253B (zh) * 2004-11-22 2010-12-22 应用材料股份有限公司 使用批式制程腔室的基材处理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196948A (ja) * 1989-12-25 1991-08-28 Matsushita Electric Works Ltd 生産計画作成方法
JPH04322444A (ja) * 1991-04-22 1992-11-12 Toshiba Mach Co Ltd 複合型ウェハ処理装置
JPH0963915A (ja) * 1995-08-21 1997-03-07 Hitachi Ltd 半導体装置の製造方法およびそれに用いるマルチチャンバシステム
JPH11145021A (ja) * 1997-11-11 1999-05-28 Sony Corp 生産管理装置及びその方法
JP2003229343A (ja) * 2002-02-04 2003-08-15 Dainippon Screen Mfg Co Ltd 基板処理装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117790A (ja) * 2007-03-02 2009-05-28 Asm Japan Kk クラスタ型半導体処理装置
JP2008235313A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 成膜原料、成膜方法および成膜装置
JP2010529643A (ja) * 2007-04-25 2010-08-26 エドワーズ・バキューム・インコーポレーテッド 乾式ポンプ表面からの半導体工程残渣のその場除去
JP2010034440A (ja) * 2008-07-31 2010-02-12 Toshiba Corp 半導体装置及びその製造方法
US8404575B2 (en) 2008-07-31 2013-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP2022549489A (ja) * 2019-09-25 2022-11-25 ベネク・オサケユフティオ 半導体基板の表面を処理するための方法及び装置
JP7395721B2 (ja) 2019-09-25 2023-12-11 ベネク・オサケユフティオ 半導体基板の表面を処理するための方法及び装置
JP2022151937A (ja) * 2021-03-29 2022-10-12 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP7311553B2 (ja) 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Also Published As

Publication number Publication date
JPWO2006137287A1 (ja) 2009-01-15
US20090209095A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
WO2006137287A1 (ja) 半導体装置の製造方法および基板処理装置
TWI500084B (zh) Manufacturing method of semiconductor device
US8404603B2 (en) Method of manufacturing semiconductor device and substrate processing system
KR101177366B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5721952B2 (ja) 半導体装置、半導体装置の製造方法および基板処理装置
JP4480516B2 (ja) バリア膜の形成方法
TWI558839B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP2012195513A (ja) プラズマ処理装置
JP6042415B2 (ja) 半導体デバイスの製造方法
US8367560B2 (en) Semiconductor device manufacturing method
WO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
US20140242810A1 (en) Substrate processing apparatus and method of supplying and exhausting gas
JPWO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
WO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
JP5286565B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2009049316A (ja) 半導体装置の製造方法および基板処理装置
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
JP7433457B2 (ja) 流動性間隙充填膜のためのマルチステッププロセス
JP2010219561A (ja) 基板処理装置及び半導体デバイスの製造方法
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP2009044088A (ja) 半導体装置の製造方法
JP2015165569A (ja) 半導体装置の製造方法、基板処理装置および半導体装置
JP2012064857A (ja) 半導体装置の製造方法及び基板処理装置
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007522241

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11922344

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06757273

Country of ref document: EP

Kind code of ref document: A1