JP4007044B2 - 原子層蒸着法を用いた薄膜形成方法 - Google Patents
原子層蒸着法を用いた薄膜形成方法 Download PDFInfo
- Publication number
- JP4007044B2 JP4007044B2 JP2002117104A JP2002117104A JP4007044B2 JP 4007044 B2 JP4007044 B2 JP 4007044B2 JP 2002117104 A JP2002117104 A JP 2002117104A JP 2002117104 A JP2002117104 A JP 2002117104A JP 4007044 B2 JP4007044 B2 JP 4007044B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- forming
- reactant
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は原子層蒸着（Atomic Layer Deposition(ＡＬＤ)）法を用いた薄膜形成方法に係り、特にゲート絶縁膜の形成方法に好適なものである。
【０００２】
【従来の技術】
ＭＯＳトランジスタは、０．１μｍのゲート長を目前にしており、この微細化が、素子の高速化、低消費電力化、素子の占有面積の縮小化をもたらしている。また、最近では、同じチップ面積により多くの素子を搭載できることからＬＳＩの多機能化も実現している。
しかしながら、ＭＯＳトランジスタの微細化の追求は０．１μｍのゲート長を境に大きな壁にぶつかることが予想されている。その壁のひとつにゲート絶縁膜の薄膜化の限界がある。
【０００３】
従来、ＭＯＳトランジスタのゲート絶縁膜には、固定電荷をほとんど含有せず、チャネル領域のシリコン（Ｓｉ）との境界に界面準位をほとんど形成しないという素子動作上不可欠な２つの特性を満足できることから酸化シリコン（ＳｉＯ2）が用いられてきた。
ＳｉＯ2は薄膜を制御性よく容易に形成できることから素子の微細化に有効であった。
【０００４】
しかしながら、ＳｉＯ2の比誘電率は約３．９と低いため、ゲート長が０．１μｍ以降の世代ではトランジスタの性能を満足するために３ｎｍ以下の膜厚が要求される。しかし、この膜厚ではキャリアがゲート絶縁膜中を直接トンネリングし、ゲート・基板間のリーク電流が増加するという問題の発生が予測された。
【０００５】
そこで、トンネリング現象を防ぐために、ＳｉＯ2よりも比誘電率の大きい材料を用いてゲート絶縁膜を厚く形成することが研究されており、その材料として酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等の金属酸化膜が検討されている。
これらの金属酸化膜は比誘電率が高いことから、膜厚を数倍厚くしてもゲート絶縁膜にＳｉＯ2を用いた場合と同じゲート容量を得ることができるため、トンネリング現象を抑制することができる。
これらの金属酸化膜の形成には、一般的に有機金属ガスを用いた化学気相成長（Metal-Organics Chemical Mechanical Deposition（ＭＯＣＶＤ））法が用いられている。
【０００６】
また、近年、基板表面に反応物を周期的に供給して、原子層単位で成膜を行うＡＬＤ法によって金属酸化膜を形成する方法も報告されている（特開２００１−１５２３３９号公報）。
ＡＬＤ法は吸着が常に表面運動領域でなされるので、非常に優れた段差被覆性を有し、また、各反応物の周期的供給による化学置換で反応物を吸着させるので膜密度が高く、化学量論的組成を持つ膜を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかし、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2等の金属酸化膜は、比誘電率は高いものの、成膜後の熱処理によって結晶化してしまい、ゲート絶縁膜として用いた場合に結晶粒界を通ってリーク電流が発生するという問題が生じていた。
また、このような金属酸化膜をＭＯＣＶＤ法により形成する場合、反応ガスに起因するカーボン等の不純物が膜中に残留してしまい膜特性が劣化するという問題も認められていた。
したがって、比誘電率がＳｉＯ2よりも高く、熱的に安定で金属酸化膜よりも結晶化しにくい、膜特性の良好なゲート絶縁膜を形成することが可能な薄膜形成方法が要望されていた。
【０００８】
【課題を解決するための手段】
上記のような課題を解決するために、本発明のＡＬＤ法を用いた薄膜形成方法は、基板上に原子層蒸着法を用いて薄膜を形成する方法であって、基板の処理表面に金属原子の層を形成し、この金属原子の層上に酸素原子の層を形成する第１の工程と、基板の処理表面にシリコン原子の層を形成し、このシリコン原子の層上に酸素原子の層を形成する第２の工程とを有し、第１の工程および第２の工程のいずれかを先に行うとともに、第１の工程と第２の工程とを繰り返し、第１の工程および第２の工程の繰り返し回数を調整することで、組成比の制御された薄膜を形成することを特徴としている。
【０００９】
このようなＡＬＤ法を用いた薄膜形成方法によれば、金属原子と酸素原子とシリコン原子とを含む金属シリケート膜が形成される。これにより、形成する金属シリケート膜には金属酸化物が含まれることからＳｉＯ2単体の膜よりも比誘電率が高く、またシリコン酸化物が含まれることから、金属酸化物単体の膜よりも結晶化温度が高くなる。
さらにＡＬＤ法を用いて金属シリケート膜を形成することで、各層を原子層単位で積層し、化学量論的組成をもつ金属シリケート膜を形成することができるので、金属シリケート膜の組成比の制御が容易であり、比誘電率や結晶化温度を調整することができる。
また、ＡＬＤ法を用いて基板上に薄膜を形成する場合に、各原子層を形成した後不活性ガスにより基板の処理表面のガス雰囲気を置換することで、ＭＯＣＶＤ法と比較して反応ガスに起因するカーボン等の不純物が膜中に混入するのを防ぐことができ、膜特性の劣化を抑制できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１１】
（第１実施形態）
本発明のＡＬＤ法を用いた薄膜形成方法に係わる実施形態の一例を説明する。まず、薄膜形成方法を説明するにあたって、この方法に用いるＡＬＤ装置について、図４の概略構成断面図を用いて説明する。
【００１２】
図４に示すように、本実施形態におけるＡＬＤ法を用いた薄膜形成方法に用いるＡＬＤ装置は外部のヒーター（図示せず）により加熱される反応チャンバ２０を備えている。この反応チャンバ２０の上部には、ガス切り替えバルブ２１が設置されており、ガス切り替えバルブ２１にはガス毎に設けられた複数の配管２２が接続されている。
また、ガス切り替えバルブ２１は反応チャンバ２０に設けられたガス導入口２３に接続されている。反応チャンバ２０内にはこのガス導入口２３から導入したガスを被処理基板（基板１１）の表面に供給するシャワーヘッド２４が設置されており、このシャワーヘッド２４に対向する位置には、基板１１を載置するサセプタ２５が設置されている。
また、反応チャンバ２０の底部には、ガスを排出するための排気口２６が形成されている。
【００１３】
上述したようなＡＬＤ装置を用いて基板１１の表面に薄膜形成する場合には、まず、反応チャンバ２０内のサセプタ２５上に基板１１を載置する。
そして、ガス切り替えバルブ２１によって複数の配管のうちの１つの配管とガス導入口２３とを接続させ、ガス導入口２３から反応チャンバ２０内に所定のガスを導入し、導入したガスをシャワーヘッド２３から基板１１の処理表面に供給して処理を行う。
【００１４】
次に本発明のＡＬＤ法を用いた薄膜形成方法に係る実施の形態を、ＭＯＳトランジスタのゲート絶縁膜に適用される金属シリケート膜の形成方法を一例として、この薄膜形成方法における各ステップ（Ｓ）を示した図１のフローチャートに基づき、図２、図３の模式図を用いて説明する。
本実施形態では、金属シリケート膜としてアルミニウムシリケート膜（Ａｌシリケート膜）を形成する例について説明する。
【００１５】
まず、図１では省略したが、例えばシリコン（Ｓｉ）基板からなる基板１１をアンモニア、過酸化水素水、または純水を混合した溶液で洗浄することにより基板１１表面の有機物等による汚染を除去する。
そして、洗浄後の基板１１を例えばフッ化水素酸水溶液（１％ａｑ．）に６０秒間浸漬して、基板１１表面の自然酸化膜を除去する（Ｓ１０１）。これにより、図２（ａ）に示すように基板１１表面のシリコン（Ｓｉ）原子には水素（Ｈ）原子が結合した状態となる。
【００１６】
次に、上記のように処理した基板１１を図４で示したＡＬＤ装置の反応チャンバ２０内に導入し、サセプタ２５上に載置する。
続いて、基板１１の処理表面に酸素を含む反応物である水蒸気（Ｈ2Ｏ）、Ｈ2Ｏ2の蒸気またはオゾン（Ｏ3）を供給する（Ｓ１０２）。これにより、図２（ｂ）に示すように、基板１１表面のＳｉに結合された水素（Ｈ）は水酸基（ＯＨ基）に置換される。
【００１７】
その後、例えば窒素（Ｎ2）ガスからなる不活性ガスにより、反応チャンバ２０(図４参照)内を十分にパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１０３）。これにより、未反応のＨ2Ｏ、Ｈ2Ｏ2、Ｏ3および不要な反応生成物を除去する。ここでは、不活性ガスとしてＮ2ガスを用いるが、これに限定されず、Ａｒ等であってもよい。
【００１８】
次に、金属を含む第１反応物（ここでは、Ａｌを含む第１反応物）として、例えばトリメチルアンモニウム〔Ａｌ(ＣＨ3)3〕を基板１１の処理表面に供給する（Ｓ１０４）。これにより、水酸基（ＯＨ基）で終端された基板１１の処理表面で下記式（１）に示すような反応が起こり、図２（ｃ）に示すように、Ａｌ(ＣＨ3)3が処理表面に化学吸着される。具体的には、ＯＨ基の酸素（Ｏ）原子にＡｌ(ＣＨ3)3のアルミニウム（Ａｌ）原子が結合する。
【化１】
これにより、基板１１の処理表面にＯ原子の層を介してＡｌ原子の層が形成される。
【００１９】
なお、ここではＡｌを含む第１反応物として金属の有機系ガスであるＡｌ(ＣＨ3)3を用いることとしたが、本発明はこれに限定されず、トリクロロアルミニウム（ＡｌＣｌ3）等のハロゲン系のガスを用いてもよい。
【００２０】
その後、Ｎ2ガスにより反応チャンバ２０(図４参照)内を十分にパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１０５）。これにより、未反応のＡｌ(ＣＨ3)3およびこの反応によって生成したメタン（ＣＨ4）を除去する。
【００２１】
次に、基板１１の処理表面に酸素を含む第２反応物として、例えばＨ2Ｏを供給する（Ｓ１０６）。
これにより、下記式（２）に示すような反応が起こり、図２（ｄ）に示すようにＡｌ(ＣＨ3)3が吸着した基板１１表面のメチル基（ＣＨ3基）がＯＨ基に置換される。
【化２】
これによりＡｌ原子の層上に、Ａｌ原子にＯ原子を結合させてＯ原子の層が積層された状態となる。
【００２２】
ここでは、第２反応物としてＨ2Ｏを用いることとしたが、本発明はこれに限定されず、酸素を含む化合物であればよく、Ｈ2Ｏ2またはＯ3であってもよい。
第２反応物としてＯ3を用いた場合にはＡｌ(ＣＨ3)3が吸着した基板１１表面の終端のメチル基（ＣＨ3基）が酸素（Ｏ）に置換された状態となる。
【００２３】
そして、ＣＨ3基をＯＨ基に置換した後、Ｎ2ガスにより反応チャンバ２０（図４参照）をパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１０７）。これにより、未反応のＨ2Ｏおよび上記の反応によって生成したＣＨ4を除去する。
【００２４】
次に、基板１１の処理表面にシリコン（Ｓｉ）を含む第３反応物として、例えばテトラキスジメチルアミノシラン〔Ｓｉ[Ｎ(ＣＨ3)2]4〕を供給する（Ｓ１０８）。
これにより、下記式（３）に示すような反応が起こり、図３（ｅ）に示すように、基板１１表面のＡｌに結合した終端のＯＨ基のＯ原子にＳｉ[Ｎ（ＣＨ3）2]4のＳｉ原子が結合する。
【化３】
これにより、Ｏ原子の層の上に、Ｏ原子にＳｉ原子を結合させてＳｉ原子の層が積層された状態となる。
【００２５】
この後、Ｎ2ガスにより反応チャンバ２０（図４参照）内をパージして、基板１１の表面のガス雰囲気を置換する（Ｓ１０９）。これにより、未反応のＳｉ[Ｎ(ＣＨ3)2]4および上記の反応によって生成したジメチルアミン（ＨＮ(ＣＨ3)2）を除去する。
【００２６】
なお、ここではＳｉを含む第３反応物として、Ｓｉ[Ｎ(ＣＨ3)2]4を用いたが、本発明はこれに限定されず、ガスとして導入可能であり、基板１１表面のＡｌに結合した終端のＯＨ基のＯ原子と結合可能なＳｉを含むものであればよい。
このようなＳｉを含む第３反応物としては、トリスジメチルアミノシラン〔ＨＳｉ[Ｎ(ＣＨ3)2]3〕、トリスジエチルアミノシラン〔ＨＳｉ[Ｎ(Ｃ2Ｈ5)2]3〕、テトラキスジエチルアミノシラン〔Ｓｉ[Ｎ(Ｃ2Ｈ5)2]4〕、テトライソプロポキシシラン〔Ｓｉ(ｉ−ＯＣ3Ｈ7)4〕、ｎ−テトラブトキシシラン〔Ｓｉ(ｎ−ＯＣ4Ｈ9)4〕、ｔ−テトラブトキシシラン〔Ｓｉ(ｔ−ＯＣ4Ｈ9)4〕、テトラメトキシシラン〔Ｓｉ(ＯＣＨ3)4〕、テトラエトキシシラン〔Ｓｉ(ＯＣ2Ｈ5)4〕等のＳｉを含む有機系ガスが挙げられる。
【００２７】
次に、基板１１の処理表面に酸素を含む第２反応物として、例えば水蒸気（Ｈ2Ｏ）を供給する（Ｓ１１０）。
これにより、下記式（４）に示すような反応が起こり、図３（ｆ）に示すようにＳｉ[Ｎ(ＣＨ3)2]4が化学吸着した基板１１の処理表面における終端のジメチルアミノ基〔Ｎ(ＣＨ3)2基〕がＯＨ基に置換される。
【化４】
これによりＳｉ原子の層上に、Ｓｉ原子にＯ原子を結合させてＯ原子の層が積層された状態となることから、基板１１の処理表面にはＯ原子の層を介して、Ａｌ原子の層、Ｏ原子の層、Ｓｉ原子の層、Ｏ原子の層が順次積層形成された状態となる。
【００２８】
この後、Ｎ2ガスにより反応チャンバ２０（図４参照）内をパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１１１）。
これにより、未反応のＨ2Ｏおよびこの反応によって生成したＮＨ(ＣＨ3)2を除去する。
【００２９】
次に、上記のように形成されたＡｌシリケート膜が所望の膜厚であるかを判断する（Ｓ１１２）。そして、Ａｌシリケート膜が所望の膜厚に達している場合、すなわち「Ｙｅｓ」の場合には成膜プロセスを終了する。
【００３０】
一方、所望の膜厚に達していない場合、すなわち「Ｎｏ」の場合にはＳ１０４まで戻って再びＡｌ原子の層を形成する工程から処理を行い、Ａｌシリケート膜が所望の膜厚となるまで、処理を繰り返して行う。
処理を繰り返した後、膜厚を確認して処理を終了する場合には、第２反応物を処理表面に供給して、不活性ガスによりパージする工程の後、すなわちＳ１０７またはＳ１１１の工程の後に終了する。
第２反応物としてＨ2Ｏ、Ｈ2Ｏ2を用いると、基板１１の処理表面に形成されるＡｌシリケート膜の終端はＯＨ基となるが、このＡｌシリケート膜をゲート絶縁膜に用いる場合には、その後のプロセスにおける成膜等の処理によりＨは除去される。
【００３１】
このようなＡＬＤ法を用いた薄膜の形成方法によれば、基板１１の処理表面にＡｌシリケート膜が形成される。
このＡｌシリケート膜にはＡｌ酸化物が含まれることからＳｉＯ2単体の膜よりも比誘電率を高くすることができ、また、シリコン酸化物が含まれることから、Ａｌ酸化物単体の膜よりも結晶化温度を高くすることができる。
また、このようなＡｌシリケート膜をＡＬＤ法により形成することで、各層を原子層単位で積層し、化学量論的組成をもつＡｌシリケート膜を形成することができるため、Ａｌシリケート膜の組成比の制御が容易であり、比誘電率や結晶化温度を調整することが可能である。
【００３２】
また、ＭＯＣＶＤ法と比較して、各反応物で基板１１の表面を処理した後に、基板１１の処理表面のガス雰囲気を不活性ガスに置換することから、各反応物に起因するカーボン等の不純物が膜中に混入するのを防ぐことができ、Ａｌシリケート膜の膜特性の劣化を抑制できる。
さらに、Ｓ１０１の工程において、フッ化水素酸水溶液（１％ａｑ．）により、基板１１の表面の自然酸化膜を除去して、基板１１表面のＳｉにＨを結合させることにより、Ａｌシリケート膜と基板１１との間に、ＳｉＯ2からなる中間層が形成されないことからも、膜特性の劣化を抑制できる。
【００３３】
したがって、このような方法によりＡｌシリケート膜からなるゲート酸化膜を形成する場合には、Ａｌシリケート膜の組成比を制御することで、比誘電率を高くしてゲート酸化膜の膜厚を厚くすることができることから、キャリアのトンネリング現象を抑制することができる。また、結晶化温度を高くすることで、ゲート酸化膜を熱的に安定で結晶化しにくくすることができるため、ゲート・基板間のリーク電流の増大を抑制することができる。
【００３４】
なお、本実施形態ではゲート絶縁膜に適用される金属シリケート膜としてアルミニウムシリケート膜を形成する例について説明したが、本発明はこれに限定されず、酸素と結合して比誘電率が高くなる金属で構成されていればよい。
したがって、金属原子の層を形成するために用いる第１反応物に含まれる金属としては、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、鉛（Ｐｂ）、バリウム（Ｂａ）、プラセオジム（Ｐｒ）が挙げられる。
この中でも特に、Ａｌ、Ｚｒ、Ｈｆを含む第１反応物は汎用性が高く好ましい。
【００３５】
また、本実施形態では、金属を含む第１反応物として用いるＡｌ(ＣＨ3)3を基板１１の処理表面に化学吸着し易くするために、Ｓ１０２の工程において、ＨをＯＨ基で置換することとしたが、第１反応物に含有される金属と基板１１表面のＳｉとの結合エネルギーが、ＳｉとＨとの結合エネルギーよりも大きければ、基板１１の表面のＳｉにＨが結合された状態で、基板１１の表面に第１反応物を供給し、第１反応物を基板１１表面に化学吸着させてもよい。
この場合は、第１反応物の金属原子が基板表面のＳｉに直接結合した状態となり、Ｓ１０２およびＳ１０３の工程は省略することができる。
【００３６】
さらに、本実施形態では、図１に示すように、Ｓ１０４からＳ１０７の工程（以下、工程Ａとする）、すなわち、基板１１の処理表面にＡｌ原子の層とＯ原子の層を積層形成する工程を行った後、このＯ原子の層上にＳ１０８からＳ１１１の工程（以下、工程Ｂとする）、すなわち、Ｓｉ原子の層とＯ原子の層を積層形成する工程を行う例について説明した。
【００３７】
しかし、本発明はこれに限定されることなく、工程Ｂを行った後工程Ａを行ってもよい。この場合には基板１１表面のＳｉにＯ原子の層を介してＳｉ原子の層が形成される。
さらに、本実施形態ではＳ１１２の段階で、所望の膜厚に達していなかった場合に、Ｓ１０４に戻って工程Ａから処理を繰り返すこととしたが、Ｓ１０８に戻って工程Ｂから処理を繰り返しても構わない。
【００３８】
すなわち、本発明においては工程Ａと工程Ｂは全工程を通して一回以上含まれていればよく、形成するＡｌシリケート膜の組成比は工程Ａ、工程Ｂそれぞれの繰り返し回数により決定される。
したがって、Ａｌシリケート膜の組成比を制御して、Ａｌシリケート膜の比誘電率を高くする場合には、Ａｌ酸化物の含有量を多くすればよいため、Ａｌ原子の層およびＯ原子の層を形成する工程Ａの回数を多くすればよい。
一方、Ａｌシリケート膜の結晶化温度を高くする場合にはシリコン酸化物の含有量を多くすればよいため、Ｓｉ原子の層およびＯ原子の層を形成する工程Ｂの回数を多くすればよい。
【００３９】
なお、工程Ａ、工程Ｂを繰り返す場合には、各工程を交互に繰り返してもよく、各工程をそれぞれ連続して行ってもよい。
また、工程Ａ、工程Ｂを繰り返す際の順序によりＡｌシリケート膜の組成比が異なる場合も生じるため、その場合には順序も考慮に入れて、工程Ａ、工程Ｂの繰り返し回数を設定する必要がある。
【００４０】
【発明の効果】
このようなＡＬＤ法を用いた薄膜形成方法によれば、金属シリケート膜が形成され、この金属シリケート膜はＳｉＯ2単体の膜よりも比誘電率が高くなるとともに、金属酸化物単体の膜よりも結晶化温度が高くなる。
さらにＡＬＤ法を用いて金属シリケート膜を形成することで、金属シリケート膜の組成比の制御が容易であるため、金属シリケート膜の比誘電率や結晶化温度を調整することができる。また、ＭＯＣＶＤ法を用いた場合と比較して、膜中に混入する不純物の量が少ないため、膜特性の劣化を抑制することができる。
【００４１】
したがって、このような薄膜形成方法により金属シリケート膜からなるゲート絶縁膜を形成する場合には、金属シリケート膜の組成比を制御することで比誘電率を高くして膜厚を厚くすることが可能であるため、キャリアのトンネリング現象を抑制することができる。
また、結晶化温度を高くすることで、ゲート絶縁膜を熱的に安定で結晶化しにくくすることができるため、ゲート・基板間のリーク電流の増大を抑制することができる。
【図面の簡単な説明】
【図１】本発明のＡＬＤ法を用いた薄膜形成方法に係る第１実施形態を示すフローチャートである。
【図２】第１実施形態における原子層の積層状態を示す模式図である（その１）。
【図３】第１実施形態における原子層の積層状態を示す模式図である（その２）。
【図４】本発明のＡＬＤ法を用いた薄膜形成方法に用いるＡＬＤ装置の一例を示す概略構成断面図である。
【符号の説明】
１１…基板
【発明の属する技術分野】
本発明は原子層蒸着（Atomic Layer Deposition(ＡＬＤ)）法を用いた薄膜形成方法に係り、特にゲート絶縁膜の形成方法に好適なものである。
【０００２】
【従来の技術】
ＭＯＳトランジスタは、０．１μｍのゲート長を目前にしており、この微細化が、素子の高速化、低消費電力化、素子の占有面積の縮小化をもたらしている。また、最近では、同じチップ面積により多くの素子を搭載できることからＬＳＩの多機能化も実現している。
しかしながら、ＭＯＳトランジスタの微細化の追求は０．１μｍのゲート長を境に大きな壁にぶつかることが予想されている。その壁のひとつにゲート絶縁膜の薄膜化の限界がある。
【０００３】
従来、ＭＯＳトランジスタのゲート絶縁膜には、固定電荷をほとんど含有せず、チャネル領域のシリコン（Ｓｉ）との境界に界面準位をほとんど形成しないという素子動作上不可欠な２つの特性を満足できることから酸化シリコン（ＳｉＯ2）が用いられてきた。
ＳｉＯ2は薄膜を制御性よく容易に形成できることから素子の微細化に有効であった。
【０００４】
しかしながら、ＳｉＯ2の比誘電率は約３．９と低いため、ゲート長が０．１μｍ以降の世代ではトランジスタの性能を満足するために３ｎｍ以下の膜厚が要求される。しかし、この膜厚ではキャリアがゲート絶縁膜中を直接トンネリングし、ゲート・基板間のリーク電流が増加するという問題の発生が予測された。
【０００５】
そこで、トンネリング現象を防ぐために、ＳｉＯ2よりも比誘電率の大きい材料を用いてゲート絶縁膜を厚く形成することが研究されており、その材料として酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等の金属酸化膜が検討されている。
これらの金属酸化膜は比誘電率が高いことから、膜厚を数倍厚くしてもゲート絶縁膜にＳｉＯ2を用いた場合と同じゲート容量を得ることができるため、トンネリング現象を抑制することができる。
これらの金属酸化膜の形成には、一般的に有機金属ガスを用いた化学気相成長（Metal-Organics Chemical Mechanical Deposition（ＭＯＣＶＤ））法が用いられている。
【０００６】
また、近年、基板表面に反応物を周期的に供給して、原子層単位で成膜を行うＡＬＤ法によって金属酸化膜を形成する方法も報告されている（特開２００１−１５２３３９号公報）。
ＡＬＤ法は吸着が常に表面運動領域でなされるので、非常に優れた段差被覆性を有し、また、各反応物の周期的供給による化学置換で反応物を吸着させるので膜密度が高く、化学量論的組成を持つ膜を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかし、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2等の金属酸化膜は、比誘電率は高いものの、成膜後の熱処理によって結晶化してしまい、ゲート絶縁膜として用いた場合に結晶粒界を通ってリーク電流が発生するという問題が生じていた。
また、このような金属酸化膜をＭＯＣＶＤ法により形成する場合、反応ガスに起因するカーボン等の不純物が膜中に残留してしまい膜特性が劣化するという問題も認められていた。
したがって、比誘電率がＳｉＯ2よりも高く、熱的に安定で金属酸化膜よりも結晶化しにくい、膜特性の良好なゲート絶縁膜を形成することが可能な薄膜形成方法が要望されていた。
【０００８】
【課題を解決するための手段】
上記のような課題を解決するために、本発明のＡＬＤ法を用いた薄膜形成方法は、基板上に原子層蒸着法を用いて薄膜を形成する方法であって、基板の処理表面に金属原子の層を形成し、この金属原子の層上に酸素原子の層を形成する第１の工程と、基板の処理表面にシリコン原子の層を形成し、このシリコン原子の層上に酸素原子の層を形成する第２の工程とを有し、第１の工程および第２の工程のいずれかを先に行うとともに、第１の工程と第２の工程とを繰り返し、第１の工程および第２の工程の繰り返し回数を調整することで、組成比の制御された薄膜を形成することを特徴としている。
【０００９】
このようなＡＬＤ法を用いた薄膜形成方法によれば、金属原子と酸素原子とシリコン原子とを含む金属シリケート膜が形成される。これにより、形成する金属シリケート膜には金属酸化物が含まれることからＳｉＯ2単体の膜よりも比誘電率が高く、またシリコン酸化物が含まれることから、金属酸化物単体の膜よりも結晶化温度が高くなる。
さらにＡＬＤ法を用いて金属シリケート膜を形成することで、各層を原子層単位で積層し、化学量論的組成をもつ金属シリケート膜を形成することができるので、金属シリケート膜の組成比の制御が容易であり、比誘電率や結晶化温度を調整することができる。
また、ＡＬＤ法を用いて基板上に薄膜を形成する場合に、各原子層を形成した後不活性ガスにより基板の処理表面のガス雰囲気を置換することで、ＭＯＣＶＤ法と比較して反応ガスに起因するカーボン等の不純物が膜中に混入するのを防ぐことができ、膜特性の劣化を抑制できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１１】
（第１実施形態）
本発明のＡＬＤ法を用いた薄膜形成方法に係わる実施形態の一例を説明する。まず、薄膜形成方法を説明するにあたって、この方法に用いるＡＬＤ装置について、図４の概略構成断面図を用いて説明する。
【００１２】
図４に示すように、本実施形態におけるＡＬＤ法を用いた薄膜形成方法に用いるＡＬＤ装置は外部のヒーター（図示せず）により加熱される反応チャンバ２０を備えている。この反応チャンバ２０の上部には、ガス切り替えバルブ２１が設置されており、ガス切り替えバルブ２１にはガス毎に設けられた複数の配管２２が接続されている。
また、ガス切り替えバルブ２１は反応チャンバ２０に設けられたガス導入口２３に接続されている。反応チャンバ２０内にはこのガス導入口２３から導入したガスを被処理基板（基板１１）の表面に供給するシャワーヘッド２４が設置されており、このシャワーヘッド２４に対向する位置には、基板１１を載置するサセプタ２５が設置されている。
また、反応チャンバ２０の底部には、ガスを排出するための排気口２６が形成されている。
【００１３】
上述したようなＡＬＤ装置を用いて基板１１の表面に薄膜形成する場合には、まず、反応チャンバ２０内のサセプタ２５上に基板１１を載置する。
そして、ガス切り替えバルブ２１によって複数の配管のうちの１つの配管とガス導入口２３とを接続させ、ガス導入口２３から反応チャンバ２０内に所定のガスを導入し、導入したガスをシャワーヘッド２３から基板１１の処理表面に供給して処理を行う。
【００１４】
次に本発明のＡＬＤ法を用いた薄膜形成方法に係る実施の形態を、ＭＯＳトランジスタのゲート絶縁膜に適用される金属シリケート膜の形成方法を一例として、この薄膜形成方法における各ステップ（Ｓ）を示した図１のフローチャートに基づき、図２、図３の模式図を用いて説明する。
本実施形態では、金属シリケート膜としてアルミニウムシリケート膜（Ａｌシリケート膜）を形成する例について説明する。
【００１５】
まず、図１では省略したが、例えばシリコン（Ｓｉ）基板からなる基板１１をアンモニア、過酸化水素水、または純水を混合した溶液で洗浄することにより基板１１表面の有機物等による汚染を除去する。
そして、洗浄後の基板１１を例えばフッ化水素酸水溶液（１％ａｑ．）に６０秒間浸漬して、基板１１表面の自然酸化膜を除去する（Ｓ１０１）。これにより、図２（ａ）に示すように基板１１表面のシリコン（Ｓｉ）原子には水素（Ｈ）原子が結合した状態となる。
【００１６】
次に、上記のように処理した基板１１を図４で示したＡＬＤ装置の反応チャンバ２０内に導入し、サセプタ２５上に載置する。
続いて、基板１１の処理表面に酸素を含む反応物である水蒸気（Ｈ2Ｏ）、Ｈ2Ｏ2の蒸気またはオゾン（Ｏ3）を供給する（Ｓ１０２）。これにより、図２（ｂ）に示すように、基板１１表面のＳｉに結合された水素（Ｈ）は水酸基（ＯＨ基）に置換される。
【００１７】
その後、例えば窒素（Ｎ2）ガスからなる不活性ガスにより、反応チャンバ２０(図４参照)内を十分にパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１０３）。これにより、未反応のＨ2Ｏ、Ｈ2Ｏ2、Ｏ3および不要な反応生成物を除去する。ここでは、不活性ガスとしてＮ2ガスを用いるが、これに限定されず、Ａｒ等であってもよい。
【００１８】
次に、金属を含む第１反応物（ここでは、Ａｌを含む第１反応物）として、例えばトリメチルアンモニウム〔Ａｌ(ＣＨ3)3〕を基板１１の処理表面に供給する（Ｓ１０４）。これにより、水酸基（ＯＨ基）で終端された基板１１の処理表面で下記式（１）に示すような反応が起こり、図２（ｃ）に示すように、Ａｌ(ＣＨ3)3が処理表面に化学吸着される。具体的には、ＯＨ基の酸素（Ｏ）原子にＡｌ(ＣＨ3)3のアルミニウム（Ａｌ）原子が結合する。
【化１】
【００１９】
なお、ここではＡｌを含む第１反応物として金属の有機系ガスであるＡｌ(ＣＨ3)3を用いることとしたが、本発明はこれに限定されず、トリクロロアルミニウム（ＡｌＣｌ3）等のハロゲン系のガスを用いてもよい。
【００２０】
その後、Ｎ2ガスにより反応チャンバ２０(図４参照)内を十分にパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１０５）。これにより、未反応のＡｌ(ＣＨ3)3およびこの反応によって生成したメタン（ＣＨ4）を除去する。
【００２１】
次に、基板１１の処理表面に酸素を含む第２反応物として、例えばＨ2Ｏを供給する（Ｓ１０６）。
これにより、下記式（２）に示すような反応が起こり、図２（ｄ）に示すようにＡｌ(ＣＨ3)3が吸着した基板１１表面のメチル基（ＣＨ3基）がＯＨ基に置換される。
【化２】
【００２２】
ここでは、第２反応物としてＨ2Ｏを用いることとしたが、本発明はこれに限定されず、酸素を含む化合物であればよく、Ｈ2Ｏ2またはＯ3であってもよい。
第２反応物としてＯ3を用いた場合にはＡｌ(ＣＨ3)3が吸着した基板１１表面の終端のメチル基（ＣＨ3基）が酸素（Ｏ）に置換された状態となる。
【００２３】
そして、ＣＨ3基をＯＨ基に置換した後、Ｎ2ガスにより反応チャンバ２０（図４参照）をパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１０７）。これにより、未反応のＨ2Ｏおよび上記の反応によって生成したＣＨ4を除去する。
【００２４】
次に、基板１１の処理表面にシリコン（Ｓｉ）を含む第３反応物として、例えばテトラキスジメチルアミノシラン〔Ｓｉ[Ｎ(ＣＨ3)2]4〕を供給する（Ｓ１０８）。
これにより、下記式（３）に示すような反応が起こり、図３（ｅ）に示すように、基板１１表面のＡｌに結合した終端のＯＨ基のＯ原子にＳｉ[Ｎ（ＣＨ3）2]4のＳｉ原子が結合する。
【化３】
【００２５】
この後、Ｎ2ガスにより反応チャンバ２０（図４参照）内をパージして、基板１１の表面のガス雰囲気を置換する（Ｓ１０９）。これにより、未反応のＳｉ[Ｎ(ＣＨ3)2]4および上記の反応によって生成したジメチルアミン（ＨＮ(ＣＨ3)2）を除去する。
【００２６】
なお、ここではＳｉを含む第３反応物として、Ｓｉ[Ｎ(ＣＨ3)2]4を用いたが、本発明はこれに限定されず、ガスとして導入可能であり、基板１１表面のＡｌに結合した終端のＯＨ基のＯ原子と結合可能なＳｉを含むものであればよい。
このようなＳｉを含む第３反応物としては、トリスジメチルアミノシラン〔ＨＳｉ[Ｎ(ＣＨ3)2]3〕、トリスジエチルアミノシラン〔ＨＳｉ[Ｎ(Ｃ2Ｈ5)2]3〕、テトラキスジエチルアミノシラン〔Ｓｉ[Ｎ(Ｃ2Ｈ5)2]4〕、テトライソプロポキシシラン〔Ｓｉ(ｉ−ＯＣ3Ｈ7)4〕、ｎ−テトラブトキシシラン〔Ｓｉ(ｎ−ＯＣ4Ｈ9)4〕、ｔ−テトラブトキシシラン〔Ｓｉ(ｔ−ＯＣ4Ｈ9)4〕、テトラメトキシシラン〔Ｓｉ(ＯＣＨ3)4〕、テトラエトキシシラン〔Ｓｉ(ＯＣ2Ｈ5)4〕等のＳｉを含む有機系ガスが挙げられる。
【００２７】
次に、基板１１の処理表面に酸素を含む第２反応物として、例えば水蒸気（Ｈ2Ｏ）を供給する（Ｓ１１０）。
これにより、下記式（４）に示すような反応が起こり、図３（ｆ）に示すようにＳｉ[Ｎ(ＣＨ3)2]4が化学吸着した基板１１の処理表面における終端のジメチルアミノ基〔Ｎ(ＣＨ3)2基〕がＯＨ基に置換される。
【化４】
【００２８】
この後、Ｎ2ガスにより反応チャンバ２０（図４参照）内をパージして、基板１１の処理表面のガス雰囲気を置換する（Ｓ１１１）。
これにより、未反応のＨ2Ｏおよびこの反応によって生成したＮＨ(ＣＨ3)2を除去する。
【００２９】
次に、上記のように形成されたＡｌシリケート膜が所望の膜厚であるかを判断する（Ｓ１１２）。そして、Ａｌシリケート膜が所望の膜厚に達している場合、すなわち「Ｙｅｓ」の場合には成膜プロセスを終了する。
【００３０】
一方、所望の膜厚に達していない場合、すなわち「Ｎｏ」の場合にはＳ１０４まで戻って再びＡｌ原子の層を形成する工程から処理を行い、Ａｌシリケート膜が所望の膜厚となるまで、処理を繰り返して行う。
処理を繰り返した後、膜厚を確認して処理を終了する場合には、第２反応物を処理表面に供給して、不活性ガスによりパージする工程の後、すなわちＳ１０７またはＳ１１１の工程の後に終了する。
第２反応物としてＨ2Ｏ、Ｈ2Ｏ2を用いると、基板１１の処理表面に形成されるＡｌシリケート膜の終端はＯＨ基となるが、このＡｌシリケート膜をゲート絶縁膜に用いる場合には、その後のプロセスにおける成膜等の処理によりＨは除去される。
【００３１】
このようなＡＬＤ法を用いた薄膜の形成方法によれば、基板１１の処理表面にＡｌシリケート膜が形成される。
このＡｌシリケート膜にはＡｌ酸化物が含まれることからＳｉＯ2単体の膜よりも比誘電率を高くすることができ、また、シリコン酸化物が含まれることから、Ａｌ酸化物単体の膜よりも結晶化温度を高くすることができる。
また、このようなＡｌシリケート膜をＡＬＤ法により形成することで、各層を原子層単位で積層し、化学量論的組成をもつＡｌシリケート膜を形成することができるため、Ａｌシリケート膜の組成比の制御が容易であり、比誘電率や結晶化温度を調整することが可能である。
【００３２】
また、ＭＯＣＶＤ法と比較して、各反応物で基板１１の表面を処理した後に、基板１１の処理表面のガス雰囲気を不活性ガスに置換することから、各反応物に起因するカーボン等の不純物が膜中に混入するのを防ぐことができ、Ａｌシリケート膜の膜特性の劣化を抑制できる。
さらに、Ｓ１０１の工程において、フッ化水素酸水溶液（１％ａｑ．）により、基板１１の表面の自然酸化膜を除去して、基板１１表面のＳｉにＨを結合させることにより、Ａｌシリケート膜と基板１１との間に、ＳｉＯ2からなる中間層が形成されないことからも、膜特性の劣化を抑制できる。
【００３３】
したがって、このような方法によりＡｌシリケート膜からなるゲート酸化膜を形成する場合には、Ａｌシリケート膜の組成比を制御することで、比誘電率を高くしてゲート酸化膜の膜厚を厚くすることができることから、キャリアのトンネリング現象を抑制することができる。また、結晶化温度を高くすることで、ゲート酸化膜を熱的に安定で結晶化しにくくすることができるため、ゲート・基板間のリーク電流の増大を抑制することができる。
【００３４】
なお、本実施形態ではゲート絶縁膜に適用される金属シリケート膜としてアルミニウムシリケート膜を形成する例について説明したが、本発明はこれに限定されず、酸素と結合して比誘電率が高くなる金属で構成されていればよい。
したがって、金属原子の層を形成するために用いる第１反応物に含まれる金属としては、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、鉛（Ｐｂ）、バリウム（Ｂａ）、プラセオジム（Ｐｒ）が挙げられる。
この中でも特に、Ａｌ、Ｚｒ、Ｈｆを含む第１反応物は汎用性が高く好ましい。
【００３５】
また、本実施形態では、金属を含む第１反応物として用いるＡｌ(ＣＨ3)3を基板１１の処理表面に化学吸着し易くするために、Ｓ１０２の工程において、ＨをＯＨ基で置換することとしたが、第１反応物に含有される金属と基板１１表面のＳｉとの結合エネルギーが、ＳｉとＨとの結合エネルギーよりも大きければ、基板１１の表面のＳｉにＨが結合された状態で、基板１１の表面に第１反応物を供給し、第１反応物を基板１１表面に化学吸着させてもよい。
この場合は、第１反応物の金属原子が基板表面のＳｉに直接結合した状態となり、Ｓ１０２およびＳ１０３の工程は省略することができる。
【００３６】
さらに、本実施形態では、図１に示すように、Ｓ１０４からＳ１０７の工程（以下、工程Ａとする）、すなわち、基板１１の処理表面にＡｌ原子の層とＯ原子の層を積層形成する工程を行った後、このＯ原子の層上にＳ１０８からＳ１１１の工程（以下、工程Ｂとする）、すなわち、Ｓｉ原子の層とＯ原子の層を積層形成する工程を行う例について説明した。
【００３７】
しかし、本発明はこれに限定されることなく、工程Ｂを行った後工程Ａを行ってもよい。この場合には基板１１表面のＳｉにＯ原子の層を介してＳｉ原子の層が形成される。
さらに、本実施形態ではＳ１１２の段階で、所望の膜厚に達していなかった場合に、Ｓ１０４に戻って工程Ａから処理を繰り返すこととしたが、Ｓ１０８に戻って工程Ｂから処理を繰り返しても構わない。
【００３８】
すなわち、本発明においては工程Ａと工程Ｂは全工程を通して一回以上含まれていればよく、形成するＡｌシリケート膜の組成比は工程Ａ、工程Ｂそれぞれの繰り返し回数により決定される。
したがって、Ａｌシリケート膜の組成比を制御して、Ａｌシリケート膜の比誘電率を高くする場合には、Ａｌ酸化物の含有量を多くすればよいため、Ａｌ原子の層およびＯ原子の層を形成する工程Ａの回数を多くすればよい。
一方、Ａｌシリケート膜の結晶化温度を高くする場合にはシリコン酸化物の含有量を多くすればよいため、Ｓｉ原子の層およびＯ原子の層を形成する工程Ｂの回数を多くすればよい。
【００３９】
なお、工程Ａ、工程Ｂを繰り返す場合には、各工程を交互に繰り返してもよく、各工程をそれぞれ連続して行ってもよい。
また、工程Ａ、工程Ｂを繰り返す際の順序によりＡｌシリケート膜の組成比が異なる場合も生じるため、その場合には順序も考慮に入れて、工程Ａ、工程Ｂの繰り返し回数を設定する必要がある。
【００４０】
【発明の効果】
このようなＡＬＤ法を用いた薄膜形成方法によれば、金属シリケート膜が形成され、この金属シリケート膜はＳｉＯ2単体の膜よりも比誘電率が高くなるとともに、金属酸化物単体の膜よりも結晶化温度が高くなる。
さらにＡＬＤ法を用いて金属シリケート膜を形成することで、金属シリケート膜の組成比の制御が容易であるため、金属シリケート膜の比誘電率や結晶化温度を調整することができる。また、ＭＯＣＶＤ法を用いた場合と比較して、膜中に混入する不純物の量が少ないため、膜特性の劣化を抑制することができる。
【００４１】
したがって、このような薄膜形成方法により金属シリケート膜からなるゲート絶縁膜を形成する場合には、金属シリケート膜の組成比を制御することで比誘電率を高くして膜厚を厚くすることが可能であるため、キャリアのトンネリング現象を抑制することができる。
また、結晶化温度を高くすることで、ゲート絶縁膜を熱的に安定で結晶化しにくくすることができるため、ゲート・基板間のリーク電流の増大を抑制することができる。
【図面の簡単な説明】
【図１】本発明のＡＬＤ法を用いた薄膜形成方法に係る第１実施形態を示すフローチャートである。
【図２】第１実施形態における原子層の積層状態を示す模式図である（その１）。
【図３】第１実施形態における原子層の積層状態を示す模式図である（その２）。
【図４】本発明のＡＬＤ法を用いた薄膜形成方法に用いるＡＬＤ装置の一例を示す概略構成断面図である。
【符号の説明】
１１…基板
Claims (7)
- 基板上に原子層蒸着法を用いて薄膜を形成する方法であって、
前記基板の表面を水酸基で終端させる前処理工程を行った後、
前記基板の処理表面に金属原子の層を形成し、この金属原子の層上に酸素原子の層を形成する第１の工程と、
前記基板の処理表面にシリコン原子の層を形成し、このシリコン原子の層上に酸素原子の層を形成する第２の工程とを有し、
前記第１の工程および前記第２の工程のいずれかを先に行うとともに、前記第１の工程と前記第２の工程とを繰り返し、前記第１の工程および前記第２の工程の繰り返し回数を調整することで、組成比の制御された薄膜を形成する
ことを特徴とする原子層蒸着法を用いた薄膜形成方法。 - 前記第１の工程の繰り返し回数が前記第２の工程の繰り返し回数よりも多くなるように、繰り返し回数を調整する
ことを特徴とする請求項１記載の原子層蒸着法を用いた薄膜形成方法。 - 前記第２の工程の繰り返し回数が前記第１の工程の繰り返し回数よりも多くなるように、繰り返し回数を調整する
ことを特徴とする請求項１記載の原子層蒸着法を用いた薄膜形成方法。 - 前記第１の工程は、
前記基板の処理表面に金属を含む第１反応物を供給し、この第１反応物を前記処理表面に化学吸着させて前記金属原子の層を形成した後、
前記処理表面のガス雰囲気を不活性ガスにより置換し、
次いで前記処理表面に酸素を含む第２反応物を供給し、前記第１反応物と反応させて前記酸素原子の層を形成した後、
前記処理表面のガス雰囲気を不活性ガスにより置換する工程であり、
前記第２の工程は、
前記基板の処理表面にシリコンを含む第３反応物を供給し、この第３反応物を前記処理表面に化学吸着させて前記シリコン原子の層を形成した後、
前記処理表面のガス雰囲気を不活性ガスにより置換し、
次いで前記処理表面に酸素を含む第２反応物を供給し、前記第３反応物と反応させて前記酸素原子の層を形成した後、
前記処理表面のガス雰囲気を不活性ガスにより置換する工程である
ことを特徴とする請求項１記載の原子層蒸着法を用いた薄膜形成方法。 - 前記第３反応物は、テトラキスジメチルアミノシラン〔Ｓｉ[Ｎ(ＣＨ3)2]4〕、トリスジメチルアミノシラン〔ＨＳｉ[Ｎ(ＣＨ3)2]3〕、トリスジエチルアミノシラン〔ＨＳｉ[Ｎ(Ｃ2Ｈ5)2]3〕、テトラキスジエチルアミノシラン〔Ｓｉ[Ｎ(Ｃ2Ｈ5)2]4〕、テトライソプロポキシシラン〔Ｓｉ(ｉ−ＯＣ3Ｈ7)4〕、ｎ−テトラブトキシシラン〔Ｓｉ(ｎ−ＯＣ4Ｈ9)4〕、ｔ−テトラブトキシシラン〔Ｓｉ(ｔ−ＯＣ4Ｈ9)4〕、テトラメトキシシラン〔Ｓｉ(ＯＣＨ3)4〕、テトラエトキシシラン〔Ｓｉ(ＯＣ2Ｈ5)4〕からなる群のうちの少なくとも１つである
ことを特徴とする請求項４記載の原子層蒸着法を用いた薄膜形成方法。 - 前記第１の工程または前記第２の工程を行う前に、前記基板の表面の自然酸化膜を除去する工程を行う
ことを特徴とする請求項１記載の原子層蒸着法を用いた薄膜形成方法。 - 前記薄膜はゲート絶縁膜である
ことを特徴とする請求項１記載の原子層蒸着法を用いた薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117104A JP4007044B2 (ja) | 2002-04-19 | 2002-04-19 | 原子層蒸着法を用いた薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117104A JP4007044B2 (ja) | 2002-04-19 | 2002-04-19 | 原子層蒸着法を用いた薄膜形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007127527A Division JP4735601B2 (ja) | 2007-05-14 | 2007-05-14 | 原子層蒸着法を用いた薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318174A JP2003318174A (ja) | 2003-11-07 |
| JP4007044B2 true JP4007044B2 (ja) | 2007-11-14 |
Family
ID=29534410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117104A Expired - Fee Related JP4007044B2 (ja) | 2002-04-19 | 2002-04-19 | 原子層蒸着法を用いた薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4007044B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463633B1 (ko) * | 2002-11-12 | 2004-12-29 | 주식회사 아이피에스 | 하프늄 화합물을 이용한 박막증착방법 |
| JP4879509B2 (ja) | 2004-05-21 | 2012-02-22 | 株式会社アルバック | 真空成膜装置 |
| KR101463581B1 (ko) | 2005-01-18 | 2014-11-20 | 에이에스엠 아메리카, 인코포레이티드 | 박막 성장용 반응 시스템 |
| JP4931170B2 (ja) | 2005-03-03 | 2012-05-16 | 株式会社アルバック | タンタル窒化物膜の形成方法 |
| JP4931171B2 (ja) | 2005-03-03 | 2012-05-16 | 株式会社アルバック | タンタル窒化物膜の形成方法 |
| JP2006261434A (ja) * | 2005-03-17 | 2006-09-28 | L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude | シリコン酸化膜の形成方法 |
| JP4554446B2 (ja) * | 2005-06-21 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20070065578A1 (en) * | 2005-09-21 | 2007-03-22 | Applied Materials, Inc. | Treatment processes for a batch ALD reactor |
| JP4735601B2 (ja) * | 2007-05-14 | 2011-07-27 | ソニー株式会社 | 原子層蒸着法を用いた薄膜形成方法 |
| JP5325759B2 (ja) * | 2009-12-21 | 2013-10-23 | ラムバス・インコーポレーテッド | 半導体装置の製造方法 |
| JP5568342B2 (ja) * | 2010-03-15 | 2014-08-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理システム |
| US20140130860A1 (en) * | 2011-06-30 | 2014-05-15 | Kyocera Corporation | Method for forming alumina film and solar cell element |
| JP6087609B2 (ja) * | 2012-12-11 | 2017-03-01 | 東京エレクトロン株式会社 | 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法 |
| JP6414391B2 (ja) | 2013-04-30 | 2018-10-31 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| WO2023048019A1 (ja) * | 2021-09-22 | 2023-03-30 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-04-19 JP JP2002117104A patent/JP4007044B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318174A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4281082B2 (ja) | 堆積前の表面調整方法 | |
| US6806145B2 (en) | Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer | |
| US7202166B2 (en) | Surface preparation prior to deposition on germanium | |
| CN1926668B (zh) | 在高介电常数的介电材料上的硅的氮氧化物层的形成 | |
| KR101427142B1 (ko) | 금속 규산염 막의 원자층 증착 | |
| US7537804B2 (en) | ALD methods in which two or more different precursors are utilized with one or more reactants to form materials over substrates | |
| JP4007044B2 (ja) | 原子層蒸着法を用いた薄膜形成方法 | |
| JP2004529489A (ja) | 高誘電率ゲート絶縁層の形成方法 | |
| US20060258078A1 (en) | Atomic layer deposition of high-k metal oxides | |
| US20060153995A1 (en) | Method for fabricating a dielectric stack | |
| US20070228442A1 (en) | Thin Film Capacitor, Method for Forming Same, and Computer Readable Recording Medium | |
| WO2008016769A1 (en) | Method for fabricating an integrated gate dielectric layer for field effect transistors | |
| JP2007519225A (ja) | ハフニウムベースの高誘電率誘電体の原子層堆積 | |
| KR20110123809A (ko) | 유효 산화물 두께가 감소된 하이-ｋ게이트 스택의 형성 방법 | |
| JP2009158927A (ja) | Ａｌｄ法又はｃｖｄ法による金属含有膜の調製 | |
| JP4735601B2 (ja) | 原子層蒸着法を用いた薄膜形成方法 | |
| US20070190768A1 (en) | Manufacturing method of semiconductor device | |
| US20060216953A1 (en) | Method of forming film and film forming apparatus | |
| US7256145B2 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
| KR100920402B1 (ko) | 저온 게이트 스택 | |
| EP1425785A2 (en) | Method of fabricating a gate stack at low temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |