WO2004090966A1 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
WO2004090966A1
WO2004090966A1 PCT/JP2004/005082 JP2004005082W WO2004090966A1 WO 2004090966 A1 WO2004090966 A1 WO 2004090966A1 JP 2004005082 W JP2004005082 W JP 2004005082W WO 2004090966 A1 WO2004090966 A1 WO 2004090966A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
hafnium
gas
compound
hafnium silicate
Prior art date
Application number
PCT/JP2004/005082
Other languages
English (en)
French (fr)
Inventor
Shigeru Nakajima
Dong-Kyun Choi
Tomonori Fujiwara
Hiroaki Ikegawa
Genji Nakamura
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/552,468 priority Critical patent/US20060216953A1/en
Publication of WO2004090966A1 publication Critical patent/WO2004090966A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Definitions

  • the present invention relates to a method and an apparatus for forming a high dielectric constant film that can be suitably used for a gate oxide film of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or a capacitance element of a memory cell.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the gate oxide film of MOSFETs has been required to have low leakage current, high withstand voltage, and high reliability.In recent years, however, the capacity has been reduced to further improve the operation speed. There is a further need to do so. The thinner the film thickness, the smaller the capacitance.
  • the silicon oxide film (SiO) SiO
  • the problem (2) is that when the film thickness is reduced, the leak current becomes too large to be ignored.
  • the electrical thickness (To) is a value obtained by converting the thickness of a film made of a certain material into the thickness of a silicon oxide film on the basis of capacitance, and can be expressed by the following equation.
  • ⁇ i is the physical thickness of the film
  • etc. 1 is the relative dielectric constant of the material forming the film
  • ⁇ is the relative dielectric constant of the silicon oxide film.
  • hafnium oxide film (Hf02 film) has attracted attention as a high dielectric constant film.
  • Hafnium oxide has a relative permittivity of about 40, which is considerably higher than that of silicon oxide, which has a relative permittivity of about 4.
  • JP2002-343790 A contains Tetra Yuichi Shaributoxyhafnium It is described that a hafnium oxide film is formed on a substrate by alternately irradiating an organometallic compound material such as an oxygen radical or a nitrogen radical, and a tetrabutyl-butoxyhafnium and a tetramethylsilane. It is described that a hafnium silicate film is formed by alternately irradiating a mixture of oxygen and oxygen radicals.
  • an organometallic compound material such as an oxygen radical or a nitrogen radical
  • JP 2002-2464 388 A describes that a hafnium oxide film is formed by reacting an organic compound of hafnium with oxygen or ozone as an oxidizing gas by a low pressure CVD method. It is also suggested that a liquid organic compound containing hafnium and silicon be used as a raw material.
  • a gate oxide film is formed, a polysilicon film is stacked, and boron or phosphorus is implanted into the polysilicon film to form a gate electrode. Thereafter, annealing at about 100 ° C. for a short time is performed. Done. Hafnium oxide is partially crystallized when exposed to high temperatures, even for short periods of time. When the hafnium oxide film is crystallized, a current leaks between crystal grains, causing a problem that a leak current of the gate oxide film increases.
  • the crystallization temperature of the film may be improved by the presence of silicon.
  • organic materials as a source of silicon increases the amount of carbon incorporated into the hafnium silicate film. This causes problems such as an increase in fixed charge, a decrease in device reliability, and a withstand voltage failure.
  • this mixing ratio may be incompatible with other process conditions. Disclosure of the invention
  • the present invention has been made under such circumstances, and a main object thereof is to provide a method and a film forming apparatus for forming a hafnium compound film having a high crystallization temperature.
  • the film forming method comprises: a hafnium organic compound in a reaction vessel. And reacting a silane-based gas with the silane-based gas to form a hafnium silicate film on the substrate.
  • a chemical vapor deposition (CVD) method can be used.
  • the inside of the reaction vessel is heated to a reduced pressure, and the hafnium organic compound is supplied to the reaction vessel in a vapor state.
  • the silane-based gas a gas which can be represented by S in H (2n + 2) can be used, and preferably, monosilane (SiH 4) gas or disilane (SH s) gas is used. it can. It is also possible to use both monosilane gas and disilane gas together.
  • the hafnium silicate film obtained by the method of the present invention since the silicon taken in the film suppresses crystallization of the film, the film becomes crystallized when the temperature of the hafnium silicate film is increased. The temperature leading to the formation is high. Therefore, when the hafnium silicate film is exposed to a high temperature after the hafnium silicate film is formed, for example, a polysilicon film laminated on the hafnium silicate film after the formation of the hafnium silicate film When the annealing is performed, the hafnium silicate film is less likely to be crystallized, and the leak current of the anodium silicate film is reduced.
  • the hafnium silicate film obtained according to the present invention is preferably applied to a gate oxide film of MOS FET, but can also be applied to other elements, for example, a capacitance element of a memory cell.
  • the film is annealed in an atmosphere of a compound gas containing nitrogen and hydrogen, for example, an ammonia gas. It is characterized by.
  • a compound gas containing nitrogen and hydrogen for example, an ammonia gas.
  • the crystallization temperature of the oxygen-containing hafnium compound film can be further increased.
  • a silicon nitride film may be formed thereon.
  • the silicon nitride film is also a high dielectric constant film. Therefore, in this case, a high dielectric constant film having a two-layer structure composed of a hafdium compound film and a silicon oxide film is formed.
  • the oxygen-containing hafnium compound film according to the second aspect of the present invention is preferably a hafnium silicate film obtained by the film forming method according to the first aspect of the present invention. Is not limited, and may not include silicon. Even in such an oxygen-containing hafnium compound film containing no silicon, the effect of improving the crystallization temperature by annealing in a compound gas atmosphere composed of nitrogen and hydrogen is produced.
  • hafnium compound film (hafnium silicate film) in which silicon is incorporated is obtained.
  • a hafnium compound film is obtained. Therefore, for example, even if this hafdium compound film is exposed to a high-temperature atmosphere in a subsequent process, crystallization is suppressed, and a leak current when a voltage is applied is small. Since a silane-based gas such as a monosilane gas or a disilane gas is used as a silicon addition source, the silicon content can be freely and easily adjusted by adjusting the gas supply amount.
  • the hafnium compound film is annealed in a heating atmosphere with ammonia gas or the like, a hafnium compound film having a high crystallization temperature can be obtained as is clear from the examples.
  • the present invention provides a film forming apparatus which can be suitably used for performing the above-described film forming method.
  • the film forming apparatus includes: a reaction vessel into which a substrate is loaded; heating means for heating an atmosphere in the reaction vessel; first gas supply means for supplying a vapor of a hafnium organic compound to the reaction vessel; A second gas supply unit that supplies a silane-based gas to the reaction container; a pressure adjustment unit that adjusts a pressure in the reaction container; and reacting the hafnium organic compound with the silane-based gas in the reaction container. And a control means for controlling the heating means, the first gas supply means, the second gas supply means and the pressure adjusting means so that the hafnium silicate film is formed on the substrate.
  • FIG. 1 is a longitudinal sectional view showing an embodiment of the film forming apparatus of the present invention.
  • FIG. 2 is an explanatory view schematically showing a series of steps of a film forming method according to the present invention.
  • '3, c 4 a series of steps of another film formation method according to the present invention is an explanatory view schematically showing the after heating the hafnium silicate film obtained by using the Hafuniumu organic compound and disilane 6 is a graph showing the results of X-ray diffraction analysis.
  • FIG. 5 shows the hafnium obtained using the hafnium organic compound and monosilane gas.
  • FIG. 4 is a graph showing the result of X-ray diffraction analysis after heating of a musisilicate film.
  • FIG. 6 is a graph showing the result of X-ray diffraction analysis after heating a hafnium oxide film obtained without using a silane-based gas.
  • FIG. 7 is a graph showing the results of X-ray diffraction analysis of a hafnium silicate film formed using disilane gas and then annealed in an ammonia gas atmosphere after heating.
  • FIG. 8 is a graph showing the result of X-ray diffraction analysis after heating of a hafnium silicate film formed in an ammonia gas atmosphere after being formed using a monosilane gas.
  • Figure 9 shows the voltage-capacitance characteristics of the M0S capacity structure consisting of the N-type silicon substrate-hafnium silicate film-silicon nitride film-P-type gate electrode, with and without the silicon nitride film. It is a graph shown in comparison. Description of the preferred embodiment
  • FIG. 1 shows a configuration of a batch type decompression CVD apparatus which is a vertical heat treatment apparatus.
  • Reference numeral 1 in FIG. 1 denotes a reaction tube or reaction vessel having a double tube structure having an inner tube 1a and an outer tube 1b made of quartz.
  • a metal cylindrical manifold 11 is provided at the lower part of the reaction tube 1.
  • the upper end of the inner pipe 1a is open, and the lower end of the inner pipe 1a is supported by an inner protrusion of the manifold 11.
  • the upper end of the outer tube 1 b is closed, and the lower end of the outer tube 1 b is air-tightly joined to the upper end of the manifold 11.
  • Reference numeral 12 indicates a base plate.
  • FIG. 1 shows a state in which a wafer W is loaded into the reaction tube 1 for a film forming process.
  • a plurality of wafers W that is, objects to be processed
  • a quartz wafer boat 2 that is, a holder
  • 25 product wafers are mounted on the wafer boat 2
  • dummy wafers are mounted above and below the product wafers.
  • the wafer boat 2 is held on a lid 21 via an installation area of a quartz heat insulating unit 22.
  • the heat insulation unit is a combination of a heat insulation unit and a heating unit made of quartz fins. Let it be.
  • the rotating shaft 23 penetrates the center of the heat retaining unit 22, and the wafer boat 2 is rotated via the rotating shaft 23 by the motor M provided on the boat elevator 24.
  • the lid 21 is mounted on a boat elevator 24 for loading and unloading the wafer boat 2 into and from the reaction tube 1.
  • a boat elevator 24 for loading and unloading the wafer boat 2 into and from the reaction tube 1.
  • a heater 30 (that is, a heating means) composed of, for example, a resistance heating heater wire is provided so as to surround the reactor tube 1.
  • a heater 30 there is a structure in which a linear flexible carbon wire obtained by knitting a bundle of high-purity fine carbon fibers is enclosed in a transparent quartz tube.
  • the main heater covers most of the area inside the reaction tube 1, the sub heaters arranged above and below the main heater, and the heater arranged on the ceiling of the reaction tube 1. However, all of these main sub-heads are given the reference numeral 30.
  • the furnace body (cover) is located around Hi-Ichi 30).
  • the first gas supply pipe 4 is provided with a liquid source supply source 41, a noreb 42, a liquid source, which is a source of a hafnium organic compound, for example, tetrahexabutoxyhafnium (Hf [OC (CH3) 3] 4).
  • the mass flow controller 43, the vaporizer 44, and the valve 45 are provided in this order from the upstream side.
  • the liquid source supply 41 is composed of a device configured to extrude the hafnium organic compound by supplying a pressurized gas to a tank storing the liquid hafnium organic compound.
  • the second gas supply pipe 5 is provided with a disilane gas supply source 51 for supplying a silane-based gas, for example, disilane (SizHe) gas, a valve 52, a mass flow controller 53 serving as a flow rate adjusting unit, and a valve 54 on the upstream side.
  • a disilane gas supply source 51 for supplying a silane-based gas, for example, disilane (SizHe) gas
  • a valve 52 for example, disilane (SizHe) gas
  • a mass flow controller 53 serving as a flow rate adjusting unit
  • a valve 54 on the upstream side.
  • the third gas supply pipe 6 includes an ammonia gas supply source 61 for supplying ammonia (NH3) gas, a valve 62, a mass flow controller 63, which is a flow rate adjusting unit, and a valve.
  • Lubes 64 are provided in this order from the upstream side.
  • the gas supply devices such as valves, flow controllers, and vaporizers provided
  • An exhaust pipe 13 is connected to the manifold 11 so that the space between the inner pipe 1a and the outer pipe 1b can be exhausted.
  • a vacuum pump (not shown) is connected to the exhaust pipe 13 via a pressure adjusting unit 14.
  • This decompression CVD device includes a control unit 7 composed of a computer.
  • the control unit 7 has a function of activating a processing program, reading out a description of a process recipe in a memory (not shown), and controlling processing conditions based on the recipe. And a control signal for controlling the first to third gas supply means 40 to 60.
  • the wafer port 2 holding the semiconductor wafer W is raised by the boat elevator 24 and is carried into the reaction tube 1. This state is shown in FIG. An N-type or P-type silicon film has already been formed on the surface of the silicon wafer W.
  • the temperature in the reaction tube 1 is raised to a predetermined process temperature (for example, 200 to The temperature is raised to 300 ° C., and the inside of the reaction tube 1 is evacuated to a predetermined degree of vacuum by a vacuum pump 15 via an exhaust tube 13.
  • a liquid tetra-sulfur-toxic oxyhafnium is sent out from a liquid source supply source 41, and a predetermined flow rate (for example, 0.02 sccm) is supplied by a liquid mass flow controller 43. After being adjusted to ll sccm), it is sent to the vaporizer 44, where it is vaporized by the vaporizer 44 into vapor, and this vapor is supplied into the reaction tube 1. Further, the disilane gas is adjusted to a predetermined flow rate (for example, 50 to 100 Osccm) by the mask port controller 53 and supplied into the reaction chamber 1 through the second gas supply pipe 5.
  • a predetermined flow rate for example, 0.02 sccm
  • the pressure in the reaction tube 1 is adjusted to a predetermined pressure, for example, a reduced pressure atmosphere of 26.6 Pa to 1333 Pa (0.2 to 1 ⁇ O Torr) by the pressure adjusting section 14.
  • a predetermined pressure for example, a reduced pressure atmosphere of 26.6 Pa to 1333 Pa (0.2 to 1 ⁇ O Torr)
  • the pressure adjusting section 14 As a result, in the reaction tube 1, Gas and disilane gas are thermally decomposed, and a thin film containing hafnium, oxygen and silicon, that is, a hafnium silicate film is formed on the wafer W.
  • the wafer boat 2 is rotated by the motor M.
  • the supply of the film forming gas is stopped, the inside of the reaction tube 1 is replaced with an inert gas, and the wafer boat 2 is carried out (unloaded) from the reaction tube 1. After that, a polysilicon film serving as a gate electrode is formed on the unloaded wafer W by another film forming apparatus.
  • hafnium silicate film containing silicon in addition to hafnium and oxygen is formed. Since silicon has a function of suppressing crystallization of hafnium oxide, the obtained hafnium compound film (that is, a high dielectric constant film) has a high crystallization temperature, as is clear from the examples described later. Therefore, for example, even if the polysilicon film on the hafnium silicate film is subjected to a high-temperature annealing process in the manufacturing process of the MOS FET, the crystallization of the hafnium silicate film is suppressed. For this reason, the leak current of the gate oxide film made of the hafnium silicate film is reduced, and M0S FET with excellent electric characteristics can be obtained.
  • disilane gas having a low decomposition temperature since disilane gas having a low decomposition temperature is used, the content of silicon in the hafnium compound film can be increased, and the effect of suppressing crystallization is large. Further, since the disilane gas does not contain carbon, an increase in the carbon content in the hafnium compound film as in the case of using a silicon organic compound as a silicon supply source can be avoided.
  • disilane gas is used as the silane-based gas.
  • monosilane (SiH 4) gas may be used, and other forces represented by S in H (2 n + 2) may be used. May be used.
  • a compound of nitrogen and hydrogen for example, ammonia (NH 3) gas is supplied to the hafnium compound film while the film is being heated to perform an annealing treatment (that is, a reforming treatment).
  • NH 3 ammonia
  • This annealing treatment can be performed subsequent to the formation of the hafnium silicate film in the first embodiment described above.
  • wafer W that is, The substrate can be continuously processed without being unloaded from the reaction tube 1, that is, without being exposed to the atmosphere.
  • the gas in the reaction tube 1 is completely exhausted by a vacuum pump (not shown), and then the temperature inside the reaction tube 1 is raised to a predetermined temperature (for example, 500 to 900 ° C). I do. Then, while supplying the third ammonia gas at a gas supply pipe 6 a constant flow (e.g. 2 slm), a predetermined pressure the pressure in the reaction tube 1, for example 2.66 xl 0 2 ⁇ 1.60xl 0 4 Pa (2 ⁇ Adjust to 120 Torr and perform annealing for a predetermined time (eg, 5 to 60 minutes).
  • a predetermined temperature for example, 500 to 900 ° C.
  • control unit 7 reading out a predetermined recipe and controlling each unit.
  • FIG. 2 is a diagram schematically illustrating a series of steps.
  • 2 (a) and 2 (b) show a process of forming a hafnium silicate film 82 on a p-type silicon film (silicon layer) 81 using tetra-butyl-butadiene and disilane gas.
  • FIG. 2C shows that the annealing process is performed on the hafnium silicate film 82 (the second embodiment).
  • Correspondence When a hafnium compound film, for example, a hafnium silicate film is annealed by ammonia as described above, the crystallization temperature is improved by, for example, about 50 ° C., as will be apparent from the examples described later. Although the reason is not clear, it is considered that a bond of Si-N and Hf-N is formed, thereby suppressing the phase separation between Hf02 and Sio2, thereby suppressing crystallization.
  • the hafnium silicate film is annealed has been described. It is also effective in suppressing crystallization of the hafnium oxide film obtained by decomposition. Further, the formation of the hafnium compound film and the annealing using an ammonia may be performed by separate apparatuses.
  • FIG. 3 (a) ⁇ ( The process shown in c) is performed. Then, after the step (c), the hafnium silicate film 82 annealed with ammonia is placed on the hafnium silicate film 82 as shown in FIGS. Then, a silicon nitride film (Si 3 N 4) 83 is formed using ammonia gas and dichlorosilane (SiH 2 Cl 2 ) gas.
  • the conditions for forming the silicon nitride film are as follows: the temperature in the reaction tube (process temperature) is 650 ° C .; the pressure in the reaction tube (process pressure) is 0.15 Torr; and the flow rates of ammonia gas and dichlorosilane gas. Are set to 15 Osccm and 3 Osccm, respectively, whereby a silicon nitride film having a thickness of about 0.35 nm is formed. Further, as shown in FIG. 3F, a polysilicon film 84 serving as a gate electrode is formed on the silicon nitride film 83 by a method known to those skilled in the art.
  • the silicon film 81 is N-type and the polysilicon film 84 is P-type.
  • This configuration is exemplified here because the P-type polysilicon film 84 is used when a voltage is applied to the laminate to evaluate the electrical characteristics.
  • the silicon film 81 can be a P-type and the polysilicon film 84 can be an N-type.
  • the gate electrode structure is manufactured by such a manufacturing process, the gate electrode (polysilicon film) is clearly compared with the case where the polysilicon film 84 is directly laminated on the hafnium silicate film 8 as will be described later in the embodiment.
  • a flat band voltage (Vfb) shift when a voltage is applied between the film 84) and the silicon film 81 can be suppressed.
  • Vfb flat band voltage
  • the reason is that if a polysilicon film is formed directly on a hafnium silicate film, some reactant is generated at the interface between these films, and this reactant causes the Vfb shift to increase. It is considered that the interposition of the silicon nitride film 83 between the films serves as a barrier layer, thereby preventing the reaction between the hafnium silicate film and the polysilicon film.
  • the hafnium organic compound as the liquid source used in the above-described first to third embodiments is not limited to tetra-u-sharybutoxyhafnium, but may be other hafnium alkoxides such as Hf (0 C 3 H7) It may be four.
  • the gas used for annealing the hafnium compound film is not limited to ammonia, and may be a gas of another compound composed of nitrogen and hydrogen, for example, hydrazine (N2H2).
  • the layer on which the hafnium oxide film is formed (the layer denoted by reference numeral 81 in FIGS. 2 and 3) is the P-type or N-type silicon substrate itself. It may be a P-type or N-type silicon film formed on a silicon substrate.
  • the high dielectric constant film obtained according to the present invention can be used, for example, as a capacitance element used in a memory, in addition to a gate oxide film.
  • the film forming apparatus used at the time of film forming is not limited to the batch type, and may be a single wafer type.
  • a hafnium silicate film with a thickness of about 15 nm was formed on a plurality of silicon substrates on which a P-type silicon film had already been formed.
  • the film forming conditions are as follows.
  • Tetra-sulfur butoxyhafnium flow rate 0.25 sccin (liquid flow rate)
  • Disilane gas flow rate 1000 sccm
  • each substrate was subjected to a temperature of 800 ° C, 850 ° C, 900 ° ⁇ and 950 ° C under an inert gas atmosphere. For 1 minute. Then, X-ray diffraction analysis was performed on the heated hafnium silicate film. Fig. 4 shows the results. As can be seen from the results, a peak of hafnium oxide (111) appears at a position where the diffraction angle 20 is around 30 degrees on the substrate heated at 900 ° C, but not on the substrate heated at 850 ° C. No peak has appeared. This indicates that the hafnium silicate film obtained under the above film forming conditions does not crystallize at 850 ° C.
  • a hafnium silicate film with a thickness of about 15 nm was formed on a plurality of silicon substrates on which a P-type silicon film had already been formed.
  • the flow rate of the monosilane gas is 100 Osccm as in the first embodiment.
  • Other film forming conditions are the same as those in the first embodiment.
  • the crystallization temperature of the hafnium silicate film is sufficiently high, but the crystallization temperature is lower than when disilane gas is used.
  • the decomposition temperature of disilane gas is lower than that of monosilane gas, so that a larger amount of silicon is incorporated into the hafnium silicate film than when monosilane gas is used. This is thought to be due to the large silicon composition ratio to hafnium.
  • Example 2 Using the same apparatus as in Example 2, a 15 nm-thick hafnium oxide film was formed on a plurality of silicon substrates on which a P-type silicon film had already been formed.
  • the film forming conditions are as follows. That is, in Comparative Example 1, no silane-based gas was used for film formation.
  • a 12.63 nm-thick hafnium silicate film was formed on each of a plurality of P-type silicon substrates.
  • an annealing treatment was performed on the film under an ammonia gas atmosphere using a vertical heat treatment apparatus different from the apparatus on which the hafnium silicate film was formed.
  • the annealing conditions are as follows.
  • Reaction tube temperature 600-900 ° C
  • Annealing time 30 minutes
  • the substrate after the annealing treatment was heated under the same conditions as in Example 1, and the same analysis was performed on the thin film on the substrate surface.
  • Figure 7 shows the results. As can be seen from the results, a peak appears for the substrate heated at 950 ° C, but no peak appears for the substrate heated at 900 ° C. Accordingly, it can be seen that the hafnium silicate film obtained under the film forming conditions and annealing conditions according to Example 3 does not crystallize at 900 ° C. In contrast, the hafnium silicate film obtained under the film forming conditions according to Example 1 (without annealing) was crystallized at 900 ° C.
  • annealing with ammonia increases the crystallization temperature of the hafnium silicate film.
  • a hafnium silicate film having a thickness of 12.63 nm was formed on each of a plurality of N-type silicon substrates. Thereafter, the hafnium silicate film was annealed under the same annealing conditions as in Example 3 above. Thereafter, a polysilicon film was formed on the honeycomb silicate film, and boron was implanted into the polysilicon film to form a gate electrode.
  • a MOS capacity structure was created. Apart from this, only the point of not annealing the hafnium silicate film There is a different MOS capacity structure. A voltage is applied between the gate electrode of the MOS capacitance structure and the N-type silicon film to measure the capacitance therebetween, and based on the measured capacitance, the electrical film thickness of the hafnium silicate film is determined. I asked.
  • the electrical thickness of the hafnium silicate film without annealing was 1.6 nm, whereas the electrical thickness of the hafnium silicate film with annealing was 1.2 nm. Therefore, it can be seen that by performing annealing on the hafnium compound film in an ammonia atmosphere, the electrical film thickness is reduced, that is, the relative dielectric constant is increased.
  • Example 3 Under the same film forming conditions as in Example 2 (using monosilane gas), a hafnium silicate film having a film thickness of 12.63 nm was formed on each of a plurality of P-type silicon substrates. Next, the film was annealed under an ammonia gas atmosphere under the same annealing conditions as in Example 3.
  • each of the thus obtained substrates with a hafnium silicate film was subjected to 800 ° 850 under an inert gas atmosphere. C, heated at 900 and at a temperature of 950 ° C for 1 minute. Then, X-ray diffraction analysis of the heated hafnium silicate film was performed. Fig. 8 shows the results.
  • the hafnium silicate film obtained in this example does not crystallize at 850 ° C.
  • Example 2 since crystallization was performed at 850 ° C., even when a hafnium silicate film was formed using monosilane gas, annealing was performed using ammonia. It can be seen that the crystallization temperature of the hafnium silicate film increases.
  • a hafnium silicate film was formed using disilane gas, and then this film was annealed in an ammonia atmosphere. After that, dichlorosilane gas and ammonia are deposited on the hafnium silicate film.
  • a silicon nitride film was formed by low pressure CVD using a gas. The thickness of the hafnium silicate film measured after annealing with ammonia was 2 to 3 im, and the thickness of the silicon nitride film was 0.5 to 1.5 nm.
  • a polysilicon film forming a gate electrode was formed on the silicon nitride film, thereby obtaining a MOS capacity structure. Then, a voltage was applied between the gate electrode and the P-type silicon substrate, and the relationship between the applied voltage and the capacitance was examined. The results are shown in Fig. 9 as curve (1).
  • Example 5 Comparing the test results of Example 5 and Comparative Example 3, the electrical characteristics were further improved by stacking a silicon nitride film on the hafnium silicate film and using this stacked body as a gate capacitance film.

Abstract

本発明は、ＭＯＳＦＥＴのゲート酸化膜などの高誘電率膜として有効なハフニウム化合物膜の結晶化温度を高めることを目的としている。加熱された減圧雰囲気下において、反応容器内にてハフニウム有機化合物の蒸気とモノシランガスあるいはジシランガスとを反応させることにより、ハフニウムシリケート膜を基板上に成膜する。得られた膜は、シリコンの結晶化抑制効果により、結晶化温度が高い。本発明の他の実施の形態においては、含酸素ハフニウム化合物膜が加熱されたアンモニアガス雰囲気でアニールされる。このアニールによっても、含酸素ハフニウム化合物膜の結晶化温度が高められる。

Description

明 細 書 成膜方法及び成膜装置 技 術 分 野
本発明は、 MOSFET (Metal Oxide Semiconductor Field Effect Trans is tor) のゲ一ト酸化膜あるいはメモリセルの容量素子などに好適に用いることが できる高誘電率膜を成膜する方法及び装置に関する。 発 明 の 背 景
半導体装置の特性に対しては種々の厳しい要求がある。 例えば、 MOSFET のゲート酸化膜については、 リーク電流が小さいこと、 耐電圧が大きいこと、 信 頼性が高いことが求められてきたが、 近年、 更なる動作速度の向上を図るため、 容量を小さくすることがさらに求められている。 膜厚を薄くすれば容量は小さく なるが、 従来からゲート酸化膜として用いられているシリコン酸化膜 （SiO
2) は、 膜厚を薄くするとリーク電流が無視できない程度に大きくなつてしまう という問題がある。
このため、 近年ではシリコン酸化膜よりも比誘電率の高い材料が採用されてき ている。 高比誘電率材料は、 物理的膜厚 (実際の膜厚) を大きくしても電気的膜 厚を小さくでき、 また、 物理的膜厚が大きいためにリーク電流を小さくできる利 点がある。 電気的膜厚 （To) とは、 或る材料からなる膜の厚さを容量を基準と してシリコン酸化膜の厚さに換算したものであり、 次式で表すことができる。
Το= ( ε ο/ε l) x Τ l
但し、 Τ iはその膜の物理的膜厚、 ど 1はその膜を形成する材料の比誘電率、 ε ο はシリコン酸化膜の比誘電率、 である。
近年、 高誘電率膜としてハフニウム酸化膜 （Hf02膜） が注目されている。 ハフニウム酸化膜は、 比誘電率がおよそ 40であり、 比誘電率がおよそ約 4程度 であるシリコン酸化膜に比べてかなり高い誘電率を有している。
JP2002-343790 Aには、 テトラ夕一シャリーブトキシハフニウム などの有機金属化合物原料と酸素ラジカル若しくは窒素ラジカルとを交互に照射 することにより、 基板上にハフニウム酸化膜を成膜することが記載されており、 また、 テトラ夕ーシャリーブトキシハフニウムおよびテトラメチルシランの混合 物と酸素ラジカルとを交互に照射することにより、 ハフニウムシリケ一ト膜が形 成されることが記載されている。
J P 2 0 0 2— 2 4 6 3 8 8 Aには、 減圧 C V D法により、 ハフニウムの有機 化合物と酸化ガスである酸素又はオゾンとを反応させることにより、 ハフニウム 酸化膜を成膜することが記載されており、 また、 ハフニウム及びシリコンを含む 液体有機化合物を原料として用いることが示唆されている。
M O S F E Tの製造工程においては、 ゲート酸化膜を成膜した後、 ポリシリコ ン膜を積層して、 これにボロンまたは燐を打ち込んでゲート電極とし、 その後 1 0 0 0 °C程度で短時間のァニールが行われる。 ハフニウム酸化膜は、 短時間とい えども高温に曝されると、 その一部が結晶化してしまう。 ハフニウム酸化膜が結 晶化すると、 結晶粒子間で電流がリークしてしまい、 ゲート酸化膜のリーク電流 が大きくなるという問題が生じる。
テトラ夕ーシャリ一ブトキシハフニウムにテトラメチルシランなどの有機化合 物を混合してハフニウムシリケ一ト膜を成膜することにより、 シリコンの存在に より膜の結晶化温度が改善されるかもしれない。 しかし、 シリコンの供給源とし て有機材料を用いると、 ハフニウムシリケート膜中に取り込まれる炭素の量が多 くなつてしまう。 このことは、 固定電荷の増加、 デバイスの信頼性の低下及び耐 電圧不良などの問題を生じさせる。 また、 シリコンの含有量は液体有機化合物の 混合比により決定されるため、 この混合比が他のプロセス条件と相容れない場合 もある。 発 明 の 開 示
本発明はこのような事情の下になされたものであり、 その主要な目的は、 結晶 化温度が高いハフニウム化合物膜を成膜する方法及び成膜装置を提供することに ある。
本発明の第 1の観点による成膜方法は、 反応容器内にてハフニウム有機化合物 とシラン系ガスとを反応させてハフニウムシリケ一ト膜を基板上に成膜すること を特徴とする。 成膜にあたっては C V D (chemical vapor deposition )法を用い ることができ、 その場合反応容器内は加熱された減圧雰囲気とされ、 ハフニウム 有機化合物は蒸気の状態で反応容器内に供給される。 シラン系のガスとして S i n H ( 2 n + 2 )で表現することができるガスを用いることができ、 好適にはモノシ ラン （S i H 4 ) ガスあるいはジシラン （S H s ) ガスを用いることができる。 モノシランガス及びジシランガスの両方を一緒に用いることも可能である。
本発明方法により得られるハフニウムシリケ一ト膜には、 当該膜に取り込まれ たシリコンが当該膜の結晶化を抑制するため、 ハフニウムシリケ一ト膜を昇温し たときに当該膜が結晶化に至る温度が高い。 従って、 ハフニウムシリケ一ト膜を 成膜した後にハフニウムシリケ一ト膜が高温に曝される場合、 例えばハフニウム シリケ一ト膜の成膜後にハフニウムシリケ一ト膜に積層されるポリシリコン膜の ァニールが行われる場合に、 ハフニウムシリケ一ト膜が結晶化しにくくなり、 ノヽ フニゥムシリケ一ト膜のリーク電流が少なくなる。 また、 シリコンの添加源とし てモノシランガスあるいはジシランガスなどのシラン系ガスを用いているので、 ガスの供給量を調整することによりシリコンの含有量を自由に簡単に調整できる。 本発明で得られるハフニウムシリケ一ト膜は、 好適には M O S F E Tのゲート 酸化膜に適用されるが、 その他の要素、 例えばメモリセルの容量素子にも適用す ることができる。
本発明の第 2の観点による成膜方法は、 基板上にハフニウムおよび酸素を含む ハフニゥム化合物膜を成膜した後、 当該膜を窒素及び水素からなる化合物ガス、 例えばアンモニアガスの雰囲気でァニールすることを特徴とする。 このようなァ ニールにより、 含酸素ハフニゥム化合物膜の結晶化温度をより高くすることがで きる。 また、 含酸素ハフニウム化合物膜をァニールした後、 その上にシリコン窒 化膜を成膜してもよい。 シリコン窒化膜も高誘電率膜であり、 従ってこの場合、 ハフ二ゥム化合物膜およびシリコン酸化膜からなる 2層構造の高誘電率膜が構成 される。 なお、 本発明の第 2の観点に係る含酸素ハフニウム化合物膜は、 好まし くは本発明の上記第 1の観点による成膜方法により得られたハフニウムシリケ一 ト膜であるが、 これには限定されず、 シリコンを含まないものであってもよい。 このようなシリコンを含まない含酸素ハフニウム化合物膜においても、 窒素及び 水素からなる化合物ガス雰囲気下でのァニールによる結晶化温度の改善効果は生 じる。
以上のように本発明によれば、 シリコンが取り込まれたハフ二ゥム化合.物膜 (ハフニウムシリケ一ト膜） が得られ、 このシリコンによる結晶化抑制の働きに より結晶化温度の高いハフニウム化合物膜が得られる。 従って例えばこのハフ二 ゥム化合物膜がその後のプロセスで高温雰囲気に曝されても結晶化が抑えられ、 電圧を印加したときのリーク電流が少ない。 そしてシリコンの添加源としてモノ シランガスあるいはジシランガスなどのシラン系ガスを用いているので、 ガスの 供給量を調整することによりシリコンの含有量を自由に簡単に調整できる。
また本発明によれば、 ハフニウム化合物膜を、 アンモニアガスなどにより加熱 雰囲気下でァニールしているため、 実施例からも明らかなように結晶化温度の高 いハフニウム化合物膜が得られる。
更に、 本発明は上記の成膜方法を実行するために好適に用いることができる成 膜装置を提供する。 この成膜装置は、 基板が搬入される反応容器と、 この反応容 器内の雰囲気を加熱する加熱手段と、 ハフニウム有機化合物の蒸気を前記反応容 器に供給する第 1のガス供給手段と、 シラン系のガスを前記反応容器に供給する 第 2のガス供給手段と、 前記反応容器内の圧力を調整する圧力調整手段と、 前記 反応容器内にてハフニウム有機化合物とシラン系ガスとを反応させてハフニウム シリケート膜が基板上に成膜されるように前記加熱手段、 第 1のガス供給手段、 第 2のガス供給手段及び圧力調整手段を制御する制御手段と、 を備えている。 図面の簡単な説明
図 1は、 本発明の成膜装置の一実施形態を示す縦断面図である。
図 2は、 本発明による成膜方法の一連の工程を模式的に示す説明図である。 ' 図 3は、 本発明による他の成膜方法の一連の工程を模式的に示す説明図である c 図 4は、 ハフニゥム有機化合物とジシランガスとを用いて得られたハフニウム シリケート膜の加熱後における X線回折分析の結果を示すグラフである。
図 5は、 ハフニウム有機化合物とモノシランガスとを用いて得られたハフニゥ ムシリケ一ト膜の加熱後における X線回折分析の結果を示すグラフである。 図 6は、 シラン系ガスを用いないで得られたハフニウム酸化膜の加熱後におけ る X線回折分析の結果を示すグラフである。
図 7は、 ジシランガスを用いて成膜された後にアンモニアガス雰囲気でァニ一 ルされたハフニウムシリケート膜の加熱後における X線回折分析の結果を示すグ ラフである。
図 8は、 モノシランガスを用いて成膜された後にアンモニアガス雰囲気でァニ —ルされたハフニウムシリケ一ト膜の加熱後における X線回折分析の結果を示す グラフである。
図 9は、 N型シリコン基板—ハフニゥムシリケ一ト膜ーシリコン窒化膜— P型 ゲ一ト電極からなる M 0 Sキャパシ夕構造における電圧一容量特性をシリコン窒 化膜有りの場合と無しの場合とで比較して示すグラフである。 好適な実施形態の説明
まず、 成膜方法を実施するための成膜装置について図 1を参照しながら説明す る。 図 1は、 縦型熱処理装置であるバッチ式の減圧 C V D装置の構成を示してい る。 図 1中の符号 1は、 石英で作られた内管 1 a及び外管 1 bを有する二重管構 造の反応管すなわち反応容器である。 反応管 1の下部には、 金属製の筒状のマ二 ホールド 1 1が設けられている。 内管 1 aの上端は開口しており、 内管 1 aの下 端はマ二ホールド 1 1の内側突起に支持されている。 外管 1 bの上端は塞がれて おり、 外管 1 bの下端はマ二ホールド 1 1の上端に気密に接合されている。 符号 1 2はベースプレートを指している。
図 1は、 反応管 1内に成膜処理のためにウェハ Wが搬入された状態を示してい る。 反応管 1内には、 複数枚のウェハ W (すなわち被処理体） が各々水平な状態 で上下に間隔をおいて、 石英製のウェハボート 2 (すなわち保持具） に載置され ている。 典型的には、 ウェハボート 2には、 2 5枚の製品ウェハが搭載され、 更 に製品ウェハの上下にダミーウェハが搭載される。 ウェハボート 2は、 石英製の 保温ユニット 2 2の設置領域を介して蓋体 2 1の上に保持されている。 保温ュニ ヅトは 2 2は、 石英フィンからなる断熱ュニヅト及び発熱体ュニットを組み合わ せて成る。 保温ユニット 2 2の中央には回転軸 2 3が貫通しており、 ボートエレ ベー夕 2 4に設けられたモ一夕 Mにより、 回転軸 2 3を介してウェハボート 2が 回転させられる。
蓋体 2 1は、 ウェハボート 2を反応管 1内に搬入および搬出するためのボート エレべ一夕 2 4の上に搭載されており、 上限位置にあるときにはマ二ホールド 1 1の下端開口部を閉塞する。
反応管 1の周囲には、 これを取り囲むように例えば抵抗発熱ヒー夕素線からな るヒー夕 3 0 (すなわち加熱手段） が設けられている。 ヒー夕 3 0の構造の一例 として、 高純度の細いカーボンファイバの束を編むことにより得られた線状の可 撓性のカーボンワイヤを透明な石英管の中に封入したものが挙げられる。 図示例 では、 ヒ一夕には、 反応管 1内の大部分の領域を覆うメインヒータ、 メインヒ一 夕の上下に配置されたサブヒー夕、 並びに反応管 1の天井部に配置されたヒ一夕 が含まれるが、 これらメインおょぴサブヒー夕にはすべて参照符号 3 0が付して ある。 なお、 ヒ一夕 3 0の周囲には、 図示していないが、 炉本体 （カバ一） が設 \)りれ^)。
マ二ホールド 1 1の周囲には、 第 1のガス供給管 4、 第 2のガス供給管 5及び 第 3のガス供給管 6が設けられており、 これらはそれぞれ内管 1 aの中にガスを 供給することができる。 第 1のガス供給管 4には、 ハフニウム有機化合物例えば テトラ夕ーシャリーブトキシハフニウム (Hf[O C(CH3)3]4) の供給源であ る液体ソース供給源 4 1、 ノ ノレブ 4 2、 液体マスフローコントローラ 4 3、 気化 器 44及びバルブ 4 5が、 上流側からこの順で設けられている。 液体ソース供給 4 1は、 液体状態のハフニゥム有機化合物を貯留したタンクに加圧されたガスを 供給することによってハフニウム有機化合物が押し出されるように構成された装 置からなる。
第 2のガス供給管 5には、 シラン系のガス例えばジシラン （SizHe) ガスを 供給するジシランガス供給源 5 1、 バルブ 5 2、 流量調整部であるマスフローコ ントローラ 5 3及びバルブ 54が、 上流側からこの順で設けられている。 また、 第 3のガス供給管 6には、 アンモニア （NH3) ガスを供給するアンモニアガス 供給源 6 1、 バルブ 6 2、 流量調整部であるマスフローコント口一ラ 6 3及びバ ルブ 6 4が、 上流側からこの順で設けられている。 なお各ガス供給管 4〜6にそ れそれ設けられているバルブ、 フローコントローラ、 気化器等のガス供給用機器 群は、 それぞれ第 1のガス供給手段 4 0、 第 2のガス供給手段 5 0及び第 3のガ ス供給手段 6 0を構成している。
マ二ホールド 1 1には、 内管 1 aと外管 1 bとの間の空間を排気できるように 排気管 1 3が接続されている。 この排気管 1 3には、 圧力調整部 1 4を介して図 示しない真空ポンプが接続されている。
この減圧 C V D装置はコンピュータからなる制御部 7を備えている。 この制御 部 7は、 処理プログラムを起動し、 図示しないメモリ内のプロセスレシピの記載 事項を読み出してそのレシピに基づいて処理条件を制御する機能を有し、 ヒー夕 3 0、 圧力調整部 1 4及び第 1〜第 3のガス供給手段 4 0〜 6 0を制御するため の制御信号を出力する。
次に、 上述の減圧 C V D装置を用いて実行される本発明による成膜方法の第 1 の実施の形態について述べる。 まず、 半導体ウェハ Wを保持するウェハポート 2 がボートエレべ一夕 2 4により上昇され、 反応管 1内に搬入される。 この状態が 図 1に示されている。 シリコンウェハ Wには、 N型あるいは P型のシリコン膜が 既に表面に形成されている。 ウェハポート 2が搬入されてマ二ホールド 1 1の下 端開口が蓋体 2 1により塞がれた後、 ヒー夕 3 0により反応管 1内の温度を所定 のプロセス温度 (例えば 2 0 0〜3 0 0 °C) に昇温するとともに、 排気管 1 3を 介して真空ポンプ 1 5により反応管 1内を排気して所定の真空度とする。
反応容器内が所定のプロセス温度で安定した後、 液体のテトラ夕ーシャリーブ トキシハフニウムが、 液体ソース供給源 4 1から送り出され、 液体マスフローコ ントロ一ラ 4 3により所定流量 （例えば 0 . 0 2 sccm〜l sccm) に調整された後 に気化器 4 4に送られ、 気化器 4 4で気化されて蒸気とされ、 この蒸気が反応管 1内に供給される。 また、 ジシランガスが、 マスフ口一コントローラ 5 3により 所定流量 （例えば 5 0〜 1 0 0 O sccm) に調整されて第 2のガス供給管 5を通つ て反応齊 1内に供給される。 更に、 圧力調整部 1 4により、 反応管 1内の圧力が 所定圧力、 例えば 2 6 . 6 P a〜 1 3 3 P a ( 0 . 2〜 1 · O Torr) の減圧雰囲気に 調整される。 これにより、 反応管 1内で、 テトラ夕一シャリーブトキシハフニゥ ム及びジシランガスが熱分解し、 ハフニウム、 酸素及びシリコンを含む薄膜、 す なわちハフニウムシリケ一ト膜がウェハ W上に成膜される。 なお、 成膜処理の間、 ウェハボ一ト 2はモ一夕 Mにより回転している。
こうして成膜処理が所定時間行われた後、 成膜ガスの供給を停止し、 反応管 1 内を不活性ガスで置換し、 ウェハボート 2を反応管 1から搬出 （アンロード） す る。 なお、 搬出されたウェハ Wに対して、 その後、 別の成膜装置により、 ゲート 電極となるポリシリコン膜の成膜が行われる。
上記の成膜処理により、 ハフニウム及び酸素の他にシリコンが含まれるハフ二 ゥムシリケ一ト膜が成膜される。 シリコンはハフニウム酸化物の結晶化を抑える 働きがあるので、 後述の実施例からも明らかなように、 得られたハフニウム化合 物膜 （すなわち高誘電率膜） は結晶化温度が高い。 従って、 例えば M O S F E T の製造工程においてハフニウムシリケ一ト膜の上のポリシリコン膜に対して高温 ァニール処理がされても、 ハフニウムシリケート膜の結晶化が抑えられる。 この ため、 ハフニウムシリケート膜からなるゲート酸化膜のリーク電流が少なくなり、 電気的特性の良好な M 0 S F E Tが得られる。
また、 分解温度の低いジシランガスを用いているので、 ハフニウム化合物膜中 のシリコンの含有量を多くすることができ、 結晶化抑制効果が大きい。 また、 ジ シランガスは炭素を含まないため、 シリコン供給源としてシリコン有機化合物を 用いる場合のように、 ハフニゥム化合物膜中の炭素含有量が多くなることが避け られる。
この実施の形態ではシラン系ガスとしてジシランガスを用いているが、 モノシ ラン ( S i H 4 ) ガスを用いてもよいし、 その他の S i n H ( 2 n+ 2 )で表される力、 スを用いてもよい。
次に本発明による成膜方法の第 2の実施の形態について述べる。 この第 2の実 施の形態では、 ハフニゥム化合物膜を加熱した状態で当該膜に窒素および水素の 化合物例えばアンモニア （N H 3 ) ガスを供給してァニール処理 （すなわち改質 処理） を行う。
このァニール処理は、 上述した第 1の実施形態におけるハフニウムシリケート 膜の成膜に引き続いて行うことができる。 この場合、 ウェハ W (すなわち被処理 基板） は、 反応管 1から搬出することなく、 すなわち大気雰囲気にさらすことな く連続して処理することができる。
ハフニウムシリケ一ト膜の成膜が終了したら、 反応管 1内のガスを図示しない 真空ポンプにより完全に排出し、 その後、 反応管 1内を所定温度 （例えば 500 〜900°C) に昇温する。 次に、 第 3のガス供給管 6によりアンモニアガスを所 定流量 （例えば 2slm) で供給しながら、 反応管 1内の圧力を所定圧力、 例えば 2.66 x l 02〜1.60x l 04Pa (2〜120 Torr) となるように調整し、 所定時間 （例えば 5~60分問） ァニール処理を行う。
このような一連の処理は、 制御部 7が所定のレシピを読み出して各部を制御す ることによって行われる。
図 2は一連の工程を模式的に記載した図である。 図 2の （a) および （b) は P型のシリコン膜 （シリコン層） 81の上にテトラ夕一シャリ一ブトキシハフ二 ゥム及びジシランガスによりハフニウムシリケ一ト膜 82を成膜する工程を示し ており （第 1の実施の形態に対応） 、 図 2の （c) は、 ハフニウムシリケ一ト膜 82に対してァニール処理を行っている様子を示している (第 2の実施の形態に 対応） 。 このようにハフニウム化合物膜例えばハフニウムシリケ一ト膜をアンモ ニァによりァニールすると、 後述の実施例から明らかなように結晶化温度が例え ば 50°C程度向上する。 その理由については明らかでないが、 S i— N及び Hf 一 Nの結合が形成され、 これにより Hf 02と S iO 2とが相分離することを抑制 し、 結晶化が抑制されているためと考えられる。
なお、 この第 2の実施形態ではハフニウムシリケ一ト膜をァニールした場合に ついて述べたが、 アンモニアを用いたァニールは、 他の含酸素ハフニウム化合物 膜、 例えばテトラ夕一シャリ一ブトキシハフニウムを熱分解して得たハフニウム 酸化膜の結晶化抑制にも有効である。 またハフニウム化合物膜の成膜とアンモニ ァを用いたァニール処理とを別個の装置で行うようにしてもよい。
次に図 3を参照して本発明による成膜方法の第 3の実施の形態について述べる c まず、 上述した第 1および第 2の実施の形態と同様にして、 図 3の （a) 〜 (c) に示す工程が行われる。 そして、 工程 （c) の後に、 アンモニアでァニ一 ルしたハフニウムシリケ一ト膜 82の上に、 図 3 (d) および （e) に示すよう にアンモニアガスとジクロロシラン （SiH2Cl2) ガスとを用いてシリコン窒 化膜 （Si3N4) 83を成膜する。 なお、 典型的な実施形態において、 シリコン 窒化膜の成膜条件は、 反応管内温度 （プロセス温度） が 650°C；、 反応管内圧力 (プロセス圧力） が 0. 15Torr、 アンモニアガスおよびジクロロシランガスの 流量がそれぞれ 15 Osccmおよび 3 Osccmとされ、 これにより約 0. 35nm程度 の膜厚のシリコン窒化膜が成膜される。 更に、 図 3の （f ) に示すように、 シリ コン窒化膜 83の上に、 当業者においては公知の方法で、 ゲート電極となるポリ シリコン膜 84が形成される。
なお、 図 3に示す実施形態では、 シリコン膜 81を N型、 ポリシリコン膜 84 を P型としている。 ここにこの構成を例示したのは、 積層体に電圧を印加して電 気的特性を評価するときにはポリシリコン膜 84は P型のものが用いられるから である。 図 3に示す実施形態において、 シリコン膜 81を P型、 ポリシリコン膜 84を N型とすることもできる。
このような製造工程でゲート電極構造を製作すると、 ハフニウムシリケ一ト膜 8 の上に直接ポリシリコン膜 84を積層したときに比べて後述の実施例からも 明らかなようにゲート電極 （ポリシリコン膜 84) とシリコン膜 81との間に電 圧を印加したときのフラットバンド電圧 (Vfb) シフトを抑制することができる。 その理由は、 ハフニウムシリケ一ト膜の上に直接ポリシリコン膜を成膜すると、 これらの膜の界面で何らかの反応物質が生成されてこの反応物質が要因となって Vfbシフトが増えるが、 これらの膜の間にシリコン窒化膜 83を介在させるとこ れがバリア層となって、 ハフニウムシリケ一ト膜とポリシリコン膜との間の反応 が阻止されることによるものと思われる。
上述した第 1〜第 3の実施形態にて用いた液体ソースとしてのハフニウム有機 化合物は、 テトラ夕一シャリーブトキシハフニウムに限定されるものではなく、 他のハフニウムアルコキシド、 例えば Hf(0 C3 H7)4 であってもよい。 また、 ハフニウム化合物膜のァニール時に用いるガスは、 アンモニアに限定されるもの ではなく、 他の窒素及び水素からなる化合物のガス、 例えばヒドラジン （N2H 2) であってもよい。 また、 ハフニウム酸化膜がその上に形成される層 （図 2お よび図 3で符号 81で示した層） は、 P型または N型シリコン基板自体であって もよいし、 シリコン基板上に形成された P型または N型のシリコン膜であっても よい。 更には、 本発明により得られる高誘電率膜は、 ゲート酸化膜の他に、 例え ばメモリに用いられる容量素子として使用するともできる。 むろん、 成膜時に用 いられる成膜装置はバッチ式のものに限らず、 枚葉式のものであってもよい。 以下に、 本発明の利点を具体的実施例に基づいて説明する。
[実施例 1 ]
図 1に示す縦型熱処理装置を用い、 既に P型シリコン膜が表面に形成されてい る複数のシリコン基板の上に、 膜厚が約 15 nmのハフニウムシリケ一ト膜を成膜 した。 成膜条件は以下の通りである。
反応管内の温度： 250°C
反応管内圧力： 4 OPa
テトラ夕ーシャリーブトキシハフニウム流量： 0.25 sccin (液体流量) ジシランガス流量 : 1000 sccm
上記の条件で作成されたハフニウムシリケ一ト膜の結晶化温度を調べるため、 各基板をそれそれ不活性ガス雰囲気下で 800°C、 850°C、 900°〇及び95 0°Cの温度で 1分間加熱した。 そして、 加熱後のハフニゥムシリケー卜膜に対し て、 X線回折分析を行った。 その結果を図 4に示す。 この結果から分かるように、 900°Cで加熱した基板では回折角 20が 30度付近の位置に酸化ハフニウム ( 1 1 1) のピークが現れているが、 850°Cで加熱した基板ではそのようなピ ークは現れていない。 このことより、 上記成膜条件で得られたハフニウムシリケ ―ト膜は 850°Cでは結晶化しないことが分かる。
[実施例 2 ]
ジシランガスの代わりにモノシランガスを用いて、 既に P型シリコン膜が表面 に形成されている複数のシリコン基板の上に、 膜厚が約 15 nmのハフニウムシリ ケ一ト膜を成膜した。 モノシランガスの流量は、 実施例 1と同じく 100 Osccm である。 その他の成膜条件は、 実施例 1と同じである。
得られた基板を実施例 1と同じ条件で加熱し、 その後 X線回折分析を行った。 その結果を図 5に示す。 この結果から分かるように、 8 5 0 °Cで加熱した基板で はピークが現れているが、 8 0 0 °Cで加熱した基板ではピークが現れていない。 このことより、 実施例 2に係る成膜条件で得られたハフニウムシリケ一ト膜は、 8 0 0 °Cでは結晶化しないことが分かる。
モノシランガスを用いた場合でもハフニウムシリケ一ト膜の結晶化温度は十分 に高いが、 ジシランガスを用いた場合に比べて結晶化温度が低くなつている。 こ の理由は、 ジシランガスは分解温度がモノシランガスよりも低いため、 モノシラ ンガスを用いた場合よりもハフニウムシリケ一ト膜中に取り込まれるシリコンの 量が多く、 このためシリコンの含有量、 すなわち膜中のハフニウムに対するシリ コンの組成比が多いことに起因していると考えられる。
[比較例 1 ]
実施例 2と同じ装置を用い、 既に P型シリコン膜が表面に形成されている 複数のシリコン基板の上に、 膜厚が 1 5 nmの酸化ハフニウム膜を成膜した。 成膜 条件は以下の通りである。 即ち、 比較例 1においては成膜にシラン系ガスを用い ていない。
反応管内温度： 2 5 0 °C
反応管内圧力： 4 0 P a
テトラ夕一シャリーブトキシハフニウム流量： 0 . 1 seem (液体流量)
酸素ガス流量： l slm
上記成膜処理を施した各基板をそれぞれ不活性ガス雰囲気下で 4 5 0 ° 6 0 0 °C及び 8 0 0 °Cの温度で 1分間加熱した。 そして、 加熱後の酸化ハフニウム膜 に対して X線回折分析を行った。 その結果を図 6に示す。 この結果から分かるよ うに、 4 5 0 °Cで加熱した基板では回折角 2 0が 3 0度付近の位置に酸化ハフ二 ゥム （ 1 1 1 ) のピークが現れていないが、 6 0 0 °Cで加熱した基板については そのようなピークが現れている。 従って、 この比較例 1に係る成膜条件にて得ら れたハフニウム化合物膜は、 6 0 0 °Cでは結晶化し、 実施例 1、 2に係る成膜条 件にて得られたハフニウム化合物膜より結晶化温度が低い。 このことからモノシ ランガスゃジシランガスを原料ガスとして用いることにより、 ハフニウム化合物 膜の結晶化温度を高くできることが分かる。 [実施例 3 ]
実施例 1と同じ成膜条件 （ジシランガスを使用） で、 複数の P型シリコン基板 の上にそれぞれ、 膜厚 12. 63nmのハフニウムシリケ一ト膜を成膜した。 次い で、 このハフニウムシリケ一ト膜を成膜した装置とは別の縦型熱処理装置を用い て、 当該膜に対してアンモニアガス雰囲気下でァニール処理を行った。 ァニール 条件は以下の通りである。
反応管内温度： 600〜900°C
反応管内圧力： 2.66 X 102Pa (2Torr)
アンモニアガス流量： 2slm
ァニール時間： 30分 上記のァニール処理後の基板を実施例 1と同一の条件で加熱し、 基板表面の薄 膜に対して同様の分析を行った。 その結果を図 7に示す。 この結果から分かるよ うに、 950°Cで加熱した基板ではピークが現れているが、 900°Cで加熱した 基板についてはピークが現れていない。 従ってこの実施例 3に係る成膜条件およ ぴァニール条件により得られたハフニウムシリケ一ト膜は、 900°Cでは結晶化 しないことが分かる。 これに対して、 実施例 1 (ァニール無し） に係る成膜条件 で得られたハフニウムシリケ一ト膜は 900°Cでは結晶化している。 このことか らヽ アンモニアによりァニールすることによりハフニウムシリケ一ト膜の結晶化 温度が高くなることが分かる。 また、 実施例 1と同じ成膜条件で、 複数の N型シリコン基板の上にそれそれ、 膜厚 12.63nmのハフニウムシリケ一ト膜を成膜した。 その後、 上記実施例 3 と同じァニール条件でハフニウムシリケート膜のァニールを行った。 その後、 ハ フニゥムシリケ一ト膜の上にポリシリコン膜を成膜し、 このポリシリコン膜にボ ロンを打ち込んでゲート電極を構成した。 以上により、 MOSキャパシ夕構造を 作成した。 これとは別に、 ハフニウムシリケート膜のァニールを行わない点のみ が異なる、 M O Sキャパシ夕構造を作成した。 これら M O Sキャパシ夕構造のゲ 一ト電極と N型シリコン膜との間に電圧を印加してその間の容量を測定し、 測定 された容量に基づいてハフニウムシリケ一卜膜の電気的膜厚を求めた。
ァニールを行わないハフニウムシリケ一ト膜の電気的膜厚は 1 . 6 nmであった が、 ァニールを行ったハフニウムシリケ一ト膜の電気的膜厚は 1 . 2 nmであった。 従ってハフニウム化合物膜に対してアンモニア雰囲気下でァニールを行うことに より、 電気的膜厚が小さくなる、 つまり比誘電率が高くなることが分かる。
[実施例 4 ]
実施例 2と同じ成膜条件 (モノシランガスを使用) で、 複数の P型シリコン基 板の上にそれぞれ、 膜厚 1 2 . 6 3 nmのハフニウムシリケ一ト膜を成膜した。 次 いで、 実施例 3のァニール条件と同じァニール条件にて、 当該膜をアンモニアガ ス雰囲気下でァニールした。
そして、 このようにして得られたハフニウムシリケ一ト膜付き基板をそれぞれ 不活性ガス雰囲気下で 8 0 0 ° 8 5 0。C、 9 0 0で及び 9 5 0 °Cの温度で 1分 間加熱した。 そして、 加熱後のハフニウムシリケ一ト膜の X線回折分析を行った。 その結果を図 8に示す。
この結果から分かるように 9 0 0 °Cで加熱した基板ではピークが現れているが、 8 5 0 °Cで加熱した基板ではピークが現れていない。 従ってこの実施例で得られ たハフニウムシリケート膜は、 8 5 0 °Cでは結晶化しないことが分かる。
また、 実施例 2 (ァニール無し） では 8 5 0 °Cでは結晶化していることから、 モノシランガスを用いてハフニウムシリケ一ト膜を成膜した場合においても、 ァ ンモニァを用いてァニールすることによりハフニウムシリケ一ト膜の結晶化温度 が高くなることが分かる。
[実施例 5 ]
実施例 3と同じ成膜条件およびァニール条件にて、 ジシランガスを用いてハフ ニゥムシリケート膜を成膜し、 次いでこの膜をアンモニア雰囲気下でァニールし た。 その後、 ハフニウムシリケ一ト膜の上に、 ジクロルシランガス及びアンモニ ァガスを用いて減圧 CVDによりシリコン窒化膜を成膜した。 アンモニアを用い たァニール後に測定したハフニウムシリケ一ト膜の膜厚は 2〜 3im、 シリコン窒 化膜の膜厚は 0. 5~1. 5nmであった。 更に、 シリコン窒化膜の上にゲ一ト電 極をなすポリシリコン膜を形成し、 これにより MOSキャパシ夕構造を得た。 そ してゲ一ト電極と P型シリコン基板との間に電圧を印加して印加電圧と容量との 関係を調べた。 その結果を図 9に曲線 （1) で示す。
[比較例 3 ]
実施例 5に対して、 シリコン窒化膜が無いことのみ異なる薄膜トランジスタ構 造を作成した。 比較例 3におけるハフニウムシリケート膜の膜厚は実施例 5にお けるハフニウムシリケ一卜膜の膜厚とシリコン窒化膜の膜厚の和とほぼ同じにし た。 得られた MOSキャパシタ構造に対して上記と同様の試験を行った。 その結 果を図 9に曲線 (2) で示す。
実施例 5および比較例 3の試験結果を比較すると、 ハフニウムシリケ一ト膜の 上にシリコン窒化膜を積層し、 この積層体をゲートの容量膜とすることにより、 より一層電気特性が改善されることがわかる。

Claims

請 求 の 範 囲
1 . 反応容器内にてハフニウム有機化合物とシラン系ガスとを反応させてハ フニゥムシリケート膜を基板上に成膜することを特徴とする成膜方法。
2 . 反応容器内は加熱雰囲気とされ、 ハフニウム有機化合物は蒸気の状態で 反応容器内に供給される、 請求項 1記載の成膜方法。
3 . シラン系のガスは、 モノシランガス及び/またはジシランガスである、 請求項 1または 2に記載の成膜方法。
4 . 基板上にハフ二ゥム及び酸素を含むハフニゥム化合物膜を成膜する工程 と、 前記成膜工程で得られたハフニゥム化合物膜を、 窒素及び水素からなる化合 物ガスの雰囲気でァニールする工程と、 を備えた成膜方法。
5 . 窒素及び水素からなる化合物ガスはアンモニアガスである、 請求項 4記 載の成膜方法。
6 . ハフニウム化合物膜がァニールされた後、 ハフニウム化合物膜の上にシ リコン窒化膜を成膜する、 請求項 4または 5記載の成膜方法。
7 . ハフニウム化合物は、 ハフニウム有機化合物とシラン系ガスとを反応さ せて得られたハフニウムシリケ一ト膜である、 請求項 4乃至 6のいずれか一項に 記載の成膜方法。
8 . 基板が搬入される反応容器と、
前記反応容器内の雰囲気を加熱する加熱手段と、
ハフニウム有機化合物の蒸気を前記反応容器に供給する第 1のガス供給手段と、 シラン系のガスを前記反応容器に供給する第 2のガス供給手段と、 前記反応容器内にてハフニウム有機化合物とシラン系ガスとを反応させてハフ ニゥムシリケ一ト膜が基板上に成膜されるように、 前記加熱手段、 第 1のガス供 給手段及び第 2のガス供給手段を制御する制御手段と、
を備えたことを特徴とする成膜装置。
PCT/JP2004/005082 2003-04-08 2004-04-08 成膜方法及び成膜装置 WO2004090966A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/552,468 US20060216953A1 (en) 2003-04-08 2004-04-08 Method of forming film and film forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-104437 2003-04-08
JP2003104437A JP2004311782A (ja) 2003-04-08 2003-04-08 成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
WO2004090966A1 true WO2004090966A1 (ja) 2004-10-21

Family

ID=33156851

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005082 WO2004090966A1 (ja) 2003-04-08 2004-04-08 成膜方法及び成膜装置

Country Status (5)

Country Link
US (1) US20060216953A1 (ja)
JP (1) JP2004311782A (ja)
KR (1) KR20060002756A (ja)
TW (1) TW200504240A (ja)
WO (1) WO2004090966A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542807B2 (ja) * 2004-03-31 2010-09-15 東京エレクトロン株式会社 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法
JP2005317583A (ja) 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
US20090035928A1 (en) * 2007-07-30 2009-02-05 Hegde Rama I Method of processing a high-k dielectric for cet scaling
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR101675378B1 (ko) * 2010-02-25 2016-11-23 삼성전자주식회사 연마 슬러리 및 그를 이용한 절연막 평탄화 방법
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP2012104569A (ja) * 2010-11-08 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US11295954B2 (en) * 2016-07-04 2022-04-05 Mitsubishi Electric Corporation Manufacturing method for a semiconductor device including a polysilicon resistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122504A (ja) * 1993-10-22 1995-05-12 Tokyo Electron Ltd 成膜方法
JP2000208508A (ja) * 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
JP2002075976A (ja) * 2000-08-10 2002-03-15 Chartered Semiconductor Manufacturing Inc Ｌ字形ガス噴射装置及びその作動方法
JP2003008005A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 高誘電率絶縁膜を有する半導体装置
JP2003273348A (ja) * 2002-03-08 2003-09-26 Promos Technologies Inc 半導体装置における拡散障壁層の形成方法、半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413386B1 (en) * 2000-07-19 2002-07-02 International Business Machines Corporation Reactive sputtering method for forming metal-silicon layer
JP4104834B2 (ja) * 2001-04-13 2008-06-18 株式会社東芝 Ｍｉｓ型電界効果トランジスタの製造方法
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20030141560A1 (en) * 2002-01-25 2003-07-31 Shi-Chung Sun Incorporating TCS-SiN barrier layer in dual gate CMOS devices
JP2005523384A (ja) * 2002-04-19 2005-08-04 マットソン テクノロジイ インコーポレイテッド 低蒸気圧のガス前駆体を用いて基板上にフィルムを蒸着させるシステム
US20040247787A1 (en) * 2002-04-19 2004-12-09 Mackie Neil M. Effluent pressure control for use in a processing system
US20030207549A1 (en) * 2002-05-02 2003-11-06 Jenq Jason Jyh-Shyang Method of forming a silicate dielectric layer
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122504A (ja) * 1993-10-22 1995-05-12 Tokyo Electron Ltd 成膜方法
JP2000208508A (ja) * 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
JP2002075976A (ja) * 2000-08-10 2002-03-15 Chartered Semiconductor Manufacturing Inc Ｌ字形ガス噴射装置及びその作動方法
JP2003008005A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 高誘電率絶縁膜を有する半導体装置
JP2003008011A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003273348A (ja) * 2002-03-08 2003-09-26 Promos Technologies Inc 半導体装置における拡散障壁層の形成方法、半導体装置

Also Published As

Publication number Publication date
TW200504240A (en) 2005-02-01
JP2004311782A (ja) 2004-11-04
US20060216953A1 (en) 2006-09-28
KR20060002756A (ko) 2006-01-09

Similar Documents

Publication Publication Date Title
KR101149380B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
US6958277B2 (en) Surface preparation prior to deposition
US7651730B2 (en) Method and apparatus for forming silicon oxide film
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US7202166B2 (en) Surface preparation prior to deposition on germanium
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
KR100860683B1 (ko) 성막 방법 및 열처리 장치
WO2004090966A1 (ja) 成膜方法及び成膜装置
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
JP2005159316A (ja) 半導体装置の製造方法及び成膜装置並びに記憶媒体

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057014315

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006216953

Country of ref document: US

Ref document number: 10552468

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057014315

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10552468

Country of ref document: US