JPH05235038A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05235038A JPH05235038A JP4069868A JP6986892A JPH05235038A JP H05235038 A JPH05235038 A JP H05235038A JP 4069868 A JP4069868 A JP 4069868A JP 6986892 A JP6986892 A JP 6986892A JP H05235038 A JPH05235038 A JP H05235038A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film
- polysilicon
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 製造工程数を少なくし、またポリシリコン薄
膜の結晶構造を良くする。 【構成】 絶縁基板１上に実質的に水素を含有しないア
モルファスシリコン薄膜を形成し、エキシマレーザ照射
により、アモルファスシリコン薄膜を多結晶化してポリ
シリコン薄膜６とする。この場合、エキシマレーザ照射
による多結晶化は液相成長であるので、ポリシリコン薄
膜６の結晶構造を良くすることができる。次に、素子分
離した後、全表面に酸化シリコン膜と窒化シリコン膜と
からなるゲート絶縁膜７を形成する。すなわち、まず全
表面にスパッタにより酸化シリコン膜を堆積し、次いで
この酸化シリコン膜の表面にプラズマＣＶＤにより窒化
シリコン膜を堆積する。プラズマＣＶＤにより窒化シリ
コン膜を堆積する際、同時にポリシリコン薄膜６が水素
化されてそのダングリングボンドが減少する。したがっ
て、独自の水素化工程を省略することができる。
膜の結晶構造を良くする。 【構成】 絶縁基板１上に実質的に水素を含有しないア
モルファスシリコン薄膜を形成し、エキシマレーザ照射
により、アモルファスシリコン薄膜を多結晶化してポリ
シリコン薄膜６とする。この場合、エキシマレーザ照射
による多結晶化は液相成長であるので、ポリシリコン薄
膜６の結晶構造を良くすることができる。次に、素子分
離した後、全表面に酸化シリコン膜と窒化シリコン膜と
からなるゲート絶縁膜７を形成する。すなわち、まず全
表面にスパッタにより酸化シリコン膜を堆積し、次いで
この酸化シリコン膜の表面にプラズマＣＶＤにより窒化
シリコン膜を堆積する。プラズマＣＶＤにより窒化シリ
コン膜を堆積する際、同時にポリシリコン薄膜６が水素
化されてそのダングリングボンドが減少する。したがっ
て、独自の水素化工程を省略することができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にＬＰＣＶＤにより水
素を含有しないアモルファスシリコン薄膜を堆積し、こ
のアモルファスシリコン薄膜にＣＷレーザを照射するこ
とによりアモルファスシリコン薄膜を多結晶化してポリ
シリコン薄膜とし、以下所定の工程を経て薄膜トランジ
スタを製造する方法がある。この場合、水素を含有しな
いアモルファスシリコン薄膜を堆積するのは、ＣＷレー
ザ照射時に水素が突沸して欠陥が生じるのを回避するた
めである。
ス基板等からなる絶縁基板の上面にＬＰＣＶＤにより水
素を含有しないアモルファスシリコン薄膜を堆積し、こ
のアモルファスシリコン薄膜にＣＷレーザを照射するこ
とによりアモルファスシリコン薄膜を多結晶化してポリ
シリコン薄膜とし、以下所定の工程を経て薄膜トランジ
スタを製造する方法がある。この場合、水素を含有しな
いアモルファスシリコン薄膜を堆積するのは、ＣＷレー
ザ照射時に水素が突沸して欠陥が生じるのを回避するた
めである。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、水素を含
有しないアモルファスシリコン薄膜にＣＷレーザを照射
することによりアモルファスシリコン薄膜を多結晶化し
てポリシリコン薄膜としているので、ＣＷレーザ照射後
にポリシリコン薄膜のダングリングボンドを減らすため
の水素化処理を施す必要があり、このため製造工程数が
多くなるという問題があった。また、ＣＷレーザ照射に
よる多結晶化は固相成長であるので、ポリシリコン薄膜
の結晶構造が悪く、このため移動度が１０ｃｍ2／Ｖ・
ｓｅｃ程度と比較的小さいという問題があった。この発
明の目的は、製造工程数を少なくすることができ、また
ポリシリコン薄膜の結晶構造を良くすることのできる薄
膜トランジスタの製造方法を提供することにある。
このような薄膜トランジスタの製造方法では、水素を含
有しないアモルファスシリコン薄膜にＣＷレーザを照射
することによりアモルファスシリコン薄膜を多結晶化し
てポリシリコン薄膜としているので、ＣＷレーザ照射後
にポリシリコン薄膜のダングリングボンドを減らすため
の水素化処理を施す必要があり、このため製造工程数が
多くなるという問題があった。また、ＣＷレーザ照射に
よる多結晶化は固相成長であるので、ポリシリコン薄膜
の結晶構造が悪く、このため移動度が１０ｃｍ2／Ｖ・
ｓｅｃ程度と比較的小さいという問題があった。この発
明の目的は、製造工程数を少なくすることができ、また
ポリシリコン薄膜の結晶構造を良くすることのできる薄
膜トランジスタの製造方法を提供することにある。
【０００４】
【課題を解決するための手段】この発明は、絶縁基板上
に実質的に水素を含有しないアモルファスシリコン薄膜
を形成し、このアモルファスシリコン薄膜にエキシマレ
ーザを照射することにより該アモルファスシリコン薄膜
を多結晶化してポリシリコン薄膜とした後、このポリシ
リコン薄膜上にプラズマＣＶＤにより絶縁膜を堆積する
と同時に前記ポリシリコン薄膜を水素化してそのダング
リングボンドを減らすようにしたものである。なお、こ
こで実質的に水素を含有しないとは、水素含有量が数ａ
ｔｏｍｉｃ％程度以下のことをいう。
に実質的に水素を含有しないアモルファスシリコン薄膜
を形成し、このアモルファスシリコン薄膜にエキシマレ
ーザを照射することにより該アモルファスシリコン薄膜
を多結晶化してポリシリコン薄膜とした後、このポリシ
リコン薄膜上にプラズマＣＶＤにより絶縁膜を堆積する
と同時に前記ポリシリコン薄膜を水素化してそのダング
リングボンドを減らすようにしたものである。なお、こ
こで実質的に水素を含有しないとは、水素含有量が数ａ
ｔｏｍｉｃ％程度以下のことをいう。
【０００５】
【作用】この発明によれば、ポリシリコン薄膜上にプラ
ズマＣＶＤにより絶縁膜を堆積すると同時にポリシリコ
ン薄膜を水素化してそのダングリングボンドを減らすよ
うにしているので、絶縁膜の堆積とポリシリコン薄膜の
水素化を一度のプラズマＣＶＤで同時に行うことがで
き、したがって独自の水素化工程を省略することがで
き、ひいては製造工程数を少なくすることができる。ま
た、エキシマレーザ照射による多結晶化は液相成長であ
るので、ポリシリコン薄膜の結晶構造を良くすることが
できる。
ズマＣＶＤにより絶縁膜を堆積すると同時にポリシリコ
ン薄膜を水素化してそのダングリングボンドを減らすよ
うにしているので、絶縁膜の堆積とポリシリコン薄膜の
水素化を一度のプラズマＣＶＤで同時に行うことがで
き、したがって独自の水素化工程を省略することがで
き、ひいては製造工程数を少なくすることができる。ま
た、エキシマレーザ照射による多結晶化は液相成長であ
るので、ポリシリコン薄膜の結晶構造を良くすることが
できる。
【０００６】
【実施例】図１〜図７はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
【０００７】まず、図１に示すように、ガラス基板等か
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、水素化アモルファスシリコン薄膜
２の膜厚が４００〜１０００Å程度望ましくは５００Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜２の水素含有量は１０〜２０ａｔｏｍｉｃ％
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、Ｎ
2雰囲気中において４５０℃程度の温度で１時間程度の
熱処理を行い、水素含有量が３ａｔｏｍｉｃ％以下望ま
しくは１ａｔｏｍｉｃ％以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板１に対して一度
に行うことができる。
らなる絶縁基板１の上面にＳｉＨ4とＨ2との混合ガスを
用いたプラズマＣＶＤにより水素化アモルファスシリコ
ン薄膜２を堆積する。この場合、絶縁基板１の温度を２
００〜３５０℃程度望ましくは２５０℃程度とし、１０
〜２０ＳＣＣＭ程度のＳｉＨ4とその１０倍程度のＨ2と
の混合ガスを用いて、水素化アモルファスシリコン薄膜
２の膜厚が４００〜１０００Å程度望ましくは５００Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜２の水素含有量は１０〜２０ａｔｏｍｉｃ％
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、Ｎ
2雰囲気中において４５０℃程度の温度で１時間程度の
熱処理を行い、水素含有量が３ａｔｏｍｉｃ％以下望ま
しくは１ａｔｏｍｉｃ％以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板１に対して一度
に行うことができる。
【０００８】次に、図２に示すように、脱水素処理後の
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにボロンイオン等の不純物を
注入して不純物注入領域５を形成する。この後、フォト
レジスト膜４を除去する。
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにボロンイオン等の不純物を
注入して不純物注入領域５を形成する。この後、フォト
レジスト膜４を除去する。
【０００９】次に、図３に示すように、波長３０８ｎｍ
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、アモルファスシリコン薄膜３が多結晶化してポ
リシリコン薄膜６になると同時に不純物注入領域５が活
性化される。この場合、アモルファスシリコン薄膜３を
多結晶化すると同時に不純物注入領域５を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって多結晶化と活性化
を別々の工程で行う場合と比較して製造工程数を少なく
することができる。また、エキシマレーザ照射による多
結晶化は液相成長であるので、ポリシリコン薄膜６の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。なお、波長３０８ｎｍのＸｅＣｌエ
キシマレーザのほかに、波長２４８ｎｍのＫｒＦ、波長
１９３ｎｍのＡｒＦ、波長１７５ｎｍのＡｒＣｌ、波長
３５３ｎｍのＸｅＦ等のエキシマレーザを用いてもよい
ことはもちろんである。
のＸｅＣｌエキシマレーザをエネルギ密度２５０〜３５
０ｍＪ／ｃｍ2程度、パルス幅５０ｎｓｅｃ程度で照射
すると、アモルファスシリコン薄膜３が多結晶化してポ
リシリコン薄膜６になると同時に不純物注入領域５が活
性化される。この場合、アモルファスシリコン薄膜３を
多結晶化すると同時に不純物注入領域５を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって多結晶化と活性化
を別々の工程で行う場合と比較して製造工程数を少なく
することができる。また、エキシマレーザ照射による多
結晶化は液相成長であるので、ポリシリコン薄膜６の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。なお、波長３０８ｎｍのＸｅＣｌエ
キシマレーザのほかに、波長２４８ｎｍのＫｒＦ、波長
１９３ｎｍのＡｒＦ、波長１７５ｎｍのＡｒＣｌ、波長
３５３ｎｍのＸｅＦ等のエキシマレーザを用いてもよい
ことはもちろんである。
【００１０】次に、図４に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
６ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜７を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜６が水素化されてそのダングリングボ
ンドが減少する。このように、ポリシリコン薄膜６上に
プラズマＣＶＤによりゲート絶縁膜７を堆積するのと同
時にポリシリコン薄膜６を水素化してそのダングリング
ボンドを減らしているので、ゲート絶縁膜７の堆積とポ
リシリコン薄膜６の水素化を一度のプラズマＣＶＤで同
時に行うことができ、したがって独自の水素化工程を省
略することができ、ひいては製造工程数を少なくするこ
とができる。次に、チャネル領域６ａに対応する部分の
ゲート絶縁膜７の上面にＣｒからなるゲート電極８をパ
ターン形成する。
り、不要な部分のポリシリコン薄膜６を除去する。この
状態では、ポリシリコン薄膜６の中央部はチャネル領域
６ａとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域６ｂとされている。次に、図５に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜７を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にＳｉＨ4とＮＨ3とＮ2とから
なる混合ガスを用いたプラズマＣＶＤにより窒化シリコ
ン膜を堆積する。プラズマＣＶＤにより窒化シリコン膜
を堆積する場合、絶縁基板１の温度を２５０℃程度と
し、ＳｉＨ4を３０ＳＣＣＭ程度とし、ＮＨ3を６０ＳＣ
ＣＭ程度とし、Ｎ2を３９０ＳＣＣＭ程度とし、出力６
００Ｗ程度、圧力０．５Ｔｏｒｒ程度で行うと、同時に
ポリシリコン薄膜６が水素化されてそのダングリングボ
ンドが減少する。このように、ポリシリコン薄膜６上に
プラズマＣＶＤによりゲート絶縁膜７を堆積するのと同
時にポリシリコン薄膜６を水素化してそのダングリング
ボンドを減らしているので、ゲート絶縁膜７の堆積とポ
リシリコン薄膜６の水素化を一度のプラズマＣＶＤで同
時に行うことができ、したがって独自の水素化工程を省
略することができ、ひいては製造工程数を少なくするこ
とができる。次に、チャネル領域６ａに対応する部分の
ゲート絶縁膜７の上面にＣｒからなるゲート電極８をパ
ターン形成する。
【００１１】次に、図６に示すように、全表面に窒化シ
リコン等からなる層間絶縁膜９を形成する。次に、ソー
ス・ドレイン領域６ｂに対応する部分の層間絶縁膜９お
よびゲート絶縁膜７にコンタクトホール１０を形成す
る。次に、図７に示すように、コンタクトホール１０を
介してソース・ドレイン領域６ｂと接続されるＡｌから
なるソース・ドレイン電極１１を層間絶縁膜９の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその効果度が８０ｍ2／Ｖ・ｓｅｃ以上
であり、ポリシリコン薄膜６の結晶構造が極めて良好で
あることが確認された。
リコン等からなる層間絶縁膜９を形成する。次に、ソー
ス・ドレイン領域６ｂに対応する部分の層間絶縁膜９お
よびゲート絶縁膜７にコンタクトホール１０を形成す
る。次に、図７に示すように、コンタクトホール１０を
介してソース・ドレイン領域６ｂと接続されるＡｌから
なるソース・ドレイン電極１１を層間絶縁膜９の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその効果度が８０ｍ2／Ｖ・ｓｅｃ以上
であり、ポリシリコン薄膜６の結晶構造が極めて良好で
あることが確認された。
【００１２】なお、上記実施例では、プラズマＣＶＤに
より水素化アモルファスシリコン薄膜２を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばＬＰＣＶＤにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、ＬＰＣＶＤにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板１の温度を５００〜
６００℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を４００ｍＪ／ｃｍ2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板１の温度を５００〜６００℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。また、絶縁基板１の温
度を６００℃程度とした場合には、アモルファスシリコ
ン薄膜ではなくポリシリコン薄膜が直接堆積されること
になるが、その後のエキシマレーザ照射によりその結晶
粒径が成長し、したがってポリシリコン薄膜の結晶構造
を良くすることができる。
より水素化アモルファスシリコン薄膜２を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばＬＰＣＶＤにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、ＬＰＣＶＤにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板１の温度を５００〜
６００℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を４００ｍＪ／ｃｍ2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板１の温度を５００〜６００℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。また、絶縁基板１の温
度を６００℃程度とした場合には、アモルファスシリコ
ン薄膜ではなくポリシリコン薄膜が直接堆積されること
になるが、その後のエキシマレーザ照射によりその結晶
粒径が成長し、したがってポリシリコン薄膜の結晶構造
を良くすることができる。
【００１３】また、上記実施例では、この発明を通常の
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図７と同一名称部分には同一の符号を付した図８に
示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコン
薄膜６の中央部をチャネル領域６ａとされ、その両側を
不純物濃度の低いソース・ドレイン領域６ｂとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
６ｃとされた構造となっている。このＬＤＤ構造の薄膜
トランジスタを製造する場合には、例えば図２に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域６ｂおよび不純物濃度の高いソース・ドレイン領域
６ｃを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜４を除去し、次いで不純物濃度の高
いソース・ドレイン領域６ｃを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域６ｃを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
ＭＯＳ構造の薄膜トランジスタに適用した場合について
説明したが、通常のＭＯＳ構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したＬＤＤ構造
の薄膜トランジスタにも適用することができる。例え
ば、図７と同一名称部分には同一の符号を付した図８に
示すＬＤＤ構造の薄膜トランジスタでは、ポリシリコン
薄膜６の中央部をチャネル領域６ａとされ、その両側を
不純物濃度の低いソース・ドレイン領域６ｂとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
６ｃとされた構造となっている。このＬＤＤ構造の薄膜
トランジスタを製造する場合には、例えば図２に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域６ｂおよび不純物濃度の高いソース・ドレイン領域
６ｃを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜４を除去し、次いで不純物濃度の高
いソース・ドレイン領域６ｃを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域６ｃを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
【００１４】さらに、上記実施例では、この発明をトッ
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜の水素化処理
は、ポリシリコン薄膜上にパッシベーション膜（絶縁
膜）をプラズマＣＶＤにより堆積する際に同時に行うこ
とができる。
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜の水素化処理
は、ポリシリコン薄膜上にパッシベーション膜（絶縁
膜）をプラズマＣＶＤにより堆積する際に同時に行うこ
とができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、ポリシリコン薄膜上にプラズマＣＶＤにより絶縁膜
を堆積すると同時にポリシリコン薄膜を水素化してその
ダングリングボンドを減らすようにしているので、絶縁
膜の堆積とポリシリコン薄膜の水素化を一度のプラズマ
ＣＶＤで同時に行うことができ、したがって独自の水素
化工程を省略することができ、ひいては製造工程数を少
なくすることができる。また、エキシマレーザ照射によ
る多結晶化は液相成長であるので、ポリシリコン薄膜の
結晶構造を良くすることができ、ひいては移動度を大き
くすることができる。
ば、ポリシリコン薄膜上にプラズマＣＶＤにより絶縁膜
を堆積すると同時にポリシリコン薄膜を水素化してその
ダングリングボンドを減らすようにしているので、絶縁
膜の堆積とポリシリコン薄膜の水素化を一度のプラズマ
ＣＶＤで同時に行うことができ、したがって独自の水素
化工程を省略することができ、ひいては製造工程数を少
なくすることができる。また、エキシマレーザ照射によ
る多結晶化は液相成長であるので、ポリシリコン薄膜の
結晶構造を良くすることができ、ひいては移動度を大き
くすることができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
【図２】同薄膜トランジスタの製造に際し、脱水素処理
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
【図３】同薄膜トランジスタの製造に際し、エキシマレ
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
【図４】同薄膜トランジスタの製造に際し、素子分離に
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
【図５】同薄膜トランジスタの製造に際し、ゲート絶縁
膜およびゲート電極を形成した状態の断面図。
膜およびゲート電極を形成した状態の断面図。
【図６】同薄膜トランジスタの製造に際し、層間絶縁膜
をおよびコンタクトホールを形成した状態の断面図。
をおよびコンタクトホールを形成した状態の断面図。
【図７】同薄膜トランジスタの製造に際し、ソース・ド
レイン電極を形成した状態の断面図。
レイン電極を形成した状態の断面図。
【図８】この発明をＬＤＤ構造の薄膜トランジスタに適
用した場合の図７同様の断面図。
用した場合の図７同様の断面図。
１ 絶縁基板 ２ 水素化アモルファスシリコン薄膜 ３ アモルファスシリコン薄膜 ５ 不純物注入領域 ６ ポリシリコン薄膜 ７ ゲート絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】次に、図２に示すように、脱水素処理後の
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域５を形成する。こ
の後、フォトレジスト膜４を除去する。
アモルファスシリコン薄膜３のソース・ドレイン形成領
域３ａ以外の領域に対応する部分の上面にフォトレジス
ト膜４をパターン形成する。次に、このフォトレジスト
膜４をマスクとしてアモルファスシリコン薄膜３のソー
ス・ドレイン形成領域３ａにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域５を形成する。こ
の後、フォトレジスト膜４を除去する。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/208 Ｍ 7353−4Ｍ 21/265 21/268 Ｚ 8617−4Ｍ
Claims (3)
- 【請求項１】 絶縁基板上に実質的に水素を含有しない
アモルファスシリコン薄膜を形成し、このアモルファス
シリコン薄膜にエキシマレーザを照射することにより該
アモルファスシリコン薄膜を多結晶化してポリシリコン
薄膜とした後、このポリシリコン薄膜上にプラズマＣＶ
Ｄにより絶縁膜を堆積すると同時に前記ポリシリコン薄
膜を水素化してそのダングリングボンドを減らすことを
特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記アモルファスシリコン薄膜のソース
・ドレイン形成領域に不純物を注入して不純物注入領域
を形成した後、前記アモルファスシリコン薄膜を多結晶
化するための前記エキシマレーザの照射により同時に前
記不純物注入領域を活性化することを特徴とする請求項
１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記アモルファスシリコン薄膜は、前記
絶縁基板上に堆積された水素化アモルファスシリコン薄
膜に脱水素処理を施すことにより形成されていることを
特徴とする請求項１記載の薄膜トランジスタの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4069868A JP3063018B2 (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
| US08/283,250 US5424230A (en) | 1992-02-19 | 1994-07-29 | Method of manufacturing a polysilicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4069868A JP3063018B2 (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235038A true JPH05235038A (ja) | 1993-09-10 |
| JP3063018B2 JP3063018B2 (ja) | 2000-07-12 |
Family
ID=13415206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4069868A Expired - Lifetime JP3063018B2 (ja) | 1992-02-19 | 1992-02-19 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063018B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100768879B1 (ko) * | 2005-05-24 | 2007-10-22 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US7897443B2 (en) | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180116A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS63228757A (ja) * | 1987-03-18 | 1988-09-22 | Komatsu Ltd | 薄膜トランジスタの製造方法 |
-
1992
- 1992-02-19 JP JP4069868A patent/JP3063018B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180116A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS63228757A (ja) * | 1987-03-18 | 1988-09-22 | Komatsu Ltd | 薄膜トランジスタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7897443B2 (en) | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| KR100768879B1 (ko) * | 2005-05-24 | 2007-10-22 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063018B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US5595923A (en) | Method of forming a thin film transistor | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8273613B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH07273347A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP3282582B2 (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05235038A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3557565B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP2004336073A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JPH0786608A (ja) | 半導体装置およびその作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| JP3407842B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |