DE19518133A1 - Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer Gateelektrode für eine HalbleitervorrichtungInfo
- Publication number
- DE19518133A1 DE19518133A1 DE19518133A DE19518133A DE19518133A1 DE 19518133 A1 DE19518133 A1 DE 19518133A1 DE 19518133 A DE19518133 A DE 19518133A DE 19518133 A DE19518133 A DE 19518133A DE 19518133 A1 DE19518133 A1 DE 19518133A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- polysilicon
- layer
- gate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 230000007547 defect Effects 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 230000002452 interceptive effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- -1 POCl3 Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Gateelektrode für eine Halbleitervorrichtung und insbesondere
ein Verfahren zur Herstellung einer Steuergateelektrode mit
einer Doppelschichtstruktur, bestehend aus Polysilicium-Germanium
und Polysilicium, um eine Energieschwelle für ein
Defektelektron anzuheben und die Datenspeicher- oder
Datenzurückhaltezeit zu verlängern.
Im allgemeinen ist die Datenzurückhalte- oder
Datenspeicherzeit, die die Zeitdauer angibt, über die
gespeicherte Daten in einem schwebenden Gate gehalten sind,
eines der wichtigsten Faktoren in einer EEPROM-Flash-Vor
richtung. Verlust von in einem schwebenden Gate
gespeicherten Daten tritt ein, wenn diese zu einem Zeitpunkt
ausgelesen werden, bei der eine positive Vorspannung am
Steuergate anliegt; d. h. ein solcher Verlust von
gespeicherten Daten tritt durch eine Injektion von
Defektelektronen ein, die vom Steuergate zu einer
dielektrischen Schicht bewegt werden, und durch Leckströme,
die zu einem Tunneloxid geflossen sind.
Darüber hinaus wird ein hohes Kapazitätskopplungsverhältnis
zwischen einem Steuergate und einem schwebenden Gate einer
EEPROM-Flash-Vorrichtung gefordert. Daher ist bei der
Herstellung eines Flash-EEPROM (elektrisch löschbarer ROM)
eine zwischenliegende dielektrische Schicht mit einer
Dreischichtstruktur, bestehend aus einer unteren Oxidschicht,
einer Nitridschicht und einer oberen Oxidschicht (nachfolgend
als "ONO" bezeichnet) anstelle einer Oxidschicht notwendig.
Da die Nitridschicht jedoch eine schmale Bandbreite hat, wird
die Datenzurückhalte- oder Datenspeicherzeit durch eine
Injektion von vom Steuergate bewegten Defektelektronen
reduziert, wenn die obere Oxidschicht dünn ist. Da jedoch die
Oxidschicht nicht auf mehr als 10 Å auf einer Nitridschicht
durch thermische Oxidation gebracht werden kann, muß das
chemische Abscheiden aus der Gasphase (CVD-Verfahren) zur
Bildung der oberen Oxidschicht angewandt werden. Es ist
schwierig, dieses Verfahrens bei der Herstellung eines Flash-EEPROM
anzuwenden. Auch verringert eine dicke dielektrische
Schicht das Kapazitätskopplungsverhältnis, was die
Leistungsfähigkeit der Vorrichtung herabsetzt.
Ein Ziel der Erfindung ist daher die Schaffung eines
Verfahrens zur Herstellung einer Steuergateelektrode, bei der
die Energieschwelle für ein Defektelektron heraufgesetzt ist
und damit die Datenzurückhaltezeit verlängert wird.
Ein weiteres Ziel der Erfindung ist die Schaffung eines
Verfahrens zur Herstellung einer Steuergateelektrode mit
einer Doppelschichtstruktur, bestehend aus Polysilicium-Germanium und Polysilicium.
Das erfindungsgemäße Verfahren zur Herstellung einer
Gateelektrode für eine Halbleitervorrichtung zeichnet sich
durch folgende Schritte aus: Bildung einer Tunneloxidschicht
auf einem Siliciumsubstrat; Abscheidung von Polysilicium auf
der Tunneloxidschicht und Dotierung eines Stör- oder
Dotierungsions in das Polysilicium, um ein schwebendes Gate
zu bilden; aufeinanderfolgende Bildung einer unteren
Oxidschicht, einer Nitridschicht und einer oberen Oxidschicht
auf dem schwebenden Gate, um eine zwischenliegende
dielektrische Schicht zu bilden; Abscheidung eines ersten
Leiters mit einer hohen Energieschwelle für ein
Defektelektron auf der zwischenliegenden dielektrischen
Schicht zur Bildung eines ersten Steuergates; Abscheidung
eines zweiten Leiters auf dem ersten Steuergate zur Bildung
eines zweiten Steuergates; und aufeinanderfolgendes
Strukturieren des zweiten und ersten Steuergates, der
zwischenliegenden dielektrischen Schicht, des schwebenden
Gates und der Tunneloxidschicht unter Verwendung einer Maske,
um eine Gateelektrode zu bilden.
Die Erfindung wird nachfolgend anhand eines Ausführungs
beispieles und der Zeichnung näher erläutert.
In der Zeichnung zeigen
Fig. 1 bis 7 in geschnittener
Ansicht Darstellungen zur Erläuterung des erfindungsgemäßen
Verfahrens zur Herstellung einer Gateelektrode für eine
Halbleitervorrichtung.
Nach Fig. 1 ist auf einem Siliciumsubstrat 1 eine
Tunneloxidschicht 2 ausgebildet. Auf der Tunneloxidschicht 2
ist eine Polysiliciumschicht mit einer Dicke von etwa 1000
bis 2000 Å aufgegeben, die danach mit einem Störion, wie
POCl₃, dotiert wird, wodurch ein schwebendes Gate 3 entsteht.
Nach Fig. 2 ist eine untere Oxidschicht 4 auf dem schwebenden
Gate 3 ausgebildet. Eine Nitridschicht 5 ist auf der unteren
Oxidschicht 4 mittels eines chemischen Abscheidungsverfahrens
aus der Gasphase aufgegeben worden. Eine dünne obere
Oxidschicht 6 mit einer Dicke von 8 bis 15 Å ist mittels
einer thermischen Oxidation der Oberfläche der Nitridschicht
5 gebildet worden. Eine zwischenliegende dielektrische
Schicht 11 umfaßt die unter Oxidschicht 4, die Nitridschicht
5 und die obere Oxidschicht 6. D.h. es liegt eine
ONO-Struktur vor.
Mit Bezug auf Fig. 3 wurde ein erster Leiter mit einer
großen Energieschwelle für ein Defektelektron auf der
zwischenliegenden dielektrischen Schicht 11 mit einer Dicke
von etwa 200 bis 1000 Å aufgegeben, wodurch ein erstes
Steuergate gebildet wird. Der erste Leiter ist
Polysilicium-Germanium. Das Polysilicium-Germanium wird mittels eines
chemischen Abscheidungsverfahrens aus der Gasphase unter
Verwendung von SiH₄-Gas und GeH₄-Gas bei einer Temperatur von
600 bis 650°C und einem Druck von 50 bis 300 mTorr
aufgebracht. Zu diesem Zeitpunkt beträgt der Anteil an
Germanium (Ge) 20 bis 50%.
Mit Bezug auf Fig. 4 ist ein zweiter Leiter auf dem ersten
Steuergate 7 aufgegeben worden, was ein zweites Steuergate 8
schafft. Der zweite Leiter ist Polysilicium. Er wird
anschließend mit einem Störion, wie POCl₃, nach der
Abscheidung dotiert.
Nach Fig. 5 sind die zweiten und dritten Steuergates 8 bzw.
7, die zwischenliegende dielektrische Schicht 11, das
schwebende Gate 3 und die Tunneloxidschicht 2 nacheinander
mittels eines lithografischen Verfahrens und eines
Ätzverfahrens mit Hilfe eines Maske unter Bildung einer
Gateelektrode strukturiert worden. Das eingesetzte
Ätzverfahren ist das Trockenätzen.
Mit Bezug auf Fig. 6 ist ein Störion, wie Arsen (AS), in das
freiliegende Siliciumsubstrat 1 implantiert worden, und mit
Bezug auf Fig. 7 sind ein Quellen- und Drainbereich 9, 10
durch Implantation von Störionen gebildet worden, wodurch
eine EEPROM-Flashzelle geschaffen wird.
Die Bandbreite von Polysilicium-Germanium ist geringer als
diejenige von Silicium. Bei der Bandstruktur von
Polysilicium-Germanium ist das Energieniveau des
Leitungsbandes annähernd das gleiche wie das von Silicium,
jedoch ist das Energieniveau des Valenzbandes höher als das
von Silicium. Wenn daher der Bereich der Steuergateelektrode
in Berührung mit einer dielektrischen Schicht aus
Polysilicium-Germanium gebildet wird, erfährt die Sperre für
ein Elektron keine wesentliche Änderung, während die Sperre
für ein Defektelektron erhöht wird. Daher wird eine Injektion
von Defektelektronen, die sich vom Steuergate bewegen,
unterdrückt, ohne daß die Dicke der oberen Oxidschicht
heraufgesetzt werden muß.
Wie zuvor beschrieben wurde, ist erfindungsgemäß eine
Steuergateelektrode mit einer doppelten Schichtstruktur,
bestehend aus Polysilicium-Germanium und Polysilicium
geschaffen, wodurch die Energiebarriere für Defektelektronen,
die sich vom Steuergate zur dielektrischen Schicht bewegen,
angeboten und die Datenspeicherzeit vergrößert wird. Infolge
davon wird die Zuverlässigkeit der Speichervorrichtung
verbessert. Ferner wird die Injektion von Defektelektronen,
die sich vom Steuergate bewegen, unterdrückt, ohne daß die
Dicke der oberen Oxidschicht vergrößert werden muß, was das
Kapazitätskopplungsverhältnis vergrößert. Die obere Schicht
des Steuergates besteht aus Polysilicium, so daß als
Verbindungsverfahren ein früheres Verfahren angewendet werden
kann.
Obgleich die Erfindung anhand einer bevorzugten
Ausführungsform mit gewissen speziellen Details beschrieben
wurde, versteht es sich, daß der Fachmann anhand der
gegebenen Lehre Modifikationen der speziellen Aufbaumerkmale
sowie die Kombination und Anordnung der Bauteile vornehmen
bzw. ändern kann, ohne daß dadurch vom Wesen der Erfindung
abgewichen wird.
Claims (10)
1. Verfahren zur Herstellung einer Gateelektrode für eine
Halbleitervorrichtung, gekennzeichnet durch die folgenden
Schritte:
Bildung einer Tunneloxidschicht auf einem Siliciumsubstrat,
Aufgeben eines Polysiliciums auf der Tunneloxidschicht und Dotierung eines Störions in das Polysilicium, um ein schwebendes Gate zu bilden,
aufeinanderfolgende Bildung einer unteren Oxidschicht, einer Nitridschicht und einer oberen Oxidschicht auf dem schwebenden Gate, um eine zwischenliegende dielektrische Schicht zu bilden,
Aufgeben eines ersten Leiters mit einer hohen Energieschwelle für ein Defektelektron auf der zwischenliegenden dielektrischen Schicht, um ein erstes Steuergate zu bilden,
Aufgeben eines zweiten Leiters auf dem ersten Steuergate, um ein zweites Steuergate zu bilden, und
aufeinanderfolgendes Strukturieren des zweiten und ersten Steuergates, der zwischenliegenden dielektrischen Schicht, des schwebenden Gates und der Tunneloxidschicht unter Verwendung einer Maske, um eine Gateelektrode zu bilden.
Bildung einer Tunneloxidschicht auf einem Siliciumsubstrat,
Aufgeben eines Polysiliciums auf der Tunneloxidschicht und Dotierung eines Störions in das Polysilicium, um ein schwebendes Gate zu bilden,
aufeinanderfolgende Bildung einer unteren Oxidschicht, einer Nitridschicht und einer oberen Oxidschicht auf dem schwebenden Gate, um eine zwischenliegende dielektrische Schicht zu bilden,
Aufgeben eines ersten Leiters mit einer hohen Energieschwelle für ein Defektelektron auf der zwischenliegenden dielektrischen Schicht, um ein erstes Steuergate zu bilden,
Aufgeben eines zweiten Leiters auf dem ersten Steuergate, um ein zweites Steuergate zu bilden, und
aufeinanderfolgendes Strukturieren des zweiten und ersten Steuergates, der zwischenliegenden dielektrischen Schicht, des schwebenden Gates und der Tunneloxidschicht unter Verwendung einer Maske, um eine Gateelektrode zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das Polysilicium mit einer Dicke von 1000 bis 2000 Å
aufgegeben wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Nitridschicht nach einem chemischen Abscheidungsverfahren
aus der Gasphase gebildet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die obere Oxidschicht mit einer Dicke von 8 bis 15 Å
ausgebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
die obere Oxidschicht durch eine thermische Oxidation des
Nitrids gebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Leiter aus Polysilicium-Germanium besteht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
das Polysilicium-Germanium durch ein chemisches
Abscheidungsverfahren aus der Gasphase unter Verwendung von
SiH₄-Gas und GeH₄-Gas bei einer Temperatur von 600 bis 650°C
und einem Druck von 50 bis 300 mTorr gebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
das Verhältnis von Germanium (Ge) 20 bis 50% beträgt, wenn
das Polysilicium-Germanium aufgegeben wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der erste Leiter mit einer Dicke von 200 bis 1000 Å
aufgegeben wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der zweite Leiter Polysilicium ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011334A KR0149528B1 (ko) | 1994-05-25 | 1994-05-25 | 반도체 소자의 콘트롤 게이트 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19518133A1 true DE19518133A1 (de) | 1995-11-30 |
| DE19518133C2 DE19518133C2 (de) | 2002-01-17 |
Family
ID=19383701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19518133A Expired - Lifetime DE19518133C2 (de) | 1994-05-25 | 1995-05-17 | Verfahren zur Herstellung einer Gateelektrode für eine EEPROM-Halbleitervorrichtung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5536667A (de) |
| JP (1) | JP2810636B2 (de) |
| KR (1) | KR0149528B1 (de) |
| DE (1) | DE19518133C2 (de) |
| FR (1) | FR2724049B1 (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020238A (en) * | 1997-11-25 | 2000-02-01 | Advanced Micro Devices, Inc. | Method of fabricating a high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory |
| EP0926739A1 (de) | 1997-12-24 | 1999-06-30 | Texas Instruments Incorporated | Struktur und Herstellungsverfahren für MIS-Feldeffekt-Transistor |
| US5888867A (en) * | 1998-02-13 | 1999-03-30 | Advanced Micro Devices, Inc. | Non-uniform threshold voltage adjustment in flash eproms through gate work function alteration |
| US6060741A (en) * | 1998-09-16 | 2000-05-09 | Advanced Micro Devices, Inc. | Stacked gate structure for flash memory application |
| US6177363B1 (en) | 1998-09-29 | 2001-01-23 | Lucent Technologies Inc. | Method for forming a nitride layer suitable for use in advanced gate dielectric materials |
| US6441464B1 (en) | 1999-09-22 | 2002-08-27 | International Business Machines Corporation | Gate oxide stabilization by means of germanium components in gate conductor |
| US6555398B1 (en) * | 1999-10-22 | 2003-04-29 | Magic Corporation | Software programmable multiple function integrated circuit module |
| KR100390953B1 (ko) * | 2000-12-27 | 2003-07-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| US7473959B2 (en) * | 2001-06-28 | 2009-01-06 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices and methods of fabricating the same |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| US7253467B2 (en) * | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
| KR100822796B1 (ko) * | 2003-04-28 | 2008-04-17 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| US6858906B2 (en) | 2001-06-28 | 2005-02-22 | Samsung Electronics Co., Ltd. | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers |
| KR100669089B1 (ko) * | 2005-07-11 | 2007-01-16 | 삼성전자주식회사 | 게이트 구조물, 이를 갖는 소노스 타입의 비휘발성 메모리장치 및 그 제조 방법 |
| KR20090053034A (ko) * | 2007-11-22 | 2009-05-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR101688614B1 (ko) | 2010-03-04 | 2016-12-22 | 삼성전자주식회사 | 트랜지스터 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4334292A (en) * | 1980-05-27 | 1982-06-08 | International Business Machines Corp. | Low voltage electrically erasable programmable read only memory |
| US4442449A (en) * | 1981-03-16 | 1984-04-10 | Fairchild Camera And Instrument Corp. | Binary germanium-silicon interconnect and electrode structure for integrated circuits |
| JPH01189966A (ja) * | 1988-01-25 | 1989-07-31 | Ricoh Co Ltd | 不揮発性半導体メモリ装置 |
| US5110753A (en) * | 1988-11-10 | 1992-05-05 | Texas Instruments Incorporated | Cross-point contact-free floating-gate memory array with silicided buried bitlines |
| JPH03205830A (ja) * | 1990-01-06 | 1991-09-09 | Fujitsu Ltd | 半導体装置及び多結晶ゲルマニウムの製造方法 |
| JPH088317B2 (ja) * | 1990-04-24 | 1996-01-29 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| DE69117796T2 (de) * | 1990-05-11 | 1996-09-26 | Philips Electronics Nv | Feldeffekttransistorstruktur mit einem schwebenden Gate und Verfahren zu ihrer Herstellung |
| EP0511628A3 (en) * | 1991-04-30 | 1993-09-22 | Texas Instruments Incorporated | Insulator for integrated circuits formed by high-pressure oxidation |
| JPH05206475A (ja) * | 1992-01-24 | 1993-08-13 | Sony Corp | 不揮発性半導体記憶装置 |
| JPH05226663A (ja) * | 1992-02-13 | 1993-09-03 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US5422289A (en) * | 1992-04-27 | 1995-06-06 | National Semiconductor Corporation | Method of manufacturing a fully planarized MOSFET and resulting structure |
| US5242847A (en) * | 1992-07-27 | 1993-09-07 | North Carolina State University At Raleigh | Selective deposition of doped silion-germanium alloy on semiconductor substrate |
| JP3071578B2 (ja) * | 1992-10-13 | 2000-07-31 | 沖電気工業株式会社 | 不揮発性半導体記憶装置 |
-
1994
- 1994-05-25 KR KR1019940011334A patent/KR0149528B1/ko not_active IP Right Cessation
-
1995
- 1995-05-15 US US08/440,971 patent/US5536667A/en not_active Expired - Lifetime
- 1995-05-17 DE DE19518133A patent/DE19518133C2/de not_active Expired - Lifetime
- 1995-05-19 JP JP7120942A patent/JP2810636B2/ja not_active Expired - Lifetime
- 1995-05-23 FR FR9506095A patent/FR2724049B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5536667A (en) | 1996-07-16 |
| JP2810636B2 (ja) | 1998-10-15 |
| JPH08162549A (ja) | 1996-06-21 |
| DE19518133C2 (de) | 2002-01-17 |
| KR950034833A (ko) | 1995-12-28 |
| KR0149528B1 (ko) | 1998-10-01 |
| FR2724049A1 (fr) | 1996-03-01 |
| FR2724049B1 (fr) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| DE3841588C2 (de) | ||
| DE19518133A1 (de) | Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung | |
| DE2933849C2 (de) | ||
| DE3842474C2 (de) | Verfahren zur Herstellung eines Stapelkondensator-DRAM | |
| DE3809653C2 (de) | ||
| DE2314260A1 (de) | Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung | |
| DE2738384A1 (de) | Verfahren zur herstellung eines halbleiters | |
| DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE2618445A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE4400727A1 (de) | Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren | |
| EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
| EP0005165A1 (de) | Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen | |
| DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE2703013A1 (de) | Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht | |
| DE2911484C2 (de) | Metall-Isolator-Halbleiterbauelement | |
| DE2556038C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen | |
| EP0000545A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE3927176C2 (de) | ||
| DE4128211A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN |
|
| R071 | Expiry of right | ||
| R071 | Expiry of right |