DE2738384A1 - Verfahren zur herstellung eines halbleiters - Google Patents

Verfahren zur herstellung eines halbleiters

Info

Publication number
DE2738384A1
DE2738384A1 DE19772738384 DE2738384A DE2738384A1 DE 2738384 A1 DE2738384 A1 DE 2738384A1 DE 19772738384 DE19772738384 DE 19772738384 DE 2738384 A DE2738384 A DE 2738384A DE 2738384 A1 DE2738384 A1 DE 2738384A1
Authority
DE
Germany
Prior art keywords
film
silicon carbide
mask
mask film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772738384
Other languages
English (en)
Other versions
DE2738384C2 (de
Inventor
Takashi Ajima
Shunichi Hiraki
Yutaka Koshino
Toshio Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10243076A external-priority patent/JPS5328376A/ja
Priority claimed from JP12780976A external-priority patent/JPS5917540B2/ja
Priority claimed from JP12780876A external-priority patent/JPS5353263A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2738384A1 publication Critical patent/DE2738384A1/de
Application granted granted Critical
Publication of DE2738384C2 publication Critical patent/DE2738384C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

TOKYO SHIBAURA ELECTRIC CO., LTD, 72 Horikawa-cho, Saiwai-ku
Kawasaki-shi, Japan
Verfahren zur Herstellung eines Halbleiters
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiters und insbesondere auf Verbesserungen bezüglich eines Maskenfilms, der beim selektiven Ätzen oder der Diffusion von Störstoffen verwendet wird.
Bisher wurde das selektive Ätzen eines Siliciumdioxidfilms, der auf einem Halbleitersubstrat ausgebildet ist, durchgeführt, indem ein Photoresistfilm mit vorgegebenem Muster als Ätzmaske aufgebracht wurde und eine Ätzlösung, wie Ammoniumfluorid oder Flußsäure, verwendet wurde. Dieser selektiv perforierte Siliciumdioxidfilm wurde dann in unveränderter Form als Maskenfilm für die Diffusion von Störstoffen, jedoch auch als Schutz- oder Isolierfilm verwendet.
Photoresiste, insbesondere solche, die als Ätzmaske verwendet werden, zeigen jedoch unzureichende Adhäsivität gegenüber einem Siliciumdioxidfilm. Aus diesem Grund erwiesen sie sich als ungeeignet zum Langzeitätzen und
809809/0968
bezüglich der Ätzung sehr feiner Muster. Die Anwendung eines Photoresists erwies sich ferner deshalb als nachteilig, da die durch den Photoresist in dem Siliciumdioxidfilm, der auf dem Substrat aufgebracht ist, perforierten Muster beträchtlich in ihren Abmessungen schwanken, und zwar in Abhängigkeit der Lichtmenge, der der Photoresist anfänglich zur Herstellung der Ätzmaske ausgesetzt wird. Ferner ist nachteilig, daß ein mit Hilfe eines Photoresists selektiv perforierter Siliciumdioxidfilm bei Verwendung als Maske zum Diffundieren von Störstoffen dazu führt, daß die Dimensionen des in einem Substrat gebildeten Halbleiterbereichs stark in Abhängigkeit von der Belichtung variieren.
Aufgabe der Erfindung ist die Schaffung einer neuen Maske, die so ausgestaltet ist, daß sie bei der Herstellung von Halbleitern angewandt werden kann.
Ferner ist Aufgabe der Erfindung die Schaffung eines Verfahrens zur Herstellung von Halbleitern, bei dem ein Maskenfilm mit hoher Adhäsivität zu einem darunterliegenden Film verwendet wird, um eine ausgezeichnete Präzision bezüglich der Abmessungen eines perforierten Musters zu erreichen.
Gegenstand der Erfindung ist ein Verfahren zur Herstellung eines Halbleiters unter Ausbildung ein oder mehrerer Filme auf der Oberfläche eines Halbleiter-Substrats, wobei wenigstens ein Film als Maskenfilm dient, das dadurch gekennzeichnet ist, daß als Maskenfilm ein Siliciumcarbidfilm verwendet wird, der mit
809809/0968
- 6 einem vorgegebenen Muster versehen wird.
Dieser Maskenfilm aus Siliciumcarbid ist so ausgebildet, daß er zum Ätzen eines darunterliegenden Siliciumdioxidfilmes oder zur Diffusion von Störstoffen in das Substrat verwendet werden kann.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
10
Fig. 1a bis 1c schematische Querschnittsansichten,
die die Aufeinanderfolge der Stufen bei der erfindungsgemäßen Herstellung eines Halbleiters zeigen; 15
Fig. 2a bis 2c schematische Querschnittsansichten, die die aufeinanderfolgenden Stufen bei der erfindungsgemäßen Herstellung eines Maskenfilms aus Siliciumcarbid zeigen;
Fig. 3 ein Kurvendiagramm, das die tatsäch
liche Adhäsivität eines Photoresistmaskenfilms und eines Siliciumcarbidmaskenfilms gegenüber einem Silicium-
dioxidfilm im Vergleich zu den Bedingungen idealer Adhäsivität wiedergibt;
Fig. 4 ein Kurvendiagramm, das die Änderungen
der Abmessungen des perforierten Mu
sters von Proben eines Siliciumdioxidfilms, hergestellt nach dem Verfahren
809809/0968
gemäß der Erfindung und nach dem Stand der Technik, wiedergibt, die auf Änderungen der Lichtmenge, der die Photomaske ursprünglich ausgesetzt wird, resultiert;
Fig. 5 ein Kurvendiagramm, das die Stromverstärkung zahlreicher Transistoren, hergestellt nach dem Verfahren gemäß der Erfindung und nach Verfahren
gemäß dem Stand der Technik, zeigt; und
Fig. 6 eine graphische Wiedergabe der Ober-
flächenladung von MOS-Varactordioden,
hergestellt nach dem Verfahren gemäß der Erfindung und bekannten Verfahren und bestimmt mit einem Vorspannungs-Tempera turtest . 20
Die Herstellung eines Halbleiters gemäß der Erfindung umfaßt gemäß einer ersten Ausführungsform die Ausbildung eines Siliciumdioxidfilms auf einem Halbleitersubstrat. Danach wird auf dem Siliciumdioxidfilm ein Maskenfilm aus Siliciumcarbid ausgebildet, der ein vorgegebenes Muster zeigt. Danach wird der Siliciumdioxidfilm durch den Maskenfilm aus Siliciumcarbid selektiv geätzt. Gemäß einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiters wird ein Maskenfilm aus Siliciumcarbid direkt auf einem Halbleitersubstrat ausgebildet und das vorgegebene Muster erzeugt und anschließend ein Störstoff in das
809809/0968
Halbleitersubstrat durch das perforierte Muster des Siliciumcarbidmaskenfilms diffundiert.
Nachstehend wird unter Bezugnahme auf die Zeichnungen das erfindungsgemäße. Verfahren zur Herstellung eines Halbleiters gemäß der ersten Ausführungsform näher erläutert. Bei diesem Verfahren wird ein Siliciumdioxidfilm 2 auf einem Halbleitersubstrat 1 in bekannter Weise ausgebildet. Anschließend wird ein Siliciumcarbidfilm 3 über den gesamten Siliciumdioxidfilm 2 aufgebracht. Danach wird ein Photoresist, der ein vorgegebenes Muster aufweist, in üblicher Weise auf den Siliciumcarbidfilm 3 aufgebracht (Fig. 1a). Der SiIiciumcarbidfilm 3 kann auf den darunterliegenden Film mittels einem der nachstehend genannten Verfahren aufgebracht werden:
(1) Eine Möglichkeit ist die chemische Dampfablagerung (nachstehend als "CVD" bezeichnet). Bei diesem Verfahren wird ein Silan, wie Siliciumtetrahydrid, mit Toluol in einer Wasserstoffatmosphäre thermisch umgesetzt und das erhaltene Siliciumcarbid auf dem darunterliegenden Film niedergeschlagen. Die Reaktionstemperatur liegt vorzugsweise im Bereich zwischen etwa 600 und 12000C. Bei Anwendung einer fceaktionstemperatur im unteren Teil des angegebenen Bereiches bildet sich amorphes Siliciumcarbid. Bei Anwendung einer Reaktionstemperatur im oberen Teil des angegebenen Bereiches bildet sich hingegen kristallines Siliciumcarbid. Mit diesem Verfahren bildet sich Siliciumcarbid in einer Menge von 500 bis 3000 Ä/min.
809809/0968
(2) Als zweites Verfahren kommt die Zerstäubung in Betracht. Bei diesem Verfahren wird durch Hochfrequenzwellen beschleunigtes Argon auf Siliciumcarbid aufprallen gelassen, wodurch das Siliciumcarbid zur Ablagerung auf dem darunterliegenden Film zerstreut wird. Mit diesem Verfahren bildet sich Siliciumcarbid in einer Menge von etwa 100 A/min.
(3) Eine dritte Möglichkeit ist die Plasmaablagerung. Bei diesem Verfahren wird eine gasförmige Mischung aus Silicium oder Silan und Toluol oder Acetylen in ein Plasma überführt, beispielsweise durch Glühentladung, zur Umsetzung der Gasbestandteile. Bei Verwendung von Silicium wird das Silicium beispielsweise mittels Elektronenstrahl verdampft. Das verdampfte Silicium wird in eine Vakuumreaktionskammer zusammen mit dem Toluol- oder Acetylengas zur Umsetzung in die Form eines Plasmas eingeführt. Das erhaltene Siliciumcarbid wird auf dem Halbleitersubstrat niedergeschlagen. In diesem Fall kann das Substrat direkt mit Strom beaufschlagt werden oder nicht oder erhitzt werden. Das angewandte Vakuum wird im Bereich zwischen etwa 10 und 10*" Torr gewählt. Bei diesem Verfahren wächst das Siliciumcarbid mit einer Geschwindigkeit von etwa 100 A/min.
Wenn es nicht erwünscht ist, das Halbleitersubstrat auf erhöhte Temperatur zu erhitzen, werden die Verfahren und 3 bevorzugt.
Soll ein dicker Film aus Siliciumcarbid erhalten werden, dann ist das Verfahren 1 vorteilhaft.
- 10 -
809809/0968
Der Siliciumcarbidfilm hat im allgemeinen vorzugsweise eine Dicke von 50 Ä. Dies ist jedoch nicht kritisch.
Der solchermaßen hergestellte Siliciumcarbidfilm 3 wird anschließend durch den Photoresistfilm 4 als Ätzmaske selektiv geätzt (Fig. 1b). Der Siliciumcarbidfilm 3 kann unter Anwendung eines der nachstehend genannten Verfahren geätzt werden.
(1) Als erstes Ätzverfahren kommt das Plasmaätzen in Betracht. Bei diesem Verfahren wird Kohlenstofftetrafluorid oder eine Mischung desselben mit Sauerstoff in ein Plasma überführt, beispielsweise durch Glimmentladung, und das Siliciumcarbid durch Aussetzen an dieses Plasma geätzt. Die Temperatur, bei der das Plasmaätzen durchgeführt wird, wird zwischen Raumtemperatur und etwa 1000C gewählt. Die Ätzgeschwindigkeit beträgt im allgemeinen etwa 100 bis 500 A/min.
(2) Als weiteres Ätzverfahren kommt das elektrolytische Ätzen in Betracht. Als Elektrolyt können folgende Verbindungen verwendet werden:
(a) HClO- + CH0COOH + H_0
4 3 2
(b) H2C3O4
(c) H-SO. + H-O
2 4 2
Das elektrolytische Ätzen wird bei Raumtemperatur durchgeführt, wobei ein elektrisches Gleichstromfeld von 1 bis 10 V angelegt wird und ein Elektrolysierstrom von 0,1 bis 5 Ampere angewandt wird. Die Ätzgeschwindigkeit wird in einem Bereich zwischen etwa
- 11 -
809809/0968
- 11 50 und 200 Ä/min gewählt.
Von den vorerwähnten Ätzverfahren wird das erstgenannte Verfahren bevorzugt, da bei diesem die Notwendigkeit der Aufbereitung von Abfallflüssigkeit entfällt.
Der mit einem vorgegebenen Muster perforierte Siliciumcarbidfilm 3 wird beim selektiven Ätzen des darunterliegenden Siliciumdioxidfilms 2 als Maske verwendet (Fig.
1c). Der Siliciumdioxidfilm 2 kann in üblicher Weise geätzt werden, beispielsweise unter Verwendung von Flußsäure oder Ammoniumfluorid. Fig. 1c zeigt, daß der Photoresistfilm 4 auf dem Halbleiter verbleibt. Dieser Photoresistfilm 4 kann jedoch vor dem Ätzen des Siliciumdioxidfilmes 2 entfernt werden.
Nachstehend wird das sogenannte Abhebeverfahren beschrieben. Bei diesem Verfahren wird ein Siliciumcarbidmaskenfilm mit vorgegebenem Muster ohne vorhergehender Ätzung des Siliciumcarbidfilms gebildet. In den Fig. 2a bis 2c wird ein konkretes Beispiel des Abhebeverfahrens gezeigt. Dabei wird ein Siliciumcarbidmaskenfilm gemäß der zweiten Ausführungsform des erfindungsgemäßen Verfahrens direkt auf ein Halbleitersubstrat aufgebracht. Bei diesem Abhebeverfahren wird zuerst auf dem Halbleitersubstrat 11 in üblicher Heise ein Photoresistfilm 12, der ein vorgegebenes Muster aufweist, ausgebildet (Fig. 2a). Danach wird ein Siliciumcarbidfilm auf die freiliegenden Teile des Substrates 11 und den Photoresist 12 unter Anwendung einer der vorerwähnten Verfahren zur Ablagerung eines Siliciumcarbidfilms aufgebracht (Fig. 2b). Der auf dem Photoresistfilm 12 ausgebildete Siliciumcarbidfilm
- 12 -
809809/0968
ist mit 13 bezeichnet und mit 14 ist der auf dem Halbleitersubstrat 11 gewachsene Siliciumcarbidfilm bezeichnet. In diesem Fall sollte der Siliciumcarbidfilm 14 dünner als der Photoresistfilm 12 ausgebildet werden. Beispielsweise wird eine gute Wirkung erzielt, wenn der Photoresistfilm 12 in einer Dicke von 1 bis 3 u und der Siliciumcarbidfilm 14 mit einer Dicke von etwa 0,3 bis 1 μ ausgebildet werden. Schließlich wird der Photoresistfilm 12 mit einem geeigneten Lösungsmittel entfernt und der auf dem Photoresistfilm 12 aufgebrachte Siliciumcarbidfilm 13 gleichfalls abgenommen (Fig. 2c)
Der bei dem erfindungsgemäßen Verfahren eingesetzte Siliciumcarbidf ilm kann eine oder mehrere der folgenden Störstoffe enthalten: Phosphor, Aluminium, Blei, Bor Titan, Gallium, Zink, Zirkon, Strontium, Chrom, Molybden, Wolfram, Nickel, Eisen, Kobalt, Arsen und Tantal.
Die Konzentration der Störstoffe wird im Bereich zwi-
19 22
sehen 10 und 10 Atome/cm3 gewählt und beträgt vor-
20 21
zugsweise 10 bis 10 Atome/cm3.
Gemäß der ersten Ausführungsform des erfindungsgemäßen Verfahrens wird ein Siliciumcarbidmaskenfilm zur selektiven Perforierung eines Siliciumdioxidfilms verwendet.
Danach kann das Muster des Siliciumdioxidfilms bei der Diffusion von Störmaterialien oder der Ablagerung einer Elektrode angewandt werden. Gemäß einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens wird der Siliciumcarbidmaskenfilm bei der Diffusion von Störstoffen verwendet. Der Siliciumcarbidmaskenfilm kann nach Durchführung des Prozesses anschließend weggeätzt werden oder intakt belassen werden. Verbleibt der Siliciumcarbidfilm auf dem Halbleiter, verhindert
- 13 -
809809/0968
dieser wirksam das Eindringen von Verunreinigungen, beispielsweise Natriumionen.
Es wurde ein Versuch bezüglich der Adhäsivität eines Siliciumdioxidfilms auf einem Siliciumcarbidmaskenfilm, hergestellt nach dem Verfahren gemäß der Erfindung, durchgeführt. Der Test wurde folgendermaßen ausgeführt. Ein Siliciumcarbidmaskenfilm wurde auf einen bereits auf einem Siliciumsubstrat befindlichen SiIiciumdioxidfilm niedergeschlagen. Der darunterliegende Siliciumdioxidfilm wurde durch den Siliciumcarbidmaskenfilm mit einer sauren Lösung von Ammoniumfluorid selektiv geätzt. Zum Vergleich wurde der Siliciumdioxidfilm durch einen gewöhnlichen Photoresistmaskenfilm anstelle des Siliciumcarbidmaskenfilrns unter Verwendung des gleichen Ätzmittels selektiv geätzt. Bei diesem Test wurde die Zeit, die für jene Seite eines Siliciumdioxidfilms mit einer Dicke D, der mit der Oberfläche eines Siliciumsubstrats in Berührung steht, die in Ätzrichtung liegt, zur progressiven Ätzung bis zu einem Punkt direkt unter dem Rand des darüberliegenden Siliciumcarbidmaskenfilms erforderlich ist, als Ätzzeit T bezeichnet. Bei Änderung der Ätzzeit wurde der Abstand d bestimmt, das ist die Entfernung, die .
die Seite des Siliciumdioxidfilms, der mit der Oberfläche des Substrats in Verbindung steht, über einen Punkt direkt unterhalb des vorgenannten Randes des darüberliegenden Siliciumcarbidmaskenfilms geätzt wird. Die Verhältnisse d/D und t/T sind auf der Ordinate bzw. Abszisse der Fig. 3 aufgetragen. Bei Verwendung des Siliciumcarbidmaskenfilms erfolgte das Ätzen in allen Richtungen des Siliciumdioxidfilms mit gleicher Ge-
- 14 -
809809/0968
schwindigkeit. Dieser Fall ist in Fig. 3 als Idealfall wiedergegeben, was zeigt, daß der Siliciumcarbidmaskenfilm besser an dem Siliciumdioxidfilm haftet als die bekannten Photoresistmaskenfilme.
5
Ferner wurde ein Vergleich bezüglich der Präzision, mit der ein Halbleiter mittels des erfindungsgemäßen Verfahrens und bekannten Verfahren hergestellt werden kann, durchgeführt. Ein Photoresistfilm, Siliciumcarbidfilm und Siliciumdioxidfilm wurden in der angegebenen Reihenfolge von oben gesehen aufgebracht. Der Siliciumcarbidfilm wurde durch Photoätzen durch den darüberliegenden Photoresistfilm selektiv perforiert. Der Siliciumdioxidfilm wurde durch den perforierten Siliciumcarbidmaskenfilm selektiv geätzt. Zum Vergleich wurde der Siliciumdioxidfilm nur durch den Photoresistfilm in bekannter Weise selektiv geätzt. Diese Versuche wurden bei Änderung der Lichtmenge, die anfänglich zur Aushärtung des vorgegebenen Musters auf den Photoresistfilm projiziert wurde, ausgeführt. Bei den nach dem erfindungsgemäßen Verfahren hergestellten Halbleitern und jenen mittels bekannten Verfahren hergestellten Halbleitern wurden die ursprünglichen Dimensionen eines vorgegebenen Punktes einer lichtproj!zierenden Photomaske von den Dimensionen eines korrespondierenden Punktes auf dem Siliciumdioxidisolierfilm substrahiert, um die Änderungen der Abmessungen bei der Übertragung eines perforierten Musters von der Photomaske auf den Siliciumdioxidisolierfilm zu bestimmen. Die Lichtmenge (μ«·sek/cm*), die anfänglich auf eine Photomaske projiziert wird, ist auf der Abszisse der Fig. 4 aufgetragen und die Dimensionsänderung (μπι) , die bei der Übertragung des perforierten Musters
- 15 -
809809/0968
von der Photoroaske auf den Siliciumdioxidisolationsfilra erfolgt, ist auf der Ordinate aufgetragen. Fig. 4 zeigt, daß die nach dem erfindungsgemäßen Verfahren hergestellten Halbleiter viel geringere Dimensionsänderungen eines perforierten Musters bei übertragung von der Photoroaske auf den Siliciumdioxidisolationsfilm zeigen und eine bedeutend bessere Reproduzierbarkeit der Muster erzielt wird als dies bisher mit bekannten Verfahren möglich war.
In Fig. 5 ist graphisch ein Vergleich zwischen der Gleichförmigkeit der Stromverstärkung von Transistoren, die nach dem erfindungsgemäßen Verfahren hergestellt sind und solchen, die nach bekannten Verfahren hergestellt sind, wiedergegeben. Es wurde jeweils eine Gruppe von 15 Transistoren, die gemäß den beiden Verfahren hergestellt wurden, bestimmt, wobei diese aus einer großen Anzahl von Transistoren, die auf einer einzigen SiIiciumscheibe hergestellt wurden, in schiefer Richtung ausgewählt wurden. Aus Fig. 5 ist ersichtlich, daß ein Transistor, der mit dem Verfahren gemäß der Erfindung hergestellt wurde, eine größere Stromverstärkung aufweist und kleinere Änderungen der Verstärkung auftreten als bei nach üblichen Verfahren hergestellten Transistoren.
Es wurde ferner ein Versuch bezüglich der Eigenschaft eines Siliciumcarbidmaskenfilms zur Verhinderung des Einbringens von Verunreinigungen, beispielsweise eines Natriumions, in den Halbleiter durchgeführt, und zwar wenn der Siliciumcarbidmaskenfilm unverändert belassen wird. Es wurde die Menge der Oberflächenladung mittels Vorspannungs-Temperatur-Tests bestimmt, und zwar bei
- 16 -
809809/0968
einer bekannten MOS-Varactordiode, die nur einen SiIiciumdioxidisolierfilm aufweist und einer MOS-Varactordiode, die nach dem Verfahren gemäß der Erfindung hergestellt wurde, die nicht nur einen Siliciumdioxidisolierfilm sondern auch einen darauf gelassenen Siliciumcarbidmaskenfilm aufweist. Der Versuch wurde folgendermaßen durchgeführt. Die MOS-Varactordioden wurden 30 min in eine Lösung getaucht, die Natriumionen enthielt, und nach dem Herausnehmen 10 h bei einer Temperatur von 2000C erhitzt. Eine semiquantitative Messung der Menge an mobilen Ionen in den Varactordioden wurde unter drei Bedingungen vorgenommen, nämlich nur nach Erhitzen (dies ist in der Zeichnung mit NO BT bezeichnet), nach dem Anlegen einer positiven Vorspannung (als +BT bezeichnet) und nach Anlegen einer negativen Vorspannung (als -BT bezeichnet). Die Ergebnisse sind in Fig. 6 wiedergegeben. Aus der Zeichnung ist ersichtlich, daß bei einem Halbleiter, hergestellt gemäß der Erfindung, wobei der Siliciumcarbidmaskenfilm intakt gelassen wird, eine bedeutend kleinere Änderung der Oberflächenspannung erfolgt und das Eindringen von Verunreinigungen, beispielsweise von Natriumionen, wirksamer verhindert wird," als bei bekannten Halbleitern. Mit dem erfindungsgemäßen Verfahren können feine Muster auf einem Siliciumdioxidisolierfilm oder Halbleiterbereichen genau reproduziert werden und sehr stabile Halbleiter hergestellt werden.
809809/0968
Leerseite

Claims (12)

  1. PATKNTAN WALTE DR. KADOR & DR. KLUNKER
    K 11 97C/3S
    Patentansprüche
    Malverfahren zur Herstellung eines Halbleiters unter Ausbildung eines oder mehrerer Filme, wobei wenigstens ein Film als Maskenfilm dient, dadurch gekennzeich net, daß als Maskenfilm ein Siliciumcarbidfilm verwendet wird, der mit einem vorgegebenen Muster versehen wird.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e η η zeichnet, daß der Siliciumcarbidmaskenfilm auf der Oberfläche eines Halbleitersubstrates ausgebildet und zur Diffusion von Störstoffen in das Halbleitersubstrat verwendet wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Silicumcarbidmaskenfilm auf einem auf dem Halbleitersubstrat ausgebildeten Siliciumdioxidfilm zur selektiven Ätzung des Siliciumdioxid films aufgebracht wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß der als Maskenfilm verwendete Siliciumcarbidfilm auf dem Halbleiter intakt belassen wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß der als Maskenfilm verwendete Siliciumcarbidfilm anschließend entfernt wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß ein Siliciumcarbidfilm gleichförmig über den gesamten Bereich des darun-
    809809/09RH OAtQlNAL INSPECTED
    terliegenden Films ausgebildet wird und der Siliciumcarbidfilm unter Bildung eines Siliciumcarbidmaskenfilms mit einem vorgegebenen Muster selektiv geätzt wird.
    5
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß der Siliciumcarbidfilm gleichförmig über den gesamten Bereich des darunterliegenden Films mittels chemischer Bedampfungsablagerung, Zerstäuben oder Plasmaablagerung ausgebildet wird.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß der gleichförmig über den gesamten Bereich des darunterliegenden Films ausgebildete Siliciumcarbidfilm durch Plasmaätzen oder elektrolytisches Ätzen selektiv geätzt wird.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Siliciumcarbidmaskenfilm mittels Abhebeverfahren mit dem vorgegebenen Muster ausgebildet wird.
  10. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ein Siliciumcarbidfilm mit kristalliner Struktur ausgebildet wird.
  11. 11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , daß ein Siliciumcarbidfilm mit amorpher Struktur ausgebildet wird.
  12. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet , daß ein Siliciumcarbid-
    809809/0968
    film ausgebildet wird, der wenigstens einen der Störstoffe Phosphor, Aluminium, Blei, Bor, Titan, Gallium, Zink, Zirkon, Strontium, Chrom, Molybden, Wolfram, Nickel, Eisen, Kobalt, Arsen und Tantal in einer Konzentration zwischen 1019 und 1022 Atome/cm3 enthält.
    809809/0968
DE2738384A 1976-08-27 1977-08-25 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2738384C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10243076A JPS5328376A (en) 1976-08-27 1976-08-27 Production of semiconducto r element
JP12780976A JPS5917540B2 (ja) 1976-10-26 1976-10-26 半導体装置の配線形成方法
JP12780876A JPS5353263A (en) 1976-10-26 1976-10-26 Manufacture of semiconductor element

Publications (2)

Publication Number Publication Date
DE2738384A1 true DE2738384A1 (de) 1978-03-02
DE2738384C2 DE2738384C2 (de) 1987-02-05

Family

ID=27309706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2738384A Expired DE2738384C2 (de) 1976-08-27 1977-08-25 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (3)

Country Link
US (2) US4351894A (de)
DE (1) DE2738384C2 (de)
GB (1) GB1548520A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057186A (en) * 1989-07-28 1991-10-15 At&T Bell Laboratories Method of taper-etching with photoresist adhesion layer

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPS57151945A (en) * 1981-03-17 1982-09-20 Hoya Corp Photomask blank and its manufacture
FR2535525A1 (fr) * 1982-10-29 1984-05-04 Western Electric Co Procede de fabrication de circuits integres comportant des couches isolantes minces
FR2586105B1 (fr) * 1985-08-06 1990-08-31 Veglia Circuit conducteur et procede de fabrication de ce circuit
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
DE4033355C2 (de) * 1990-10-19 1999-08-26 Siemens Ag Verfahren zum elektrolytischen Ätzen von Siliziumcarbid
JP2785918B2 (ja) * 1991-07-25 1998-08-13 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
US5536202A (en) * 1994-07-27 1996-07-16 Texas Instruments Incorporated Semiconductor substrate conditioning head having a plurality of geometries formed in a surface thereof for pad conditioning during chemical-mechanical polish
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
EP0922944B1 (de) * 1997-07-10 2003-08-27 STMicroelectronics S.r.l. Verfahren zur Herstellung einer integrieten Schaltungsstruktur durch Entfernung einer Opferschicht
US5958793A (en) * 1997-12-24 1999-09-28 Sarnoff Corporation Patterning silicon carbide films
US6395618B2 (en) * 1998-07-10 2002-05-28 Stmicroelectronics S.R.L. Method for manufacturing integrated structures including removing a sacrificial region
US6528426B1 (en) * 1998-10-16 2003-03-04 Texas Instruments Incorporated Integrated circuit interconnect and method
US6316168B1 (en) * 1999-04-12 2001-11-13 Siemens Aktiengesellschaft Top layer imaging lithography for semiconductor processing
JP3430091B2 (ja) * 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
US6670278B2 (en) 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US20050153563A1 (en) * 2004-01-14 2005-07-14 Lam Research Corporation Selective etch of films with high dielectric constant
JP4654195B2 (ja) * 2004-09-30 2011-03-16 清一 永田 シリコン基板加工方法
CN101058894B (zh) * 2006-04-19 2010-08-25 鸿富锦精密工业（深圳）有限公司 去除类金刚石碳膜的方法
JP6066728B2 (ja) * 2009-12-15 2017-01-25 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ｃｄの均一性を向上させるための基板温度調整を行う方法及びプラズマエッチングシステム
CN109219868B (zh) 2016-06-10 2022-12-06 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1475359A (fr) * 1965-04-09 1967-03-31 Dow Corning Procédés pour protéger des parties de surfaces de silicium contre le dépôt de carbure de silicium
FR1530218A (fr) * 1966-07-07 1968-06-21 Rca Corp Perfectionnements aux dispositifs semiconducteurs
US3502517A (en) * 1965-12-13 1970-03-24 Siemens Ag Method of indiffusing doping material from a gaseous phase,into a semiconductor crystal
DE1589830A1 (de) * 1966-05-31 1970-08-13 Gen Electric Verfahren zum Herstellen von planaren Halbleiterbauelementen
DE2425756A1 (de) * 1973-05-29 1975-01-09 Texas Instruments Inc Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL244520A (de) * 1958-10-23
US3254280A (en) * 1963-05-29 1966-05-31 Westinghouse Electric Corp Silicon carbide unipolar transistor
GB1104935A (en) * 1964-05-08 1968-03-06 Standard Telephones Cables Ltd Improvements in or relating to a method of forming a layer of an inorganic compound
US3287243A (en) * 1965-03-29 1966-11-22 Bell Telephone Labor Inc Deposition of insulating films by cathode sputtering in an rf-supported discharge
GB1093567A (en) * 1965-04-09 1967-12-06 Dow Corning Protection of silicon surfaces from silicon carbide deposition
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
DE1614358C3 (de) * 1966-03-08 1974-08-22 Rca Corp., New York, N.Y. (V.St.A.) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
US3455020A (en) * 1966-10-13 1969-07-15 Rca Corp Method of fabricating insulated-gate field-effect devices
GB1147014A (en) * 1967-01-27 1969-04-02 Westinghouse Electric Corp Improvements in diffusion masking
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
US3579057A (en) * 1969-08-18 1971-05-18 Rca Corp Method of making a semiconductor article and the article produced thereby
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
US3904454A (en) * 1973-12-26 1975-09-09 Ibm Method for fabricating minute openings in insulating layers during the formation of integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1475359A (fr) * 1965-04-09 1967-03-31 Dow Corning Procédés pour protéger des parties de surfaces de silicium contre le dépôt de carbure de silicium
US3502517A (en) * 1965-12-13 1970-03-24 Siemens Ag Method of indiffusing doping material from a gaseous phase,into a semiconductor crystal
DE1589830A1 (de) * 1966-05-31 1970-08-13 Gen Electric Verfahren zum Herstellen von planaren Halbleiterbauelementen
FR1530218A (fr) * 1966-07-07 1968-06-21 Rca Corp Perfectionnements aux dispositifs semiconducteurs
DE2425756A1 (de) * 1973-05-29 1975-01-09 Texas Instruments Inc Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IBM Technical Disclosure Bulletin", Bd. 17, Nr. 2, Juli 1974, Seiten 351 und 352 *
"Solid State Technology", Bd. 19, Heft 5, Mai 1976, S. 31-36 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057186A (en) * 1989-07-28 1991-10-15 At&T Bell Laboratories Method of taper-etching with photoresist adhesion layer

Also Published As

Publication number Publication date
US4351894A (en) 1982-09-28
DE2738384C2 (de) 1987-02-05
US4560642A (en) 1985-12-24
GB1548520A (en) 1979-07-18

Similar Documents

Publication Publication Date Title
DE2738384A1 (de) Verfahren zur herstellung eines halbleiters
DE3490007C2 (de)
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2448535C2 (de) Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat
DE69116859T2 (de) Elektronenquelle und herstellungsverfahren
DE2754396C2 (de)
DE2460988A1 (de) Verfahren zum herstellen duenner filme unter verwendung einer abziehbaren maske
DE2617914A1 (de) Verfahren zum herstellen von mustern duenner filme unter verwendung von abloesbaren masken
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0057738A2 (de) Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE19844102A1 (de) Herstellverfahren für eine Halbleiterstruktur
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE19518133A1 (de) Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung
DE3030660C2 (de) Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE4446850A1 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE2031235C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE10306310A1 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N¶2¶-Implantierung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: KADOR, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 800

D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8381 Inventor (new situation)

Free format text: YONEZAWA, TOSHIO, YOKOSUKA, TOKIO/TOKYO, JP AJIMA, TAKASHI, TOKIO/TOKYO, JP HIRAKI, SHUNICHI, YOKOHAMA, JP KOSHINO, YUTAKA, TOKIO/TOKYO, JP OKA, YOSHITAMI, KAWASAKI, JP

8364 No opposition during term of opposition