DE2031235C3 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelementes

Info

Publication number
DE2031235C3
DE2031235C3 DE2031235A DE2031235A DE2031235C3 DE 2031235 C3 DE2031235 C3 DE 2031235C3 DE 2031235 A DE2031235 A DE 2031235A DE 2031235 A DE2031235 A DE 2031235A DE 2031235 C3 DE2031235 C3 DE 2031235C3
Authority
DE
Germany
Prior art keywords
emitter
film
silicon dioxide
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2031235A
Other languages
English (en)
Other versions
DE2031235B2 (de
DE2031235A1 (de
Inventor
Toshio Abe
Masami Konaka
Takamichi Narita
Kanro Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2031235A1 publication Critical patent/DE2031235A1/de
Publication of DE2031235B2 publication Critical patent/DE2031235B2/de
Application granted granted Critical
Publication of DE2031235C3 publication Critical patent/DE2031235C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/04—Dopants, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, bei α m auf wenigstens einem Teil der Oberfläche eines Siüziumhalbleiterkörpers eine wenigstens eine öffnung aufweisende Isolierschicht ausgebildet wird, die im wesentlichen aus Siliziumdioxyd besteht, anschließend auf die Oberfläche des Halbleiterkörpers wenigstens im Bereich der öffnung der Isolierschicht ein ebenfalls im wesentlichen aus Siliziumdioxyd bestehender Film aufgebracht wird, der als Dotierungsstoff Bor oder Arsen enthält, dann im Halbleiterkörper mittels Diffusion des Dotierungsstoffes durch die Öffnung in der Isolierschicht eine dotierte Zone gebildet wird und danach der Halbleiterkörper mit einem Ätzmittel behandelt wird, um den den Dotierungsstoff enthaltenden Film in der öffnung der Isolierschicht vom Halbleiterkörper zu entfernen.
Ein derartiges Verfahren zum Herstellen eines Halbleiterbauelements ist aus der FR-PS 13 51622 bekannt. Bei diesem Verfahren ist insbesondere die Behandlung des Halbleiterkörpers mit Ätzmittel zur Ablösung des den Dotierungsstoff enthaltenden Films äußerst schwierig und kompliziert, da nämlich die Isolierschicht wie der auf dem Halbleiterkörper aufgebrachte Film im wesentlichen aus Siliziumdioxyd bestehen. Bei der Ätzbehandlung zur Ablösung des aufgebrachten Films besteht die Gefahr, daß auch die aufgebrachte Isolierschicht angegriffen und beschädigt wird. Um das Halbleiterbauelement in seiner späteren Funktion nicht zu beeinträchtigen, muß deshalb die Ätzbehandlung innerhalb genau geregelter, eng begrenzter Bereiche der Ätzgeschwindigkeit ablaufen.
Aus der US-PS 33 42 650 ist ein Verfahren zum Herstellen von Halbleiterbauelementen bekannt, bei dem ein Halbleiterkörper vor der Ausbildung einer diffundierten Zone mit einem Ätzmittel behandelt wird, um einen vorher aufgebrachten, leicht ätzbaren Film in einer öffnung einer Isolierschicht zu entfernen. Die dotierte Zone erhält man hierbei durch Diffusion aus der Gasphase. Da die Behandlung des Halbleiterbauelements mit Ätzmittel vor der Ausbildung der dotierten Zone erfolgt, dient der in der öffnung der Isolierschicht aufgebrachte Film nicht zur Bildung der dotierten Zone, sondern als diffusionshindemde Schicht
Der Erfindung liegt die Aufgabe zugrunde, ^>ei der Herstellung von Halbleiterbauelementen auf einfache
ι« Weise auf den Halbleiterkörper aufzubringende Dotierstoffquellen zu erhalten, deren Ätzgeschwindigkeiten über einen weiten Bereich gesteuert werden können.
Erfindungsgemäß wird dies dadurch erreicht, daß der wenigstens im Bereich der öffnung der Isolierschicht
ii aufgebrachte Film außer dem Dotierungsstoff noch Germanium mit einem Anteil von mehr als einem Mol-% enthält, so daß die Ätzgeschwindigkeit des Films wesentlich höher als die der Isolierschicht ist, die elektrischen Eigenschaften der dotierten Zone jedoch nahezu unbeeinflußt bleiben.
In dem aufgebrachten Film ist außer dem Dotierungsstoff Bor oder Arsen erfindungsgemäß auch Germanium mit einem Anteil von mehr als einem Mol-% enthalten. Germanium kann mit Silizium, aus dem der Halbleiterkörper besteht, eine Festkörperlösung in jeder beliebigen ajvteilsmäßigen Zusammensetzung eingehen, so daß in den im wesentlichen aus Siliziumdioxyd bestehenden Film ohne Schwierigkeiten große Germaniummengen eingebracht werden können.
«ι Der Germaniumaritüil im Film ermöglicht die Anpassung der Ätzgeschwindigkeit an die Erfordernisse innerhalb eines weiten Bereiches. Der Zusatz von Germanium im Film mit einem Anteil von mehr als einem Mol-% stellt sicher, daß die Ätzgeschwindigkeit
ti des Films größer als die der Isolierschicht ist Nach dem erfindungsgemäßen Verfahren kann sich somit der aufgebrachte Film ohne Schwierigkeiten ablösen, ohne daß die Gefahr einer Beeinträchtigung der mit Hilfe des Films gebildeten dotierten Zone besaht. Der Zusatz
ίο von Germanium beeinträchtigt auch nicht die im Film enthaltenen Dotierstoffquellen, sondern diese bleiben unbeeinflußt erhalten. Auf Grund der Regelbarkeit der Ätzgeschwindigkeit innerhalb eines weiten Bereiches ist das Verfahren zur Herstellung von Halbleiterbauele-
■4") menten gemäß der Erfindung ohne weiteres für die verschiedensten Arten von Halbleiterbauelementen geeignet.
Die Erfindung wird nachstehend unter Bezugnahme auf die Zeichnung und anhand von Ausführungsbeispie-
v) len näher erläutert. Es zeigen
Fig. 1 bis 10 verschiedene Querschnitte eines Halbleiterbauelementes zur Erläuterung der Verfahrensstufen,
Fig. 11 ist eine perspektivische Ansicht eines
V) Halbleiterbauelementes, welche die Ausbildung einer öffnung in der Isolierschicht zeigt,
Fig. 12 bis 17 Querschnitte eines Halbleiterbauelementes, welche gemäß einer abgewandelten Ausführungsform des Verfahrens hergestellt worden sind und
M) Fig. 18 bis 21 Querschnitte von Halbleiterbauelementen, die gemäß einer dritten Ausführungsform hergestellt worden sind.
Die Beispiele befassen sich insbesondere mit der Herstellung von bipolaren Transistoren und Sperrte schicht-Feldeffekttransistoren, die für die Verwendung im Mikrowellenbereich bestimmt sind. Derartige Halbleiterbauelemente zur Verstärkung kleiner Signale im Mikrowellenbereich müssen die folgenden Forderungen
erfüllen:
1. Die Basisbreite Wb muß sehr gering sein,
2. die Emitterelektrode soll klein sein,
3. der Basiswiderstand muß gering sein, so daß die Anzahl effektiver Träger in der Basisschicht ί unmittelbar unterhalb des Emitterbereiches groß sein muß,
4. die Basis-Kollektor-Kapazität soll klein sein,
5. der KolleHor-Reihen-Widerstand soll gering sein, und in
6. der Kontaktwiderstand zwischen den Elektroden-Anschlußdrähten und der Basiselektrode und der Emitterelektrode soll gering sein.
Bisher werden die meisten Süizium-Planartransistoren für die Verwendung irr Mikrowellenbereich nach ι ί dem gleichen Verfahren hergestellt wie normale Silizium-Planartransistoren. Beispielsweise wird im Falle von npn-Transistoren zur Bildung eines Basisbereiches Bor in ein n-Siliziumsubstrat und zur Ausbildung eines Emitterbereiches Phosphor eindiffundieri. Ein zur χ Signaiversiärkung im Frequenzbereich beispielsweise zwischen 2 GHz und 6 GHz verwendeter Transistor muß einen Basisbereich mit extrem geringer Breite (Wb) von 0,1 μιη besitzen.
Wegen des Emittertreibeffektes (»emitter-dip-ef- r> feet«) ist es bei herkömmlichen Verfahren äußerst schwierig, eine so extrem geringe Basisbreite :u erreichen. Dies liegt daran, daß während der Emitterbildung durch Diffusion der Dotierungsstoff zur Ausbildung der Basis in den Kollektorbereich unmittelbar μ unterhalb des Emitterbereiches eindiffundiert. Auch wenn es unter Zuhilfenahme spezieller Diffusionsbedingungen möglich wäre, eine sehr geringe Basisbreite zu erreichen, müßte die Tiefe (Xje) des Emitterüberganges sehr flach ausgeführt werden, um die Anzahl der r> effektiven Träger (Nc) in der Basisschicht unmittelbar unterhalb des Emitterbereiches zu erhöhen. Ist beispielsweise die Oberflächenkonzentration der Emitterschicht, in die Phosphor eindiffundiert ist, gleich 5-1020ZCm3 und die Oberflächenkonzentration der Basisschicht, in die Bor eindiffundiert ist, gleich 1 · lO'Vcm3, so ist bei VVe=O1I μΐπ und A>'e=C,08 μίτι der Widerstand der Basisschicht unmittelbar unterhalb der Emitterschicht gleich 20 kOhm. Dieser Wert dürfte einer Trägerzahl von Nc = 25-10l2'cm2 entsprechen, -n also einem Wert, der in der Nähe der unteren zulässigen Grenze liegt.
Bei einem Emitter mit einer Übergangstiefe Λ7ε=0,08μπι ist es äußerst schwierig, ein Elektrodenmetall mit dem Emitterbereich zu verbinden. Das heißt, ίο einige Metalle neigen dazu, den Emitter- und Basisbereich kurzzuschließen, so daß es schwierig ist, Transistoren zufriedenstellender Güte herzustellen. Wird die Tiefe des Emitterübergangs größer als der oben beschriebene Wert gemacht, um die Gefahr eines r, Kurzschlusses zu vermeiden, so wird die Trägerzahl unzureichend, so daß es zwischen der Emitier- und Kollektorelektrode zu einem Durchgriff kommen kann.
Wegen der genannten einander widersprechenden Forderungen ist es bisher äußerst schwierig, Transisto- mi ren für die Verwendung im Mikrowellenbereich durch an sich bekannte Diffusion herzustellen. Hierzu wurde bereits ein Transistor vorgeschlagen, bei dem eine Schicht, in die Arsen eindiffundiert wurde, als Emitterbereich verwendet w!rd. h-,
Die Verwendung einer Schicht, in die Arsen eindiffundiert wurde, ei gibt eine Reihe von Vorteilen, darunter die Vermeidung des Treibeffektes, die einfache Herstellung einer geringen Basisbreite und die Erzielung einer höheren Trägerzahl Nc als bei herkömmlichen Transistoren, die einen mit Phosphor dotierten Emitter und eine mit Bor dotierte Basis aufweisen und die gleichen Xje- und Ws-Werte besitzen, da die Verunreinigungsverteilung der mit Arsen dotierten Schicht steiler stufenweise ausgebildet ist als die komplimentäre Fehlerfunktions-Verteilungskurve. Betragen beispielsweise Xje gleich 100 um, IVb=IOO um, die Oberflächenkonzentration der Emitter-Diffusionsschicht /vse=l-1020/cm3 und die Oberflächenkonzentration der Basis-Diffusionsschicht Nsb=2- lO'Vcm3, so ist der Widerstand der Basisschicht unmittelbar unterhalb des Emitters 14 kOhm/cm2, was einer Trägerzahl von N = 4 ■ 1012/cm2 entspricht
Zur Verringerung der Einschränkungen durch die Genauigkeit, mit der die Maske unter Verwendung einer Öffnung für die Emitterdiffusion und einer öffnung zur Elektrodenablagerung ausgerichtet werden muß, sowie zur Erfüllung der Genair^keitsforderungen, ist das sogenannte Ernitter-Waschvcrfahren (»washout-emitter«) vorgeschlagen worden.
Dieses Verfahren macht sich die Tatsache zunutze, daß bei einem npn-Transistor mit einem Emitter, in den Phosphor eindiffundiert ist der Isolierfilm auf der Oberfläche der Emitterschicht nach der Phosphordiffusion in den Emitter in Form von Siliziumdioxyd vorliegt, das eine große Menge Phosphor enthält Das heißt der Isolierfilm besteht aus Phosphorsilizlumglas, dessen Ätzgeschwindigkeit wesentlich größer ist als die von hochreinem Siliziumdioxyd, das allgemein als Maske verwendet wird.
Versucht man jedoch nach dem Emitter-Waschverfahren einen Transistor für die Verwendung im Mikrowellenbereich mit einem Emitter, in den Arsen eindiffundiert ist, herzustellen, so stößt man auf die folgenden Schwierigkeiten:
Auf der gesamten Oberfläche eines Hilbleiierkörpers, der einen Siliziumdioxydfilm aufweist, der mit einer öffnung zur Diffusion eines Emitters versehen ist, wir j ein Film aus Arsen enthaltendem Siliziumdioxyd zur Diffusion des Emitters aufgebracht. Zur Ausführung einer Emitterelektrode wird in den Arsen enthaltenden Siliziumdioxydfilm eine öffnung eingeätzt. Da der Arsen enthaltende Siliziumdioxydfilm und der Film aus hochreinem Siliziumdioxyd praktisch die gleiche Ätzgeschwindigkeit aufweisen, wird der Siliziumdioxydfilm, der den Teil der Maske bildet, der rings um den Emitter liegt, ebenfalls in ausreichendem Maße geätzt, so daß der Emitter-Basis-Übergang freigelegt wird. Wird dort ein Elektrodenmetall aufgebracht, so wird der Emitter-Basis-Bereich hierdurch kurzgeschlossen.
Wird ferner Arsen in das Siliziumsubstrat aus der Dampfphase in einer nichtoxydierenden Atmosphäre eindiffundiert, um "lie Bildung eines Oxydfilms auf der Oberfläche des Siliziumsubstrats zu vermeiden, so wird die frei liegende Oberfläche des Siliziumsubstrats durch in geringer Menge in der nichtoxydierenden Atmosphäre enthaltene Feuchtigkeit oder Sauerstoff korrodiert. Da die Feuchtigkeits- oder Sauerstoffmenge nur schwer zu steuern oder zu überwachen ist, ist es nicht Tiöglich, extrem flache Übergänge bei hoher Repruduzierbarkeit zu bilden.
Obwohl wegen seines niedrigen Basiswiderstandes ein pnp-Transistor als Hochfrequenztransistor mit niedrigem Rauschanteil verwendet werden kann, da der eine große Bormenge enthaltende Siliziumdioxydfilm (Borsiliziumglas), der bei der Diffusion des Bors zur
Erzeugung des Emitters gebildet wird, eine Ätzgeschwindigkeit aufweist, die sich nicht wesentlich von der des hochreinen Siliziumdioxydfilms unterscheidet, jedoch äußerst schwierig zu ätzen ist, kann ein solcher Bor enthaltender Siliziumdioxydfilm nach dem Emitter-Waschverfahren nicht entfernt werden.
Die Verwendung von Phosphor für den Emitter ist nicht geeignet zur Herstellung von Mikrowellen-Transistoren, und zwar insbesondere infolge der Schwierigkeit des Emitter-Treibeffektes und dergleichen.
Obwohl hinsichtlich der Trägerbeweglichkeit zur Verbesserung der Eigenschaften des Transistors der Feldeffekttransistor mit n-Kanal-übergang für die Verwendung im Mikrowellenbereich geeignet ist, ist es weiter notwendig, folgende Forderungen zu erfüllen:
7. Die Gatebreite (W)muü schmal sein,
8. die Übergangskapazität der ρ+ -Diffusionsgateseite muB gering sein, und
9. der Schichtwiderstand des Gates muü klein sein. Bei der Photoätzung beträgt die Minimalbreite W
der Maskenöffnung zur Gatebildung meistens etwa 1 μιτι, so daß es bei der Diffusion einer Verunreinigung durch diese öffnung zur Ausbildung des ρ+ -Bereiches unvermeidlich ist, daß die Verunreinigung in seitlicher Richtung eindiffundiert.
Die Forderung (7) macht eine möglichst flache Diffusion erforderlich, was ebenfalls die Forderung (8) erfüllt. Durch die flache Diffusion stpipt jedjch der Schichtwiderstand, was der Forderung (9) entgegensteht. Zur Erfüllung dieser Forderung wird es daher notwendig, ein Elektrodenmetall auf der diffundierten Gateschicht abzudecken.
Ähnlich wie bei den oben beschriebenen bipolaren Transistoren ist es meist nicht möglich, durch Photoätzung eine Elektrodenöffnung durch den Siliziumdioxydfilm hindurch innerhalb einer Gatediffusionsöffnung einer Breite von etwa 1 μιτι zu bilden. Obwohl es unter Verwendung des sogenannten Gate-Waschverfahrens, das dem Emitterwaschverfahren zur Herstellung von bipolaren Transistoren entspricht, einfach ist, eine Elektrode auszubilden, ist es aus den oben beschriebener. Gründen nicht möglich, das Gate-Waschverfahren anzuwenden, wenn Bor eindiffundiert werden soll.
Das Verfahren nach der Erfindung erlaubt es, eine öffnung zur Diffusion einer Akzeptor- oder Donator-Verunreinigung in einer Isolierschicht auf der Oberfläche eines Halbleiterkörpers nach der Diffusion der Verunreinigung zur Ausbildung einer Elektrode zu verwenden, wie beim Emitter-Waschverfahren oder beim Gate-Waschverfahren. '
Der den Dotitrungsstoff enthaltende Film darf die Funktion des Halbleiters nicht invertieren und muß eine beträchtlich höhere Ätzgeschwindigkeit aufweisen als die Maske, so daß er nach der Diffusion leicht von der Maske entfernt werden kann, ohne sie zu beeinflussen. Die Inversion bedeutet die Umkehr des gewünschten Leitfähigkeitstyps des Halbleiterkörpers oder die Abnahme seiner Verunreinigungskonzentration, beispielsweise die Umwandlung des η-leitenden Emitterbereiches in einen p-leitenden durch Zugabe zusätzlicher Materialien, Verkürzung der Lebenszeit der Träger durch Zugabe von beispielsweise Eisen, Nickel oder Kupfer und Absenkung der Passivierungsfähigkeit des Oxyds beispielsweise durch Natrium und Kalium.
Erfindungsgemäß kann leicht ätzbares Material mit h höherer Ätzgeschwindigkeit als normale Maskenfilme, wie beispielsweise aus hochreinem Silizium, hergestellt werden, indem Germanium mit einem Anteil von mehr als einem Mol-% in das Siliziumdioxyd eingebracht wird.
Germanium kann eine feste Lösung mit Silizium in jedem Verhältnis bilden, so daß bei Verwendung von Silizium als Halbleiterkörper eine große Germaniummenge in einen Siliziumdioxydfilm eingebracht werden kann, der als Maske wirkt, ohne daß die Gefahr einer Ausfällung von Germanium auf der Oberfläche des Halbleiterkörpers besteht.
Die folgende Tabelle zeigt die Beziehung zwischen der Ätzgeschwindigkeit eines mit Germanium versetzten Siliziumdioxydfilms in einer Ätzlösung aus Fluorwasserstoffsäure zu Salpetersäure zu Wasser im Verhältnis von 15 : 10 : 300 (im folgenden als P-Ätzmittel bezeichnet) und dem Germaniumgehalt.
\i't »nvpnlration ίΜηΙ-Ο/ιιϊ von ( ·ρ( 1 . Ä tvupcrhwinrliutrpit
in mil Germanium versetztem mit dem P Ätzmittel
" Siliziumdioxyd (nm/seo)
0 etwa 0,3
IO etwa 3
20 etwa 4
• 30 etwa 5
Aus dieser Tabelle ist ersichtlich, daß sich bei einem
in Siliziumoxydfilm mit 10 Mol-% GeO2 eine Ätzgeschwindigkeit ergibt, die lOmal größer ist als die eines mit dem P-Ätzmittel behandelten hochreinen Siliziumdioxydfilms. Eine derart große Differenz in der Ätzgeschwindigkeit ermöglicht die Anwendung des
r> Emitter-Waschverfahrens oder des Gate-Waschverfahrens.
Durch Variation der Menge des zugesetzten Germaniums kann die Ätzgeschwindigkeit über einen weiten Bereich gesteuert werden, und es ist äußerst einfach
Verunreinigungsquellen der gewünschten Ätzgeschwindigkeit zu erhalten, was für die Herstellung von Halbleiterbauelementen vorteilhaft ist
Die Ätzgeschwindigkeit des Siliziumdioxydfilms, dem Germanium zugegeben ist, ändert sich in Abhängigkeil
χ -■, von der Art der Ätzlösungen. Es ist jedoch wichtig, mehr als 1 MoI-1VO Germanium zuzugeben, um einen Film zu erzielen, dessen Ätzgeschwindigkeit ausreichend höher als die einer normalen Maske aus hochreinem Siliziumdioxyd ist.
•>o Bei einer Zusatzmenge von weniger als 1 Mol-% ist es nicht möglich, einen Film auszubilden, dessen /itzgeschwindigkeit bei einer beliebigen Ätzlösung ausreichend höher ist als die herkömmlichen Maskenmaterials.
Die Ausbildung eines Siliziumdioxydfilms mit einem die Ätzgeschwindigkeit des Films erhöhenden Zusatz von Germanium und einer Akzeptor- oder Donatorverunreinigung, die einen flachen Verunreinigungspegel im Halbleiterkörper ergibt, kann durch Hochfrequenzzer-
o stäubung, chemische Dampfabscheidung und dergleichen auf den Halbleiterkörper geschehen. Der Ausdruck »flacher Verunreinigungspegel« bedeutet den Energiepegel der Verunreinigungen, der in einer Tiefe von weniger als 0,1 eV vom Leitungs- oder Valenzband
■-, liegt Der Pegel ist selbstverständlich bei verschiedenen eingelagerten Verunreinigungen unterschiedlich. Die folgende Tabelle zeigt einige Beispiele von Verunreinigungspegeln.
Tabelle
Halbleiter
Verunreinigungen
Tiefe der Vcrimrcinigungspege! (eV)
P. As. Sb. IJ: Donatoren
B. Al. Ga: Akzeptoren
weniger als 0.05 weniger als 0.07
Die Maske kann selbstverständlich von hochreinem Siliziumdioxyd oder sogenanntem dotiertem Oxyd κ umfaßt sein, das aus Siliziumdioxyd besteht, das mit den gewünschten Akzeptor- oder Donatorverunreinigungen dotiert wurde.
Zusätzlich zum obenerwähnten P-Ätzmittel kann eine Mischung aus wenigstens einem Stoff aus der Gruppe ι bestehend aus Salpetersäure, Chlorwasserstoffsäure, Essigsäure unH Schwefelsäure, wenigstens einem Stoff aus der Gruppe bestehend aus Fluorwasserstoff. Natriumfluorid und Ammoniurnfluorid sowie Wasser oder eine wäßrige alkalische Lösung, zum Beispiel eine ji wäßrige Lösung aus Ätzkali, Ätznatron usw. als Ätzlösung verwendet werden.
Beispiel 1
Wie in F i g. I dargestellt, wurde auf der (111)-Haupt- : ebene eines η+ -leitenden Siliziumsubstrats 1 durch epitaxiales Wachstum aus der Dampfphase eine η-leitende Schicht 2 mit einem spezifischen Widerstand von etwa 1 Ohm-cm und einer Stärke von etwa 3 μπι geHdet. Dadurch ergab sich ein Siliziumplättchen 3, das ji bei 4500C in einem Strom aus einer Mischung aus SiH* und N2 geheizt wurde, um einen Siliziumdioxydfilm 4 von etwa 300 um Stärke auf der Oberfläche der epitaxial aufgebrachten Schicht 2 aufzubringen.
Das Plättchen 3 wurde darauf in einem Stickstoff- r strom bei einer Temperatur von HOO0C 10 Minuten lang geheizt, um die Dichte des Siliziumdioxydfilms 4 zu erhöhen und, wie in F i g. 11 gezeigt, eine öffnung 5 zur Diffusion eines ρ+ -leitenden Schutzringes durch Photoätzung im Siliziumdioxydfilm 4 gebildet. Die Abmessun- « gen der verschiedenen Teile der öffnung 5 betragen 3 = 62μιτι, ί>=49μιη, Γ=3μπι, d=7 μπι, ε=5μηι und /■=3 μπι. In der öffnung 5 blieben 4 inselförmige Streifen 6.
Das Plättchen 3 wurde dann bei einer Temperatur λ-von 45O0C in einem Strom aus SiH«, B2H6, O2 und N2 geheizt. Dabei ergab sich ein Bor enthaltender Siliziumdioxydfilm 7 von 200 nm Stärke auf der Oberfläche des Plättchens 3. Das Plättchen wurde dann in einer Stickstoffatmosphäre bei HOO0C 30 Minuten >ü lang geheizt, um Bor in die epitaxial aufgebrachte Schicht 2 durch die öffnung 5 zu diffundieren und eine ρ+-leitende Schutzringschicht 8 zu bilden, in die Bor eindiffundiert ist, und deren Oberflächenkonzentration mehr als 2-XO20ZcTn3 beträgt (Fig. 2). In Bereichen, wo y, zur Ausbildung einer Basisöffnung 9 (Fig.3) eine Basisschicht gebildet werden sollte, wurden der Siliziumdioxydfilm 4 und der Bor enthaltende Siliziumdioxydfilm 7 des Plättchens 3 durch Photoätzung entfernt Darauf wurde das Plättchen wiederum in dem bo Strom aus SiH4, B2H6, O2 und N2 auf 450° C aufgeheizt, um einen zweiten Bor enthaltenden Siliziumdioxydfilm 10 von 200 nm Stärke auf der Oberfläche des Plättchens 3 auszubilden (F i g. 4).
Der zweite Bor enthaltende Siüziumdioxydfüm 10 des ή Plättchens 3 wurde durch Photoätzung an den Teilen entfernt, wo ein Emitter ausgebildet werden sollte. Damit ergab sich eine Emitteröffnung 11 (Fig.5). Die Emitteröffnung 11 hatte eine Ureite von 1,5 μιτι und eini Länge von 50 μίτι. Obwohl tatsächlich vier öffnungen 1 gebildet wurden, ist der Einfachheit halber in de Zeichnung nur eine derselben dargestellt. Das Plättchei 3 wurde in einem Strom aus Stickstoff 12 Minuten lanj auf eine Temperatur von 10000C aufgeheizt. Dami bildete sich eine p-leitende Schicht 12 mit eindiffundier tem Bor für die Basisschichtverbindung in der epitaxia gewachsenen Schicht 2 unmittelbar unterhalb des Bo enthaltenden Siliziumdioxydfilms 10 in der Basisöffnuni 9, mit Ausnahme der Emitteröffnung 11. Die Oberflä chenkonzentration der p-leitenden Schicht 12 betruj
Darauf wurde durch Hochfrequenzzerstäubung eil Germanium und Bor enthaltender und le'cht ätzbare Siliziumdioxydfilm 13 (im folgenden als mit [Ge+ B dotierter Oxydfilm bezeichnet) auf dem Plättchen . aufgebracht (F i g. 6).
Als Germaniumquelle wurde GeO2 und als Borquelli B2O3 verwendet.
Vier Blätter aus GeO2, je mit einer Fläche von 6 cm und zehn Blätter aus B2O3, je mit einer Fläche vor 0,25 cm2 wurden jeweils auf Quarzplatten mit einei Fläche von 150 cm2 befestigt.
Darauf wurde die Hochfrequenzzerstäubung ange wendet, indem ein Behälter auf ein Vakuum von wenige als 6,7-10-6mbar evakuiert und eine Mischung au: Argon und Sauerstoff im Verhältnis 1 :1 in den Behalte bis auf einen Druck von 1,3 · 10 -2 mbar eingelassei wurde. Darauf wurde eine Anodenspannung von 1,8 kA bei einer Frequenz von 13,56 MHz angelegt. Es wurdi 45 bis 60 Minuten lang zerstäubt.
Das Plättchen wurde darauf in einem Stickstoffstron bei 1000°C 30 Minuten lang geheizt, um aus dem mi (Ge+ B) dotierten Oxydfilm in die Emitteröffnung 1: Bor einzudiffundieren und eine Schicht 14 mi eindiffundiertem Bor für die Basis zu bilden, derei Bor-Oberflächenkonzentration etwa 2 · 10|q/cm3 betrug.
Das Plättchen 3 wurde dann 120 Sekunden lang in da: P-Ätzmittel getaucht, so daß der mit (Ge+ B) dotiert! Oxydfilm 13 völlig aufgelöst wurde (F i g. 7). Nach de Bordiffusion betrug die Ätzgeschwindigkeit des mi (Ge+ B) dotierten Oxydfilms im P-Ätzmittel etwi 3 nm/Sekunde. Dieser Wert ist ausreichend höher al: die Ätzgeschwindigkeit von 0,3 nm/Sek. herkömmli eher, bei einer erhöhten Temperatur gebildete Siliziumdioxydfilme, was eine leichte Entfernung des mi (Ge + B) dotierten Oxydfilms bedeutet.
Auf die Oberfläche des Plättchens 3 wurde durcl Hochfrequenzzerstäubung ein Siliziumdioxydfilm Ii von 200 nm Stärke aufgebracht, der Germanium, Arsei und Bor enthielt. Dieser Film soll im folgenden als mi (Ge + As + B) dotierter Oxydfilm bezeichnet werden.
Auf einem Quarzblatt mit einer Fläche von 150 cm wurden 4 Blätter aus GeO2 mit einer Fläche von j< 6 cm2, die als Germaniumquelle wirkten, 10 Blätter au: B2O3 mit je einer Fläche von 0,25 cm2, die als Borquelli wirkten, und 9 Blätter aus metallischem Arsen mit einen Gewicht von je 10 mg, die als Arsenquelle wirkten befestigt. Unter im wesentlichen den gleichen Bedingun gen wie bei der Ausbildung des mit (Ge+ B) dotierter Oxydfilms wurde die Hochfrequenzzerstäubung durch geführt.
Das Plättchen 3 wurde darauf in einem Stickstoff strom bei 10000C 9 Minuten lang geheizt, um Arsen au; dem mit (Ge+ As+ B) dotierten Oxydfilm in dei Emitteröffnung 11 in den Halbleiterkörper einzudiffun dieren und eine Emitterschicht 16 zu bilden (F i g. 8). Di<
Oberflächenkonzentration der Emitterschicht 16, in die Arsen eindiffundiert war, dürfte bei etwa 1,5· 102"/cmJ gelegen haben.
In den oben beschriebenen Verfahrensstufen wurde in dem Siliziumplättchen 3 ein Transistoraufbau gebildet, dessen Emitteri'bergangstiefe Xje=0,\ μηι, dessen Basisbreite 0,1 μπι, und dessen Basistiefe rings um den Umfang der E nitterschicht 0,2 μιτι betrug, bei einem spezifischen Widerstand der Basisschicht unmittelbar unterhalb der Emitterschicht von 16 kOhm/Quadrat und bei einer Trägerzahl der Basisschicht von Nc = 3 · 1012/ cm2.
Das Plättchen wurde darauf 21 Minuten lang in das P-Ätzmittel getaucht, um den mit (Ge+ As+ B) dotierten Oxydfilm abzulösen und die Oberfläche des Halbleiterplättchens in der öffnung zur Anbringung einer Emitterelektrode 17 freizulegen (die gleiche wie die Emitteröffnung 11) (F i g. 9).
Narh rlpr Diffusion der Verunreinigung betrug die Ätzgeschwindigkeit des mit (Ge+ As+ B) dotierten Oxydfilms beim P-Ätzmittel etwa 30 um/Sekunde.
Der zweite Bor enthaltende Siliziumdioxydfilm des Plättchens wurde darauf durch Photoätzung selektiv geätzt, wobei auf dem ρ+ -leitenden Schutzring 8 fünf öffnungen zur Ausbildung einer Basiselektrode mit einer Breite von je 3 μιτι und einer Länge von je 50 μπι gebildet wurden (F i g. 10).
Darauf wurde auf der Oberfläche des Plättchens 3 durch Elektronenstrahlabscheidung eine Platinschicht von 30 um Stärke aufgebracht und darauf das beschichtete Plättchen in einem Stickstoffstrom bei 700° C 30 Minuten lang geheizt. Dabei bildete sich Platinsilizid auf der Oberfläche des Plättchens 3 in Bereichen, wo eine Emitterelektrode und eine Basiselektrode ausgebildet werden sollten. Das Plättchen 3 wurde darauf in Königswasser gekocht, um das überschüssige Platin zu entfernen. Darauf wurden auf dem Plättchen 3 nacheinander aus der Dampfphase ein Titanfilm von 30 um Stärke und ein Aluminiumfilm von 500 nm Stärke niedergeschlagen, die darauf durch Photoätzung mit Ausnahme an den Elektrodenbereichen entfernt wurden. D'.s Plättchen wurde darauf in mehrere npn-Silizium-Planartransistoren für die Verwendung im Mikrowellenbereich aufgespalten.
Der so hergestellte Transistor besaß, wie oben beschrieben, eine schmale Basisbreite und einen niedrigen Basiswiderstand, so daß seine Leistungsverstärkung und sein Rauschfaktor im Mikrowellenbereich extrem günstig lagen. So betrug beispielsweise die Leistungsverstärkung bei einer Frequenz von 2GHz und einem Kollektorstrom von 10 mA 11 dB. Der Rauschfaktor betrug 3.5 dB bei einem Kollektorstrom von 5 mA.
Andererseits besitzt ein Mikrowellentransistor mit einem Emitter, in den Phosphor eindiffundiert ist, eine Leistungsverstärkung von 1OdB und einen Rauschfaktor von 5 dB. Dies bedeutet, daß der nach dem im Beispiel 1 beschriebenen Verfahren hergestellte Transistor eine weit bessere Leistungsverstärkung und einen weit günstigeren Rauschfaktor aufweist.
Beispiel 2
in diesem Beispiel wurde auf der Oberfläche eines p--ieitenden Siliziumsubstrats 21 durch epitaxiales Wachstum eine p-leitende Schicht mit einem spezifischen Widerstand von 1 Ohm-cm und einer Stärke von 3 μπι aufgebracht. Dadurch entstand ein Siliziumplättchen 23. das in einem Strom aus S1H4, O2 und N2 bei 45O0C aufgeheizt wurde, um auf der epitaxial gewachsenen Schicht 22 :lnen Siliziumdioxydfilm 24 mit einer Stärke von 500 nm abzuscheiden.
Darauf wurde die Schicht in einem Stickstoffstrom bei 11000C 10 Minuten lang geheizt und somit die Dichte des Siliziumdioxydfilms erhöht. Darauf wurde durch Photoätzung an Bereichen, an denen die Basis ausgebildet werden soilte, eine Basisöffnung 25 durch Photoätzung in den Siliziumdioxydfilm 24 eingebracht.
Das Plättchen 23 wurde darauf in einer Mischung aus S1H4, PHj, O2 und N.) bei 450"C geheizt, um auf der Oberfläche des Plättchens einen Phosphor enthaltenden Siliziumdioxydfilm 26 von 300 nm Stärke aufzubringen. Das Plättchen wurde darauf in einem Stickstoffstrom bei IOOO°C2O Minuten lang geheizt, um Phosphor in die epitaxial gewachsene Schicht 22 unmittelbar unterhalb des Phosphor enthaltenden Siliziumdioxydfilms 2h einzudiffundieren. Dabei bildete sich eine Basisschicht 27 mit einer Oberflächenkonzentration von etwa 1 -W/cm^Fig. 12).
Das Plättchen 23 wurde darauf in Fluorwasserstoffsäure getaucht, um die Siliziumdioxydfilme 24 und 26 vollständig aufzulösen (F ig. 13).
Das Plättchen 23 wurde darauf wiederum in der Atmosphäre aus SiHj, O2 und N2 bei 450° geheizt, um auf die Oberfläche des Plättchens einen Siliziumdioxydfilm 28 von einer Stärke von 300 nm aufzubringen. Das Plättchen wurde bei 10000C 5 Minuten lang in einem Stickstoffstrom geheizt, so daß die Dichte des Siliziumdioxydfilms 28 erhöht wurde. Darin wurde durch Photoätzung eine Emitteröffnung 29 gebildet (F ig. 14).
Durch Hochfrequenzzerstäubung wurde auf dem Plättchen 23 ein mit (Ge + B) dotierter Oxydfilm 30 mit einer Stärke von 300 nm gebildet, und zwar im wesentlichen unter den gleichen Bedingungen und unter Verwendung einer Quelle aus ähnlichen Verunreinigungen wie in Beispiel 1, mit der Ausnahme, daß B2Oi eine etwa lOmal größere Fläche als im Beispiel 1 besaß.
Das Plättchen 23 wurde darauf in einem Stickstoffstrom bei 10000C 45 Minuten lang geheizt, um aus dem mit (Ge+ B) dotierten Oxydfilm 30 in der umitteröffnung 29 Bor einzudiffundieren und eine Emitterschicht 31 zu bilden (Fig. 15). Die Oberflächenkonzentration der Emitterschicht 31 betrug etwa 2-1020/cm3, die Emittertiefe 400 nm und die Basisbreite 300 nm.
Das Plättchen 23 wurde darauf etwa 120 Sekunden lang in das P-Ätzmittel getaucht, um den mit (Ge+ B) dotierten Oxydfilm 30 vollständig abzulösen (Fig. 16).
Nach der Bordiffusion betrug die Ätzgeschwindigkeit des mit (Ge + B) dotierten Oxydfilms 30 beim P-Ätzmittel etwa 3 nm/Sekunde. Dieser Wert liegt wesentlich höher als die Ätzgeschwindigkeit von 0,3 nm/Sekunde bei herkömmlichen hochreinen Siliziumdioxydfilmen. Dies bedeutet eine leichte Ätzung des mit (Ge+ B) dotierten Oxydfilms.
Darauf wurde im Siliziumdioxydfilm 24 eine Basiselektrodenöffnung 32 gebildet (Fig. 17). Nach der Aufbringung der Elektroden wurde das Plättchen in mehrere pnp-Silizium-Planartransistoren für die Verwendung im Hochfrequenzbereich aufgespalten.
Wie oben beschrieben, ermöglicht die Erfindung eine leichte Herstellung von pnp-Transistoren nach dem Emitter-Waschverfahren.
Beispiel 3
Auf der Oberfläche eines p-leitenden Siliziumsubstrats 41 mit einem Borgehalt mit einer Konzentration
von ι · 10H/cmJ wurde zur Herstellung eines Siliziumplättchens 43 eine η-leitende Schicht 42 von 1 μηι Stärke und mit eimern Antimongehalt mit einer Konzentration von i-IO'Vcm3 durch epitaxiales Wachstum aufgebracht. Das Plättchen 43 wurde darauf h einer Atmosphäre aus SiH4, O2 und N2 bei 450° geheizt, um einen Siliziumdioxydfilm 44 mit einer Stärke von 500 nm auf der Oberfläche der epitaxial gewachsenen Schicht 43 aufzubringen (Fig. 18).
Im Siliziumdioxydfilm 44 wurde durch Photoätzung eine öffnung 45 gebildet und darauf durch diese Öffnung eine Akzeptorverunreinigung eindiffundiert, so daß sich eine p4-leitende diffundierte Trennschicht 46 bildete.
Durch den Siliziumdioxyd'ilm 44 wurde darauf eine öffnung 47 gebildet, durch die eine Donatorverunreinigung diffundiert wurde, so daß sich eine η *-leitende selektiv diffundierte Schicht 48 für die Source- und Drain-Elektrode bildete.
Das Plättchen 43 wurde darauf mit Fluorwasserstoffsäure behandelt, um den Siliziumdioxydfilm 44 vollständig zu entfernen. Darauf wurde wiederum ein Siliziumdioxydfilm 49 mit einer Stärke von 300 nm auf der Oberfläche des Plättchens 43 in der oben beschriebenen Weise abgeschieden. Im Film 49 wurde durch Photoätzung eine öffnung 50 zur Diffusion des Gate-Bereiches mit einer Breite von 1,5 μπι gebildi t (Fig. 19).
Durch das gleiche Hochfrequenz-Zerstäubungsverfahren wie in Beispiel 2 wurde adf dem Siliziumdioxydiilm 49 ein mit (Ge+ B) dotierter Oxydfilm 51 von 300 nm Stärke aufgebracht. Darauf wurde das Plättchen 43 in einem Stickstoffstrom bei 900°C 15 Minuten lang geheizt, so daß sich eine ρ + -leitende diffundierte Schicht 52 für die Gate-Elektrode bildete, deren Oberflächenkonzentration 2 1020/cm! und deren Diffusionstiefe 0,1 μιη betrug (F ig. 20).
Durch Elektronenstrahlabscheidung aus der Dampfphase wurde auf der Oberfläche des Plättchens 43 ein Platinfilm von 30 nm Stärke aufgebracht. Darauf wurde das Plättchen in einem Stickstoffstrom geheizt, um auf der Oberfläche desselben einen Film aus Platinsilizid zu bilden, und zwar in Bereichen, an denen verschiedene Elektroden ausgebildet werden sollten. Darauf wurde das Plättchen 43 zur Entfernung überflüssigen Platins in Königswasser gekocht.
Darauf wurden durch Dampfabscheidung eines Titanfilms und eines Aluminiumfilms in der gleichen Weise wie im Beispiel 1 eine Source-Elektrode 54, eine Drain-Elektrode 56 und eine Gate-Elektrode 55 gebildet (F ig. 21).
Auf diese Weise wurde ein Silizium-Feldeffekttransistor vom Sperrschicht-Typ für die Verwendung im Mikrowellenbereich fertiggestellt.
Durch die oben beschriebenen Verfahrensstufen ist die Herstellung von Gate-, Source- und Drain-Elektroden mit hoher Genauigkeit möglich, so daß sich ein Halbleiterelement hoher Qualität ergibt. Beispielsweise zeigte der Transistor eine maximale Leistungsverstärkung von 10 dB bis 1000 MHz bei einer Gate-Elektrode von 1,5 μΓΉ Länge und 500 μίτι Breite.
Beispiele für abgewandelte Verfahrensstufen
Der Germanium enthaltende Siliziumdioxydfilm kann zusätzlich zur oben beschriebenen Hochfrequenzzerstäu'oung durch chemische Ablagerung gebildet werden. Beispielsweise kann der (Ge+As+ B) enthaltende Oxydfilm leicht aus einer Atmosphäre aus SiH4, GeH4,
AsH3, BpHi, und O2 bei einer Reaktionstemperatur gebildet werden, die niedriger ist als die Diffusionstemperatur. Andere gasförmige oder leicht verdampfbare Verbindungen wie SiCU, SiHCI3, GeCU, AlSi3, BBr3, BCl3 usw. können als Ausgangsmaterial verwendet werden.
Die Diffusion zur Ausbildung der ,, +-leitenden Schutzringschicht 8 und der p-leuenden Schicht in Beispiel 1 ist nicht auf die Verwendung des (Ge+ B) enthaltenden Oxyds beschränkt. Statt dessen können sie durch Dampfphasen-Diffusion unter Verwendung von BBr3 oder B2OJ als Verunreinigungsquelle gebildet werden.
Ähnlich kann die Diffusion von Bor durch die Emitteröffnung 11 im Beispiel 1 durch Dampiphasendifi'usion erreicht werden. Insbesondere entstehen dabei keine Schwierigkeiten, weil die Diffusion des Bors im Beispiel 1 vor der Diffusion des Arsens erfolgt, obwohl die Emitteröffnung 11 durch die Behandlung mit der Ätzlösung etwas erweitert werden kan:;, die zur Entfernung des Siliziumdioxydfilms auf der Oberfläche nach der Diffusion von Bor durchgeführt wird, solange die Oberflächenkonzentration auf dem I'mfang der Schicht, in die Bor eindiffundiert ist, nicht wesentlich von der in der Mitte der öffnung 11 abweicht. Selbstverständlich ist es wünschenswert, daß der auf der diffundierten Schicht gebildete Siliziumdioxydfilm möglichst dünn ist.
Während in Beispiel 1 die Diffusion von Bor für die Basis und die Diffusion von Arsen für den Emitter in unabhängigen Stufen erfolgen, können die Basis- und Emitterschichten auch in einer Stufe gebildet werden, indem der (Ge+ As+ B) enthaltende Oxydfilm auf der Oberfläche des Plättchens unmittelbar nach der Ausbildung der Emitteröffnung 11 abgedeckt und darauf das Plättchen bei einer erhöhten Temperatur geheizt wird.
Obwohl ferner in den oben beschriebenen Ausführungsformen zuerst die Emitteröffnung in dem (Ge + B) enthaltende Oxydfilm ausgebildet und darauf Bor eindiffundiert wurde, ist ü ebenso möglich, erst Bor einzudiffundieren und darauf die öffnung zur Diffusion des Arsens zu bilden.
Die folgende Tabelle zeigt Ätzgeschwindigkeiten von Beispielen, wobei die Filme mit einer Ätzmisc! · ng aus HCl, H2O und NH4F im Verhältnis von 10:10:1 geätzt wurden. Die Ätzgeschwindigkeiten dieser Beispiele liegen beträchtlich höher als die Ätzgeschwindigkeit von 0,2 nm Sekunde bei reinem Siliziumdioxydfilm. Der Gehalt an Zusatzsubstanzen im Siliziumdioxydfilm ist in > Mol-% angegeben.
Ziisat/subsum/
MoI-
A !/geschwindigkeit nm/Sekimde
Gc + B
As
Ge 10
B 6
Ge 10
As 14
10
1.05
1.1
1.0
Anstatt die öffnungen in der Maske durch Photoätzung zu bilden, wie es in den vorhergehenden Beispielen beschrieben wurde, können auch andere Feinbearbeitungsverfahren angewendet werden, wie beispielsweise das Freilegungsverfahren mittels Elektronenstrahl und dergleichen.
Das Herstellungsverfahren ist auch für integrierte Schaltungen geeignet.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen eines Halbleiterbauelements, bei dem auf wenigstens einem Teil der Oberfläche eines Siliziumhalbleiterkörpers eine wenigstens eine öffnung aufweisende Isolierschicht ausgebildet wird, die im wesentlichen aus Siliziumdioxyd besteht, anschließend auf die Oberfläche des Halbleiterkörpers wenigstens im Bereich der öffnung der Isolierschicht ein ebenfalls im wesentlichen aus Siliziumdioxyd bestehender Film aufgebracht wird, der als Dotierungsstoff Bor oder Arsen enthält, dann im Halbleiterkörper mittels Diffusion des Dotierungsstoffes durch die öffnung in der Isolierschicht eine dotierte Zone gebildet wird und danach der Halbleiterkörper mit einem Ätzmittel behandelt wird, um den den Dotierungsstoff enthaltenden Film in der öffnung der Isolierschicht vom Halbleiterkörper zu entfernen, dadurch gekennzeichnet, daß der wenigstens im Bereich der Öffnung der Isolierschicht aufgebrachte Film außer dem Dotierungsstoff noch Germanium mit einem Anteil von mehr als einem MoI-% enthält, so daß die Ätzgeschwindigkeit des Films wesentlich höher als die der Isolierschicht ist, die elektrischen Eigenschaften der dotierten Zone jedoch nahezu unbeeinflußt bleiben.
DE2031235A 1969-06-24 1970-06-24 Verfahren zum Herstellen eines Halbleiterbauelementes Expired DE2031235C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP44049370A JPS4932028B1 (de) 1969-06-24 1969-06-24

Publications (3)

Publication Number Publication Date
DE2031235A1 DE2031235A1 (de) 1971-01-14
DE2031235B2 DE2031235B2 (de) 1978-04-27
DE2031235C3 true DE2031235C3 (de) 1979-01-18

Family

ID=12829123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2031235A Expired DE2031235C3 (de) 1969-06-24 1970-06-24 Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (6)

Country Link
US (1) US3761328A (de)
JP (1) JPS4932028B1 (de)
DE (1) DE2031235C3 (de)
FR (1) FR2047914B1 (de)
GB (1) GB1282063A (de)
NL (1) NL166155C (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069493A (en) * 1970-10-02 1978-01-17 Thomson-Csf Novel integrated circuit and method of manufacturing same
FR2186734A1 (en) * 1972-05-29 1974-01-11 Radiotechnique Compelec Microwave semiconductor component production - by simultaneous multiple diffusion from doped insulation films
NL184552C (nl) * 1978-07-24 1989-08-16 Philips Nv Halfgeleiderinrichting voor hoge spanningen.
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
US4252582A (en) * 1980-01-25 1981-02-24 International Business Machines Corporation Self aligned method for making bipolar transistor having minimum base to emitter contact spacing
US4414737A (en) * 1981-01-30 1983-11-15 Tokyo Shibaura Denki Kabushiki Kaisha Production of Schottky barrier diode
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
DE3806287A1 (de) * 1988-02-27 1989-09-07 Asea Brown Boveri Aetzverfahren zur strukturierung einer mehrschicht-metallisierung
US5120669A (en) * 1991-02-06 1992-06-09 Harris Corporation Method of forming self-aligned top gate channel barrier region in ion-implanted JFET
US8226840B2 (en) * 2008-05-02 2012-07-24 Micron Technology, Inc. Methods of removing silicon dioxide
CN115380173A (zh) * 2020-04-07 2022-11-22 阿莫善斯有限公司 折叠板及折叠板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3342650A (en) * 1964-02-10 1967-09-19 Hitachi Ltd Method of making semiconductor devices by double masking
US3432405A (en) * 1966-05-16 1969-03-11 Fairchild Camera Instr Co Selective masking method of silicon during anodization

Also Published As

Publication number Publication date
DE2031235B2 (de) 1978-04-27
DE2031235A1 (de) 1971-01-14
FR2047914A1 (de) 1971-03-19
GB1282063A (en) 1972-07-19
NL166155B (nl) 1981-01-15
NL7009238A (de) 1970-12-29
NL166155C (nl) 1981-06-15
US3761328A (en) 1973-09-25
FR2047914B1 (de) 1973-11-16
JPS4932028B1 (de) 1974-08-27

Similar Documents

Publication Publication Date Title
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3034078C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE3490007T1 (de) Verfahren zur Herstellung von Solarzellen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2031235C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE19634617A1 (de) Solarzelle
DE2704413A1 (de) Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE3790981B4 (de) Verfahren zum Herstellen einer Photovoltaik-Solarzelle
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1803024B2 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE3030660A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE2048482A1 (de) Feldeffekttransistor mit kurzem Kanal
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN