NL166155B - Werkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening voorziene eerste laag van siliciumdioxyde en in de gehele opening een tweede laag van siliciumdioxyde worden aangebracht, aan welke tweede laag een dusdanige hoeveelheid van een verbinding van een element verschillend van een doteringsstofelement is toegevoegd dat de etssnelheid van de twerkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening v - Google Patents
Werkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening voorziene eerste laag van siliciumdioxyde en in de gehele opening een tweede laag van siliciumdioxyde worden aangebracht, aan welke tweede laag een dusdanige hoeveelheid van een verbinding van een element verschillend van een doteringsstofelement is toegevoegd dat de etssnelheid van de twerkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening vInfo
- Publication number
- NL166155B NL166155B NL7009238.A NL7009238A NL166155B NL 166155 B NL166155 B NL 166155B NL 7009238 A NL7009238 A NL 7009238A NL 166155 B NL166155 B NL 166155B
- Authority
- NL
- Netherlands
- Prior art keywords
- semi
- manufacturing
- device including
- dioxide
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title 2
- 238000004519 manufacturing process Methods 0.000 title 2
- 238000000034 method Methods 0.000 title 2
- 239000011248 coating agent Substances 0.000 title 1
- 238000000576 coating method Methods 0.000 title 1
- 238000005530 etching Methods 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 235000012239 silicon dioxide Nutrition 0.000 title 1
- 239000000377 silicon dioxide Substances 0.000 title 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/04—Dopants, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/141—Self-alignment coat gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44049370A JPS4932028B1 (nl) | 1969-06-24 | 1969-06-24 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL7009238A NL7009238A (nl) | 1970-12-29 |
NL166155B true NL166155B (nl) | 1981-01-15 |
NL166155C NL166155C (nl) | 1981-06-15 |
Family
ID=12829123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL7009238.A NL166155C (nl) | 1969-06-24 | 1970-06-24 | Werkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening voorziene eerste laag van siliciumdioxyde en in de gehele opening een tweede laag van siliciumdioxyde worden aangebracht, aan welke tweede laag een dusdanige hoeveelheid van een verbinding van een element verschillend van een doteringsstofelement is toegevoegd dat de etssnelheid van de twerkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening v |
Country Status (6)
Country | Link |
---|---|
US (1) | US3761328A (nl) |
JP (1) | JPS4932028B1 (nl) |
DE (1) | DE2031235C3 (nl) |
FR (1) | FR2047914B1 (nl) |
GB (1) | GB1282063A (nl) |
NL (1) | NL166155C (nl) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4069493A (en) * | 1970-10-02 | 1978-01-17 | Thomson-Csf | Novel integrated circuit and method of manufacturing same |
FR2186734A1 (en) * | 1972-05-29 | 1974-01-11 | Radiotechnique Compelec | Microwave semiconductor component production - by simultaneous multiple diffusion from doped insulation films |
CA1131801A (en) * | 1978-01-18 | 1982-09-14 | Johannes A. Appels | Semiconductor device |
NL184552C (nl) * | 1978-07-24 | 1989-08-16 | Philips Nv | Halfgeleiderinrichting voor hoge spanningen. |
US4252582A (en) * | 1980-01-25 | 1981-02-24 | International Business Machines Corporation | Self aligned method for making bipolar transistor having minimum base to emitter contact spacing |
US4414737A (en) * | 1981-01-30 | 1983-11-15 | Tokyo Shibaura Denki Kabushiki Kaisha | Production of Schottky barrier diode |
US4883767A (en) * | 1986-12-05 | 1989-11-28 | General Electric Company | Method of fabricating self aligned semiconductor devices |
DE3806287A1 (de) * | 1988-02-27 | 1989-09-07 | Asea Brown Boveri | Aetzverfahren zur strukturierung einer mehrschicht-metallisierung |
US5120669A (en) * | 1991-02-06 | 1992-06-09 | Harris Corporation | Method of forming self-aligned top gate channel barrier region in ion-implanted JFET |
US8226840B2 (en) * | 2008-05-02 | 2012-07-24 | Micron Technology, Inc. | Methods of removing silicon dioxide |
CN115380173A (zh) * | 2020-04-07 | 2022-11-22 | 阿莫善斯有限公司 | 折叠板及折叠板的制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3342650A (en) * | 1964-02-10 | 1967-09-19 | Hitachi Ltd | Method of making semiconductor devices by double masking |
US3432405A (en) * | 1966-05-16 | 1969-03-11 | Fairchild Camera Instr Co | Selective masking method of silicon during anodization |
-
1969
- 1969-06-24 JP JP44049370A patent/JPS4932028B1/ja active Pending
-
1970
- 1970-06-23 US US00049007A patent/US3761328A/en not_active Expired - Lifetime
- 1970-06-24 FR FR7023384A patent/FR2047914B1/fr not_active Expired
- 1970-06-24 GB GB30634/70A patent/GB1282063A/en not_active Expired
- 1970-06-24 NL NL7009238.A patent/NL166155C/nl not_active IP Right Cessation
- 1970-06-24 DE DE2031235A patent/DE2031235C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2031235B2 (de) | 1978-04-27 |
JPS4932028B1 (nl) | 1974-08-27 |
FR2047914A1 (nl) | 1971-03-19 |
DE2031235C3 (de) | 1979-01-18 |
FR2047914B1 (nl) | 1973-11-16 |
GB1282063A (en) | 1972-07-19 |
NL7009238A (nl) | 1970-12-29 |
DE2031235A1 (de) | 1971-01-14 |
US3761328A (en) | 1973-09-25 |
NL166155C (nl) | 1981-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL7501529A (nl) | Veldeffect halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. | |
NL7510336A (nl) | Halfgeleiderinrichting en werkwijze voor het ver- vaardigen daarvan. | |
NL141329B (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een maskerlaag van siliciumnitride, alsmede aldus vervaardigde halfgeleiderinrichting. | |
NL165002B (nl) | Werkwijze voor het vervaardigen van een halfgeleiderin- richting, waarbij oneffenheden van het oppervlak van een substraat worden verwijderd. | |
NL186608C (nl) | Werkwijze voor het vervaardigen van een geintegreerde halfgeleiderinjectie-logicainrichting. | |
NL161305B (nl) | Werkwijze voor het vervaardigen van een halfgeleiderin- richting. | |
NL163059C (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrich- ting, waarbij een op een oppervlak van een halfgeleider- lichaam aangebrachte laag materiaal met ionen wordt ge- bombardeerd. | |
NL153947B (nl) | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze. | |
NL154870B (nl) | Metalen montageband te gebruiken bij de fabricage van halfgeleiderinrichtingen, werkwijze voor het met behulp van deze montageband fabriceren van halfgeleiderinrichtingen en met deze werkwijze verkregen halfgeleiderinrichting. | |
NL170901C (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. | |
NL7613893A (nl) | Halfgeleiderinrichting met gepassiveerd opper- vlak, en werkwijze voor het vervaardigen van de inrichting. | |
NL166155C (nl) | Werkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening voorziene eerste laag van siliciumdioxyde en in de gehele opening een tweede laag van siliciumdioxyde worden aangebracht, aan welke tweede laag een dusdanige hoeveelheid van een verbinding van een element verschillend van een doteringsstofelement is toegevoegd dat de etssnelheid van de twerkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij op een oppervlak van een half- geleiderlichaam een van een opening v | |
NL162250C (nl) | Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen. | |
FR1519780A (fr) | Dispositifs semi-conducteurs intégrés et leurs procédés de fabrication | |
NL162789C (nl) | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. | |
NL162511C (nl) | Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling. | |
NL7313572A (nl) | Werkwijze voor het etsen van silicium- of ger- mplakken en halfgeleiderinrichtingen ver- igd met toepassing van deze werkwijze. | |
FR1343800A (fr) | Dispositifs semi-conducteurs et leurs procédés de fabrication | |
BR7018863D0 (pt) | Dispositivo semicondutor integrado | |
NL149638B (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. | |
NL143733B (nl) | Werkwijze voor het selectief etsen van een gedeelte van een siliciumlichaam en geetst siliciumlichaam. | |
NL154059B (nl) | Werkwijze voor het etsen van siliciumnitride in aanwezigheid van gedoteerd silicium. | |
NL154866B (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting alsmede halfgeleiderinrichting, vervaardigd volgens de werkwijze. | |
NL155131B (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting en aldus vervaardigde halfgeleiderinrichting. | |
NL7712388A (nl) | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
V4 | Discontinued because of reaching the maximum lifetime of a patent |