DE2425756A1 - Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung

Info

Publication number
DE2425756A1
DE2425756A1 DE19742425756 DE2425756A DE2425756A1 DE 2425756 A1 DE2425756 A1 DE 2425756A1 DE 19742425756 DE19742425756 DE 19742425756 DE 2425756 A DE2425756 A DE 2425756A DE 2425756 A1 DE2425756 A1 DE 2425756A1
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
openings
exposed
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742425756
Other languages
English (en)
Other versions
DE2425756C2 (de
Inventor
Jun William Clayton Robinette
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2425756A1 publication Critical patent/DE2425756A1/de
Application granted granted Critical
Publication of DE2425756C2 publication Critical patent/DE2425756C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

TEXAS INSTRUMENTS INCORPORATED
"13500 North Central Expressway
Dallas, Texas 75222/V.St.A.
Unser Zeichen: T 1577
Verfahren zur selektiven Maskierung einer Substratoberfläche während der Herstellung einer Halbleitervorrichtung
Die Erfindung betrifft ganz allgemein Verfahren zur selektiven Maskierung einer Substratoberfläche und insbesondere ein verbessertes Verfahren zur Bildung einer zusammengesetzten Diffusionsmaske bei der Herstellung einer Halbleitervorrichtung.
Beim Aufbau einer integrierten Schaltung hält man zur Erhöhung der Packungsdichte die Abmessungen der Vorrichtung zweckmässig so klein als möglich. Dieser Forderung nach Verkleinerung der Abmessungen steht in. erster Linie die Ausrichtung der Maske entgegen. Das heißt bei der Herstellung von Halbleitervorrichtungen, z.B. integrierten
Dr.Ha/Mk
409882/0768
Schaltungen, muß das Halbleitermaterial, zur Änderung des Leitungstyps oder zur Änderung des spezifischen Widerstands selektiv mit Störstoffen dotiert werden, um so die verschiedenen Vorrichtungen zu erhalten. In typischer Weise wird das Halbleitersubstrat selektiv unter Anwendung mehrerer aufeinanderfolgender Diffusionsstufen dotiert. Bei dieser Methode verwendet man mehrere Masken zur Festlegung der Stellen auf der Oberfläche des Halbleiterkörpers, welche der Diffusion unterworfen werden sollen. Übliche fotolithografische Methoden zur Festlegung des Maskierungsmusters erfordern eine ganz genaue Ausrichtung zwischen benachbarten Bereichen auf der Oberfläche des Halbleiterkörpers um eine falsche Ausrichtung der Maske, ungenaue Öffnungsgrössen, eine zu starke Ätzung, Materialabtragungen usw. zu verhindern. Der Abstand zwischen verschiedenen Öffnungen in den Masken wird mit zxuiehmender Komplexität der herzustellenden Vorrichtung extrem kritisch, da man auf einer relativ kleinen Fläche auf dem Halbleiterkörper eine große Vielzahl von Schaltungselementen erhalten will. Die Erzielung einer hohen Packungsdichte, wobei viele Schaltungselemente in einer begrenzten Fläche gebildet werden, wird daher schwierig. Obwohl bereits verschiedene Vorschläge zur Verwendung dünnerer Masken zur Verbeserung der Auflösung gemacht wurden, schlugen solche Versuche doch in der Regel fehl, da die Ausrichtung aufeinanderfolgender Masken immer noch ein Problem bleibt und da eine dünne Maske die darunter befindlichen Oberflächenbereiche nicht ausreichend schützt.
Ein weiterer Vorschlag zur selektiven Maskierung einer Siliciumhalbleiteroberfiäche betrifft die Verwendung einer Siliciumnitridschicht als Ätzmaske für eine darunter befindliche Siliciumdioxidschicht. Das Siliciumnitrid
409882/0768
wird in die Form eines Musters gebracht und unter Freilegung darunter befindlicher Teile der Siliciumdioxidschicht geätzt. Die Siliciumnitridätzung bewirkt nahezu keine Ätzung des Siliciumdioxids. bann wird das Siliciumdioxid zur Entfernung des freigelegten Siliciumdioxids bis herunter auf das Siliciumsubstrat geätzt. Diese Methode bringt verschiedene Probleme mit sich. Zunächst wird das Siliciumnitrid bei jeder Siliciumdioxidentfernung und Aufrauhung für die Diffusion unterhöhlt, was spätere Metallisierungen zur Verbindung der Schaltelemente erschwert. Da die Aussenf lache des Siliciumnitrids sich in Siliciumdioxid umwandelt, ist die Entfernung des gesamten Siliciumnitrids anschliessend an die Diffusionsvorgänge auch schwierig. Auch vergrössern sich in dem Siliciumnitrid geöffnete Fenster in Folge einer Unterhöhlung des darunter befindlichen Oxids; dies ist insbesondere dann ein Problem, wenn mehr als eine Ätzung erforderlich ist, da dadurch die Abstände zwischen eindiffundierten Zonen verkleinert werden. Dies kann zu geringerer Zuverlässigkeit der Vorrichtung, verschiedenen Schaltparametern usw. führen. Außerdem erfolgt bei jedem Verfahrensschritt eine Oxidation in allen Diffusionszonen, d.h. in den nicht von Siliciumnitrid bedeckten Zonen. Das ergibt eine ausgeprägte Oxidation und erschwert die Metallisierung.·
Aufgabe der Erfindung ist daher die Schaffung einer Diinnfilm-Maskierungsmethode mit hoher Auflösung zur Anwendung bei der Herstellung von mikrominiaturisierten Halbleitervorrichtungen.
Eine weitere Aufgabe der Erfindung ist die Schaffung eines Verfahrens, bei dem eine einzige zusammengesetzte Maske
409882/0768
gebildet wird, die mehrere in einem genauen Abstand befindliche Flächengruppen aufweist und eine verbesserte Auflösung ergibt, wodurch die Anzahl der bisher bei einer Mehrfachmaskierung erforderlichen kritischen Ausrichtungen herabgesetzt wird.
Eine weitere Aufgabe der Erfindung ist die Schaffung eines wirksameren Verfahrens zur Herstellung von Halbleitervorrichtungen mit einer wesentlich erhöhten Packungsdichte von Schaltungselementen.
Kurz ausgedrückt schafft die Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung. Das Verfahren -umfaßt die Aufbringung einer haftenden Dünnfilmmaske in Musterform auf einer Substratoberfläche, wobei diese Maske mehrere, einen genauen Abstand aufweisende Öffnungsgruppen besitzt. Eine zweite haftende Dünnfilmmaske wird dann auf die erste Maske aufgebracht. Die zweite Maske erhält ein solches Muster, daß nur eine Öffnungsgruppe in der ersten Maske selektiv freigelegt wird. Die dadurch freigelegten Substratstellen werden mit Störstoffen dotiert. Anschliessend wird eine dritte haftende Dünnfilmmaske auf dem zusammengesetzten Gebilde in Form eines solchen Musters aufgebracht, daß nur eine zweite Öffnungsgruppe in der ersten Maske selektiv freiliegt und so einen zweiten gewünschten Prozeß zur Modifizierung der wieder freigelegten Substratsteilen ermöglicht. Es sei bemerkt, daß jede Öffnungsgruppe in der ersten Maske leicht hätte in einer getrennten Maske erhalten werden können, wodurch die Verwendung von nur zwei Masken anstatt drei möglich gewesen wäre; eine solche Methode würde jedoch keine genügend genaue Abstandhaltung der zweiten Öffnungsgruppe in Bezug auf die
409882/0768
erste Öffnungsgruppe ermöglichen, wie dies erfindungsgemäß angestrebt wird, und zwar wegen der begrenzten Genauigkeit, mit welcher eine zweite Maske in Bezug auf eine auf einem ersten Substrat befindliche Maske ausgerichtet werden kann.
Verschiedene weitere Aufgaben und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen in"Verbindung mit der Zeichnung.
In der Zeichnung zeigen:
Fig. 1 bis 9 Querschnittsansichten eines Teils einer integrierten Schaltungsstruktur, die verschiedene Stufen während der Herstellung einer Halbleitervorrichtung gemäß der Erfindung mit mehreren darin gebildeten Schaltungselementen erläutern und
Fig. 10 eine Draufsicht auf Fig. 9, welche den mit
dem erfindungsgemässen Verfahren erzielbaren Abstand zwischen einzelnen Schaltelementen erläutert.
Fig. 1 zeigt ein Substrat 10 aus einem Halbleitermaterial mit vorherbestimmten Leitungstyp, vorzugsweise p-leitendem Silicium; gegebenenfalls kann auch ein η-leitender Halbleiter verwendet werden. Diesbezüglich sei bemerkt, daß der hier genannte Leitungstyp leicht umgekehrt werden kann und lediglich der Erläuterung halber angegeben ist. Zur geeigneten Präparierung des Substrats 10 für die Herstellung von Halbleitervorrichtungen können übliche Verfahren angewendet.werden. Auf einer Oberfläche des Substrats 10 wird dann nach bekannten Methoden eine Isolierschicht 12 aus beispielsweise Siliciumdioxid aufge-
409882/0768
bracht. Diese Schicht 12 kann z.B. durch thermische Oxidation einer geeignet präparierten Oberfläche des Substrats 10 bei einer Temperatur von etwa 100O0C während einer Zeit, die zur Erzielung einer Dioxiddicke von etwa 1500 bis 6000 Angström ausreicht, erhalten werden.
Die Schicht 12 wird nach üblichen Methoden maskiert und geätzt, so daß man eine Vielzahl von Öffnungen 14 erhält. Die durch die Öffnungen 14 freigelegten Teile des Substrats 10 werden nach üblichen Methoden zur Bildung von mehreren Bereichen 16 vom entgegengesetzten Leitungstyp an der Oberfläche des HalbleiterSubstrats 10 dotiert, wobei diese Bereiche 16 allgemein als "vergrabene" Schichten (buried layers) bezeichnet werden und in Fig. 2 als n+leitende Bereiche dargestellt sind. Die "vergrabenen"Schichten 16 können in typischer Weise durch Eindiffusion eines Störstoffs, z.B. Antimon oder Arsen, in die Oberfläche des Halbleitersubstrats 10 nach üblichen Methoden gebildet werden.
Der Rest der Dioxidschicht 12 wird dann entfernt, wie dies Fig. 3 zeigt, und eine epitaktisch abgeschiedena Schicht bedeckt dann die ganze Oberfläche des Substrats 10, einschließlich der an dessen Oberfläche gebildeten "vergrabenen" Schichten 16. Die epitaktische Schicht 18 ist vom entgegengesetzten Leitungstyp wie das darunter befindliche Halb- ■ leitersubstrat 10, d.h. sie ist η-leitend und besitzt somit den gleichen Leitungstyp wie die vergrabenen Schichten 16. Vorzugsweise ist die epitaktische Schicht 18 im Verhältnis zur Dicke des Halbleitersubstrats 10 verhältnismässig dünn, was zur Erzielung der gewünschten Miniaturisierung der fertigen Vorrichtung beiträgt; in typischer Weise kann ihre Dicke zwischen 2 und 4 Mikron betragen.
409882/0768
In Fig. 4 wird eine erste Schicht 20 aus einem bestimmten Material auf der freiliegenden Oberfläche der epitaktischen Schicht 18 abgeschieden. Diese erste Schicht 20 besteht aus einem Material, welches die Oberfläche der epitaktischen Schicht 18 aktiviert und auch die epitaktische Schicht vor einer Reaktion mit anschliessend abgeschiedenen Materialien, was zu unerwünschten elektrischen Eigenschaften führen könnte, schützt. Die Schicht 20 besteht vorzugsweise aus einem Isolator, z.B. Siliciumdioxid, obwohl verschiedene andere Stoffe in bestimmten Fällen, wenn sie die vorstehend erwähnten Bedingungen erfüllen, verwendbar sind. Die Schicht 20 kann etwa 6000 Angstrom dick sein, obwohl ihre genaue Dicke nicht wesentlich ist, solange sie nur zum Schutz der darunter befindlichen epitaktischen Schicht 18 gegen unerwünschte Diffusionsreaktionen während späterer Verfahrensstufen ausreicht. Die Siliciumdioxidschicht 20 kann auf übliche Weise durch thermische Oxidation der Oberfläche der epitaktischen Schicht 18 in einem geeigneten Reaktor bei einer Temperatur und während einer zur Erzielung, einer gewünschten Ox'iddicke ausreichenden Zeit gebildet werden. Auf der Siliciumdioxidschicht 20 wird dann eine Schicht 22 abgeschiedenj die Schicht 22 besteht vorzugsweise aus Siliciumnitrid. Die Schicht 22 muß andere Ätzeigenschaften besitzen als die darunter befindliche Schicht 20, wie sich bei der Diskussion von Fig. 6 ergibt. Die Siliciumnitridschicht 22 kann in"dem gleichen Reaktor wie die darunter befindliche Siliciumdioxidschicht 20 aufgebracht werden. In bestimmten Fällen kann die Siliciumnitridschicht durch andere Materialien, z.B. Aluminiumoxid und verschiedene .hochschmelzende Metalle wie Molybdän, Wolfram usw. ersetzt werden, obwohl im Fall der Verwendung leitender Materialien diese vor einer anschliessenden
409882/0768
Metallisierung entfernt werden müssen.
Gemäß einem wesentlichen Merkmal der Erfindung wird der Schicht 24 vorzugsweise eine Dicke von nicht mehr als einem Fünftel der Dicke der Schicht 20 oder der Schicht gegeben und vorzugsweise ist die Dicke mindestens um eine Größenordnung kleiner als die entweder der Schicht 20 oder 22; bei einer bevorzugten Ausführungsform beträgt diese Dicke etwa 300 Angström. Da die Schicht 24 extrem dünn ist kann man darin ein gewünschtes Öffnungsmuster mit extrem hoher Auflösung bilden, in welchem der Abstand zwischen benachbarten Öffnungen in Folge der Dünne der Schicht extrem klein sein kann. Eine Schicht 26 aus üblichem Fotolack kann zur Festlegung der Öffnungen 28 verwendet werden. Außerdem ist in Folge der verhältnismässig dünnen Schicht 24 eine verhältnismässig kurze Zeit zum Ätzen der Öffnungen erforderlich, wodurch Probleme bezüglich des Abhebens des Fotolacks oder dergleichen kaum auftreten. Infolgedessen kann man ein gewünschtes Muster von öffnungen 28 in der Schicht 24 unter Anwendung üblicher fotolithografischer Methoden zur Freilegung vorherbestimmter Zonen in der darunter befindlichen Schicht 22 anwenden, die dann selektiv durch Ätzen oder dergleichen entfernt werden kann. Anschliessend können die gleichzeitig in der ersten Oxidschicht 20 freigelegten Bereiche entfernt werden, wodurch bestimmte Bereiche in der epitaktischen Schicht 18 freigelegt werden, so daß die erforderlichen Diffusionsstufen unter Bildung des gewünschten Schaltungs elements durchgeführt werden können. Diesbezüglich wird der Erläuterung halber das erfindungsgemässe Verfahren anschliessend für die Bildung eines Transistors, eines
409882/0768
Widerstands und Isolierzonen dazwischen beschrieben, obwohl natürlich nach dem erfindungsgemässen Verfahren verschiedene andere Schaltungselemente und Kombinationen derselben erhältlich sind.
Bei dem Verfahren werden übliche fotolithografische Methoden zur Abscheidung, selektiven Belichtung und Ätzung einer Fotolackschicht zur Festlegung eines Maskierungsmusters 26 (Fig.4) aus Fotolack angewendet, wobei bestimmte Oberflächenbereiche 28 der darunter befindlichen Oxidschicht 24 durch Öffnungen in der Fotolackmaske freigelegt werden, während der Rest der Schicht 24 durch die Fotolackschicht bedeckt und geschützt wird. Die freigelegten Bereiche 28 der Siliciumdioxidschicht 24 werden dann entfernt und zwar vorzugsweise mittels eines selektiven Ätzverfahrens, bei dem ein vorherbestimmtes Ätzmittel aufgebracht wird, das das Siliciumdioxid angreift, jedoch mit der schützenden Fotolackmaske 26 im wesentlichen nicht reagiert. In typischer Weise kann hierfür eine Lösung von Fluorwasserstoffsäure verwendet werden. Da die Schicht 24 verhältnismässig dünn ist, geht das Ätzen ziemlich schnell vor sich und dauert in bestimmten Fällen nur ein oder zwei Minuten, wodurch kaum eine Unterhöhlung und ein Abheben des Fotolacks erfolgt und die Genauigkeit der Ätzung ein Maximum beträgt. Die freigelegten Bereiche 28 entsprechen allen Bereichen des darunter befindlichen Substrats 10, in denen eine Dotierung erfolgen soll; Wie nachstehend näher erläutert wird, wird in einer Stufe eine erste Gruppe von dotierten Zonen, entsprechend einem ersten Bereich von Zonen 28 erzielt, während eine zweite Gruppe von dotierten Zonen entsprechend einer zweiten Gruppe von Zonen 28 später gebildet wird.
AO9882/07 68
In Fig. 5 ist die Schicht 24 mit mehreren Öffnungen darin dargestellt, die sich an den vorher freigelegten Stellen 28 "befinden, die nicht durch die Fotolackschicht 26 bedeckt waren. Die Öffnungen 30 sind untereinander abstandsmässig extrem genau festgelegt und zwar in Folge der hohen Auflösung, die bei der Bildung dieses Öffnungsmusters in der verhältnismässig dünnen Schicht 24 erzielt wird. Diese Öffnungen legen den ersten Teil einer anschliessend gebildeten zusammengesetzten Maske frei, wie nachstehend näher erläutert wird, die zur Bildung von Isolierzonen, der Basis- und Kollektorzone eines Transistors und eines Widerstands verwendet wird. Diesbezüglich sei bemerkt, daß all diese Zonen durch eine einzige Maske festgelegt und voneinander im Abstand gehalten werden, so daß kritische räumliche Ausrichtungen sowie Öffnungsgrössen innerhalb eines verhältnismässig genau definierten einzigen Maskenmusters erhältlich sind. Die mit Öffnungen versehene Schicht 24 dient dann als Ätzmaske bei der selektiven Entfernung von Teilen der Zwischenschicht 22 aus Siliciumnitrid, wobei diese Teile durch durch die Öffnungen 30 freigelegte Oberflächenbereiche 32 definiert sind. Hierfür wird ein bestimmtes Ätzmittel aufgebracht, das Siliciumnitrid wesentlich schneller angreift als es mit Siliciumdioxid reagiert, so daß die durch die Oberflächenbereiche 32 festgelegten Teile der Siliciumnitridschicht 22 entfernt werden.
Wie Fig. 6 zeigt, werden so in der Siliciumnitridschicht 22 viele Öffnungen 34 gebildet, die sich mit den Öffnungen 30 in der darüber befindlichen Siliciumdioxidschicht
409882/0768
im Register befinden. Ein Beispiel für ein geeignetes selektives Ätzmittel, das Siliciumnitrid wesentlich schneller angreift als es mit Siliciumdioxid reagiert, besteht aus Phosphorsäure. Auch tritt, wie man aus Fig. 6 ersieht, während der Bildung der Öffnungen 34 eine bestimmte Unterschneidung oder Unterhöhlung auf, so daß der obere Teil der Öffnung etwas breiter ist als .der untere Teil und etwas unter die durch die darüber befindliche Siliciumdioxidschicht 24 gebildete Decke greift. Das ist darauf zurückzuführen, daß ein Teil der Öffnung sich während längerer Zeit während des Fortsehreitens des Ätzmittels durch das Material mit dem Ätzmittel in Berührung befindet. Dieser Grad der Unterhöhlung ist jedoch in der Regel unbeachtlich, da die kritische räumliche Ausrichtung zwischen verschiedenen Zonen auf Grund des in der verhältnismässig dünnen Siliciumdioxidaussenschicht 24 definierten genauen Musters aufrechterhalten wird.
Da das gewünschte Muster nunmehr in-der Siliciumnitridzwischenschicht 22 festgelegt ist, kann die Aussenschicht 24 aus Siliciumdioxid entfernt werden. Die Siliciumnitridschicht 22 dient nun als Ätzmaske zur selektiven Entfernung der darunter befindlichen Oxidschicht 20; anschliessend an die Abtrennung der Oxidschicht 20 wird die Siliciumnitridschicht 22 entfernt. Öffnungen 34 in der Schicht 22 ermöglichen die Bildung von Öffnungen 51 in der Schicht 20.
Wie aus Fig. 7 ersichtlich, hat sich nun eine zusammengesetzte Maske in der Schicht 20 gebildet, in welcher
409882/0768 ■
in einem genauen Abstand befindliche Öffnungen 51 jeder Zone des Substrats 10 entsprechen, in welcher eine Dotierung erfolgen soll. Ein wesentliches Merkmal der Erfindung besteht darin, daß alle Öffnungen in Form eines genauen Musters in einer einzigen Maskierungsschicht20 festgelegt sind. Über der Schicht 20 wird dann eine andere Schicht aus Siliciumnitrid 23 gebildet und Bereiche der epitaktischen Schicht 18 werden durch Öffnungen 51 freigelegt. Über der Siliciumnitridschicht 23 wird eine Siliciumdioxidschicht 25 gebildet. Diese ergibt die Verhaftung für später aufgebrachte Fotolacke.
In Fig. 8 wird eine Maske mit Übergrösse zur Freilegung von Öffnungen 41 in der Fotolackschicht 39 zur Entfernung der Schichten 23 und 25 an bestimmten Stellen zur Eindiffusion von Störstoff verwendet (p+Isolierung in dem dargestellten Fall). Die Öffnungen 41 können in vorteilhafter Weise wesentlich breiter sein als die öffnungen 51 in der Schicht 20, so daß eine kritische Ausrichtung nicht erforderlich ist. Die Schicht 25 wird durch Behandlung mit einem Ätzmittel, welches Siliciumdioxid wesentlich schneller angreift als es mit Siliciumnitrid reagiert, entfernt. Die Schicht 23 (Siliciumnitrid) wird dann aus der Öffnung 41 durch Behandlung mit Phosphorsäure entfernt. Infolgedessen besteht eine allgemein mit 40 bezeichnete zusammengesetzte Maske aus der ersten Siliciumdioxidschicht 20 mit Öffnungen 51 und der darüber befindlichen Siliciumnitridschicht 23 (mit einem vorherbestimmten Muster von Öffnungen 41, die nur bestimmte Oberflächenbereiche 42 in der darunter befindlichen epitaktischen Schicht 18 durch eins erste Gruppe von Öffnungen 51 in der Schicht 20 freilegen). Diese zusammen-
409882/0768
gesetzte Maske 40 kann als Diffusionsmaske dienen, so daß in freiliegende Bereiche 42 der epitaktischen Schicht 18 unter Bildung der gewünschten Schaltungselemente geeignete, den Leitungstyp bestimmende Störstoffe eingeführt werden können. Auch sei bemerkt, daß die verschiedenen Oberflächenbereiche 42, die sich mit den jeweiligen Öffnungen 51 in der darüber befindlichen Maske 20 im Register befinden, untereinander einen genauen Abstand haben, so daß die einzige zusammengesetzte Maske zur Durchführung mehrerer Diffusionen unter Bildung einer Vielzahl von Schaltungselementen verwendet werden kann, die ebenfalls ein ganz genaues räumliches Verhältnis zueinander haben.
Bei der Herstellung einer integrierten Schaltung erfolgt in typischer Weise eine Erstdiffusion zur Bildung mehrerer Isolierbereiche 44, die in der dargestellten Ausführungsform p+Bereiche sind, um die erforderliche elektrische Isolierung zwischen verschiedenen Bereichen oder Zonen der epitaktischen Schicht 18 zu ergeben. Die Lage der p+Isolierbereiche 44 ist verhältnismässig bedeutsam, da sie in bestimmten Zwischenbereichen in der epitaktischen Schicht 18 angeordnet werden müssen, um zwischen n-benachbarten Schaltungselementen, die anschliessend in der epitaktischen Schicht gebildet werden, eine elektrische Isolierung zu ergeben. Da die zusammengesetzte Maske 40 den erforderlichen Abstand zwischen den verschiedenen Bereichen ergibt, wird dieser kritische Abstand in der Regel erzielt, da die zusammengesetzte Maske 40 nach dem vorstehend beschriebenen, mit großer Aufslösung arbeitenden Verfahren erhalten wurde. Die p+Isolierbereiche 44 können in üblicher Weise durch Eindiffusion von den
409882/0 768
Leitungstyp bestimmenden Störstoffen aus einer Gasatmosphäre bei erhöhter Temperatur in die durch die Bereiche 44 festgelegten öffnungen erhalten werden, während andere öffnungen durch die Siliciumnitridschicht 23 maskiert sind und so eine Diffusion an diesen Stellen vermieden wird. So kann beispielsweise zur Bildung der p+Isolierbereiche 44 eine einen Störstoff, z.B. Bor, enthaltende Gasatmosphäre verwendet werden. In typischer Weise bildet sich während einer solchen Diffusion über der p+Zone 44 wieder eine Oxidschicht 45, welche die die Bereiche 44freilegenden Öffnungen in den Schichten 20 und .23, die sich mit den Bereichen 44 im Register befinden, ausfüllen kann.
So sind in Fig. 8 die Öffnungen in der Siliciumdioxidschicht 20 und in der Siliciumnitridschicht 23, die vorher die Bereiche 44 freilegten, nach der Diffusion von wieder gewachsenem Oxid 45 ausgefüllt. Auf die vorstehend beschriebene Weise können andere Oberflächenbereiche 42 der epitaktischen.Schicht 18 selektiv durch andere Öffnunggruppen 51 in der Schicht20 freigelegt werden, um die Diffusion von den Leitungstyp bestimmenden Störstoffen unter Bildung der Zonen des gewünschten Schaltungselements in der epitaktischen Schicht nach üblichen fotolithografischen Maskierungsmethoden, bei denen bestimmte Stellen maskiert werden, während in freiliegende Bereiche eine Diffusion erfolgt, freigelegt werden. Es sei jedoch bemerkt, daß der relative Abstand und die Ausrichtung der verschiedenen Bereiche durch die zusammen- ■ gesetzte Maske 40 erzielt werden.
In Fig. 9 wird in der epitaktischen Schicht 18 eine p-le(itende Zone 46, welche die Basiszone eines
409882/0768
_ 15 -
anschliessend erhaltenen Transistors bildet, gleichzeitig mit einer anderen p-leitenden Zone 48 erzeugt, die in einem Abstand von der p-leitenden Zone 46 in der epitaktischen Schicht eine Widerstandszone bildet. Gleichzeitig kann in einem Teil des durch die Basiszone 46 festgelegten Bereichs eine n+Zone 50 nach üblichen fotolithografischen Methoden gebildet werden, welche den Emitter des Transistors darstellt. Die Emitterdiffusion wird nicht durch die zusammengesetzte Maske 40 festgelegt, sondern muß in üblicher Weise auf die Basis ausgerichtet werden. Eine andere n+Zone 52 kann an einer anderen durch die zusammengesetzte Maske 40 festgelegten Stelle in einem bestimmten Abstand unter Bildung der Kollektorzone des Transistors gebildet werden. Der Abstand zwischen der Kollektorzone 52 und der Basiszone 46 wird somit durch die zusammengesetzte Maske 40 bestimmt, so daß der kritische Abstand zwischen diesen Zonen des Transistors mit einem hohen Genauigkeitsgrad aufrechterhalten wird. Zur Bildung der Zonen mit verschiedenen Leitungstypen können übliche Diffusionsmethoden in üblichen Reaktoren angewendet werden.
Beispielsweise kann zur Bildung der n+leitenden Emitter- und Kollektorzone eine Antimon oder Arsen enthaltende Gasatmosphäre verwendet werden, während man zur Bildung der p-leitenden Basiszone eine Bor enthaltende Gasatmosphäre verwendet.
Wie Fig. 9 weiter zeigt, kann nach beendeter Bildung der verschiedenen Zonen des Transistors und nach Bildung des Widerstands ein Muster aus leitenden Kontakten oder eine Metallisierung auf verschiedene Weise nach üblichen
409882/0768
Methoden abgeschieden werden. Die Bildung dieser Kontakte wird hier nicht im einzelnen beschrieben, da diese Methoden dem Fachmann bekannt sind. Es sei jedoch bemerkt, daß während der Diffusionen zur Bildung der verschiedenen Zonen des Transistors vorzugsweise kein weiteres Oxid in den diese Zonen freilegenden Öffnungen gebildet wird, bis die Kontakte gebildet sind; lediglich der die Basis bildende Bereich 46 wird während der Bildung des Widerstandsbereichs 48 oxidiert, nachdem die zur Bildung des Widerstands dienende Schicht 23 entfernt wurde. Die erforderlichen Anschlüsse können so in üblicher Weise durch die in der zusammengesetzten Maske 40 festgelegten Öffnungen an diese Zonen angebracht werden. Zur Bildung des Emitterkontakts muß lediglich in dem auf der Emitterzone 50 befindlichen Oxid eine Öffnung gebildet werden. Dies ist somit die einzige Zone, die verhältnismässig sorgfältig in Bezug auf die anderen Zonen bemessen und ausgerichtet werden muß. Bei Anbringung des Anschlußmusters kann ein Anschluß 54 in üblicher Weise durch die Öffnungen in der zusammengesetzten Maske 40 an die Basiszone 46 angelegt werden. In gleicher Weise kann ein Anschluß 56 an die Kollektorzone 52 gelegt werden, während ein Kontakt 58 an die Emitterzone 50 unter Anwendung geeigneter fotolithografischer Methoden zur Bildung einer Öi'fnung in der Oxidschicht über der Emitterzone 50 angelegt wird. Zur Vervollständigung der Metallisierung werden an entgegensetzte Enden des Widerstandsbereichs 48 Anschlüsse 60 und 62 angelegt, wie dies Fig. 9 zeigt. Gegebenenfalls können noch zwischen den verschiedenen Metallanschlüssen geeignete Zwischenverbindungen hergestellt werden; der einfacheren Darstellung wegen sind solche Zwischenverbindungen hier
409882/0768
nicht gezeigt.
Fig. 10 zeigt den Abstand zwischen den verschiedenen Zonen und Anschlüssen der Schaltung von Fig. 9 in Draufsicht zur Demonstration der Einfachheit, mit welcher gemäß der Erfindung kritische räumliche Verhältnisse zwischen verschiedenen Zonen erzielt v/erden. Wie man sieht, besitzt die Basiszone 46 einen vorherbestimmten Abstand von der Kollektorzone 52, der leicht herzustellen und einzuhalten ist, da dieser Abstand durch das Muster der- zusammengesetzten Maske 40 gegeben ist. Der Anschluß 54 der Basiszone 46 wird zweckmässig in der Basiszone 46 gebildet. Der Anschluß 56 an die Kollektorzone 52 wird durch die vorher gebildete Öffnung der zusammengesetzten Maske gebildet. In gleicher Weise erzielt man die Anschlüsse 60, 62 an den Widerstandsbereich 48 durch die vorher festgelegten Öffnungen in der zusammengesetzten Maske Diese Kontakte erzielt man somit unter minimaler zusäztlicher Ausrichtung der Maske, was die Leistung des Verfahrens noch weiter erhöht, während der Anschluß an die Emitterzone 50 getrennt hergestellt wird. Zur Bildung der Anschlüsse können verschiedene Metalle, z.B. Platin, Aluminium usw. verwendet werden. Außerdem sei bemerkt, daß, falls eine zu starke Ätzung während der Bildung des Widerstandsbereichs 46 auftritt, so daß ein Teil des epitaktischen Bereichs unterhalb des Widerstandsbereichs 48 metallisiert wird, kein Kurzschluß auftritt. Es bildet sich vielmehr eine Schottky-Diode und kein Kurzschluß und in dieser Situation besitzt eine solche Diode in der Regel keinen ungünstigen Einfluß auf den Betrieb der Schaltung. Die Widerstandsanschlüsse 60 und 62 können so in einfacher Weise ange-
4 0 9 8 8 2/0768
bracht werden, wobei die Möglichkeit von Fehlern in Folge einer falschen Ausrichtung nahezu ausgeschlossen ist.
Die Erfindung schafft somit eine einzigartige Methode zur Bildung einer zusammengesetzten Diffusionsmaske, wobei eine Anzahl kritischer räumlicher Ausrichtungen auf vereinfachte und genaue Weise erzielt wird, woraus sich eine verbesserte Herstellung von Halbleitervorrichtungen, z.B. integrierten Schaltungen ergibt. Ferner werden Probleme in Bezug auf eine fehlerhafte Ausrichtung, Unterhöhlung usw., die bei den üblichen Methoden auftreten, ausgeschaltet .
Die Erfindung kann weitgehende Abänderungen erfahren, ohne daß dadurch ihr Rahmen verlassen wird.
409882/0768

Claims (1)

  1. Patentansprüche
    Verfahren zur selektiven Freilegung einer.Substratoberfläche während der Herstellung einer Halbleitervorrichtung, wobei eine erste Isolierschicht auf einer Oberfläche des Substrats gebildet wird, dadurch gekennzeichnet, daß
    diese erste Schidit in ein solches Muster gebracht wird, daß sie mehrere einen genauen Abstand voneinander besitzende Öffnungsgruppen aufweist, die entsprechende, im genauen Abstand voneinander befindliche Gruppen von Stellen an der Oberfläche des Substrats freilegen;
    .eine zweite Schicht auf dieser ersten Schicht und auf den freigelegten Stellen des Substrats- gebildet wird;
    diese zweite Schicht in ein Muster gebracht wird, das nur eine erste Öffnunggruppe in der ersten Schicht freilegt;
    über der zweiten Schicht eine dritte Schicht gebildet und
    diese dritte Schicht in ein Muster gebracht wird, welches nur eine zweite öffnungsgruppe in der ersten Schicht freilegt.
    2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als erste Isolierschicht eine Siliciumdioxidschicht auf d!em Substrat gebildet wird.
    409882/0768
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als zweite Schicht'eine Siliciumnitridschicht über der Siliciumdioxidschicht und den freigelegten Stellen des Substrats aufgebrächt wird.
    4. Verfahren nach Anspruch 3> dadurch gekennzeichnet, daß das Muster in der zweiten Schicht durch Ätzen des Siliciumnitrids mit einem Ätzmittel erzeugt wird, welches Siliciumnitrid wesentlich schneller angreift als Siliciumdioxid.
    5. Verfahren nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß auf der ersten Schicht aus Siliciumdioxid eine zweite Schicht aus Siliciumnitrid und auf dieser eine dritte Schicht aus Siliciumdioxid aufgebracht, diese dritte Schicht unter Freilegung von Teilen der Siliciumnitridschicht in einem vorherbestimmten Muster in Form eines Musters gebracht wird; freigelegte Teile der Siliciumnitridschicht unter Freilegung entsprechender Teile der ersten Siliciumdioxidschicht entfernt werden und daß man dann die dritte Schicht und die freigelegten Teile der ersten Siliciumdioxidschicht unter Entstehung einer zusammengesetzten Diffusionsmaske entfernt, . welche vorherbestimmte Teile der Oberfläche des Halbleitersubstrats durch Öffnungen In der ersten und zweiten Schicht freiläßt.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Bildung der dritten Schicht ein Teil der zweiten Schicht in Siliciumdioxid mit einer wesentlich geringeren
    409882/0768
    Dicke als entweder die erste oder die zweite Schicht umgewandelt wird, wodurch eine verstärkte geometrische Auflösung während der Bildung der Öffnungen in der dritten Schicht ermöglicht wird.
    .7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der dritten Schicht mindestens fünfmal geringer ist als die Dicke entweder der ersten Siliciumdioxidschicht oder der Siliciumnitridschicht.
    8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß man über den freiliegenden Teilen des Substrats eine vierte Schicht bildet; über der vierten Schicht eine fünfte Schicht mit anderen Ä'tzeigenschaften als die vierte Schicht bildet; diese fünfte Schicht in ein Muster bringt, welches Bereiche der vierten Schicht freiläßt, die nur einem Teil der Öffnungen in derersten Schicht entsprechen; und daß man diese freiliegenden Bereiche der vierten Schicht unter Freilegung des Halbleitersubstrats durch die freigelegte Öffnungsgruppe in der ersten Schicht entfernt.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die vierte Schicht aus Siliciumnitrid besteht.
    10. Verfahren nach Anspruch 9» dadurch gekennzeichnet, daß die fünfte Schicht aus Silicium.03cid besteht.
    11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in der fünften Schicht durch selektives Ätzen Öffnungen gebildet werden, die wesentlich breiter sind als die jeweils entsprechenden Öffnungen durch die erste Schicht,
    409882/0768
    jedoch auf diese ausgerichtet sind, so daß Fehler in der Ausrichtung bei Bildung des Musters in der fünften Schicht kaum auftreten.
    12. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine erste Schicht aus Siliciumdioxid auf einer Oberfläche eines Siliciumhalbleiters gebildet wird, dadurch gekennzeichnet, daß man in der ersten Schicht durch eine Maske ein vorherbestimmtes Öffnungmuster unter Freilegung vorherbestimmter Bereiche des Siliciumsubstrats bildet, wobei diese freigelegten Bereiche untereinander zur Eefinition einer zusammengesetzten Diffusionsmaske einen genauen Abstand besitzen; daß man auf den freigelegten Siliciumbereichen und der zusammengesetzten Diffusionsmaske eine zweite Schicht aus Siliciumnitrid bildet; auf der Siliciumnitridschicht eine dritte Schicht aus Siliciumdioxid bildet; in der dritten Schicht ein erstes vorherbestimmten Öffnungsmuster unter Freilegung vorherbestimmter Bereiche der Siliciurnnitridschicht bildet, wobei diese dritte Schicht eine Ätzmaske ergibt und die freigelegten bestimmten Bereiche der Siliciumnitridschicht sich mit einer ersten Öffnungsgruppe in der ersten Schicht im Register befinden; daß man die freigelegten 'Bereiche der Siliciumnitridschicht unter Bildung von Öffnungen durch dieselbe entfernt, so daß diese mit Öffnungen versehene zweite Siliciumnitridschicht dann eine Diffusionsmaske bildet; daß die vorherbestimmten Bereiche des Halbleiters, die durch die Öffnungen in der zweiten Schicht freigelegt wurden, mit den Leitungstyp bestimmenden Störstoffen unter Bildung von Zonen von bestimmtem Leitungstyp in dem
    409882/0768
    Halbleiterkörper dotiert werden; daß über dem erhaltenen - Gebilde eine vierte Siliciumnitridschicht gebildet, über dieser eine fünfte Schicht aus Siliciumdioxid gebildet, diese fünfte Schicht mit einem zweiten vorherbestimmten Öffnungsmuster versehen wird, das einer zweiten Öffnungsgruppe in der ersten Schicht entspricht; daß Teile der vierten Schicht durch diese zweite Öffnungsgruppe unter Freilegung einer zweiten Gruppe von Stellen auf der Substratoberfläche entfernt werden und daß diese zweite Gruppe von Stellen auf der Halbleiteroberfläche mit Störstoffen dotiert wird.
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die dritte Schicht um etwa eine Größenordnung dünner ist als entweder die erste oder die zweite Schicht.
    14. Verfahren nach Anspruch 13» dadurch gekennzeichnet, daß die freigelegten Teile der Siliciumnitridschicht durch Behandlung mit einem vorbestimmten Ätzmittel .entfernt werden, das mit Siliciumnitrid wesentlich schneller reagiert als mit Siliciumdioxid.
    409882/0768
    Leerseite
DE2425756A 1973-05-29 1974-05-28 Verfahren zur Herstellung einer Halbleitervorrichtung Expired DE2425756C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US364981A US3860461A (en) 1973-05-29 1973-05-29 Method for fabricating semiconductor devices utilizing composite masking

Publications (2)

Publication Number Publication Date
DE2425756A1 true DE2425756A1 (de) 1975-01-09
DE2425756C2 DE2425756C2 (de) 1987-01-29

Family

ID=23436984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2425756A Expired DE2425756C2 (de) 1973-05-29 1974-05-28 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US3860461A (de)
JP (1) JPS5830739B2 (de)
DE (1) DE2425756C2 (de)
FR (1) FR2232082B1 (de)
GB (1) GB1470804A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738384A1 (de) * 1976-08-27 1978-03-02 Tokyo Shibaura Electric Co Verfahren zur herstellung eines halbleiters

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2514466B2 (de) * 1975-04-03 1977-04-21 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte halbleiterschaltung
US4068217A (en) * 1975-06-30 1978-01-10 International Business Machines Corporation Ultimate density non-volatile cross-point semiconductor memory array
US5503959A (en) * 1991-10-31 1996-04-02 Intel Corporation Lithographic technique for patterning a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1918054A1 (de) * 1968-04-10 1969-10-23 Comp Generale Electricite Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1949174A1 (de) * 1968-10-02 1970-05-14 Hitachi Ltd Halbleiterelement mit einer Isolierschicht,die eine Raumladung induzierende Ionen enthaelt,sowie Verfahren zur Herstellung eines solchen Elements
DE2134385A1 (de) * 1970-07-10 1972-02-03 Motorola Inc Maskier verfahren für Halbleiteranordnungen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614435B2 (de) * 1967-02-23 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1918054A1 (de) * 1968-04-10 1969-10-23 Comp Generale Electricite Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1949174A1 (de) * 1968-10-02 1970-05-14 Hitachi Ltd Halbleiterelement mit einer Isolierschicht,die eine Raumladung induzierende Ionen enthaelt,sowie Verfahren zur Herstellung eines solchen Elements
DE2134385A1 (de) * 1970-07-10 1972-02-03 Motorola Inc Maskier verfahren für Halbleiteranordnungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738384A1 (de) * 1976-08-27 1978-03-02 Tokyo Shibaura Electric Co Verfahren zur herstellung eines halbleiters

Also Published As

Publication number Publication date
US3860461A (en) 1975-01-14
FR2232082A1 (de) 1974-12-27
JPS5830739B2 (ja) 1983-07-01
DE2425756C2 (de) 1987-01-29
GB1470804A (en) 1977-04-21
FR2232082B1 (de) 1979-02-16
JPS5022578A (de) 1975-03-11

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2745857C2 (de)
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE69026530T2 (de) Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2458410C2 (de) Herstellungsverfahren für eine Halbleiteranordnung
DE69012078T2 (de) Methode zur Herstellung eines Schottkydioden-Bauelements.
DE2425756A1 (de) Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2453528C2 (de) Maskierungsverfahren
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE3123348A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE69025916T2 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE2937989C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification
8181 Inventor (new situation)

Free format text: ROBINETTE JUN., WILLIAM CLAYTON, LEWISVILLE, TEX., US

D2 Grant after examination
8364 No opposition during term of opposition