DE2134385A1 - Maskier verfahren für Halbleiteranordnungen - Google Patents
Maskier verfahren für HalbleiteranordnungenInfo
- Publication number
- DE2134385A1 DE2134385A1 DE19712134385 DE2134385A DE2134385A1 DE 2134385 A1 DE2134385 A1 DE 2134385A1 DE 19712134385 DE19712134385 DE 19712134385 DE 2134385 A DE2134385 A DE 2134385A DE 2134385 A1 DE2134385 A1 DE 2134385A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- opening
- openings
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
Maskierverfahren für Halbleiter anordnungen
Die Erfindung betrifft ein Verfahren zum Maskieren von Halbleiteranordnungen,
wobei eine Siliciumdioxydschicht auf der Oberfläche eines Halbleiterkörpers angeordnet wird.
Die Verwendung von dielektrischen Schichten aus Siliciumdioxyd,
Siliciumnitrit oder Aluminiumoxyd als Diffusionsmasken und
als Schutzschichten während und nach der Fabrikation von Halbleiteranordnungen ist allgemein bekannt. Bei der Herstellung
beispielsweise von Transistoren sind getrennte Masken für die Basisdiffusion, einen Basisumgebungsbereich, die Emitterdiffusion
sowie für eine selektive Ätzung der Bereiche für die Kontaktanschlüsse erforderlich. In einem solchen lall können
typischerweise vier getrennte Siliciumdioxydmasken Verwendung finden, um einen Transistor entsprechend aufzubauen.
Das gleiche gilt für die Herstellung von integrierten Schaltkreisen, bei denen eine Vielzahl von separaten Masken, z.B.
Fs/wi bei
109886/12U
"bei einer Logikschaltung mit Emitterkopplung benötigt wird.
Die öffnungen in diesen Siliciumdioxydmasken müssen extrem
genau bezüglich, der zuvor oder danach anzubringenden Masken
ausgerichtet sein. Dies ist insbesondere für die Masken der Fall, die zur Herstellung der Metallkontaktanschlüsse benötigt
werden, da diese öffnungen innerhalb der öffnungen liegen
müssen, die für die Herstellung der Emitter- bzw. der Basisbereiche benötigt werden. Die Ausrichtung der Masken insbesondere
für die Kontaktierung ist ganz besonders kritisch, da eine Fehl orientierung dieser Masken die Produktionsausbeute
ganz erheblich beeinträchtigt. Um zufriitLenstellende
Fabrikationserfolge zu erzielen, müssen alle vier zuvor erwähnten
Masken genau aufeinander ausgerichtet sein, wobei die Nachteile einer Fehlausrichtung bereits eintreten, wenn
nur eine der Masken nicht richtig ausgerichtet ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Maskierverfahren für Halbleiter anordnungen zu schaffen, bei dem die Genauigkeit
der Ausrichtung der Masken bei der Herstellung des Halbleiteraufbaus wesentlich geringere Anforderung stellt als
bisher. Ferner soll auch die für die Herstellung von Halbleiteranordnungen notwendige Anzahl der Masken, die genau
ausgerichtet sein müssen, wesentlich verringert werden.
Ausgehend von dem eingangs erwähnten Maskierverfahren wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass über der
Siliciumdioxydschicht eine Siliciumnitritschicht angeordnet wird, in welche eine Vielzahl von öffnungen eingeätzt wird,
dass in zumindest einer der öffnungen der Siliciumnitritschicht die darunterliegende Siliciumdioxydschicht weggeätzt
wird, dass auf den Halbleiterkörper durch die freigelegte öffnung ein Material aufgebracht wird, dass die Siliciumdioxydschicht
in zumindest einer weiteren öffnung der Siliciumnitritschicht weggeätzt wird, und dass ein Material
- 2 - durch
109886/12U
durch die weitere Öffnung auf die Oberfläche des Siliciumkörpers
aufgebracht wird.
Weitere Merkmale der Erfindung sind Gegenstand von Unteransprüchen.
Bei einer besonders vorteilhaften Anwendung der Erfindung
finden zwei Schichten für eine Maskierung Verwendung, wobei die obere Schicht aus Siliciumnitrit besteht. Die untere
Schicht besteht aus Siliciumdioxyd und ist auf der Oberfläche
des Siliciumhalbleiters oder der Halbleiterscheibe angeordnet. Während eines einzigen genauen Ausrichtvorgangs werden
alle notwendigen Öffnungen, die für die Herstellung des Halb—
leiteraufbaus erforderlich sind, zur gleichen Zeit in den aus Siliciumnitrit bestehenden Teil der Maske eingeätzt.
Nachdem die notwendigen öffnungen in der Siliciumnitritschicht angebracht sind, werden die notwendigen öffnungen innerhalb
der in der Siliciumnitritschicht befindlichen öffnungen in dem darunterliegenden Siliciumdioxyd angebracht. Wenn z.B.
die Diffusion eines Emitters notwendig ist, wird die SiIiciumdioxydschicht
in der öffnung im Siliciumnitrit entfernt, die über dem Emitterbereich des Halbleiterträgers liegt, wobei
dieses Siliciumdioxyd durch Ätzen entfernt wird. Während dieses Ätzvorgangs werden die übrigen Schichten aus Siliciumdioxyd
innerhalb der Öffnungen im Siliciumnitrit durch Abdeckung vor dem Ätzmittel geschützt. Nachdem die Diffusion
in der ersten, d.h. der dem Emitter zugeordneten öffnung ausgeführt
ist, wird diese entweder metallisiert und anschliessend durch einen entsprechenden Schutzüberzug geschützt oder
zunächst mit einem Schutzüberzug versehen und anschliessend metallisiert. Nachdem die erste öffnung nunmehr durch einen
Schutzüberzug verschlossen ist, können die übrigen öffnungen in entsprechender Weise für die Diffusion bzw. die Metallisation
des Halbleiterkörpers Verwendung finden. Dieses Verfahren für die Maskierung bei der Herstellung von Halbleiter-
- 3 -
anordnungen
109886/12U
anordnungen bietet den Vorteil, dass alle kritischen Ausrichtungen
der Hasken, die vorher für die Metallisierung und das Anbringen der Metallkontakte erforderlich waren, entfallen.
Weitere Merkmale und. Vorteile der Erfindung gehen aus der
nachfolgenden Beschreibung eines Ausführungsbeispieles in
Verbindung mit den Ansprüchen und der Zeichnung hervor, die in sechs Figuren Verfahrens zustände bei einem Markierverfahren
gemäss der Erfindung zeigt.
Das Maskierverfahren gemäss der Erfindung verwendet eine
mehrschichtige Maske, bei welcher eine Siliciumnitritschieht als oberste Schicht mit öffnungen versehen ist, die bezüglich
ihrer Ausrichtung auf entsprechende Bereiche des Siliciumträgers
kritisch sind. Eine öffnung in dem aus der Siliciumnitritschicht bestehenden iDeil der Maske wird in Verbindung
mit einer öffnung in dem. aus dem Siliciumdioxid bestehenden
Teil der Maske, die unmittelbar darunterliegt, für einen Diffusions- und/oder einen nachfolgenden, Metallisationsschritt verwendet. Weitere öffnungen in der Silieiumnitritmaske
werden in Verbindung mit weiteren, öffnungen in der unmittelbar
darunterliegenden Siliciumdioxydschicht zu einem spateren Zeitpunkt für Diffusionen oder weitere Metallisationsschritte
verwendet. Das Maskierverfahren selbst ent-™ hält nur eine einzige kritische Ausrichtung, und zwar den
Ätzschritt für das Siliciumnitrit, welcher in der richtigen Position alle öffnungen festlegt, die eventuell den darunterliegenden
Siliciumträger erreichen. Die Ausrichtung für alle lalle erfolgt also während einer Ätzung der Siliciumnitritschicht,
Da damit alle öffnungen bis zum Siliciumträger durch die öffnungen in der Siliciumnitritschicht festgelegt sind,
bestehen für die nachfolgenden Maskierschritte im wesentlichen keine kritischen Situationen.
- 4 - Gemäss
109886/12U
Gemäss Fig. 1 ist die Siliciumscheibe 10 mit einem Diffusionsbereich
12 versehen, der herkömmlicherweise hergestellt sein kann. Eine Siliciumdioxydschicht 14 wird auf dem Halbleiterträger
durch thermisches Wachsen oder pyrolithische Ablagerung in herkömmlicher Weise aufgebaut. Die Dicke dieser
Siliciumdioxydschicht beträgt etwa 500 1 bis etwa 10000 £,
wobei vorzugsweise eine Dicke von etwa 3000 Ä Verwendung finden kann. Über der Siliciumdioxydschicht wird eine Siliciumnitritschieht
16 aufgebaut, indem eine Mischung aus Silan, Ammoniak und Wasserstoff bei einer erhöhten Temperatur von
etwa HOO0C über die Scheibe 10 geleitet wird. Die Siliciumnitritsehicht
16 wird sodann mit einer nicht dargestellten Siliciiaidioxydschicht derart überzogen, dass ein Muster entsteht,
welches das Itzen der öffnungen 18, 20, 22, 24 und 26 in der Siliciumnitritschicht 16 in phosphoriger Säure zulässt.
Dieses Anbringen der öffnungen 18, 20, 22, 24 und 26 ist kritisch bezüglich der Ausrichtung auf bestimmte Bereiche
auf dem Siliciumträger 10. Diese Ausrichtung ist jedoch auch die einzige kritische während des gesamten Verfahrens. Nachdem
die öffnungen 18 bis 26 geschaffen sind, wird die nicht dargestellte Siliciumdioxydschicht mit Fluorwasserstoffsäure
entfernt. Diese öffnungen 18 bis 26 bestimmen die Lage und/ oder die öffnungen,durch welche alle Diffusionen und alle
MetallisatioBSschritte am Siliciumträger 10 durchgeführt werden. So kann z.B. durch irgendeine oder auch alle öffnungen
ein Diffusionsvorgang durchgeführt werden, wie auch durch irgendeine und/oder alle öffnungen eine Metallisation
am Halbleiterträger durchgeführt werden kann.
In den Fig. 2 bis 6 sind einzelne Verfahrenszustände für Diffusionen
durch die öffnungen 18, 22 und 26 und Metallisationen durch die öffnungen 18-{ 22, 24 und 26 dargestellt. Selbstverständlich
kann bei einem anderen Ausführungsbeispiel eine Diffusion auch durch die öffnungen 20 und 24 erfolgen, obwohl
dies nicht einzeln erläutert ist.
- 5 - Wie
109886/1214
Wie aus Fig. 2 erkennbar, wird eine Fotoresistschicht 28 auf der Siliciumnitritschicht 16 aufgebracht und einem bestimmten
Muster entsprechend belichtet. Diese Fotoresistschicht bedeckt und füllt die öffnungen 20 sowie 24- und besitzt
öffnungen 30, 32 und 34- in der aus Siliciumnitrit und
Siliciumdioxyd bestehenden Schicht, durch welche diese freigelegt werden. Die Ausbildung der öffnungen in der Fotoresistschicht
ist nicht kritisch, solange sie die öffnungen 18, 22 und 26 in der Siliciumnitritschicht freilegen. Für
die Ätzung der Siliciumdioxydschicht 14 unter den. öffnungen
18, 22 und 26, um die öffnungen 30, 32 und 34- zu bilden, wird
Flurwasserstoffsäure verwendet.
Gemäss den Fig. 2 und 3 wird die Fotoresistschicht 28 anschliessend
entfernt und eine Emitterdiffusion durch die öffnung 34- vorgenommen, um einen Emitterbereich 33 auszubilden.
Gleichzeitig werden Diffusionen auch durch die öffnungen 30 und 32 durchgeführt, um Verstärkungsbereiche 35
und 37 im Kollektor zu schaffen. Die Siliciumdioxydschicht 14 unter den Öffnungen 24 und 20 schützt den Basisbereich
12 während dieser Diffusionen.
Nachdem die Diffusionen durch die öffnungen. 30, 32 und 34
abgeschlossen sind, werden diese öffnungen erneut einer
Ätzung mit Fluorwasserstoffsäure unterzogen, um jegliche Oxyde zu entfernen, die sich aufgrund der Diffusion niederschlagen.
Anschliessend wird Metall auf der Silieiumnitritschicht niedergeschlagen, um die öffnungen 30, 32 und 34 zu
füllen. Dieses Metall wird dann in herkömmlicher Weise geätzt und führt zu den Kollektorkontakten 36 und 38 sowie dem
Emitterkontakt 40 gemäss Fig. 3.
Anschliessend wird Fluorwasserstoffsäure durch die öffnungen
20 und 24 der Siliciumdioxydschicht 14 zugeführt, um die öffnungen
42 und 44 in der Doppelschicht aus Siliciumnitrit und
- 6 - Siliciumdioxyd
109886/1214
Siliciumdioxid zu schaffen. Ok diesen Ätzvorgang durchzuführen,
wird die Siliciumscheibe 10 in die Fluorwasserstoffsäure getaucht. Der übrige Teil der Halbleiterscheibe wird
von diesem Ätzschritt nicht beeinflusst. Ια Anschluss an
diesen Verfahrensschritt kann es wünschenswert sein, durch die öffnungen 42 und 44 den Basisbereich 12 zu diffundieren.
Wenn durch diese öffnungen keine Diffusion erfolgen soll, dann frsffw eine Glasschicht 46 über der gesamten Oberfläche
einschliesslich der Siliciumnitritschicht 16,den Hetallkontakten
36, 58 und 40 sowie den öf indungen 42 und 44 gemäss Fig.
4 niedergeschlagen werden.
Auf dieser Glasschicht 46 wird dann eine Fotoresistschicht 48 angebracht, die durch Belichten mit einem bestimmten
!foster sum Ätzen der Glasschicht 46 versehen wird, um neue öffnungen 50 und 52 in den Schichten 46 und 48 sowie den
Schichten 16 und 14 gemäss Fig. 5 zu schaffen. Die Ausbildung dieser öffnungen in der Fotoresistschicht 48 ist nicht kritisch,
solange sie nur die öffnungen 20 und 24 gemäss Fig.
in der Siliciumnitritschicht freilegen. Die öffnungen 50 und
52 umfassen auch die öffnungen in der Glasschicht 46, der Fotoresistschicht 48 sowie die öffnungen 42 und 44 in der
Siliciumnitritschicht 16 und der Siliciumdioxydschicht 14. Auch die öffnungen 50 und 52 sind nicht kritisch, da sie nur
benotigt werden, um die öffnungen 42 und 44, wie bereits
zuvor erwähnt, erneut zu offnen.
Anschliessend wird die Halbleiterscheibe gereinigt und die Fotoresistschicht 48 entfernt. Eine zweite Metallschicht 54
wird nunmehr aufgebracht und kann durch eine entsprechende Ätzung die Form gemäss Fig. 6 annehmen. Diese Metallschicht
54 dient der Xontaktgabe mit der Basis 12.
- 7 - Das
109886/1214
Das Maskierverfahren unter Verwendung von zwei Sohichten,
nämlich einer Siliciumnitritschicht und einer Siliciumdioxydschicht
als Maske lässt eine Vielzahl von Diffusions- und Metallisationsschritten zu, wobei nur eine einzige kritische
Ausrichtung während des Maskierverfahrens erforderlich ist, und zwar, wenn die öffnungen in die Siliciumnitritschicht
der Maske geätzt werden.
- 8 - Patentansprüche
109886/12U
Claims (6)
- PatentansprücheMaskierverfahren zur Herstellung von HalbleiteranDrdnungeiL, wobei eine Siliciumdioxydschicht auf der OberiTläche ©ines Halbleiterkörpers angebracht wird, dadurch gekennz ei chnet, dass über der Siliciumai.t23c^is-chich.t eine Siliciumnitritschicht angeordnet wird, in welche eine Vielzahl von öffnungen eingeätzt wird, dass in zumindest einer der öffnungen der SiIieiumaitritschicht die darunterliegende Siliciumdioxydschicht weggeätzt wird, dass auf den Halbleiterkörper durch die freigelegte öffnung ein Material aufgebracht wird, dass die Siliciumdioxydschicht in zumindest einer weiteren öffnung der Siliciumnitritschicht weggeätzt wird, und dass ein Material durch die weitere öffnung auf die Oberfläche des Siliciumkörpers aufgebracht wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in den Halbleiterkörper durch zumindest die eine öffnung ein Dotierungsmaterial eindiffundiert wird.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Metall durch die zumindest eine öffnung auf den Halbleiterkörper aufgebracht wird.
- 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass durch die zumindest eine weitere öffnung ein Dotierungsmaterial in den Halbleiterkörper eindiffundiert wird.109886/12U
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,, dass durch die zumindest eine weitere öffnung ein Metall auf den Halbleiterkörper aufgebracht wird.
- 6. Verfahren nach einem oder mehreren der Ansprüche 1 bis5, dadurch gekennzeichnet, dass über der Siliciumnitritschicht eine Fotoresistsehicht angeordnet wird, die im Bereich der zumindest einen Öffnung entfernt wird, um diese für die Ätzung der darunterliegenden Siliciumdioxydschicht freizulegen, dass die Fotoresistsehicht von der Siliciumnitritschicht entfernt wird und das gewünschte Material durch die Öffnung auf die Oberfläche des Siliciumkörpers aufgebracht wird.7· Verfahren nach einem oder mehreren der Ansprüche 1 bis6, dadurch gekennzeichnet, dass nach dem Entfernen der Fotoresistsehicht von der Siliciumnitritschicht ein Dotierungsmaterial durch die eine öffnung in den Halbleiterkörper eindiffundiert wird, dass ein Metall auf der Siliciumnitritschicht und in der ersten öffnung abgelagert und durch entsprechende Ätzung ein Metallkontakt in der ersten öffnung mit dem Siliciumkörper hergestellt wird, dass die Siliciumdioxydschicht in der zumindest einen weiteren öffnung der Siliciumnitritschicht weggeätzt wird und eine Glasschicht über die Siliciumnitritschicht und den Metallkontakt aufgebracht wird, dass auf der Siliciumdioxydschicht eine Fotoresistsehicht angeordnet wird, die im Bereich der weiteren öffnung für die Ätzung der Siliciumdioxydschicht in der zweiten öffnung entfernt wird, und dass ein Metall in der zweiten öffnung auf den Siliciumkörper aufgebracht wird.109806/1214Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5381370A | 1970-07-10 | 1970-07-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2134385A1 true DE2134385A1 (de) | 1972-02-03 |
Family
ID=21986720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712134385 Pending DE2134385A1 (de) | 1970-07-10 | 1971-07-09 | Maskier verfahren für Halbleiteranordnungen |
Country Status (4)
Country | Link |
---|---|
BE (1) | BE769785A (de) |
DE (1) | DE2134385A1 (de) |
FR (1) | FR2145352A1 (de) |
NL (1) | NL7109327A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2425756A1 (de) * | 1973-05-29 | 1975-01-09 | Texas Instruments Inc | Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung |
FR2382770A1 (fr) * | 1977-01-26 | 1978-09-29 | Mostek Corp | Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre |
-
1971
- 1971-07-06 NL NL7109327A patent/NL7109327A/xx unknown
- 1971-07-07 FR FR7124909A patent/FR2145352A1/fr not_active Withdrawn
- 1971-07-09 DE DE19712134385 patent/DE2134385A1/de active Pending
- 1971-07-09 BE BE769785A patent/BE769785A/xx unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2425756A1 (de) * | 1973-05-29 | 1975-01-09 | Texas Instruments Inc | Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung |
DE2425756C2 (de) * | 1973-05-29 | 1987-01-29 | Texas Instruments Inc., Dallas, Tex., Us | |
FR2382770A1 (fr) * | 1977-01-26 | 1978-09-29 | Mostek Corp | Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre |
Also Published As
Publication number | Publication date |
---|---|
FR2145352A1 (en) | 1973-02-23 |
NL7109327A (de) | 1972-01-12 |
BE769785A (fr) | 1972-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69122436T2 (de) | Verfahren zum Herstellen einer Stufe in einer integrierten Schaltung | |
DE3021206C2 (de) | Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen | |
DE2424338C2 (de) | Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat | |
DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE3851125T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille. | |
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2149766A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1764378C3 (de) | Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE2336908B2 (de) | Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung- | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE2451486A1 (de) | Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen | |
DE2703618A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung | |
DE2134385A1 (de) | Maskier verfahren für Halbleiteranordnungen | |
DE1929084C3 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2331393A1 (de) | Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren | |
DE2453528C2 (de) | Maskierungsverfahren | |
DE2140023A1 (de) | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung | |
DE1546014A1 (de) | Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung | |
DE2250989A1 (de) | Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente | |
DE4214302C2 (de) | Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen |