DE2331393A1 - Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren - Google Patents

Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren

Info

Publication number
DE2331393A1
DE2331393A1 DE2331393A DE2331393A DE2331393A1 DE 2331393 A1 DE2331393 A1 DE 2331393A1 DE 2331393 A DE2331393 A DE 2331393A DE 2331393 A DE2331393 A DE 2331393A DE 2331393 A1 DE2331393 A1 DE 2331393A1
Authority
DE
Germany
Prior art keywords
semiconductor
insulating material
layer
areas
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2331393A
Other languages
English (en)
Other versions
DE2331393C2 (de
Inventor
Robert Heath Dennard
Dominic Patrick Spampinato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2331393A1 publication Critical patent/DE2331393A1/de
Application granted granted Critical
Publication of DE2331393C2 publication Critical patent/DE2331393C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Description

Böblingen, 15. Juni 1973 heb-oh
Anmelderin; International Business Machines
Corporation, Arxnonk, N.Y. 10504
Ärritl. Aktenzeichen; Neuanmeldung
Aktenzeichen der Anmelderin: YO 971 092 *· ° ° ' ° ° °
Verfahren zum Herstellen von Torelektroden aus Silicium und Aluminium ßei Feldeffekttransistoren
Die Erfindung betrifft ganz allgemein Verfahren zum Herstellen von Halbleitervorrichtungen und insbesondere ein Verfahren, das die Herstellung einer selbstausgerichteten Torelektrode aus polykristallinen! Silicium und selbstausgerichteter Kanäle für Feldeffekttransistoren mit metallischen Gate-Elektroden durch zusätzliche Niederschlag-, Maskier- und Ätzschritte gestattet, die bei einem bekannten Verfahren\zusätζlieh angewandt, die Bildung von selbstausgerichteten Silicium-Torelektroden oder Gate-Elektroden ermöglicht. Dieses neue Herstellungsverfahren ergibt auf dem gleichen Halbleiterplättchen drei verschiedene Strukturen, nämlich Metall-Gate-Feldeffekttransistoren, deren Gate in genau ausgerichteten Kanalbereichen liegt, selbstausgerichtete Silicium-Gate-Feldeffekttransistören und ladungsgekoppelte Halbleitervorrichtungen mit Metall- und Silicium-Gates.
In einem Aufsatz von L. L. Vadasz, E. S. Grove, T. A. Rowe und G. E. Moore im IEEE Spektrum, Oktober 1969, Seiten 28-35, mit dem Titel "Silicium-Gate-Technik" ist ein Herstellungsverfahren für die Herstellung polykristalliner Silicium-Gates beschrieben, die über dem Kanalbereich eines Feldeffekttransistors sich selbsttätig ausrichten. Das Herstellverfahren umfaßt die Bildung eines
309883/1040
dünnen Oxydbereichs in einer dicken Oxydschicht, die auf der Oberfläche eines Halblexterplattchens liegt. Anschließend wird Silicium-Nitrid über den dicken und dünnen Oxyclioreichen abgelagert. Anschließend wird eine Schicht aus polykristallinen Silicium auf der Silicium-Nitridschicht abgelagert und in einem Maskierverfahren zur Bildung eines selbstausgerichteten polykristallinen Silicium-Gates genau begrenzt. In diesem bekannten Verfahren werden sowohl das Silicium-Nitrid, als auch die dünne Silicium-Dioxydschicht überall entfernt, mit Ausnahme unter äem polykristallinen Silicium-Gate, wobei anschließend Diffusionen in die Silicium-Bereiche des Grundkörpers eingeführt werden. Anschließend wird eine Schicht aus Silicium-Dioxyd auf der gesamten Oberfläche abgelagert und bedeckt dabei die Diffusionsfenster und das aus polykristallinem Silicium bestehende Gate. Kontaktfenster für die Diffusionsbereiche werden dann genau abgegrenzt und die ganze Struktur wird metallisiert. In einem letzten Verfahrensschritt wird die gesamte Metallisierung genau begrenzt. Die sich dabei ergebende Konstruktion ist ein Silicium-Gate-Feldeffekttransistor. Bis zu dem Zeitpunkt, wenn die polykristallinen Silicium-Gates gebildet werden, sina die Verfahren gemäß der vorliegende Anmeldung und gemäß dieser Veröffentlichung gleich. Das Verfahren gemäß der vorliegenden Anmeldung wird von diesem Punkt an unterschiedlich. Das Verfahren weicht von dem bekannten Verfahren in dem Augenblick ab, wenn das Ätzen des polykristallinen Silicium-Gates nur durch die polykristalline Siliciumschicht hindurch ausgeführt wird, während die iSiitridschicht intakt bleibt. Zu diesem Zeitpunkt wird ein weiterer Maskierschritt benutzt, um diejenigen Bereiche einzugrenzen, in denen das Silicium-Nitrid nicht angegriffen werden darf. Eine Resistmaske allein oder eine genau abgegrenzte aus der Dampfphase niedergeschlagene Oxydschicht kann auf ausgewählten Bereichen des Silicium-Nitrids als Maske verwendet werden.
Aus polykristallinem Silicium bestehende Bereiche brauchen nicht durch Photolack oder Photoresist abgedeckt zu werden, mit Ausnahme in den Bereichen in unmittelbarer Nachbarschaft der Berei-
YO 971 092 309883/1040
—* j —
ehe, wo das Silicium-Nitrid bestehenbleiben soll, da ein Ätzmittel für die Nitridschicht gewählt werden kann, das die polykristalline Siliciumschicht nicht angreift. Anschließend an die Ätzung der Mtridschicht wird eine Tauchätzung durchgeführt zum Entfernen aer aünnen Oxydschicht, wo diese nicht durch Silicium-Nitrid oder polykristallines Silicium geschützt ist, und außerdem zum Entfernen aller Oxydschichten auf den Nitrid- und Polysilicium-Bereichen. Ein Diffusionsschritt bildet dann die Source- und Drainelektroden in dem Siliciumplättchen und dotiert die Bereiche mit polykristallinem Silicium. Die Silicium-Nitridschicht verhindert eine Diffusion in das darunterliegende Oxyd und verhindert außerdeiu das Aufwachsen eines Oxyds während einer nachfolgenden thermischen Oxyaationsstufe, auf der eine Isolierschicht auf den Diffusionsbereichen und den Bereichen mit polykristallinem silicium gebildet wird. Enctlich werden Kontaktöffnungen in den gewünschten Bereichen herausgeätzt und eng abgegrenzte Kontaktuna Gate-Metallisierungen angebracht. Obgleich somit alle einzelnen Verfahrensschritte zur Herstellung sich selbst ausrichtender Silicium-Gates und Aluminium-Gates an sich bekannt sind, gestattet doch das Einfügen eines zusätzlichen Maskierungsschritts nach einem chemischen Niederschlag aus der Dampfphase an einem kritischen Punkt im Verfahrensablauf die Bildung von verschiedenen Scnaltelementen auf dem gleichen Halbleiterplättchen mit einer bisher kaum möglichen Vielfalt und Flexibilität in der Herstellung von Halbleiterbauelementen.
Aufgabe der Erfindung ist es also ein Verfahren anzugeben, das aie bildung von sich selbsttätig ausrichtenden metallischen und polykristallinen Silicium-Gates für Feldeffekttransistoren auf dem gleichen halbleiterplättchen unter Verwendung nur eines zusätzlichen MaskierungsSchrittes gegenüber dem Stand der Technik gestattet. Insbesondere soll bei dem neuen Verfahren die Stärke aer dünnen Oxycibereiche unabhängig von jedem nachträglichen Aufwachsen von üxyabereichen sein. Dies ergibt eine Kopplung niedriger Kapazität zwischen außenliegenden metallischen Verbindungsleitungen und darunterliegenden Diffusions- oder polykristallinen
γα 971 092 30988 3/10A0
Silicium-Bereichen. Insbesondere ist es Aufgabe der Erfindung, ein Verfahren und eine dadurch hergestellte Halbleiterschaltung zu schaffen, die auf einem einzigen halbleiterplättchen sowohl Metall-Gate-Feldeffekttransistoren, polykristalline Silicium-Gate-Feldeffekttransistoren und ladungsgekoppelte Txansistoren mit Metallgate und Siliciumgate ergibt.
Dieses neue Verfahren zum Herstellen von Halbleiter-Bauelementen auf einem Halbleiterplättchen, das in einer dicken isolierenden Schicht aus einem ersten Isoliermaterial eine Anzahl dünner Bereiche aufweist, wobei diese erste isolierende Schicht von einer zweiten aus einem anderen Material bestehenden isolierenden Schicht überzogen ist, die wiederum von einer Halbleiterschicht bedeckt ist, besteht erfindungsgemäß dabei aus folgenden Verfahrensschritten :
Herstellen mindestens eines genau abgegrenzten Halbleiterbereiches in einigen der dünnen isolierenden mit einem zweiten Isoliermaterial überzogenen Bereichen,
Herstellen von Maskenbereichen in einigen anderen der dünnen isolierenden mit einer zweiten Isoliermaterialschicht überzogenen Bereichen in der !Nachbarschaft der abgegrenzten Halbleiterbereiche zum Schutz der aus dem zweiten Isoliermaterial bestehenden Bereiche,
Abätzen der zweiten Isoliermaterialschicht, mit Ausnahme der abgegrenzten Halbleiterbereiche und der Maskenbereiche zum Freilegen einer Anzahl dünner Isoliermaterialbereiche und
Abätzen dieser freigelegten dünnen Isoliermaterialbereiche zur Bildung einer Anzahl freiliegender Halbleiter-Oberflächenbereiche, einer Anzahl freiliegender Bereiche des zweiten Isoliermaterials und üer andere Halbleiter-Oberflächen maskierenden Halbleiterbereiche sowie aus folgenden weiteren Verfahrensschritten:
Eindiffundieren eines Dotierungsstoffes in die freiliegenden
Yü 971 092 309883/ 1 OAO
Bereiche äer Halbleiteroberfläche und den mindestens einen genau abgegrenzten Halbleiterbereich zur Bildung dotierter Bereiche in dem Halbleiterplättchen und zum Leitendmachen des mindestens einen abgegrenzten Halbleiterbereiches,
thermische Bildung eines Oxyds auf den freiliegenden Halbleiter-Oberflächenbereichen und dem abgegrenzten Halbleiterbereich und
bilden von genau abgegrenzten, aus leitendem Material bestehenden Verbindungen nach mindestens einem der dotierten Bereiche, einem abgegrenzten Halbleiterbereich und einem freiliegenden Bereich des zweiten Isoliermaterials.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Dabei zeigt
Fig. 1-13 Querschnittsansichten durch ein Halbleiterplättchen zur Darstellung der verschiedenen Verfahrensschritte zur Herstellung einer Halbleiterstruktur mit bei der Herstellung sich selbst ausrichtenden Silicium-Gates und Metall-Gates sowie selbst ausgerichtete Kanäle mit nur fünf Maskierschritten.
Fig. 14 eine Querschnittsansicht eines Halbleiterplättchens mit einer Halbleiteranordnung mit mindestens drei dünnen Oxydbereichen, die durch Silicium-Nitrid bedeckt sind, in denen eine selbsttätig ausgerichtete Silicium-Gate-Elektrode, eine Metall-Gate-Elektrode und eine Anzahl von Silicium-Gates und Metall-Gates voneinander durch Oxydisolationen getrennt sind und einen Silicium-Gate-FET, einen Metall-Gate-FET und eine ladungsgekoppelte Schieberegisterschaltung bilden und
YO 971 092 309883/ 1 OAO
Fig. 15 eine Querschnittsansicht einer ladungsgekoppel
ten Zelle für wahlfreien Zugriff, in der eine metallische Wortleitung unmittelbar anschließend an eine durch Diffusion erzeugte Bitleitung angeordnet ist, die unter einer dicken üxydschicht liegt. In der Zelle für wahlfreien Zugriff wird polykristallines Silicium als Speicherplatte benutzt.
In Figur 1 ist eine Querschnittsansicht eines Halbleiterplättchens dargestellt, das vorzugsweise aus Silicium besteht, und durch Einführen eines geeigneten Dotierungsstoffes auf N-Leitfähigkeit dotiert ist. Das Halbleiterplättchen 1 weist eine sehr fein polierte Oberfläche auf und besitzt einen spezifischen V7iderstand von 1 Ohm-Zentimeter.
In Figur 2 ist das gleiche Halbleiterplättchen 1 mit einer darüberliegenden Schicht aus thermisch aufgewachsenem Silicium-Dioxyd dargestellt. Die Schicht 2 kann durch Erhitzen des Plättchens 1 in einer oxydierenden Atmosphäre hergestellt werden. Beispielsweise kann man das Plättchen 1 in einer Wasserdampfatmosphäre bei 10000C so lange erhitzen, bis e: schicht von etwa 6OOO A Dicke erzielt ist.
Sphäre bei 10000C so lange erhitzen, bis eine Silicium-Dioxyd-
Der nächste Verfahrensschritt, .dessen Ergebnisse in Figur 3 gezeigt sind, besteht im Ätzen einer Anzahl Kanäle oder Bereiche 3 in der Silicium-Dioxydschicht 2. Die Bereiche 3 werden dadurch erhalten, daß man einen geeigneten Photolack in üblicher Weise auf dem Plättchen anbringt und das Plättchen 1 in einer Zentrifuge schleudert, um einen gleichmäßigen überzug von Photolack auf der Oberfläche des Plättchens zu erzielen. In einem ersten Maskierschritt wird ein Abbild des zu erzeugenden Musters dadurch hergestellt, daß der Photolack über eine entsprechende Maske mit ultraviolettem Licht belichtet wird. Dieses so entwickelte Muster wird dann in üblicher Weise entwickelt und die entwickelten Bereiche werden anschließend entfernt, so daß freiliegende Oberflächenbe-
YO 971 092 309883/ 1 OAO
reiche auf der Silicium-Dioxydschicht 2 verbleiben. Mit einem geeiyneten Lösungsmittel werden dann die freiliegenden Bereiche üer Siliciuiu-Dioxydschicht 2 abgeätzt, beispielsweise mit einer gepufferten Lösung aus Fluorwasserstoffsäure und Ammonium-Fluorid. «ach dem Ätzvorgang liegen die Kanalbereiche 3 frei, während andere Oberflächenbereiche des Plättchens 1 durch dicke Oxydschichten 4 der früheren Schicht 2 bedeckt sind.
Im nächsten, in Figur 4 gezeigten Verfahrensschritt werden dünne üxyabereiche 5 thermisch in den Kanälen 3 aufgewachsen, so daß sich eine ununterbrochene Schicht aus Sillcium-Dioxyd bildet, die aus dicken und dünnen Oxydbereichen 4 bzw. 5 besteht. Das thermische Aufwachsen von Silicium-Dioxyd wird in ähnlicher Weise durchgeführt wie das Aufwachsen der Schicht 2, mit der Ausnahme, daß diesmal das Silicium-Oxyd in einer SauerstoffUmgebung erzeugt wiru. Die dünnen öxydschichten 5 sind etwa 300 A dick.
Anschließend werden die Oberflächen der dicken Oxydbereiche 4 und der dünnen Oxydbereiche 5 mit einer Schicht aus nichtoxydierbarem Material, wie z.B. Silicium-Nitrid, überzogen, wie dies in Figur 5 zu sehen ist. Die Schicht 6 aus Silicium-Nitrid kann beispielsweise durch pyrolithische Zersetzung von Silan und Ammoniak bei erhöhter Temperatur von etwa 1000 C oder durch andere bekannte Verfahren aufgebracht werden. Diese Abscheidung der Schicht 6 wird so lange durchgeführt, bis die Schichtstärke etwa 350 A beträgt.
In einem weiteren Verfahrensschritt, der in Figur 6 gezeigt ist, wird eine Schicht 7 aus polykristallinem Silicium auf der Oberfläche üer Silicium-Nitridschicht 6 abgelagert. Diese polykristalline Schicht 7 kann beispielsweise durch pyrolithische Zersetzung einer Silicium-Verbiadung, wie z.B. Silan, oder durch Aufdampfen oder Kathodenzerstäubung von Silicium aufgebracht werden. Wach Bildung aer Schicht 7 durch Pyrolyse wird das Halbleiterplättchen 11 auf etwa 1QOO0C erhitzt und einer Atmosphäre mit einem Gas Sin. ausgesetzt, das auf der Silicium-Nitridschicht 6 eine poly-
Yu 971 Ü92 309883/1040
kristalline Schicht 7 aus Silicium bildet. Da die Silicium-Nitridschicht 6 die Bildung einkristallinen Siliciums nicht zuläßt, ist die Schicht 7 tatsächlich polykristallin. Was aber die tatsächlichen Ergebnisse betrifft, könnte die Schicht 7 sowohl aus polykfistallinem Silicium, als auch aus einkristallinem Silicium bestehen. Die Schicht 7 ist etwa 8000 £ dick.
Anschließend, wie in Figur 7 zu sehen, wird die Schicht 7 aus polykristallinen! Silicium mit einer Schicht 8 thermisch aufgewachsenem Silicium-Dioxyds von ungefähr 1000 S Stärke überzogen, wobei diese Schicht 8 in ähnlicher Weise wie die Schicht 2 oder die dünnen Oxydschichten 5 in Figur 2 bzw. 4 gebildet wird.
Gemäß Figur 8 sind große Teile der polykristallinen Schicht 7 und der thermisch aufgewachsenen Oxydschicht 8 entfernt worden, so daß kleine Bereiche 71 übrigbleiben, die mit Schichten 8' der thermisch aufgewachsenen Silicium-Dioxydschicht 8 überzogen sind. Dieses Entfernen großer Teile der Schichten 7 und 8 wird zunächst durch genaue Abgrenzung der Silicium-Dioxydbereiche 81 mittels bekannter photolithographischer und Ätzverfahren durchgeführt, wach Belichten eines handelsüblichen Photolacks, Entwickeln der belichteten Bereiche und Entfernen der belichteten Bereiche nach einem zweiten Maskierschritt wird ein Ätzmittel für Silicium-Dioxyd auf die freiliegenden Oberflächenbereiche der Schicht 8 angesetzt. Das Ätzmittel entfernt die Silicium-Dioxydschicht 8 überall, mit Ausnahme der Bereiche, die durch das nichtentwickelte Photolackmuster geschützt sind. Beim Erreichen der Schicht 7 wird ein weiteres geeignetes Ätzmittel, wie z.B. eine heiße Mischung von Äthylen-Diamin, Pyrocatechol und Wasser benutzt, um alle Teile der polykristallinen Siliciumschicht 7 zu entfernen, mit Ausnahme der Abschnitte 7' , die unterhalb der Silicium-Dioxyclbereiche 8' liegen. Diese Bereiche wirken nunmehr als eine Ätzmaske, so daß die polykristallinen Bereiche 71 stehenbleiben. Da das Ätzmittel für das polykristalline Silicium die darunterliegende Schicht 6 aus Silicium-Nitrid nicht angreift, ist dieser Verfahrensschritt bei der Ätzung praktisch dann beendet, wenn die
YO 971 092 309883/1040
gewünschten Bereiche eier polykristallinen Schicht 7 entfernt sind. Zu diesem Zeitpunkt werden die verbleibenden Bereiche 81 der Silicium-Dioxydschicht 8 entfernt, so daß nur noch die freiliegenden Bereiche der Silicium-Nitridschicht 6 und der Bereiche 71 der polykristallinen Siliciumschicht 7 verbleiben, die, wie noch gezeigt wird, sich selbst ausrichtende Silicium-Gates der letztlich zu bildenden halbleitervorrichtungen bilden, wie dies in Figur 14 dann zu sehen ist. Die Bereiche 8' des Silicium-Dioxyds werden durch Tauchätzen in einem Ätzmittel entfernt, das gleich dem im Zusammenhang mit Figur 3 erwähnten Ätzmittel ist, das weder das darunterliegende polykristalline Silicium 7', noch die freiliegenden Oberflächenbereiche der Silicium-tfitridschicht 6 angreift.
Wach dem zweiten Maskierschritt wird eine Schicht 9 von chemisch aus der Dampfphase niedergeschlagenem Silicium-Dioxyd von ungefähr 1000 & Dicke auf den freiliegenden Bereichen der Silicium-Nitridschicht 6 und der polykristallinen Siliciumbereiche 7' niedergeschlagen. Die Schicht 9 wird chemisch aus der Dampfphase aus einem Orthosilicatsystem niedergeschlagen, in dem Tetraäthylorthosilicat in Sauerstoff bei einer Temperatur von 450 C zur Bildung einer Schicht von Silicium-Dioxyd zersetzt wird. Die Schicht 9 wird dann durch Erhitzen bei 1000°C verdichtet. Da thermisch aufgewachsenes Silicium-Dioxyd sich nicht leicht auf Siliciumnitrid bilden kann, selbst wenn es sich auf polykristallinem Silicium bildet, wird hier für eine Silicium-Dioxydschicht der chemische Niederschlag aus der Dampfphase benutzt, um einen ordentlichen Niederschlag auf der Silicium-Nitridschicht 6 zu erzielen, und um dann ein Material zu haben, das bei sauberer Begrenzung als Maske für Teile der darunterliegenden Silicium-Nitridschicht 6 dienen kann. Dieser dritte Maskierschritt wird gemäß Figur 9 durchgeführt.
Bei dem Maskierungsschritt gemäß Figur 9 wird ein Photolack in üblicher Weise durch eine Maske belichtet, die die Belichtung bestimmter Bereiche gestattet, so daß nach Entwicklung der belich-
YO 971 092 30998 3/10
teten Bereiche und Entfernen der unbelichteten Bereiche der Photolack 10 verbleibt. Diese Photolackbereiche 10 schützen die darunterliegenden Bereiche aer chemisch aus der Dampfphase abgeschiedenen Silicium-Dioxydschicht 9, deren übrige Bereiche freiliegen. Die freiliegenden Bereiche der Schicht 9 werden dann in einer gepufferten Ätzlösung für Silicium-Dioxyd geätzt, wodurch die freiliegenden Bereiche der Silicium-Dioxydschicht 9 bis auf die Silicium-Nitridschicht 6 und die polykristalline Siliciumschicht 71 abgeätzt werden. Zu diesem Zeitpunkt sind alle Bereiche der Silicium-Dioxydschicht 9 entfernt, mit Ausnahme derjenigen Bereiche unter dem Photolack 10. Die Photolackbereiche 10 werden dann entfernt und die Bereiche 9' der Oxydschicht 9 wirken während der Entfernung des Silicium-Nitrids als Maske zum Schutz der darunterliegenden Silicium-Nitridbereiche, wie es im Zusammenhang mit Figur 10 noch besprochen wird.
Obgleich eine chemisch aus der Dampfphase niedergeschlagene Schicht 9 nach geeigneter Abgrenzung bevorzugt als Maske für die Silicium-Nitridschicht 6 verwendet wird, sollte es doch klar sein, daß auch Photolack alleine unmittelbar oberhalb der Schicht 6 und oberhalb der polykristallinen Bereiche 7 angebracht, belichtet und in üblicher Weise begrenzt werden kann. Somit hätten also die Photolackmaskenbereiche 10 in Figur 9 ohne die Oxydschicht 9 dieselbe Form wie gezeigt, nur daß sie unmittelbar auf den Bereichen der Schicht 6 oder auf Bereichen der Schicht 6 in der Nachbarschaft der polykristallinen Bereiche 71 liegen würden, wo eine Maskierung erwünscht ist.
Die Struktur der Figur 10 ergibt sich daraus, daß man die nichtmaskierten Bereiche der Silicium-Nitridschicht 6 heißer Phosphorsäure aussetzt, die die maskierenden Oxydbereiche 91 nicht merklich angreift. Aus Figur 10 sieht man, daß die polykristallinen Bereiche 7' außerdem als Masken für die darunterliegenden Bereiche der Silicium-Nitridschicht 6 wirken.
Aus Figur 10 erkennt man ferner, daß die Bereiche der dünnen YO 971 092 309883/ 1 OAO
uxyaschichten 5 jetzt frei liegen, während die Silicium-lSiitridschicht 6 durch die Bereiche 9' der chemisch aus der Dampfphase niedergeschlagenen Silicium-Dioxydschicht 9 und durch die Bereiche 7" aus polykristallinem Silicium maskiert sind. Zu diesem Zeitpunkt werden die freiliegenden dünnen Oxydbereiche 5 und die Bereiche 9' der Oxydschicht 9 in einem Tauchätzverfahren mit einer gepufferten Lösung von Fluorwasserstoffsäure und Ammonium oder Fluorid entfernt, das weder das Silicium-Nitrid, noch das polykristalline Silicium angreift, wobei dieser Verfahrensschritt zeitlich so gesteuert wird, daß die dicken Oxydbereiche 4 um nur einen Bruchteil ihrer Stärke verringert werden. Nach Einwirken des obengenannten Ätzmittels werden Teile der Siliciumoberfläche in den Kanalbereichen 3 freigelegt, mit Ausnahme der Teile, wo aie Kanalbereiche durch eine darüberliegende Silicium-Nitridschicht octer durch eine polykristalline Siliciummaske abgedeckt sind. Die Struktur nach der Tauchätzung zum Entfernen der Oxydbereiche 9' und nach der Entfernung der Bereiche der dünnen Oxydschicht 5 ist ' in Figur 11 gezeigt.
Wenn zum Maskieren eines Teils der Silicium-Hitridschicht 6 nur ein Photolack benutzt wird, werden die einer Belichtung ausgesetzten Teile der Schicht durch Ätzen in einer gepufferten Ä'tzlösung aus Fluor-Wasserstoffsäure und Ammonium-Bifluorid entfernt. iMäch Entfernen des Photolacks wird das Plättchen 1 einer Tauchätzung unterzogen, um die freiliegenden Teile der dünnen Oxydschicht 5 zu entfernen, so daß sich die Struktur gemäß Figur 11 ergibt, wobei das niedergeschlagene Oxyd als Maske wirkt.
In Figur 11 sind die verbleibenden dünnen Oxydbereiche mit 51, uie verbleibenden Silicium-iSiitridbereiche mit 6' und die polykristallinen Silicium-Gates mit 71 bezeichnet. Auf diese Weise werden Fenster 11, in die eine P+Diffusion eingebracht werden soll, sauber begrenzt.
Figur 12 zeigt das Ergebnis der Diffusion eines P-Leitfähigkeit hervorrufenaen Dotierungsstoffes durch die Fenster 11 in das
Yü 971 092 309883/ 1 OAO
Halbleiterplättchen 1 zur Bildung der Diffusionszonen 12. Dies wird beispielsweise dadurch erzielt, daß ein Dotierungsini ttel , wie z.B. Bor, als dünne Schicht über den Fenstern 11 aufgelegt wird. Anschließend wird das Plättchen auf eine Temperatur von 10O0 C ausreichend lange erhitzt, um die gewünschte Diffusionstiefe zu erzielen. Nach Bildung der Diffusionsbereiche 12 wird das Plättchen 1 erneut zur Bildung eines Überzugs 13 aus Silicium-Dioxyd thermisch oxydiert, mit Ausnahme der Bereiche, wo die Silicium-Nitridbereiche 6' freiliegen. Das Plättchen 1 wird für eine ausreichend lange Zeit thermisch oxydiert zur Bildung einer Silicium-Dioxydschicht von ungefähr 4000 A Dicke über den diffundierten Bereichen 12 und den polykristallinen Silicium-Bereichen 71. Zu diesem Zeitpunkt sollte es klar sein, daß die freiliegenden Silicium-Kitridbereiche 6' während dieses thermischen Oxydationsschrittes die Bildung einer Oxydschicht verhindern und im Beispiel des äußersten linken Silicium-Nitridbereiches 61 in Figur 12 einen sich selbsttätig ausrichtenden Kanalbereich bilden, in dem ein metallisches Gate gebildet werden kann.
In einem vierten Maskierungsschritt in Figur 13 werden Kontaktöffnungen 14 und 15 nach den diffundierten Bereichen 12 bzw. nach den polykristallinen Siliciumbereichen 7' durch übliche photolithographische Maskier- und Ätzverfahren geöffnet, wie sie bereits beschrieben und bekannt sind.
In einem fünften und letzten Maskierschritt wird ein Metall, wie z.B. Aluminium, überall auf den Oberflächen der Silicium-Dioxydschicht 13, den Silicium-lSiitridbereichen 61 und in Kontaktöffnungen 14 und 15 zur Kontaktierung der Diffusionsbereiche 12 und eines polykristallinen Siliciumbereichs 7' niedergeschlagen. Die Aluminiumschicht wird dann durch ein photolithographisches Maskier- und Ätzverfahren bekannter Art genau abgegrenzt und bildet ein Aluminium-Gate 16 auf dem Silicium-Nitridbereich 6', das einen sich selbst ausrichtenden Kanal zwischen den beiden P+Diffusionsbereichen 12 begrenzt, ferner einen Kontakt 17 in der Öffnung 14 zur Kontaktierung des Diffusionsbereichs 12, einen Gate-Kontakt .
YO 971 092 309883/ 1 OAO
18 in der Öffnung 15 nach dem polykristallinen Siliciumfoereich 7% der in Figur 14, wie ersichtlich, ein sich selbsttätig ausrichtendes Silicium-Gate zwischen zwei P+Diffusionsbereichen 12 bildet und die Metall-Gates 19, deren eines in unmittelbarer Nachbarschaft einer Diffusionszone 12 liegt, die unter einer dicken Oxydschicht liegt und von der benachbarten polykristallinen Siliciumbereichsschicht 7' isoliert ist, die nunmehr ein polykristallines Silicium-Gate für eine ladungsgekoppelte Halbleiter-'· vorrichtung bildet. In Figur 14 ist ein weiteres Metall-Gate 19 gezeigt, das zwischen den polykristallinen Bereichen 7' liegt und von diesen durch eine Isolierschicht aus Oxyd 13 isoliert ist. Vor der genauen Abgrenzung werden etwa 120OO A starke Aluminiumschichten aufgetragen.
Aus Figur 14 erkennt man, daß durch das Verfahren gemäß der Erfindung mit nur fünf Maskierungen tatsächlich drei verschiedene Halbleitervorrichtungen erzeugt worden sind. Diese Halbleitervorrichtungen sind ein Metall-Gate-Feldeffekttransistör mit einem selbst ausgerichteten dünnen Oxyd-Nitridbereich unter dem Metall-Gate 16, ein selbstausgerichteter Silicium-Gate-Feldeffekttransistor und eine ladungsgekoppelte Halbleitervorrichtung mit Metall- und Siliciuia-Gates. Es sollte einleuchten, daß durch nur einen einzigen zusätzlichen Maskierungsschritt gegenüber dem Stand der Technik auf dem gleichen Halbleiterplättchen Halbleitervorrichtungen mit Aluminium und polykristallinen Silicium-Gates gebildet werden können, woraus sich eine bisher nicht mögliche Vielfalt und Flexibilität und Möglichkeiten der Anwendung ergeben. Beide Gates liegen über einer dünnen zusammengesetzten Gate-Isolationsschicht aus Siliciuja-Nitrid und Silicium-Dioxyd von gleicher Dicke, während relativ dicke Oxydschichten vorgesehen sind, die aie Aluminiumschicht entweder von den diffundierten Bereichen oder von den polykristallinen Siliciumbereichen trennen.
Das Herstellungsverfahren, wie es bisher beschrieben wurde, diente der Herstellung von Halbleitervorrichtungen mit P-leitenden Kanälen. Selbstverständlich kann das Verfahren auch so abgewandelt
971 092 3098S3/1Ö40
2331333
werden, daß dadurch Halbleitervorrichtungen xait w'-leitenäen Kanälen herstellbar sind. Selbstverständlich kann von jeder Art Halbleitervorrichtung mehr als eine auf einem iialbleiterplättchen hergestellt werden. Im Zusammenhang mit aer in Figur 14 gezeigten ladungsgekoppelten Halbleitervorrichtung ergibt sich, da» für ein Schieberegister eine weitere Diffusionszone 12 mit einem Kanalbereich 5' zwischen den Paaren von Diffusionszonen 12 vorzusehen ist, über denen polykristalline Silicium-Gates 71 und Metall-Gates 19 liegen, so daß eine Ladung von einem Paar Diffusionszonen nach einem weiteren Paar von Diffusionszonen schrittweise übertragen werden kann. Soll eine Speicherzelle für wahlweisen Zugriff aufgebaut werden, dann ist nur eine einzige Diffusionszone erforderlich, da die Ladung in eine Speicherzelle aus einem Diffusionsbereich und aus der Speicherzelle über den gleichen Diffusionsbereich verschoben wird. Diese Anordnung ist mit einer gestrichelten Umrandung 20 in Figur 14 dargestellt und ist im Zusammenhang mit Figur 15 näher beschrieben.
Figur 15 zeigt eine Speicherzelle für wahlfreien Zugriff, bestehend aus einer ladungsgekoppelten Halbleitervorrichtung mit einem Aluminium-Silicium-Gate, welche gemäß dem Verfahren, das in den Figuren 1 bis 14 gezeigt ist, hergestellt wurde. Diese hier gezeigte Anordnung unterscheidet sich von anderen ladungsgekoppelten Zellen dadurch, daß die metallische Wortleitung 19 unmittelbar neben dem P+Diffusionsbereich angeordnet ist, der im Bereich der ladungsgekoppelten Halbleitervorrichtung eine eindiffundierte Bitleitung ist. Die metallische Wortleitung 19 liegt auf einer Silicium-Nitridschicht 6', wobei dieser Bereich wiederum auf einer dünnen Oxydschicht 51 angeordnet ist. Dicke Oxydbereiche 13 liegen über Diffusionsbereichen 12 und zwischen einer polykristallinen Silicium-Speicherplatte 7', wobei die zusätzliche Ausdehnung der Platte 71 nicht die Wirkung haben soll, eine Potential-· quelle innerhalb des Halbleiterplättchens 1 zu bilden. Legt man ein geeignetes Potential an die Speicherplatte 7' aus polykristallinem Silicium an, so wird die in Figur 15 durch eine gestrichelte Linie 21 angezeigte Potentialquelle gebildet. In dieser
YO 971 092 309883/ 1 OAO
— I ο —
Anordnung wird Information in Form einer Ladung aus der eindiffundierten Bitleitung 12 über die metallische Wortleitung 19 in die Potentialquelle 21 eingeführt, wenn diese Elektroden entsprechend betätigt sind. Andererseits wird die Ladung der Potentialquelle 21 von dieser Quelle über einen Kanal, der durch die metallischen Wortleitungen 19 gebildet ist, nach dem Diffusionsbereich 12 übertragen, wenn diese Elektroden in der für ladungsgekoppelte halbleiteranordnungen üblichen Weise betätigt sind. In Figur 15 muß darauf hingewiesen werden, daß die metallische Wortleitung 19 und die aus polykristallinem Silicium bestehende Speicherplatte 71 gegeneinander durch eine Oxydschicht 13 isoliert sind. Die ladungsgekoppelte Speicherzelle für wahlfreien Zugriff gemäß Figur 15 hat einen bei der Herstellung sich selbsttätig ausrichtenden Kanal, in dem die metallische Wortleitung 19 niedergeschlagen werden kann, unter diesen Umständen kann eine geringe Fehlausrichtung der Metallmaske zugelassen werden, da der Kanalbereich bei der Herstellung sich selbst ausrichtet. Ferner erfordert, aiese halbleitervorrichtung keine Bildung von Kontaktöffnungen.
Aus dem Vorangegangenen sollte sich klar ergeben haben, daß ein herstellverfahren mit fünf Maskierungsschritten beschrieben wurde, bei dem eine neue Reihenfolge der Herstellungsschritte die Bildung von drei unterschiedlichen Halbleitervorrichtungen auf dem gleichen halbleiterplättchen gestattet. Obgleich bei der Herstellung sich selbsttätig ausrichtende polykristalline Silicium-Gate-Feld-' effekttransistoren und Metall-Feldeffekttransistoren für sich jeweils bekannt sind, ist jedoch kein Verfahren bekannt, mit dem beide Halbleitervorrichtungen auf so einfache Weise gleichzeitig auf aem gleichen Plättchen hergestellt werden können. Ferner ist an sich die Herstellung von ladungsgekoppelten Halbleitervorrichtungen bekannt, jedoch ist kein Verfahren gemäß dem vorangegangenen beschriebenen Verfahren bekannt, das zur gleichen Zeit halbleitervorrichtungen mit Metall-Gate, mit Siliciurr.-Gate und Feldeffekttransistoren und ladungsgekoppelte Halbleitervorrichtungen ergibt. Die gleichzeitige Herstellung dieser drei Halbleitervorrichtungen oder einer Speicherzelle für wahlfreien Zu-
yü 971 092 309883/1040
griff allein oder in Kombination mit diesen Halbleitervorrichtungen wird durch die Verwendung von chemisch aus der Dampfphase niedergeschlagenen Oxydschichten oder eines Photolacks oder Photoresists auf einer Silicium-Nitridschicht bewirkt, die zum Maskieren der Silicium-Nitridschicht während des Ätzschrittes dient. Nach genauer Begrenzung des chemisch aus der Dampfphase niedergeschlagenen Oxyds oder des Photolacks wird dieses Material als Maske für die Entfernung der gewünschten Teile des Silicium-Nitrids benutzt. Die verbleibende Silicium-Nitridschicht wird in Verbindung mit den polykristallinen Siliciuln-Bereichen während der Diffusion von Source- und Drain-Bereichen in dem Halbleiter als Diffusionsmaske benutzt. Ferner verhindert das Nitrid nach seiner Funktion als Diffusionsmaske die Bildung einer abschließend thermisch aufwachsenden Oxydschicht und liefert dadurch sich selbst ausrichtende Kanalbereiche, in denen eine Metallisierung gebildet werden kann.
Obgleich nur ganz allgemein eine Metallisierung und Kontaktherstellung dargestellt wurde, sollte es doch ohne weiteres einleuchten, daß das Verfahren zum Herstellen der Silicium- und Metall-Gates in der Herstellung der genannten Halbleitervorrichtungen in Kombination mit dem Metallisierungsschritt eine Flexibilität für leitende Verbindungen auf dem Halbleiterplättchen gibt, die bisher insbesondere für eine Speicherzelle mit wahlfreiem Zugriff gemäß Figur 15 noch nicht zur Verfügung gestanden hat. Die Speicherzelle für wahlfreien Zugriff, wie sie im Zusammenhang mit Figur beschrieben ist, weist dünne isolierende Bereiche 5" und 61 unter beiden polykristallinen Silicium- und Metall-Gate-Bereichen auf, wobei die in unmittelbarer Nachbarschaft zum Diffusionsbereich liegende Schicht über den Diffusionsbereich 12 hinausragt und so Wortleitungen senkrecht zu den Bitleitungen bildet, wie dies für Speicher mit wahlfreiem Zugriff erforderlich ist, wobei keine Kontaktöffnungen in dem Bereich erforderlich sind.
Im Zusammenhang mit den Figuren 1 bis 15 sollte noch darauf hingewiesen werden, daß zum Zweck der klaren Darstellung die Zeich-
YO 971 092 309883/ 1 CUO
nungen nicht maßstabsgerecht sein können. Das stellt für den Fachmann jedoch keine Schwierigkeit dar, da genaue Dimensionsangaben für die verschiedenen Schichten und Bereiche angegeben wurden.
971 092 309883/ 1 OAO

Claims (34)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen von Halbleiter-Bauelementen auf einem Halbleiterplättchen, das in einer dicken isolierenden Schicht aus einem ersten Isoliermaterial eine Anzahl dünner Bereiche aufweist, wobei diese erste isolierende Schicht von einer zweiten aus einem anderen Material bestehenden isolierenden Schicht überzogen ist, die wiederum von einer Halbleiterschicht bedeckt ist, gekennzeichnet durch folgende Verfahrensschritte:
    Herstellen mindestens eines genau abgegrenzten Halbleiterbereiches in einigen der dünnen isolierenden mit einem zweiten Isoliermaterial überzogenen Bereichen,
    Herstellen von Maskenbereichen in einigen anderen der dünnen isolierenden mit einer zweiten Isoliermaterialschicht überzogenen Bereichen in der Nachbarschaft der abgegrenzten Halbleiterbereiche zum Schutz der aus dem zweiten Isoliermaterial bestehenden Bereiche,
    Abätzen der zweiten Isoliermaterialschicht, mit Ausnahme der abgegrenzten Halbleiterbereiche und der Maskenbereiche zum Freilegen einer Anzahl dünner Isoliermaterialbereiche und
    Abätzen dieser freigelegten dünnen Isoliermaterialbereiche zur Bildung einer Anzahl freiliegender Halbleiter-Oberflächenbereiche, einer Anzahl freiliegender Bereiche des zweiten Isoliermaterials und der andere Halbleiter-Oberflächen maskierenden Halbleiterbereiche.
  2. 2. Verfahren nach Anspruch 1, gekennzeichnet durch die folgenden Verfahrensschritte:
    yo 971 092 309883/ 1 OAO
    Eindiffundieren eines Dotierungsstoffes in die freiliegenden Bereiche der Halbleiteroberfläche und den mindestens einen genau abgegrenzten Halbleiterbereich zur Bildung dotierter Bereiche in dem Halbleiterplättchen und zum Leitendmachen des mindestens einen abgegrenzten Halbleiterbereiches ,
    thermische Bildung eines Oxyds auf den freiliegenden Halbleiter-Oberflächenbereichen und dem abgegrenzten Halbleiterbereich und
    Bilden von genau abgegrenzten, aus leitendem Material bestehenden Verbindungen nach mindestens einem der dotierten Bereiche, einem abgegrenzten Halbleiterbereich und einem freiliegenden Bereich des zweiten Isoliermaterials.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung von mindestens einem genau abgegrenzten Halbleiterbereich die folgenden Verfahrensschritte dienen:
    Thermisches Oxydieren der Halbleiterschicht zur Bildung einer Halbleiteroxydschicht,
    photolithographisches Maskieren der Halbleiteroxydschicht zur Bildung von Maskenelementen aus 'Photolack auf der Oxydschicht und
    Abätzen der Oxydschicht und der Halbleiterschicht bis auf die zweite Isolierraaterialschicht.
  4. 4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß zum photolithographischen Maskieren der zweiten Isoliermaterialschicht Photolackbereiche auf dieser Schicht angebracht, die nicht maskierten Bereiche der zweiten Isoliermaterialschicht bis auf das dünne erste Isoliermaterial abgeätzt und dann die Photolack-Maskenbereiche entfernt werden.
    xo 971 092 309883/1040
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskenbereiche durch Niederschlag von Isoliermaterial gebildet werden.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Abätzen der freigelegten dünnen Isoliermaterialschicht das Halbleiterplättchen einer Tauchätzung unterzogen wird, die auch die niedergeschlagenen Maskenbereiche entfernt.
  7. 7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß das Halbleiterplättchen aus einkristallinem Silicium besteht.
  8. 8. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die dünnen Isoliermaterialbereiche und die dicke Isoliermaterialschicht aus Siliciumdioxyd gebildet werden.
  9. 9. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß der genau abgegrenzte Halbleiterbereich aus polykristallinem Silicium gebildet wird.
  10. 10. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die zweite Isoliermaterialschicht aus Siliciumnitrid gebildet wird.
  11. 11. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß das genau abgegrenzte leitende Material aus einem Metall und aus polykristallinem Silicium besteht.
  12. 12. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die niedergeschlagenen aus Isoliermaterial bestehenden Maskenbereiche chemisch aus der Dampfphase abgeschiedenes Siliciumdioxyd ist.
  13. 13. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
    YO 971 092 309883/ 1 OAO
    zum Herstellen der Maskenbereiche aus Isoliermaterial, eine das Halbleiteroxyd enthaltende Verbindung zum Niederschlagen einer Halbleiteroxydschicht auf den freiliegenden Bereichen des zweiten Isoliermaterials und auf der mindestens einen abgegrenzten Schicht aus Halbleitermaterial zersetzt wird, daß die so gebildete Halbleiteroxydschicht durch Erhitzen verdichtet, daß anschließend diese Schicht photolithographisch zur Bildung von Maskenbereichen aus Photolack auf dieser Schicht maskiert wird, und daß dann das unmaskierte Halbleiteroxyd bis auf die Schicht des zweiten Isoliermaterials abgeätzt, und dann die aus Photolack bestehenden Maskenbereiche entfernt werden.
  14. 14. Verfahren nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte:
    Herstellen eines genau abgegrenzten Halbleiterbereiches in den von dem zweiten Isoliermaterial bedeckten dünnen isolierenden Schichten,
    Bilden eines an den abgegrenzten Halbleiterbereich angrenzenden Maskenbereichs zum Freilegen eines Bereichs aus dem zweiten Isoliermaterial,
    Abätzen dieses so freigelegten Bereiches mit Ausnahme der unter dem Halbleiterbereich und unter den Maskenbereichen liegenden Teile zum Freilegen einer dünnen Isoliermaterialschicht,
    Abätzen dieser dünnen Isoliermaterialschicht bis zum Freilegen eines Bereichs der Halbleiteroberfläche und eines Bereichs des zweiten Isoliermaterials, wobei dieses zweite Isoliermaterial und der Halbleiterbereich andere Oberflächenbereiche des Halbleiterplättchens
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß
    YO 971 092 309883/1040
    in die Oberflächenbereiche des Halbleiterplättchens und in den Halbleiterbereich zur Bildung eines dotierten Bereichs im Halbleiterplättchen und zum Leitendmachen des Halbleiterbereiches ein Dotierungsstoff eindiffundiert wird, daß dann thermisch auf dem Halbleiteroberflächenbereich und dem Halbleiterbereich eine Oxydschicht gebildet wird und daß anschließend genau abgegrenzte leitende Verbindungen nach mindestens einem der dotierten Bereiche, einem abgegrenzten Halbleiterbereich und einem aus dem zweiten Isoliermaterial bestehenden freiliegenden Bereich gebildet werden.
  16. 16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zur Bildung des abgegrenzten Halbleiterbereichs die Halbleiterschicht thermisch oxydiert, die Halbleiteroxydschicht photolithographisch zur Bildung von Maskenbereichen aus Photolack maskiert und die Oxydschicht und die Halbleiterschicht bis auf die aus dem zweiten Isoliermaterial bestehenden Isolierschicht abgeätzt wird.
  17. 17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zur Herstellung der Maskenbereiche die aus dem zweiten Isoliermaterial bestehende Schicht zur Bildung von aus Photolack bestehenden Maskenelementen auf der zweiten Isoliermaterialschicht photolithographisch maskiert, die zweite Isoliermaterialschicht bis auf die dünnen Isoliermaterialbereiche abgeätzt und die aus Photolack bestehenden Maskenelemente entfernt werden.
  18. 18. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zur Bildung der Maskenbereiche diese in Form von Isoliermaterial niedergeschlagen werden.
  19. 19. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zum Abätzen der dünnen Isolierschichten ein Tauchätzverfahren angewandt wird.
    YO 971 092 309883/1040
  20. 20. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die dünnen und die dicken Isoliermaterialschichten aus Siliciumoxyd bestehen.
  21. 21. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der abgegrenzte Halbleiterbereich aus polykristallinem Silicium besteht.
  22. 22. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die zweite Isoliermaterialschicht aus Siliciumnitrid besteht .
  23. 23. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Halbleiterplättchen aus einkristallinem Silicium besteht.
  24. 24. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die abgegrenzte Zone aus leitendem Material aus einem· Metall bzw. aus polykristallinem Silicium besteht.
  25. 25. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß zum Niederschlagen oder Abscheiden von Maskenbereichen aus Isoliermaterial eine ein Halbleiteroxyd enthaltende Verbindung zum Überziehen des freiliegenden Bereiches aus dem zweiten Isoliermaterial und des abgegrenzten. Halbleiterbereiches zersetzt wird, daß diese aus Halbleiteroxyd bestehende Schicht zur Bildung von aus Photolack bestehenden Maskenelementen auf dieser Schicht photolithographisch maskiert wird, daß die Halbleiteroxydschicht bis auf die aus dem zweiten Isoliermaterial bestehende Schicht abgeätzt und die aus Photolack bestehenden Maskenelemente entfernt werden.
  26. 26. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die niedergeschlagene Isolierschicht aus chemisch aus der Dampfphase abgeschiedenem Siliciumoxyd besteht.
    Yü 971 O92 3 0 9883/ 1 OAO
  27. 27. Halbleitervorrichtung mit Halbleiter- und Metallgates, welche nach dem Verfahren gemäß den Ansprüchen 1 bis 26 hergestellt ist, gekennzeichnet durch ein Halbleitersubstrat eines ersten Leitfähigkeitstyps mit mindestens drei in einer dicken Isoliermaterialschicht liegenden in einer dicken Isoliermaterialschicht liegenden dünnen Isoliermaterialbereichen, wobei die dünnen Isoliermaterialbereiche von einer Schicht eines zweiten Isoliermaterials bedeckt sind, daß ein Paar dotierte Bereiche eines zweiten Leitfähigkeitstyps in dem Halbleitersubstrat liegen, wobei jeder der drei Bereiche unter einer dicken Schicht aus Isoliermaterial liegt, daß eine Metallelektrode auf einem ersten durch das zweite Isoliermaterial bedeckten dünnen Isoliermaterialbereich angeordnet ist und einen Metall-Gate-Feldeffekttransistor bildet, daß eine dotierte Halbleiterelektrode auf einem zweiten mit dem zweiten Isoliermaterial überzogenen dünnen Isoliermaterialbereich liegt und mit den zwei benachbarten Diffusionszonen einen Halbleiter-Gate-Feldeffekttransistor bildet und daß mindestens eine Metallelektrode und mindestens eine dotierte Halbleiterelektrode voneinander isoliert auf Abstand über einen dritten mit dem zweiten Isoliermaterial überzogenen eine dünne Isoliermaterialschicht bedeckenden Bereich liegt und mit mindestens einem der zwei benachbarten dotierten Bereiche eine ladungsgekoppelte Metall-Halbleitergate-Halbleitervorrichtung bildet.
  28. 28. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß die ladungsgekoppelte Vorrichtung ein Schieberegister bildet, das zwischen zwei Diffusionsbereichen eine Anzahl von Metall- und Halbleitergates besitzt.
  29. 29. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet , daß die mit mindestens einem der dotierten Bereiche gebildete ladungsgekoppelte Vorrichtung eine Speicherzelle für wahlfreien Zugriff ist, bei der ein
    *o 971 092 309883/10A0
    Metallgate gegenüber einer Diffusionszone und ein Halbleitergate isoliert auf Abstand von dem Metallgate auf der Schicht aus dem zweiten Isoliermaterial liegt.
  30. 30. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silicium, das Isoliermaterial aus Silicium-Oxyd, das zweite Isoliermaterial aus Silicium-Nitrid und die dotierten Halbleiterelektroden und Gates aus polykristallinem Silicium bestehen.
  31. 31. Halbleitervorrichtung mit Halbleiter- und Metallgates, dadurch gekennzeichnet, daß ein Halbleitersubstrat eines ersten Leitfähigkeitstyps in einer dicken Schicht aus Isoliermaterial eine Anzahl dünner Bereiche des gleichen Isoliermaterials enthält, die durch eine Schicht eines zweiten Isoliermaterials überzogen sind, daß eine Anzahl dotierter Bereiche eines zweiten Leitfähigkeitstyps in dem Substrat anschließend an die durch das zweite Isoliermaterial überzogenen dünnen Bereiche und unter der dicken Oxydschicht liegen, und daß mindestens eine Metallelektrode und eine Halbleiterelektrode auf den vom zweiten Isoliermaterial bedeckten dünnen Bereichen angeordnet sind und unmittelbar anschließend an mindestens einem der beiden Paare dotierter Bereiche Metall- und Halbleitergates bilden.
  32. 32. Halbleitervorrichtung nach Anspruch 31, dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silicium, das Isoliermaterial aus Siliciumdioxyd, die zweite Isoliermaterialschicht aus Siliciumnitrid und die Halbleiterelektrode aus polykristallinem Silicium besteht.
  33. 33. Halbleitervorrichtung als Speicherzelle für wahlfreien Zugriff, dadurch gekennzeichnet, daß ein Halbleitersubstrat eines Leitfähigkeitstyps auf der Oberfläche des
    YO 971 092 309883/ 10A0
    Substrats einen dünnen Bereich eines Isoliermaterials in einem dicken Bereich des gleichen Isoliermaterials aufweist, wobei der dünne Bereich mit einer Schicht eines zweiten Isoliermaterials überzogen ist, daß mindestens ein Teil einer dotierten Halbleiterelektrode über einem Teil des von dem zweiten Isoliermaterial überzogenen dünnen Bereichs liegt, wobei die Elektrode zum Teil mit einem Isoliermaterial bedeckt ist, daß ein dotierter Bereich eines zweiten Leitfähigkeitstyps unter dem dicken Bereich liegt und von der Elektrode durch einen anderen Abschnitt des mit einer zweiten Isoliermaterialschicht überzogenen dünnen Bereichs getrennt ist, und daß eine Metallelektrode über diesem zweiten Teil des mit einer zweiten Isoliermaterialschicht überzogenen dünnen Bereichs liegt.
  34. 34. Halbleitervorrichtung nach Anspruch 33, dadurch gekennzeichnet, daß die dotierte Elektrode und die andere Elektrode einen Teil aufweisen, der sich von dem dünnen mit dem zweiten Isoliermaterial überzogenen Bereich über mindestens einen Teil der dicken Oxydschicht erstreckt.
    YO 971 O92
    309883/10A0
DE2331393A 1972-06-30 1973-06-20 Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen Expired DE2331393C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00267879A US3834959A (en) 1972-06-30 1972-06-30 Process for the formation of selfaligned silicon and aluminum gates

Publications (2)

Publication Number Publication Date
DE2331393A1 true DE2331393A1 (de) 1974-01-17
DE2331393C2 DE2331393C2 (de) 1984-08-09

Family

ID=23020517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2331393A Expired DE2331393C2 (de) 1972-06-30 1973-06-20 Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen

Country Status (7)

Country Link
US (1) US3834959A (de)
JP (1) JPS543599B2 (de)
CA (1) CA984523A (de)
DE (1) DE2331393C2 (de)
FR (1) FR2191274A1 (de)
GB (1) GB1418231A (de)
IT (1) IT987430B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3490241T1 (de) * 1983-05-16 1985-05-15 Sony Corp., Tokio/Tokyo Halbleitervorrichtung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147226A (en) * 1975-06-13 1976-12-17 Nec Corp Semiconductor memory device
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4827448A (en) * 1976-09-13 1989-05-02 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4182636A (en) * 1978-06-30 1980-01-08 International Business Machines Corporation Method of fabricating self-aligned contact vias
US4238275A (en) * 1978-12-29 1980-12-09 International Business Machines Corporation Pyrocatechol-amine-water solution for the determination of defects
JPS5660052A (en) * 1980-10-20 1981-05-23 Toshiba Corp Semiconductor memory device
JPH0618263B2 (ja) * 1984-02-23 1994-03-09 日本電気株式会社 電荷転送素子
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2050320A1 (de) * 1970-10-13 1972-04-20 Siemens Ag Halbleiteranordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2050320A1 (de) * 1970-10-13 1972-04-20 Siemens Ag Halbleiteranordnung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Technical Disclosure Bulletin, Bd.13, Nr.12, Mai 1971, S.3884, 3885 *
US-Z.: IEEE Spectrum, Okt. 1969, S.28-35 *
US-Z.: The Bell System Technical Journal, Bd.51, Nr.3, März 1972, S.655-669 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3490241T1 (de) * 1983-05-16 1985-05-15 Sony Corp., Tokio/Tokyo Halbleitervorrichtung

Also Published As

Publication number Publication date
JPS543599B2 (de) 1979-02-24
JPS4964382A (de) 1974-06-21
US3834959A (en) 1974-09-10
DE2331393C2 (de) 1984-08-09
CA984523A (en) 1976-02-24
GB1418231A (en) 1975-12-17
FR2191274A1 (de) 1974-02-01
IT987430B (it) 1975-02-20

Similar Documents

Publication Publication Date Title
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE3011982C2 (de)
DE3106202C2 (de)
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3809653C2 (de)
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
EP0000327A1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2922016A1 (de) Vlsi-schaltungen
DE3224287C2 (de)
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE3125064A1 (de) "verfahren zum herstellen eines integrierten schaltkreises"
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE3543937C2 (de)
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2331393A1 (de) Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE3927176C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: MOENIG, A., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee