DE2745857A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE2745857A1
DE2745857A1 DE19772745857 DE2745857A DE2745857A1 DE 2745857 A1 DE2745857 A1 DE 2745857A1 DE 19772745857 DE19772745857 DE 19772745857 DE 2745857 A DE2745857 A DE 2745857A DE 2745857 A1 DE2745857 A1 DE 2745857A1
Authority
DE
Germany
Prior art keywords
semiconductor body
layer
mask
doping
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772745857
Other languages
English (en)
Other versions
DE2745857C2 (de
Inventor
Pieter Johannes Wilhel Jochems
Else Kooi
Adrianus Teunis Van Zanten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2745857A1 publication Critical patent/DE2745857A1/de
Application granted granted Critical
Publication of DE2745857C2 publication Critical patent/DE2745857C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

PHN 85^8 HOUD/JV/JB 25.7.1977
"Verfahren zur Herstellung einer Halbleiteranordnung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden Gebiet von im wesentlichen dem einen Leitungstyp, in dem mindestens zwei Feldeffekttransistoren mit isolierten Gate-Elektroden angebracht werden, deren Source- und Drainzonen durch an die Oberfläche grenzenden Zonen vom zweiten Leitungstyp gebildet werden, wobei in dem Gebiet vom einen Leitungstyp mindestens eine weitere Oberflächenzone vom zweiten Leitungstyp gebildet wird, die eine leitende Verbindung
809817/07U
27A5857
PHN 8548 25.7.1977
zwischen einer der Source- und Drainzonen des einen Feldeffekttransistors und einer der Source- und Drainzonen des anderen Feldeffekttransistors bildet.
In integrierten Schaltungen wird das Leitermuster, das die Schaltungselemente miteinander und mit äusseren Zuführungsleitern verbindet, gewöhnlich dadurch gebildet, dass auf einer Isolierschicht auf der Oberfläche des Halbleiterkörpers eine leitende Schicht aus z.B. Aluminium niedergeschlagen und in dieser. Schicht durch Atzen ein Muster von Leitern angebracht wird, die über Fenster in der Isolierschicht mit den Zonen der Schaltungselemente kontaktiert sind. Weiter ist es auch bekannt, Schaltungselemente miteinander mittels in den Halbleiterkörper eindiffundierter oder implantierter Zonen zu verbinden. Derartige Zonen, die auch als Unterführungen bezeichnet werden, bieten u.a. den Vorteil, dass in der Schaltung sich kreuzende Verbindungen mit Hilfe nur einer einzigen Metallisierungsschicht angebracht werden können.
In integrierten Schaltungen mit Feldeffekttransistoren mit isolierten Gate-Elektroden werden diese Unterführungen gewöhrüch zugleich mit den Source- und Drainzonen der Transistoren angebrabht. Dies ist jedoch nicht immer möglich; in gewissen Fällen können die Unter-
809817/07U
PHN 85^8
25S^ ^S 5 7
führungen und die Source- und Drainzonen der Transistoren nur in gesonderten Diffusions- oder Implantationsschritten hergestellt verden. Dies kann z.B. der Fall sein, wenn die Feldeffekttransistoren auf selbstregistrierende Weise hergestellt werden, wobei zunächst die Gate-Elektroden angebracht und erst in einem nächsten Bearbeitungsschritt die Source- und Drainzonen mittels eines Dotierungsvorgangs hergestellt werden, wobei die isolierten Gate-Elektroden eine maskierende Wirkung ausüben. Dadurch, dass daher der ' Do ti erungsschritt nach dem Anbringen der
Gate-Elektroden durchgeführt wird, ist es nicht möglich, sich kreuzende Verbindungen der obenbeschriebenen Art mit nur einer einzigen Metallisierungsschicht herzustellen. In der deutschen Offenlegungsschrift 23 15 76I ist ein Verfahren beschrieben, bei dem die Unterführungen und die Source- und Drainzonen während gesonderter Diffusionsbehandlungen angebracht werden. In diesem bekannten Vorgang werden zunächst im Halbleiterkörper die Unterführungen mittels maskierter Diffusion von Verunreinigungen angebracht. Die Diffusionsmaske wird dann entfernt und durch eine verhältnismässig dicke Siliziumoxidschicht ersetzt, die das diffundierte Leitermuster bedeckt. In dieser dicken Oxidschicht werden Öffnungen zum Freilegen von Teilen des Halbleiterkörpers gebildet, in die die Source- und Drainzonen der Transistoren eindiffundiert werden. Die Bildung von öffnungen oder Fenstern in
809817/071 4
PHN 85^8
einer Oxidschicht erfolgt meistens nach dem sogenannten photolithographischen Ätzverfahren, bei dem auf der Oxidschicht eine Photolackschicht angebracht wird, in der durch Bestrahlung über eine Photomaske ein bestimmtes Muster erzeugt vird. Die Oxidschicht wird anschliessend einer Ätzbehandlung zur Bildung der öffnungen unterworfen. Die verbleibenden Teile der Photolackschicht maskieren das unterliegende Oxid während dieser Ätzbehandlung.
Die öffnungen in der dicken Oxidschicht sollen derart angebracht werden, dass nach dem Diffundieren der Spunce- und Drainzonen der Transistoren das in den Halbleiterkörper eindiffundierte Leitermuster sich wenigstens an den Stellen, an denen dies erwünscht ist, an die Source- und Drainzonen der Transistoren anschliesst, um eine niederohmige Verbindung zu erhalten. Die öffnungen in der dicken Oxidschicht sollen daher genau in bezug auf das diffundierte Leitermuster positioniert sein, was bedeutet, dass die für diese Öffnungen verwendete Photomaske genau in bezug auf das in dem Körper bereits vorhandene diffundierte Leitermuster ausgerichtet werden soll.
Genaue Ausrichtschritte werden in der Halbleitertechnik im allgemeinen vorzugsweise vermieden. Derartige Schritte sind gewöhnlich ziemlich aufwendig. Ausserdem nimmt die Möglichkeit des Auftretens von Fehlern in der endgültigen Halbleiteranordnungen infolge einer Fehlausrichtung mit der Anzahl kritischer Ausrichtschritte während
809817/07U
PHN 8548 25.7.1977
des ganzen Vorgangs- erheblich zu. Weiter können derartige kritische Ausrichtschritte den Weinstabmessungen der herzustellenden Anordnung Grenzen setzen.
Die Erfindung bezweckt daher u.a., in einer monolithisch integrierten Schaltung mit zwei oder mehr Feldeffekttransistoren mit isolierten Gate-Elektroden eine diffundierte oder implantierte Unterführung ohne zusätzliche kritische Ausrichtbearbeitungen anzubringen.
Dies wird nach der Erfindung durch eine einzigartige Kombination einer Anzahl von Bearbeitungsschritten erreicht, wobei von der Einsicht ausgegangen wird, dass das Ätzen von Öffnungen in eine dicke Oxidschicht dadurch vermieden werden kann, dass das dicke Oxid nur örtlich mittels örtlicher Oxidation des Halbleiterkörpers mit Hilfe einer Oxidationsmaske angebracht wird, die wenigstend teilweise auch als Dotierungsmaske für die zu bildenden Unterführungen in dem Halbleiterkörper verwendet werden kann.
Daher ist ein Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, von dem wenigstens das an die Oberfläche grenzende Gebiet aus p-leitendem Silizium besteht; dass auf der Oberflähhe eine Dotierungsmaske angebracht wird, die eine Öffnung an der Stelle der anzubringenden Oberflächenzone aufweist und wenigstens an den Stellen der anzubringenden Feldeffekttransistoren
809817/0714
PHN-. 85 48
25.2^45857
Schichtteile eines den Körper gegen Oxidation maskierende Materials enthält; dass über die genannte Öffnung in der Dotierungsmaske Atome, die aus der durch As und Sb gebildeten Gruppe gewählt sind, in den Halbleiterkörper eingeführt werden, wonach die Dotierungsmaske teilweise entfernt wird, um eine Oxidationsmaske zu erhalten, die die genannten Schichtteile enthält, und dass dann der Körper einer Oxidationsbehandlung unterworfen wird, um ein wenigstens teilweise in den Halbleiterkörper versenktes Oxidmuster zu erhalten, das sich neben den gegen Oxidation maskierenden Schichtteilen und über der Oberflächenzone erstreckt, wobei während der Oxidationsbehandlung die an der Stelle der Oberflächenzone in den Korper eingeführten As- oder Sb-Atome tiefer in den Halbleiterkörper eindiffundieren und dort unter und angrenzend an dem versenkten Oxid die η-leitende Oberflächenzone bilden, wonach an den Stellen der zu bildenden Feldeffekttransistoren die isolierten Gate-Elektroden angebracht werden, die, auf die Oberfläche gesehen, zu beiden Seiten und in einiger Entfernung von der Oberflächenzone liegen und mit Hilfe von Dotierung mit einer Verunreinigung, die aus der durch P, As und Sb gebildeten Gruppe gewählt ist, auf selbstregistrierende Weise die an das versenkte Oxidmuster grenzenden Source- und Drainzonen der Feldeffekttransistoren bis zu einer Tiefe angebracht werden, auf der die miteinander zu verbindenden Zonen der Feldeffekttransistoren an die Ober-
809817/07U ORIGINAL INSPECTED
PHN 85^8 25.7.77
flächenzone unter dem versenkten Oxidmuster grenzen.
Überraschenderweise haben Versuche, die zu der Erfindung geführt haben, ergeben, dass die vor der Oxidationsbehandlung in den Halbleiterkörper eingeführten As- oder Sb-Verunreinigungen nach der Oxidationsbehandlung, bei der gerade der Teil des Siliziumkörpers, in dem im allgemeinen die Dotierungskonzentration am höchsten ist, in isolierendes Oxid umgewandelt wird, unter dem versenkten Oxid eine η-dotierte Zone bilden können, die genügend niederohmig ist, um als Unterführung angewendet zu werden. Ausserdem haben diese Versuche gezeigt, dass, indem die Source- und/oder Drainzonen der Transistoren mit dem versenkten Oxid über der Unterführung als Implantationsoder Diffusionsmaske angebracht werden, automatisch eine gute Verbindung zwischen diesen Zonen und der Unterführung (den Unterführungen) erhalten werden kann, wenn nur diese Zonen bis zu einer genügend grossen Tiefe in den Körper eindiffundiert werden, wie aus der Figurbeschreibung hervorgehen wird.
Zugleich mit den isolierten Gate-Hßktroden können über dem versenkten Oxidmuster leitende Bahnen angebracht werden, die die diffundierten oder implantierten Unterführungen unter dem Muster kreuzen. Die Dicke des versenkten Oxidmusters beträgt vorzugsweise mindestens 1 /U.
Für die den Körper gegen Oxidation maskierende
809817/07U
PHN 85^8 25.7.77
Maskierungsschicht kann eine Schicht aus Siliziumnitrid oder eine Doppelschicht aus Siliziumnitrid und Siliziumoxid verwendet werden. Nach der Oxidationsbehandlung können Teile dieser Oxidationsmaske gegebenenfalls als Gate-Dielektrikum oder Gate-Isolator verwendet werden, wobei auf der Maskierungsschicht die Gate-Elektroden der herzustellenden Transistoren gebildet werden, wonach an den Stellen, an den die Source- und Drainzonen angebracht werden sollen, das Siliziumnitrid mittels einer selektiven Ätzbehandlung entfernt wird, wobei das versenkte Oxidmuster praktisch nicht angegriffen wird.
Meistens empfiehlt es sich aber im Zusammenhang mit den an das Gate-Dielektrikum zu stellenden Anforderungen, die die Oxidationsmaske bildende Maskierungsschicht vor dem Anbringen der isolierten Gate-Elektroden durch eine neue Isolierschicht zu ersetzen, auf der die Gate-Elektroden gebildet werden und die dann mit Fenstern zum Diffundieren und/oder Implantieren der Source- und Drainzonen der Transistoren versehen werden kann.
Es stellte sich heraus, dass sehr günstige Ergebnisse erzielt werden können, wenn Arsen als Verunreinigung verwendet wird, die über die genannte öffnung in der Dotierungsmaske in den Halbleiterkörper für die Unterführung eingeführt wird.
Die gegen Oxidation maskierenden Sbhichtteile können dadurch erhalten werden, dass zunächst über die
809817/07U
_ PHN 8548
ganze Oberfläche eine Schicht aus z.B. Siliziumnitrid angebracht und darin durch Ätzen ein der Öffnung in der
Dotierungsmaske entsprechendes Fenster geätzt undrnach dem Dotierungsschritt ebenfalls durch Ätzen diese Siliziumnitridschicht auf die genannten die Oxidationsmaske bildenden Schichtteile beschränkt wird. Eine bevorzugte Ausführungsform des Verfahrens nach der Erfindung ist aber dadurch gekennzeichnet, dass die Oxidationsmaske angebracht wird, bevor die As- oder Sb-Verunreinigung über die
Dotierungsmaske in den Halbleiterkörper eingeführt wird, wonach auf der Oberfläche des Halbleiterkörpers eine den Halbleiterkörper gegen Dotierung maskierende Schicht gebildet wird, die weiter als zweite Maskierungsschicht
bezeichnet wird und aus einem Material besteht, das selektiv in bezug auf die Oxidationsmaske entfernt werden kann,
wobei die letztere Schicht mit einem Muster versehen wird, das zusammen mit der Oxidationsmaske die genannte Dotierungsmaske bildet. Die Siliziumnitridschicht wird bei diesem Verfahren daher nur einer einzigen Phctoiltzbehandlung
unterworfen, was eine wesentliche Vereinfachung des Herstellungsvorgangs bedeutet.
Eine einfache bevorzugte Ausführungsform ist
dabei dadurch gekennzeichnet, dass die zweite Maskierungsschicht aus einer Photolackschiclit besteht, und dass die η-leitende Verunreinigung durch Ionenimplantation über
die erste Öffnung in den Halbleiterkörper eingeführt wird.
809817/07U
PHN 8548
26.7.77
Die Erfindung wird nachstehend für ein Ausführungsbeispiel an Hand der Zeichnung naher erläutert. Es zeigen:
Fig. 1 eine Draufsicht, auf einen Teil einer Halbleiteranordnung, die durch Anwendung eines Verfahrens nach der Erfindung hergestellt ist,
Fig. 2 das elektrische Schaltbild einer Schaltung die in integrierter Form die in Fig. 1 dargestellte Struktur enthalten kann,
Fig. 3 einen Schnitt durch die Anordnung nach Fig. 1 längs der Linie III-III in Fig. 1,
Fig. h einen Schnitt durch diese Anordnung längs der Linie IV-IV in Fig. 1,
Figuren 5» 8, 10 und 11 Schnitte längs der Linie III-III in Fig. 1 während einiger Stufen der Herstellung der Anordnung,
Fig. 6 einen Schnitt durch die Anordnung längs der Linie IV-IV während der Herstellung der Anordnung, und
Figuren 7 und 9 Schnitte längs der Linie VII-VII in Fig. 1 während einiger Stufen der Herstellung der Anordnung.
Es sei bemerkt, dass die Figuren nur schematisch dargestellt und nicht massstäülich gezeichnet sind.
In den Figuren 1, 3 und 4 ist ein Teil einer Halbleiteranordnung in Form einer integrierten Schaltung mit einer Anzahl von Feldeffekttransistoren mit isolierten
809817/0714
PHN 85^8 - W - 26.7.77
Gate-Elektroden dargestellt. Die Transistoren sind miteinander in Reihe geschaltet und mit T1, T2 und T_ bezeichnet. Fig. 2 zeigt eine besondere elektrische Schaltung mit derartigen in Reihe angeordneten Transistoren.
Die Transistoren T , T und T bilden je einen Eingang eines sogenannten^logischen "NAND"-Gatters, dessen Ausgangssignal an dexii Belastungstransxstor T1 aufgenommen werden kann. Gatter der in Fig. 2 dargestellten Art können in grossen Anzahlen in einem gemeinsamen Körper zu "crossbar"-artigen Systemen für z.B. Speicher zusammengebaut werden.
Die Anordnung enthillt einen monolithischen Halbleiterkörper, der im wesentlichen von einem bestimmten Leitungstyp ist. Naturgemäss kann stattdessen auch ein nichtUoinogen dotierter Körper verwendet werden, der eine an die Oberfläche 2 grenzende, z.B. epitaktisch angebrachte Teilschicht vom einen Leitungstyp und ein daran grenzendes Gebiet oder Substrat vom zweiten dem ersten Leitungstyp entgegengesetzten Leitungstyp enthält.
Die Transistoren T1 bis T_ enthalten je eine Sourcezone 3 und eine Drainzone k in Form an die Oberfläche 2 grenzender Zonen vom entgegengesetzten Leitungstyp. Dabei sei bemerkt, dass infolge der besonderen Schaltung die Drainzone k z.B. des Transistors T zugleich die Sourcezone 3 des Transistors T_ bildet und dass daher die Sourcezoiie 3 des Transistors T und die Drainzone k
809817/07U
PHN 85^8 26.7.77
/sr
des Transistors T als eine gemeinsame Zone ausgebildet sind. In der Draufsicht nach Fig. 1 sind die Grenzen der Source- und Drainzonen 3» ^ mit strichpunktierten Linien angegeben.
über den Kanalgebieten zwischen den Source und Drainzonen und durch die zwischenliegende dielektrische Schicht 5 voneinander getrennt, sind die isolierten Gate-Elektroden 6 der Transistoren T1-T angebracht. Die Anordnung enthält weiter ein Leitermuster, mit dessen Hilfe die unterschiedlichen Schaltungselemente miteinander und mit äusseren Zuführungsleitern verbunden werden. Dieses Leitermuster enthält ausser z.B. einem Üblichen über der Oberfläche 2 angebrachten streifenförmigen Leiter 7 die in dem Körper 1 angebrachte Oberflächenzone 8 vom gleichen Leitungstyp wie die Source- und Drainzonen 3» **» dieser Leitungstyp ist dem Leitungstyp des Körpers 1 entgegenT gesetzt. Die Zone 8, die auch als Unterführung bezeichnet wird und die eine Verbindung zwischen der Drainzone h von Tp und der Sourcezone 3 von T1 bildet, ist gegen den Leiter 7 durch eine zwischenliegende verhältnismässig dicke Isolierschicht 9 isoliert. In Fig. 1 ist die Unterführung 8 mit gestrichelten Linien angegeben.
Unterführungen vom hier beschriebenen und dargestellten Typ bieten sehr grosse Vorteile. An erster Stelle vergrössern sie in erheblichem Masse die Verbindungsmöglichkeiten und vereiifechen damit im allgemeinen den
809817/07U
PHN 85^8
Entwurf der integrierten Schaltung, insbesondere falls die Anzahl von Schaltungselementen sehr gross ist (L.SoI.). Ausserdem kann durch Anwendung von Unterführungen die Anzahl von Kontaktlöchern, die in der Passivierungsschicht 5 auf der Oberfläche 2 angebracht werden soll, um die Zonen 31 **■ zu kontaktieren, mittels der üblichen auf der Passivierungsschicht angebrachten Leiterbahnen beschränkt werden. Ein weiterer wichtiger Vorteil ist, dass die Anzahl derartiger Leiterbahnen herabgesetzt und dadurch die Möglichkeit von Kurzschlüssen zwischen diesen Leiterbahnen und dem unterliegenden Halbleitermaterial über Feinlunker (pin-holes) in der isolierenden Passivierungsschicht verringert werden kann.
Die hier beschriebenerStruktur kann auf verhältnismässig einfache und praktisch völlig selbstregistrierende Weise durch Anwendung eines Verfahrens hergestellt werden, das an Hand der Figuren 5 bis 9 näher erläutert wird.
Es wird von einem Halbleiterkörper 1 ausgegangen, von dem wenigstens eine an die Oberfläche 2 grenzende Teilßchicht oder ein Teilgebiet aus p-leitendem Silizium besteht und der imworliegenden Ausführungsbeispiel völlig vom p-Leitungstyp ist. Der spezifische Widerstand des Körpers liegt zwischen 1 und ^O Q .cm. Erwünschtenfalls kann in einer an die Oberfläche 2 grenzenden dünnen Teilschicht des Körpers ddetDotierung erhöht und dadurch der der spezifische Widerstand herabgesetzt werden - z.B.
809817/07U
PHN 85^8
durch Ionenimplantation einer p-leitenden Verunreinigung, um wenigstens örtlich die Bildung η-leitender Inversionskanäle, die an die Oberfläche 2 grenzen^ zu verhindern. Die Dicke des Halbleiterkörpers 1 beträgt etwa 250 /um; die lateralen Abmessungen werden als genügend gross vorausgesetzt, um die herzustellende Schaltung enthalten zu können.
PHIr die erste Behandlung, die aus einem Dotierungsschritt besteht, dem der Halbleiterkörper 1 unterworfen wird, wird der Körper 1 zuerst mit einer Dotierungsmaske versehen. Dabei wird zunächst auf der Oberfläche 2 eine Schicht angebracht, die das unterliegende Silizium gegen Oxidation maskieren kann. Obwohl auch andere Materialien verwendet werden können, wird im vorliegenden Ausführungsbeispiel Siliziumnitrid angewendet. Die Nitridschicht kann gegebenenfalls direkt auf der Oberfläche 2 angebracht werden; in den meisten Fällen ist es aber, um das etwaige Auftreten mechanischer Spannungen in der Nitridschicht zu vermeiden, empfehlenswert, zwischen der Nitridschicht und dem Halbleitermaterial eine dünne Oxidschicht 11 anzubringen. Die Nitridschicht kann auf bekannte Weise, z.B. durch Erhitzung in einem Gemisch von NH«, und SxHjl, erhalten werden. Die Dicke der Nitridschicht 10 liegt z.B. zwischen 1500 und 2000 JL. Die Dicke dar unterliegenden Siliziumoxidschicht, die durch thermische Oxidation des Körpers 1 an der Oberfläche 2 gebildet werden kann,
809817/07U
A PHN 85^8
- 27A5857 28.9.77
A?
beträgt etwa 500 A.
Die Siliziumnitridschicht wird mittels einer Xtzbehandlung auf Schichtteile beschränkt, die über jenen Teilen des Halbleiterkörpers liegen, in denen in einer späteren Herstellungsstufe Schaltungselemente, wie Feldeffekttransistoren oder Dioden und/oder Widerstände, angebracht werden. Diese Schichtteile, die in Fig. 5 mit 10 bezeichnet sind, lassen wenigstens den Oberflächenteil des Halbleiterkörpers, in dem die Unterführung angebracht werden wird, frei.
Für den Fall, dass das Siliziumnitrid 10 (mit dem darunterliegenden Siliziumoxid 11) nur an den Stellen der anzubringenden Unterführungen entfernt wird, kann anschliessond sofort der erste Dotierungsschritt durchgeführt werden, wobei das Nitrid 10 mit dem unterliegenden Oxid die Dotierungsmaske bildet. Dann kann die Siliziumnitridsohicht 10 wieder einer neuen Ätzbehandlung unterworfen werden, um die Oxidationsmaske zu erhalten. Im vorliegenden Ausführungsbeispiel werden aber die Schichtteile 10 der Siliziumnitridschicht direkt gemäss dem Muster der Oxidationsmaske angebracht, die die Oberfläche 2 des Körpers 1 ausser an der Stelle der anzubringenden Unterführung(en) auch an anderen Stellen, an denen dickes Feldoxid angebracht v/erden wird, frei lässt.
Da die Oberfläche 2 des Körpers 1 nun ausser an der Stelle der anzubringenden Unterführung(en) auch an
809817/07U
PHN 85^8 28.7.77
JR
Stellen frei liegt, an denen der Körper während des nächstfolgenden Dotierungsschrittes nicht dotiert werden soll, wird auf der Oberfläche 2 eine zweite Maskierungsschicht 14 aus einem Material angebracht,das den Körper gegen Dotierung mit Verunreinigungen maskieren kann und das in bezug auf Siliziumnitrid selektiv ätzbar ist. Dadurch, dass der Dotierungsschritt mit Hilfe von Ionenimplantation durchgeführt wird, kann für die zweite Maskierungsschicht einfach eine Photolackschicht verwendet werden (Figuren 5 - 7 )·
Die Photolackschicht 1 '♦, die sich weiter praktisch über die ganze Oberfläche des Halbleiterkörpers erstrecken kann, weist im wesentlichen nur an der Stelle der anzubringenden Unterführung (en) öffnungen aufi Wie aus Fig. 5 hervorgeht, erfordert die Anbringung der Maske \h keinen kritischen und genauen Ausrichtschritt in bezug auf das Muster in der Siliziumnitridschicht 10.
Auf diese Weise ist eine Dotierungsmaske erhalten, die an der Stelle der Unterführung(en) eine öffnung oder ein Fenster 12 aufweist, von der oder dem, wie aus Fig. 5 hervorgeht, zwei Ränder durch die Schichten 10, 11 definiert werden, während, wie aus Fig. 6 ersichtlich ist, die beiden anderen Ränder durch die Photolackschicht 1U definiert werden.
In dem nächsten Schritt wird eine n-leitende Verunreinigung, die aus der durch As und Sb gebildeten
809817/07U
PHN 85^8 28.7.77
Gruppe gewählt ist, über das Fenster 12 (Figuren 5» 6) in das durch das Fenster 12 definierte und in der Zeichnung mit gestrichelten Linien angegebene Oberflächengebiet 15 des Halbleiterkörpers 1 eingeführt. Die Verunreinigung wird durch Ionenimplantation eingeführt, wie schematisch mit den Pfeilen 16 angegeben ist. Die Energie, mit der die Ionen in den Halbleiterkörper 1 implantiert werden, kann bekanntlich derart gewählt werden, dass die Photolackschicht 14 für die Ionen undurchdringlich ist und dadurch eine maskierende Wirkung ausüben kann. Dabei sei bemerkt, dass, falls andere an sich bekannte Dotierungstechniken, wie z.B. Diffusion, verwendet werden, die im allgemeinen bei höheren Temperaturen durchgeführt werden, die Photlackschicht Ik in der Regel durch ein Material ersetzt werden soll, das gegen hohe Temperaturen beständig ist, z.B. Siliziumoxid. Eine derartige Oxidmaske kann dadurch erhalten werden, dass zunächst über die ganze Oberfläche des Körpers 1 eine Siliziumoxidschicht aus der Dampfphase niedergeschlagen und dann diese Schicht durch bekannte Photoätzvorgänge in Muster gebracht wird.
Als Verunreinigung wird im vorliegenden Ausführungsbeispiel wegen seines günstigen Diffusionskoeffizienten in Silizium Arsen verwendet. Die Dotierungskonzentration beträgt etwa 10 Atome/cm2.
Nach der Dotierung mit Arsen wird die Maske "\kt gleich wie die Photolackschicht 20, völlig entfernt, wodurch der Halbleiterkörper 1 nicht nur an der Stelle der
809817/0714
PHN 85^8 Ä 28.7.77
öffnung oder des Fensters 12, sondern auch an den Stellen angrenzender weiterer Oberflächenteile 13t die nicht mit den Siliziumnitridschichtteilen 10 bedeckt werden, frei zu liegen kommt. Über diese Oberflachenteile wird der Halbleiterkörper 1 örtlich einer Oxidationsbehandlung unterworfen, um das wenigstens über einen Teil seiner Dicke in den Körper versenkte Oxidmuster 9 zu erhalten. Dieser Schritt ist in den Figuren 8 und 9 dargestellt, wobei Fig. 8 wieder einen Schnitt durch die Anordnung längs der Linie III-III in Fig. 1 und Fig. 9 einen Schnitt längs derselben Linie VII-VII in Fig. 1 wie den Schnitt nach Fig. 7 darstellen.
Die Oxidation wird bei einer Temperatur von etwa 1000 0C in einer oxidierenden Atmosphäre während etwa Stunden durchgeführt. Die Dicke des Oxids beträgt dann etwa 1,8 ,um. Zu gleicher Zeit diffundieren die in dem Oberflächengebieti 15 (figuren 5 und 6) angebrachten Arsenatome tiefer in den Halbleiterkörper 1 hinein und bilden dort unter-dem versenkten Oxidmuster 9 die nt-dotierte Zone 8. Der Quadratwiderstand der Zone 8 beträgt bei Messung, wie überraschenderweise gefunden wurde, etwa nur 100 du und ist damit genügend niedrig, um die Zone als Unterführung verwenden zu können. Die Tatsache, dass mit η-leitenden Verunreinigungen aus der durch As und Sb gebildeten Gruppe Zonen mit einem derart niedrigen Widerstand (daher einer hohen Dotierung) erhalten werden
809817/07U
PHN 85^8
tu
können, lasst sich möglicherweise dadurch erkBren, dass die Verunreinigungsatome, die vor der Oxidation in das Oberflächengebiet 15 eingeführt worden sind, während der Oxidation nicht in das anwachsende Oxid gelangen, sondern grösstenteils vor dem Oxid hin tiefer in den Halbleiterkörper hineingetrieben werden. Die Zone 8 kann dadurch den grössten Teil der ursprünglich implantierten Arsenatome enthalten und daher eine verhältnismässig hohe Dotierungskonzentration und damit einen verhältnismässig niedrigen spezifischen Widerstand aufweisen.
Die Dicke der Oberflächenzone 8 beträgt von der ursprünglichen Oberfläche 2 her etwa 2 /um; es hat sich gezeigt, dass dieser Wert im Zusammenhang mit der lateralen Diffusion (parallel zu der Oberfläche), deren Grosse mit der der vertikalen Diffusion (senkrecht zu der Oberfläche) von As vergleichbar ist, besonders günstig ist. U.a. aus diesem Grund wird das Arsen dem Sb vorgezogen. Die Diffusionskonstante von Phosphor, der eben&lls eine n-leitende Verunreinigung in Si bildet, ist derart gross, dass bei Anwendung von P bei der gegebenen Zeitdauer der Oxidationsbehandlung die Phosphoratome sehr weit in den Halbleiterkörper hineindiffundieren, so dass sich die Zone 18 infolge der lateralen Diffusion bis weit neben das versenkte Oxidmuster bis zu der Oberfläche 2 erstrecken würde. Die Diffusionskonstante von Sb ist dagegen wieder erheblich kleiner als die von As, wodurch bei Anwendung von Sb statt
809 817/07U
PHN 85^8 28.7.77
As bei der Herstellung guter Verbindungen zwischen den Unterführungen und den in einem späteren Verfahrensschritt zu bildenden Zonen der Transistoren Schwierigkeiten auftreten können.
Das versenkte Oxidmuster 9t ^as mit vollen Linien in Fig. 1 angegeben ist, enthält, in der Draufsicht nach Fig. 1 gesehen, Öffnungen, in denen nun die Feldeffekttransistoren T- bis T„ gebildet werden können.
Nach der Oxidationsbehandlung könnten auf der Siliziumnitridschicht 10 direkt die Gate-Elektroden der herzustellenden Feldeffekttransistoren angebracht werden, wobei die Nitridschicht 10 mit der unterliegenden Oxidschicht 11 das Gate-Dielektrikum der Transistoren bilden würde. In den meisten Fällen wird es aber bevorzugt, die Nitridschicht 710 mit der Oxidschicht 11 völlig zu entferden, und durch eine neue Isolierschicht 17 zu ersetzen, die im vorliegenden Ausftthrungsbeispiel lediglich aus einer Siliziumoxidschicht mit einer Dicke von 700 λ besteht, aber die auch aus anderen Materialien, wie z.B. Siliziumnitrid oder Aluminiumoxid, oder einer Kombination verschiedener Schichten bestehen kann. Fig. 10 zeigt die Anordnung in dieser Stufe des Verfahrens.
Auf der Oxidschicht I7 werden dann die Streifen 6 angebracht, die die isolierten Gate-Elektroden der Transistoren bilden werden. Zugleich mit den Gate-Elektroden 6 wird ein Leiter 7 angebracht, der die Unter-
809817/07U
PHN 85^8
führung 8 kreuzt. Die Streifen 6 und 7 werden aus polykristallinem Silizium hergestellt und können auf an sich allgemein bekannte Weise angebracht werden. Wie aus Fig. 11 ersichtlich ist, werden zu beiden Seiten der Unterführung 8 Gate-Elektroden 6 angebracht, derart, dass zwischen diesen Gate-Elektroden und dem versenkten Oxid über der Unterführung 8 ein gewisser Raum verbleibt. Die Oxidschicht 17 wird dann einer Ätzbehandlung unterworfen, und, sofern nicht mit den: polykristallinen Siliziumschichten 6, 7 bedeckt, entfernt. Während dieser Jftzbehandlung ist es nicht erforderlich, das versenkte Oxidmuster 9 zu maskieren, weil die Atzbehandlung infolge der geringen Dicke der Oxidschicht 17 in sehr kurzer Zeit stattfinden kann, ohne dass das sehr dicke Oxidmuster 9 merklich angegriffen wird. Fig. 11 zeigt die Anordnung in dieser Stufe des Verfahrens. Auf selbstregistrierende Weise können nun über die Oberflächenteile 18, die durch die Gate-Elektroden 6 und das versenkte Oxidmuster 9 definiert werden, die η-leitenden Zonen 3 und k der Transistoren T1 und T„ angebracht werden, die durch die die Unterführung bildende η-leitende Zone 8 miteinander verbunden werden sollen. Die Zonen 3, k können dadurch angebracht werden, dass über die Oberflächenteile 18 eine nleitende Verunreinigung, z.B. Phosphoratome, in den Körper eindiffundiert wird. Bei diesem Dotierungsschritt wird wegen der höheren Diffusionsgeschwindigkeit des
809817/071U
PHN 85^8
er
Phosphors der Phosphor dem As oder Sb vorgezogen. Es hat sich herausgestellt, dass, wenn die P-Atome bis zu einer Tiefe von etwa 1,5 ;um von der Oberfläche her in den Körper eindiffundiert werden, eine gute niederohmige Verbindung zwischen diesen Zonen und der mit Arsen dotierten Unterführung 8 hergestellt werden kann. Zugleich mit den Zonen 3 und k der Transistoren T bzw. T_ können auch die übrigen Zonen dieser Transistoren und Zonen anderer Schaltungselemente, z.B. die Zonen 3 des Transistors T~, angebracht werden. Ausserdem können wahrend dieses Dotierungsschrittes die polykristallinen Streifen 6, 7 mit P dotiert werden, um den Widerstand herabzusetzen. Falls die Diffusion in einer oxidierenden Atmosphäre stattfindet, kann ausserdem über den anzubringenden Source- und Drainzonen der Transistoren eine Oxidschicht 19 anwachsen, während weiter die polykristallinen Streifen 6 und 7 teilweise oxidiert werden können. Auf die in Fig. 3 im Schnitt gezeigte an sich bekannte Weise kann die Anordnung weiteren dem Fachmann auf der Hand liegenden Bearbeitungen unterworfen werden. So können z.B. in die Oxidschichten 19 Kontaktlöcher geätzt worden, wonach auf der Anordnung eine zweite Leiterbahn aus z.B. Al angebracht wird, die über diese Kontaktlöcher mit den Schaltungselementen kontaktiert ist.
Es sei bemerkt, dass das hier beschriebene Verfahren im Vergleich zu bekannten Verfahren zur Herstellung
809817/07U
PHN 85^8 28.7.77
Qb
integrierter Schaltungen mit Feldeffekttransistoren besonders einfach ist. Durch Anwendung des Verfahrens nach der Erfindung kann in einer derartigen integrierten Schaltung auf praktisch selbstregistrierende Weise die Unterführung 8 erhalten werden.
Es dürfte einleuchten, dass sich die Erfindung nicht auf das hier beschriebene Ausführungsbeispiel beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann noch viele Abwandlungen möglich sind.
So können z.B. die Source- und Drainzonen J1 h der Transistoren statt durch Diffusion auch durch Ionenimplantation angebracht werden, wobei gegebenenfalls bei genügend holier Enrgie die Ionen durch die Oxidschicht hindurch implantiert werden können, so dass es in diesem Falle nicht erforderlich ist, dde Oxidschicht 17 an den Stellen der Oberflächenteile 18 (siehe Fig. 11) zu entfernen.
Die polykristallinen Siliziumschichten 6, 7 können statt zugleich mit den Source- und Drainzonen 3, h der Transistoren zugleich mit der Ablagerung des polykristallinen Materials dotiert werden.
809817/07U

Claims (2)

PHN 85^8 28.7.77 PATENTANSPRÜCHE; ■°)
1. Verfahren zur Herstellung einer Halbleiteran-Ordnung mit einem Halbleiterkörper mit einem an dine Oberfläche grenzenden Gebiet von im wesentlichen dem einen Leitungstyp, in dem mindestens zwei Feldeffekttransistoren mit isolierten Gate-Elektroden angebracht werden, deren Source- und Drainzonen durch an die Oberfläche grenzende Zonen vom zweiten Leitungstyp gebildet werden, wobei im Gebiet vom einen Leitungstyp mindestens eine weitere Oberflächenzone vom zweiten Leitungstyp gebildet wird, die eine leitende Verbindung zwischen einer der Source- und Drainzonen des einen Feldeffekttransistors und einer der Source- und Drainzonen des anderen FeIdeffektfcransistors bildet, dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, von dem wenigstens das an die Oberfläche grenzende Gebiet aus pleitendem Silizium besteht; dass auf der Oberfläche eine
D ··
otierungsmaske angebracht wird, die eine Öffnung an der Stelle der anzubringenden Oberflächenzone aufweist und wenigstens an den Stellen der anzubringenden Feldeffekttransistoren Schichtteile aus einem den Körper gegen Oxidation maskierenden Material enthält; dass über die genannte Öffnung in der Dotierungsmaske Atome, die aus der durch As und Sb gebildeten Gruppe gewählt sind, in den Halbleitea^körper eingeführt werden', wonach die
60S81 7/07 U ORIGINAL INSPECTED
PHN 85^8 28.7.77
Dotierungsmaske teilweise entfernt wird, um eine Oxidationsmaske zu erhalten, die die genannten Schichtteile enthält, und dass anschliessend der Körper einer Oxidationsbehandlung unterworfen wird, um ein wenigstens teilweise in den Halbleiterkörper versenktes Oxidmuster zu erhalten, das sich neben den gegen Oxidation maskierenden Schichtteilen und über der Oberflächenzone erstreckt, wobei während der Oxidationsbehandlung die an der Stelle der Oberflächenzone in den Körper eingeführten As- odex* Sb-Atome tiefer in den Halbleiterkörper eindiffundieren und dort unter und angrenzend an dem versenkten Oxid die η-leitende Oberflächenzone bilden, wonach an den Stellen der zu bildenden Feldeffekttransistoren die isolierten' Gate-Elektroden angebracht werden, die, auf die Oberfläche gesehen, zu beiden Seiten und in einiger Entfernung von der Oberflächenzone liegen und durch Dotierung mit einer Verunreinigung, die aus der durch P, As und Sb gebildeten Gruppe gewählt ist, auf selbstregistrierende Weise die an das versenkte Oxidmuster grenzenden Source- und Drainzonen der Feldeffekttransistoren bis zu einer Tiefe angebraöht werden, av£ der die miteinander zu verbindenden Zonen der Feldeffekttransistoren an die Oberflächenzone unter dem versenkten Oxidmuster grenzen.
2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein versenktes Oxidmuster mit einer Dicke von mindestens 1 /U angebracht wird,
80981 7/07 U
PHN 85^8 28.7.77
0. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verunreinigung, die über die genannte Öffnung in der Dotierungsmaske in den Halbleiterkörper eingeführt wird, um die η-leitende Oberflächenzone zu erhalten, durch Arsenatome gebildet wird.
k. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Source- und Drainzonen der Feldeffekttransistoren durch Dotierung mit Phosphoratomen gebildet werden.
5· Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Oxidationsmaske angebracht wird, bevor die As- oder Sb-Verunreinigung über die Dotierungsmaske in den Halbleiterkörper eingeführt wird, wonach auf der Oberfläche des Halbleiterkörpers eine den Halbleiterkörper gegen Dotierung maskierende Schicht gebildet wird, die weiter als zweite Maskierungsschicht bezeichnet wird und aus einem Material besteht, das selektiv in bezug auf die Oxidationsmaske entfernt werden kann, wobei die letztere Schicht mit einem Muster versehen wird, das zusammen mit der Oxidationsmaske die genannte Dotierungsmaske bildet. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Maskierungsschicht aus einer Photolackschicht besteht, und dass die η-leitende Verunreinigung durch Ionenimplantation über die erste Öffnung in dem Halbleiterkörper eingeführt wird.
809817/0714
DE19772745857 1976-10-25 1977-10-12 Verfahren zur herstellung einer halbleiteranordnung Granted DE2745857A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7611773,A NL185376C (nl) 1976-10-25 1976-10-25 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE2745857A1 true DE2745857A1 (de) 1978-04-27
DE2745857C2 DE2745857C2 (de) 1988-12-08

Family

ID=19827103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772745857 Granted DE2745857A1 (de) 1976-10-25 1977-10-12 Verfahren zur herstellung einer halbleiteranordnung

Country Status (11)

Country Link
US (1) US4101344A (de)
JP (1) JPS5353276A (de)
AU (1) AU506465B2 (de)
CA (1) CA1075372A (de)
CH (1) CH623959A5 (de)
DE (1) DE2745857A1 (de)
FR (1) FR2368799A1 (de)
GB (1) GB1567197A (de)
IT (1) IT1066832B (de)
NL (1) NL185376C (de)
SE (1) SE414980B (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US4244752A (en) * 1979-03-06 1981-01-13 Burroughs Corporation Single mask method of fabricating complementary integrated circuits
US4288910A (en) * 1979-04-16 1981-09-15 Teletype Corporation Method of manufacturing a semiconductor device
NL7903158A (nl) * 1979-04-23 1980-10-27 Philips Nv Werkwijze voor het vervaardigen van een veldeffekt- transistor met geisoleerde poortelektrode, en transistor vervaardigd door toepassing van een derge- lijke werkwijze.
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
US4458262A (en) * 1980-05-27 1984-07-03 Supertex, Inc. CMOS Device with ion-implanted channel-stop region and fabrication method therefor
NL8003612A (nl) * 1980-06-23 1982-01-18 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze.
EP0052475A3 (de) * 1980-11-19 1983-12-21 Kabushiki Kaisha Toshiba Halbleiterbauelement und Verfahren zu seiner Herstellung
NL186886C (nl) * 1980-11-28 1992-03-16 Philips Nv Halfgeleiderinrichting.
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
US4511911A (en) * 1981-07-22 1985-04-16 International Business Machines Corporation Dense dynamic memory cell structure and process
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
GB2179787B (en) * 1985-08-26 1989-09-20 Intel Corp Buried interconnect for mos structure
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US4874715A (en) * 1987-05-20 1989-10-17 Texas Instruments Incorporated Read only memory with improved channel length control and method of forming
GB2215124A (en) * 1988-02-16 1989-09-13 Stc Plc Integrated circuit underpasses
IL106513A (en) 1992-07-31 1997-03-18 Hughes Aircraft Co Integrated circuit security system and method with implanted interconnections
US5811865A (en) * 1993-12-22 1998-09-22 Stmicroelectronics, Inc. Dielectric in an integrated circuit
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5418176A (en) * 1994-02-17 1995-05-23 United Microelectronics Corporation Process for producing memory devices having narrow buried N+ lines
JP3653107B2 (ja) * 1994-03-14 2005-05-25 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5756385A (en) * 1994-03-30 1998-05-26 Sandisk Corporation Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
US5767000A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of manufacturing subfield conductive layer
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
US6391724B1 (en) * 1999-12-24 2002-05-21 Hyundai Electronics Industries Co., Ltd. Method for manufacturing a gate structure incorporating aluminum oxide as a gate dielectric
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6740942B2 (en) * 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) * 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US20050275058A1 (en) * 2004-05-28 2005-12-15 Leibiger Steven M Method for enhancing field oxide and integrated circuit with enhanced field oxide
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2315761A1 (de) * 1972-03-31 1973-10-11 Motorola Inc Verfahren zur herstellung einer integrierten schaltung mit oberflaechen-feldeffekttransistoren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1357515A (en) * 1972-03-10 1974-06-26 Matsushita Electronics Corp Method for manufacturing an mos integrated circuit
US3873372A (en) * 1973-07-09 1975-03-25 Ibm Method for producing improved transistor devices
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
JPS52146578A (en) * 1976-05-28 1977-12-06 Texas Instruments Inc Method of producing resistance element and semiconductor device having same element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2315761A1 (de) * 1972-03-31 1973-10-11 Motorola Inc Verfahren zur herstellung einer integrierten schaltung mit oberflaechen-feldeffekttransistoren

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IEEE J. of Sol.-St.-Circ.", Bd. SC-10, No. 4, 1975, S. 205-211 *
"Phil. Techn. Rdschau", Bd. 31, Nr. 7/8/9, 1970/71, S. 234-246 *

Also Published As

Publication number Publication date
CA1075372A (en) 1980-04-08
IT1066832B (it) 1985-03-12
NL7611773A (nl) 1978-04-27
NL185376C (nl) 1990-03-16
JPS6112382B2 (de) 1986-04-08
JPS5353276A (en) 1978-05-15
CH623959A5 (de) 1981-06-30
AU506465B2 (en) 1980-01-03
AU2090876A (en) 1978-06-29
FR2368799A1 (fr) 1978-05-19
SE7614157L (sv) 1978-04-26
NL185376B (nl) 1989-10-16
FR2368799B1 (de) 1983-04-08
DE2745857C2 (de) 1988-12-08
SE414980B (sv) 1980-08-25
US4101344A (en) 1978-07-18
GB1567197A (en) 1980-05-14

Similar Documents

Publication Publication Date Title
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2926334C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1564829C3 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2854994C2 (de) Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE4003681A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3015101C2 (de)
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2522448A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee