DE2155816A1 - Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung

Info

Publication number
DE2155816A1
DE2155816A1 DE19712155816 DE2155816A DE2155816A1 DE 2155816 A1 DE2155816 A1 DE 2155816A1 DE 19712155816 DE19712155816 DE 19712155816 DE 2155816 A DE2155816 A DE 2155816A DE 2155816 A1 DE2155816 A1 DE 2155816A1
Authority
DE
Germany
Prior art keywords
area
region
conductivity type
field effect
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712155816
Other languages
English (en)
Inventor
Walter Nijmegen Steinmaier (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2155816A1 publication Critical patent/DE2155816A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

PHN.5282 /GiT"
UNfHR M. DAVID
A-Tit'dar: N.V. ί :!ΐ:.\/ ULuJLAMPEMRIEKEtI
A,.t,: PHN- 5282
Anmeldung vom« 9. HoV. 1971
Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, bei dem in einem an eine Oberfläche des Körpers grenzenden ersten Gebiet von einem ersten Leitfähigkeitstyp ein gleichfalls an diese Oberfläche grenzendes zweites Gebiet vom zweiten Leitfähigkeitstyp angebracht wird, das mit dem ersten Gebiet einen pn-Uebergang bildet, der die erwähnte Oberfläche längs einer geschlossenen Kurve schneidet, während in dem zweiten Gebiet die Quellen- und Senkenzonen
209822/0879
-2- PHN.5282
eines Feldeffekttransistors angebracht werden. Weiterhin bezieht sich die Erfindung auf eine durch dieses Verfahren hergestellte Halbleiteranordnung.
Verfahren der beschriebenen Art zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode sind bekannt und werden in verschiedenen Ausführungeformen angewandt. Diese Verfahren sind von Bedeutung, u.a. weil die damit erhaltene Struktur, bei der die Quellen- und Senkenzonen des betreffenden Feldeffekttransistors in einem Gebiet liegen, das von einem anderen Gebiet vom entgegengesetzten Leitfähigkeitstyp umgeben und durch einen pn-Uebergang von diesem Gebiet getrennt ist, die Möglichkeit schafft, interessante und besonders vorteilhafte Halbleiterstrukturen zu erzielen. Dabei können mehrere Halbleiterschaltungselemente in demselben Halbleiterkörper angebracht werden, wobei einzelne Schaltungselemente oder Gruppen von Schaltungselementen innerhalb des Halbleiterkörpers elektrisch voneinander getrennt sind. Es ist sehr wichtig, dass es möglich ist, dabei
in demselben Halbleiterkörper Feldeffekttransistoren einer komplementären Struktur (npn und pnp) anzubringen und ohne zusätzliche Diffusionsschritte gleichzeitig neben dem betreffenden Feldeffekttransistor (den betreffenden Feldeffekttransistoren) ein oder mehrere Bipolartransistoren in demselben Körper herzustellen.
Bei einem Verfahren der obenbeschriebenen Art ist es dabei von besonderer Bedeutung, dass das erwähnte zweite Gebiet, in dem ein Feldeffekttransistor mit isolierter Torelektrode angebracht wird, wenigstens in dem zwischen den
209822/0879
-3- PHN.5282
Quellen- und Senkenzonen dieses Feldeffekttransistors liegenden Teil dieses Gebietes (dem Kanalgebiet) eine genau definierte« vernaltnismässig niedrige Oberflächenkonzentration des den Leitfähigkeitstyp des zweiten Gebietes bestimmenden Dotierungsstoffes aufweist, während diese Oberflächenkonzentration auch besondere gut reproduzierbar sein soll. Bereits bei sehr geringen Unterschieden in dieser Oberflächenkonzentration treten nämlich wesentliche Unterschiede in den Schwellwerten der Spannung zwischen der Torelektrode und dem Kanalgebiet auf, wobei der betreffende Feldeffekttransistor von dem nichtleitenden Zustand in den leitenden Zustand übergeht.
Es stellt sich heraus, dass es in der Praxis besonders schwierig ist, bei Anwendung der bekannten Verfahren die für die bevorzugten Schwellwertspannungen, z.B. zwischen -3 und 4-3 V, erforderlichen niedrigen Oberflächenkoneentrationen auf reproduzierbare Weise zu erzielen.
Nach eine* ersten bekannten Verfahren wird das zweite Gebiet dadurch angebracht« dass ein Dotierungsetoff vom zweiten Leitfähigkeitstyp aus der Halbleiteroberfläche in das erste Gebiet vom ersten Leitfähigkeitstyp eindiffundiert wird. Bei Anwendung dieses Verfahrens 1st es aber besonders schwierig, die erforderliche sehr niedrige Oberflächenkonzentration (tO -101^ Atome/cm3) für die Dotierung des zweiten Gebietes.auf reproduzierbare Weise zu erhalten.
1Q Oft *ϊ
Höhere Oberflächenkonzentrationen (10 - 10 cm ) können auf diese Weise verhlltnismässig einfach und reproduzierbar erzielt werden, aber diese veranlassen unzulässig hohe
209822/0879
-k- PHN.5282
Schwellwertspannungen des Feldeffekttransistors.
Nach einem zweiten bekannten Verfahren wird das zweite Gebiet dadurch gebildet, dass auf einem Substrat örtlich eine hochdotierte Schicht vom zweiten Leitfähigkeitstyp angebracht wird, wonach auf dem Substrat und dieser hochdotierten Schicht epitaktisch eine Schicht vom ersten Leitfähigkeitstyp angewachsen wird. Während dieses epitaktischen Anwachsens oder während einer an-
k schliessenden Erhitzung diffundiert die hochdotierte Schicht in das Substrat und in die epitaktische Schicht bis zu der Oberfläche hinein. Durch diese Diffunsion wird der Leitfähigkeitstyp der epitaktischen Schicht örtlich oberhalb der vergrabenen Schicht umgekehrt, wodurch das zweite (Jebiet vom zweiten Leitfähigkeitstyp gebildet wird, das an der Halbleiteroberfläche eine verhältnismässig niedrige Dotierungskonzentration aufweist. Abgesehen von der Tatsache, dass das Anbringen einer epitaktischen Schicht und einer vergrabenen Schicht mit einem geeigneten
P Dotierungsstoff erforderlich ist, hat dieses Verfahren den grossen Nachteil, dass die Reproduzierbarkeit der erhaltenen niedrigen Oberflächenkonzentration u.a. stark von der Reproduzierbarkeit der Dicke der epitaktischen Schicht abhängig ist, durch die die Diffusion aus der vergrabenen Schicht erfolgt. Ein kleiner Unterschied in dieser Dicke kann zu einer unzulässigen Abweichung in der Oberflächenkonzentration und somit in der Schwellwertspannung des Feldeffekttransistors führen.
209822/0879
-5- PHN.5282
Die beschriebenen bekannten Verfahren haben beide ferner den Nachteil, dass, wenn eine genügend niedrige Oberflächendotierung des zweiten Gebietes erreicht wird, diese Konzentration derart niedrig ist, dass sich an der Oberfläche, z.B. unterhalb einer Oxydschicht, gegebenenfalls unter der Einwirkung eines von einer auf dieser Oxydschicht liegenden Metallschicht induzierten elektrischen Feldes, leicht Inversionskanäle bilden können.
Nach einem dritten bekannten Verfahren wird auf der Halbleiteroberfläche eines Gebietes vom ersten Leitfähigkeitstyp unter Verwendung einer ersten Maske örtlich ein Dotierungsstoff vom zweiten Leitfähigkeitstyp angebracht, wonach auf dem dotierten Gebiet eine zweite Maske angebracht wird, die innerhalb des dotierten Oberflächengebietes eine Oeffnung aufweist; dann wird der Dotierungsstoff durch Erhitzung in feuchtem Sauerstoff eindiffundiert. Während dieser Diffusion wird auf der Oberfläche innerhalb der erwähnten Oeffnung eine Oxydschicht gebildet, in die ein Teil des Dotierungsstoffes aufgenommen wird. Dadurch wird ein Gebiet vom zweiten Leitfähigkeitstyp erhalten, das am Rande eine grössere Dicke und eine höhere Oberflächenkonzentration als unterhalb der Oeffnung aufweist. In dem Gebiet mit verhältnismässig niedriger Oberflächenkonzentration unterhalb der Oeffnung können anschliessend Quellen- und Senkenzonen eines Feldeffekttransistors angebracht werden. Abgesehen von der Tatsache, dass das durch An-
209822/0879
-6- PHN.5282
wendung des letzteren Verfahrens erhaltene Gebiet vom zweiten Leitfähigkeitstyp eine inhomogene Dicke aufweist , und dass die Verwendung zweier Masken dabei unentbehrlich ist, lassen sich die erwünschten niedrigen Oberflächenkonzentrationen durch Diffusion in einer oxydierenden Atmosphäre schwer auf reproduzierbare Weise erzielen.
Die vorliegende Erfindung bezweckt u.a., ein neues einfaches Verfahren zu schaffen, bei dem die er-P wähnten den bekannten Verfahren anhaftenden Nachteile vermieden oder wenigstens in erheblichem Hasse verringert werden.
Der EifLndung liegt u.a. die Erkenntnis zugrunde, dass indem zunächst der Dotierungsstoff völlig eindiffundiert und dann in einer Atmosphäre herabgesetzten Druckes teilweise ausdiffundiert wird, das gewünschte Konzentrationsprofil unter gleichzeitiger Bildung einer kanalunterbrechenden Randzone erhalten werden kann, wobei k erwünschtenfalls nur eine einzige Maske und keine epi— taktische Schicht verwendet wird, während für die Dotierung übliche Diffusionsschritte und -Konzentrationen angewandt werden.
Ein Verfahren der in der Einleitung erwähnten Art zur Herstellung einer Halbleiteranordnung ist nach der Erfindung dadurch gekennzeichnet, dass von der Halbleiteroberfläche her in das erste Gebiet ein den zweiten Leitfähigkeitstyp bestimmender Dotierungsstoff zur Bildung des zweiten Gebietes angebracht wird, wonach dieser
209822/0879
-7- PHN.5282
Dotierungsstoff in einem eine Atmosphäre herabgesetzten Druckes enthaltenden Raum über wenigstens einen Teil der von de« zweiten Gebiet eingenommenen Halbleiteroberfläche teilweise aus dem Halbleiterkörper ausdiffundiert wird, wodurch die Konzentration des erwähnten Dotierungsstoffes in einer Zone des zweiten Gebietes, die zwischen dem Halbleiteroberflächenteil, aus dem die Ausdiffusion stattgefunden hat, und dea ersten Gebiet liegt, einen Höchstwert aufweist, und dass die Quellen- und Senkenzonen vom ersten Leitfähigkeitstyp wenigstens teilweise in dem Teil des zweiten Gebietes, in den infolge der Ausdiffusion die Dotierungskonzentration von der Halbleiteroberfläche her zunimmt und der weiter als der Teil mit positivem Dotierungsgradienten bezeichnet wird, angebracht werden.
Durch Anwendung des erfindungsgemässen Verfahrens wird ein zweites Gebiet vom zweiten Leitfähigkeitstyp erhalten, das wenigstens über einen Teil seiner Oberfläche eine genau definierte, reproduzierbare, niedrige Oberflachenkonzentration aufweist, wodurch die Schwellwertspannung des in diese· Gebiet angebrachten Feldeffekttransistors oder der Feldeffekttransistoren gleichfalls sehr gut regelbar und reproduzierbar ist. Eine derartige reproduzierbare und verhältnismässig niedrige Oberflächenkonzentration, die durch die bekannten Verfahren schwer erzielbar ist, kann durch Ausdiffusion in einer Atmosphäre herabgesetzten Druckes nach der Erfindung auf einfache Weise erhalten werden.
209822/0879
-8- PHN.5283
Dabei können für diesen herabgesetzten Druck verschiedene Werte gewählt werden, während die Atmosphäre, in der die Ausdiffusion stattfindet, verschiedene Zusammensetzungen aufweisen kann. Die günstigsten Ergebnisse werden nach der Erfindung aber erzielt, wenn die Ausdiffusion im Vakuum stattfindet. Ferner wird vorzugsweise in dem die Atmosphäre herabgesetzten Druckes (bzw. ein Vakuum) enthaltenden Raum eine Menge Halbleitermaterial angebracht, die praktisch frei von dem auszudiffundierenden Dotierungsstoff ist, um zu verhindern, dass das Material des Halbleiterkörpers teilweise verdampft.
Wenn der Dotierungsstoff über nur einen Teil der Oberfläche des zweiten Gebietes ausdiffundiert wird, ist der Teil mit positivem Dotierungsgradienten von einem Teil des zweiten gebietes mit höherer Oberflächenkonzentration begrenzt, in dem die Dotierungskonzentration von dem erwähnten Oberflächenteil her gleichmässig abnimmt. Die Quellen- und Senkenzonen des Feldeffekttransistors können teilweise in diesem Teil mit höherer Oberflächenkonzentration angebracht werden, mit der Massgabe, dass das Gebiet zwischen den Quellen- und Senkenzonen zu dem Gebiet mit niedriger Oberflächen konzentration und mit positivem Dotierungsgradienten gehört. Vorzugsweise werden aber die Quellen- und Senkenzonen vom ersten Leitfähigkeitstyp völlig in dem erwähnten Teil mit positivem Dotierungsgradienten des zweiten Gebietes angebracht und werden sie innerhalb des Körpers völlig von diesem Teil umgeben. Dadurch ist die Durchschlagspannung zwischen den Quellen- und Senkenzonen und dem zweiten Gebiet hoch, was in den mei-
209822/0879
sten Fällen erwünscht ist.
-9- PHN.5282
In denjenigen Fällen, in denen der Dotierungsstoff nur über einen Teil der von dem zweiten Gebiet eingenommenen Halbleiteroberfläche ausdiffundiert wird, ist vorzugsweise wenigstens der Rand des von dem zweiten Gebiet eingenommenen Oberflächenteiles während der Ausdiffusion von einer Maskierungsschicht bedeckt, die der Ausdiffusion des Dotierungsstoffes aus der Halbleiteroverfläche entgegenwirkt. Der von der Maskierungsschicht bedeckte Rand des zweiten Gebietes erhält demzufolge eine hohe Dotierungskonzentration an der Oberfläche, wodurch die Bildung von Inversionskanälen an der Oberfläche zwischen dem ersten und dem zweiten Gebiet verhindert oder wenigstens beträchtlich gehemmt wird. Dabei können vorteilhaft das Anbringen und die Ausdiffusion des Dotierungsstoffes vom zweiten Leitfähigkeitstyp unter Verwendung derselben Diffusionmaske erfolgen, wodurch eine Mindestzahl Maskierungsschritte erforderlich ist.
Nach einer weiteren bevorzugten Ausführungsform wird der Dotierungsstoff über mindestens zwei voneinander getrennte Teile der von dem zweiten Gebiet eingenommenen Halbleiteroberfläche ausdiffundiert und werden in jedem dieser Teile die Quellen- und Senkenzonen eines Feldeffekttransistors mit isolierter Torelektrode angebracht. So können innerhalb des zweiten Gebietes mehrere Feldeffekttransistoren gebildet werden, die von je einem Oberflächenteil des zweiten Gebietes umgeben sind, aus dem keine Ausdiffusion stattgefunden hat und dessen Oberflächenkonzentration somit genügend hoch ist, um die Bildung von Inversionskanälen zwischen den Feldeffekttransistoren zu verhindern. 20982 2/0879
-10- PHN.5282
Nach einer besonders günstigen Ausfuhrungsform wird in dem ersten Gebiet vom ersten Leitfähigkeitstyp neben dem zweiten Gebiet vom zweiten Leitfähigkeitstyp ein komplementärer Feldeffekttransistor mit isolierter Torelektrode angebracht, dessen Quellen- und Senkenzonen vom zweiten Leitf ähigkeitstyp an die Oberfläche grenzen. Die vorliegende Erfindung schafft ein besonders einfaches und zweckmässiges Verfahren, durch das auf reproduzierbare Weise derartige
k Strukturen mit komplementären Feldeffekttransistoren, die in vielen wichtigen Schaltungsanordnungen Anwendungen finden, hergestellt werden können. Bei dieser bevorzugten Ausführungsform kann ferner vorteilhaft das zweite Gebiet an sich eine Quellen- oder Senkenzone des komplementären Feldeffekttransistors bilden, so dass aussei- der Torelektrode nur eine weitere Efektrodenzone dieses Transistors angebracht zu werden braucht.
Das Verfahren nach der Erfindung weist u.a. den wesentlichen Vorteil auf, dass es sich vorteilhaft mit der
' Herstellung bipolarer Strukturen kombinieren lässt, ohne dass dabei zusätzliche Eindiffusionsschritte erforderlich sind. So wird nach einer weiteren bevorzugten Ausführungsform in dem ersten Gebiet neben dem zweiten Gebiet ein bipolarer Transistor angebracht, dessen Basiszone zugleich mit dem zweiten Gebiet und dessen Emitterzone zugleich mit den Quellen- und Senkenzonen des Feldeffekttransistors in dem zweiten Gebiet angebracht werden.
209822/0879
-11- PHN 5282
Das zweite Gebiet kann teilweise von dem
ersten Gebiet umgeben sein und sich zum übrigen Teil
z.B. an ein Substratgebiet vom zweiten Leitfähigkeitstyp anschliessen. Nach einer besonderen Ausführungsform wird das zweite Gebiet aber innerhalb des HaIbleiterkörpers völlig von dem ersten Gebiet umgeben, so dass der pn- Uebergang zwischen dem ersten und d?m
zweiten Gebiet den Halbleiterkörper nur an der erwähnten Oberfläche schneidet. Das zweite Gebiet kann dann z.B. an sich eine durch diesen pn-TJebergang isolierte Insel einer integrierten monolithischen Schaltung bilden.
Sine weitere besondere Ausführungsform, bei
der das erste Gebiet eine auf,einem Substratgebiet vom zweiten Leitfähigkeitstyp angebrachte epitaktische Schicht vom ersten Leitfähigkeitstyp ist, die von sich von der Oberfläche bis zu dem Substratgebiet erstreckenden Trennzonen vom zweiten Leitfähigkeitstyp in Inseln unterteilt wird, ist dadurch gekennzeichnet, dass diese Trennzonen und das zweite Gebiet gleichzeitig in einem einzigen
Diffusionsschritt durch Eindiffusion eines den zweiten Leitfähigkeitstyp bestimmenden Dotierungsstoffes angebracht werden. Dies ergibt bei der Herstellung einer
monolithischen integrierten Schaltung unter der Verwendung des Verfahrens nach der Erfindung eine Ersparung eines Diffusionsschrittes.
Ein besonders wichtiger Vorteil der vorliegenden Erfindung, insbesondere bei der Anwendung der erwähnten bevorzugten Ausführungsformen zur Herstellung einer mono-
209822/0879
-12- PHN.5282
lithischen integrierten Schaltung, ist der, dass von den für die Herstellung des übrigen Teiles der Schaltung üblichen Standarddiffusionen mit verhältnismässig hohen Oberflächenkonzentrationen ausgegangen werden kann, so dass ausser der erwähnten Ausdiffusion nahezu keine oder gar keine zusätzlichen Bearbeitungsschritte erforderlich sind.
Obgleich das zweite Gebiet η-leitend sein kann,
»wobei zur Bildung dieses zweiten Gebietes ein Donator angebracht wird, wird vorzugsweise ein p-leitendes zweites Gebiet durch Anbringen eines Akzeptors gebildet. In der Praxis stellt sich nämlich heraus, dass, insbesondere wenn der Halbleiterkörper aus Silicium besteht, die zum Erhalten eines pnp-Feldeffekttransistors mit isolierter Torelektrode und der gewünschten Schwellwertspannung erforderliche Oberflächenkonzentration des (η-leitenden) Kanalgebietes beträchtlich niedriger als für einen npn-Feldeffekttransistor ist. Dies ist darauf
™ zurückzuführen, dass bei Anwendung der üblichen Maskierungsund Diffusionstechniken die elektrostatische Ladung in dem erhaltenen Oxyd positiv ist, so dass in der darunter liegenden Oberfläche des Halbleiterkörpers eine negative Oberflächenladung induziert wird. Dies gilt insbesondere für das System Silicium-Siliciumoxyd.
Nach einer besonderen bevorzugten Ausführungsform, bei der der Halbleiterkörper aus Silicium besteht, wird als Akzeptorverunreinigung zur Bildung des zweiten Gebietes Bor verwendet. Es stellt sich heraus, dass zum Erreichen der gewünschten niedrigen Oberflächenkonzentra-
209822/0879
tion durch Anwendung des beschriebenen Ausdiffusionsvor-
-13- PHN.5282
gangs Bor besonders geeignet ist. Dabei ist eine bevorzugte Ausführungsform zum Erhalten eines Feldeffekttransistors mit einer Schwellwertspannung von höchstens 3 V, welcher Transistor ausserdem von einer kanalunterbrechenden Zone umgeben ist, nach der Erfindung dadurch gekennzeichnet, dass die Oberflächenkonzentration des Bors während der Einbau und die Zeitdauer und die Temperatur der Ausdiffusion derart gewählt werden, dass nach der Ausdiffusion die maximale Dotierungskonzentration in dem zweiten Gebiet
-IQ O
mindestens gleich 10 Atomen/cm ist, und dass die Dotierungskonzentration an dem Oberflächenteil des zweiten Gebietes, über den die Ausdiffusion stattgefunden
16 T
hat, höchstens gleich 5 · 10 Atomen/cm ist.
Weiterhin bezieht sich die Erfindung auf eine Halbleiteranordnung, die durch das beschriebene Verfahren hergestellt ist.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch eine Draufsicht auf eine durch das erfindungsgemässe Verfahren hergestellte Anordnung,
Fig. 2 schematisch einen Querschnitt längs der Linie II-II durch die Anordnung nach Fig. 1,
Figuren 3-8 schematisch Querschnitte längs der Linie II durch die Anordnung nach den Figuren 1 und 2 in aufeinander folgenden Herstellungsstufen,
209822/0879
PHN.5282
Fig. 9 das Dotierungsprofil längs der Linie IX-IX der Figuren 5 und 6 vor und nach der Ausdiffusion, und
Fig. 10 - 14 schematisch Querschnitte durch andere durch das erfxndungsgemässe Verfahren hergestellte Anordnungen.
Die Figuren sind schematisch und nicht masstäblich gezeichnet; dies trifft insbesondere für die P Abmessungen in der Dickenrichtung und für die Dicken der Isolierschichten zu. Entsprechende Teile sind in den Figuren möglichst mit den gleichen Bezugsziffern bezeichnet.
In Fig. 1 ist in Draufsicht und in Fig. 2 schematisch im Querschnitt längs der Linie II-II der Fig. 1 eine Halbleiteranordnung dargestellt, die durch das erfxndungsgemässe Verfahren hergestellt ist. Die Anordnung enthält einen Silicium-Halbleiterkörper 1, k der aus einem p-leitenden Substratgebiet 2 besteht,
auf dem eine epitaktische η-leitende Schicht 3 angewachsen ist, die ein erstes, an eine Oberfläche k des Körpers grenzendes Gebiet bildet. Ein zweites p-leitenden Gebiet 6, das gleichfalls an die Oberfläche 4 grenzt, bildet mit dem ersten Gebiet 3 einen pn-Uebergang 5 t der die Oberfläche k längs einer geschlossenen Kurve schneidet (siehe Fig. 1).
In dem zweiten Gebiet 6 sind η-leitende Quellen- und Senkenzonen 8 und 9 eines (npn)-Feldeffekttransistors mit isolierter Torelektrode 12 angebracht. Das"p-ieitende Gebiet 6 hat ej.ne Dotierungskonzentration, die maximal
-15- PHN.5282.
1st in einer Zone auf und in der Nähe der Oberfläche 10, die in den Figuren gestrichelt dargestellt ist. In dem Teil 11 des zweiten Gebietes 6 zwischen der Oberfläche mit maximaler Dotierungskonzentration 10 und der Halbleiteroberfläche k nimmt die Dotierungskonzentration von der Oberfläche k an nach innen zu; dieser Teil 11 wird daher als "der Teil mit positivem Dotierungsgradienten" bezeichnet. Die Quellenzone 8 und die Senkenzone 9 befinden sich beide völlig in dem Teil 11 des Gebietes 6 und werden innerhalb des Körpers völlig von diesem Teil 11 umgeben.
Jn dem ersten Gebiet 3 neben dem zweiten
Gebiet 6 ist ein komplementärer (pnp)-Feldeffekttransistor mit isolierter Torelektrode 13 und p-leitenden Quellen- und Senkenzonen 14 bzw. 15 angebracht. Ferner ist an Bipolartransistor mit einer p-leitenden Basiszone 16 und einer η-leitenden Emitterzone 17 in einem inseiförmigen Teil des Gebietes 3 angebracht, der durch eindiffundierte p-leitende Trennzonen 18 von dem übrigen Teil des Gebietes getrennt ist und die Kollektorzone des Bipolartransistors bildet. Diese Kollektorzone enthält zur Herabsetzung des Kollektorwiderstandes eine hochdotierte η-leitende vergrabene Schicht 19 und eine hochdotierte η-leitende Kontaktzone
Die Halbleiteroberfläche k ist mit einer
Siliciumoxydschicht 21 überzogen und die Zonen 8, 9t 1^t 15, 16, 17 und 20 sind über Fenster in der Oxydschicht 21 mittels Aluminiumschichten 22, 23» 24, 25, 26, 27 und 28 kontaktiert. Die Torelektroden 12 und 13 werden gleich-
209822/0879
-16- PHN.5282
falls durch Aluminiumschichten gebildet. Die beiden Torelektroden und der Bipolartransistor bilden zusammen einen Teil einer monolithischen integrierten Halbleiterschaltung.
Die beschriebene Anordnung wird nach der Erfindung auf folgende ¥eise hergestellt (siehe Figuren 3-8). Es wird (siehe Fig. 3) von einem p-leitenden Siliciumsubstrat 2 mit einem spezifischen Widerstand von 5 Π .cm und einer Dicke von 200 um ausgegangen. Nachdem durch Polieren und Aetzen eine (111)-0berflache dieses Substrats möglichst frei von Kristallfehlern gemacht worden ist, wird diese Oberfläche thermisch oxydiert. Dann wird in die erhaltene Oxydschicht eine Oeffnung geätzt und wird in diese Oeffnung Arsen zur Bildung einer η-leitenden Schicht 19 mit einem Schichtwiderstand ("sheet resistance") von 2OiClpro Quadrat eindiffundiert (siehe Fig. 3). Anschliessend wird das Oxyd entfernt und wird auf dem Substrat durch Anwendung allgemein üblicher epitaktischer An- m wachstechniken eine η-leitende Siliciumschicht 3 mit einer Dicke von 5 //m und einem spezifischen Widerstand von 3Λ·cm angewachsen. Während dieses Anwachsvorgangs diffundiert die Schicht 19 teilweise in das Substrat 2 und teilweise in die Schicht 3 hinein (siehe Fig. k).
Durch thermischen Oxydation wird auf der
Oberfläche k der Schicht 3 eine Oxydschicht 30 mit einer Dicke von 0,9/dn erhalten. Mittels bekannter photolithographischer Aetztechniken werden in diese Oxydschicht 30
209822/0879
-17- PHN.5282
Oeffnungen geätzt. In diese Oeffnungen wird Bor endiffundiert, wobei p-leitende Zonen 18 und 6 gebildet werden (siehe Fig. 5)· Die Oberflächenkonzentration dieser Bordiffusion ergibt einen Schichtwiderstand von 150£lpro Quadrat. Während dieser Diffusion bildet sich innerhalb der Oeffnungen ine Borsilikatglasschicht .
Dann wird über die ganze Oberfläche die Oxyd-Glasschicht 30 durch oberflächliche Aetzung über einen Teil ihrer Dicke weggeätzt, bis die Halbleiteroberfläche innerhalb der Diffusionsfenster, über die die Zonen 6 und 18 eindiffundiert wurden, frei gelegt ist. Das verbleibende Oxyd hat eine Dicke von etwa 0,4 Um.
Die Siliciumplatte wird nun in eine Quarzglasampulle gesetzt, in der reines, undotiertes SiIiciumpulver angebracht ist. Die Ampulle wird entlüftet und zugeschmolzen. Für die Ausdiffusion wird die Ampulle nan in einem Ofen auf eine Temperatur von 12000C während 4 Stunden erhitzt. Dabei diffundiert aus den nicht mit Oxyd überzogenen Teilen der diffundierten Gebiete Bor über die Oberfläche heraus. Das ausdiffundierte Bor wird teilweise in das Siliciumpulver und teilweise in die Wand der Quarzampulle aufgenommen. Durch das Vorhandensein des Siliciumpulvers wird in der Ampulle eine gewisse Siliciumdampfspannung erhalten, die dem Verdampfen von Silicium an der Oberfläche entgegenwirkt. Die Ausdiffusion von Bor aus dem Gebiet 6 erfolgt in diesem Falle durch dieselbe Oeffnung in der Oxydschicht, durch die
209822/0879
-18- PHN.5282
das Bor zunächst eindiffundiert wurde, so dass für diese Ausdiffusion keine zusätzliche Maske benötigt wird. Während der Ausdiffusion ist der Rand der von dem Gebiet 6 eingenommenen Oberfläche, der während der Eindiffusion durch seitliche Diffusion unterhalb des Randes der Diffusionsmaske gebildet wurde, mit einer gegen die Ausdiffusion maskierenden Oxydschicht überzogen.
h Der Zustand nach der Ausdiffusion ist in
Fig. 6 dargestellt. Die Zonen 6 und 18 erstrecken sich mn über die ganze Dicke der epitaktischen Schicht"" 3, wobei die Zonen 6 Trennzonen bilden, die die Schicht 3 in Inseln unterteilen. Durch die Ausdiffusion von Bor wird in dem Gebiet 6 zwischen dem frei gelegten Teil der Oberfläche h und dem Gebiet 3 eine schmale Zone 10 mit maximaler Borkonzentration auf und in der unmittelbaren Nähe der Fläche 10 erhalten, die in den Figuren mit einer gestrichelten Linie angedeutet ist und die sich bis zu der Oberfläche h erstreckt. Die Borkonzentration nimmt von der Zone 10 her zu beiden Seiten ab, während der Teil 11 des Gebietes 6 eine von der Oberfläche her nach innen zunehmende Dotierungskonzentration, mit anderen Worten, einen positiven Dotierungsgradienten, aufweist.
Nach der Ausdiffusion beträgt Borkonzentration an der Oberfläche des Gebietes 6 innerhalb des Fensters, durch das die Ausdiffusion stattgefunden hat, etwa 5.10 Atome/cm und unterhalb der Oxydschicht, wo praktisch
209822/0879
-19- PHN.5282
18 keine Ausdiffusion stattgefunden hat, etwa 2 . 10 Atome/cm . Die letztere Dotierungskonzentration ist genügend, um zu verhindern, dass an der betreffenden Stelle im Gebiet 6 unterhalb der Oxydschicht eine Inversionsschicht gebildet wird. In Fig. 9 ist schematisch der Verlauf der Borkonzentration C mit der Tiefe χ unter der Oberfläche k längs der Linie IX-IX in den Figuren 5 und 6 dargestellt, wobei A das Profil vor der Ausdiffusion und B das Profil nach der Ausdiffusion bezeichnet. Die Zone mit maximaler Borkonzentration liegt etwa 1,4 Am unterhalb der Halbleiteroberfläche.
Nach einer thermischen Oxydation zum Schliessen der Oeffnungen in der Oxydschicht, wobei eine Oxydschicht mit einer Dicke von 0.3 um gebildet wird, werden nach dem Aetzen neuer Diffusionsfenster die Basiszone i6 und die Quellen- und Senkenzonen ^k und 15 gleichzeitig durch eine Bordiffusion mit einer Oberflächenkonzentration von 5 · 10 Atomen/cm und einer Eindringtiefe von 1,5ju.m (Schichtwiderstand 200Iipro Quadrat, siehe Fig. 7) gebildet. Dann werden durch eine Phosjhordiffusion (Schichtwiderstand 5 - 6fLpro Quadrat, Eindringtiefe IyUm) die Emitterzone 171 die Kollektorkontaktzone 20 und die Quellen- und Senkenzonen 8 und 9 angebracht (siehe Fig. 8) Die letzteren Zonen liegen völlig in dem Teil 11 mit positivem Dotierungsgradienten und sind völlig von diesem Teil umgeben.
209822/0879
Schliesslich wird an der Stelle der anzubringenden Torelektroden das Oxyd entfernt und durch eine neue Schicht aus thermisch angewachsenem Oxyd mit einer Dicke von 0,1yum (Oxydation während 30 Minuten bei 10000C in feuchtem Sauerstoff) ersetzt. Nach Aetzung von Kontaktfenstern werden dann unter der Verwendung üblicher Aufdampf- und Maskierungstechniken die Alumi— niumschichten 12, 13 und 22-28 angebracht.
k Dadurch, dass die Quellen- und Senkenzonen
8 und 9 nur an ein verhältnismässig niedrig dotiertes p-le±endes Material grenzen, ist die Durchschlagspannung zwischen diesen Zonen und dem Gebiet 6 hoch (etwa 20 V). Infolge der verhältnismässig hohen Oberflächenkonzentration der Zone 10 wird Kurzschluss zwischen den Zonen 8 und 9 und dem Gebiet 3 über Inversionskanäle vermieden. Nach dem beschriebenen Verfahren können der Bipolartransistor (17» 16, 3) und die komplementären Feldeffekttransistoren (8,9,12) und (1^,15,13) gleichzeitig unter Verwendung
™ üblicher Standarddiffusionen mit nur einer Ausdiffusion als zusätzlichem Schritt hergestellt werden. Der Feldeffekttransistor (8,9,12) hat eine Schwellwertspannung von +1-^ V und der Feldeffekttransistor (i4,15,13) hat eine Schwellwertspannung von -1^V (Torelektrodenspannung in bezug auf das Kanalgebiet).
In Figuren 10 -14 sind einzige andere durch das erfindungsgemässe Verfahren hergestellte Halbleiteranordnungen gezeigt. Dabei sind die Teile, die Teilen der
209822/0879
-21- PHN.5282
in den vorhergehenden Figuren beschriebenen Anordnung entsprechen, mit den gleichen Bezugsziffern bezeichnet.
Fig. 10 zeigt eine Struktur mit zwei komplementären Feldeffekttransistoren mit isolierter Torelektrode, wobei die n-leritenden Quellen- und Senkenelektroden 8 und 9 des npn-Feldeffekttransistors in dem ausdiffundierten Teil 11 mit positivem Dotierungsgradienten des p-leitenden zweiten Gebietes 6 angebracht sind, und wobei dieses Gebiet 6 in das η-leitende erste Gebiet 3 eindiffundiert und völlig von diesem Gebiet 3 umgeben ist, ohne dass eine epitaktische Schicht verwendet wird. Neben dem npn-Transistor (8,9» 12) ist in dem Gebiet 3 eine komplementärer Feldeffekttransistor (i4,15,l3) angebracht, der durch den pn-Uebergang 31 zwischen den Gebieten 3 und 6 von dem Feldeffekttransistor (8,9,12) getrennt ist, während die sich bis zu der OberfLäche erstreckende Zone 10 mit maximaler Dotierungskonzentration als Kanalunterbrecher dient und die Bildung eines η-leitenden Inversionskanals zwischen dem Gebiet 3 und den Quellen- und Senkenzonen 8 und 9 verhindert.
Fig. 11 zeigt eine Abwandlung der obenbeschriebenen Struktur, bei der die Quellen- und Senkenzonen des komplementären Feldeffekttransistors durch das Gebiet und eine weitere p-leitende Zone kO gebildet werden, welche letztere Zone erwünschtenfalls zugleich mit dem Gebiet 6 in einem einzigen Diffusionsschritt angebracht werden kann. Zwischen den Zonen 6 und kO ist auf der
209822/0879
-22- PHN.5282
Isolierschicht die Torelektrode kl des komplementären Transistors angebracht.
In den Figuren 12 und 13 ist eine Anordnung dargestellt, bei der im Gebiet 6 mehrere Feldeffekttransistoren angebracht werden. Nach Fig. 12 werden nach der Eindiffusion des Gebietes 6 in die Oxydschicht auf der Oberfläche durch einen zusätzlichen Maskierungsund Aetzschritt mehrere Fenster 50 geätzt, wonach die Ausdiffusion über diese Fenster stattfindet. In jedem der erhaltenen Gebiete 11 mit positivem Dotierungsgradienten werden dann (siehe Fig. 13) Quellen- und Senkenzonen (8,9) zur Bildung mehrerer Feldeffekttransistoren in demselben Gebiet 6 angebracht, die je von einer Kanalunterbrecherzone mit verhältnismässig hoher Oberflächenkonzentration umgeben sind, die Kurzschluss über eine Inversionsschicht zwischen den Quellen- und Senkenzonen der unterschiedlichen Transistoren verhindert.
Fig. 14 zeigt schliesslich eine Anordnung,
bei der neben dem zweiten Gebiet 6 in dem ersten Gebiet 3 eine Zone 60 vom gleichen Leitfähigkeitstyp wie das Gebiet 6 angebracht ist, welche Zone 60 die Basiszone eines Bipolartransistors bildet, der ferner eine Emitterzone 6i und eine Kollektorkontaktzone 62 enthält. Die zone 6O wird vorteilhaft zugleich mit dem Gebiet 6 angebracht, während die Zonen 61 und 62 vorteilhaft zugleich mit den Quellen- und Senkenzonen 8 und 9 angebracht werden.
Alle beschriebenen Anordnungen können unter der Verwendung der bereits an Hand der Figuren 1-9
209822/0879
-23- PHN.5282
beschriebenen Techniken hergestellt werden, wobei für die Herstellung einer Anordnung der in den Figuren 12 und 13 gezeigten Art eine zusätzlicher Maskierungs- und Aetzschritt erforderlich ist.
Obgleich bei der Beschreibung der obengenannten Beispiele von einer Struktur ausgegangen wurde, bei der das Gebiet 6 p-ledfcend ist, können naturgemäss unter der Verwendung derselben Techniken erwünschtenfalls alle Leitfähigkeitstypen durch die entgegengesetzten Leitfähigkeitstypen ersetzt werden. Ferner kann die Ausdiffusion in einer vom Vakuum verschiedenen Atmosphäre herabgesetzten Druckes durchgeführt werden. Ausserdem können, wenn dies z.B. mit Rücksicht auf Raumersparung wünschenswert wäre, die Quellen- und Senkenzonen 8 und 9 teilweise in ausserhalb des Teiles mit positivem Dotierungsgradienten liegenden Teilen des Gebietes 6 angebracht werden, obgleich dies eine Herabsetzung der Durchschlagspannung zwischen den Quellen- und Senkenzonen (8,9) und dem Gebiet 6 zur Folge hat. Auch kann vor der Ausdiffusion die ganze Oberfläche des Gebietes 6 frei gelegt werden, wodurch die Ausdiffusion über diese ganze Oberfläche stattfindet.
Es dürfte weiter einleuchten, dass sich die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So können insbesondere andere Halbleitermaterialien als Silicium, s.B. Germanium und III-V-Verbindungen, wie Galliumarsenid, andere Isolierschichten als Siliciumoxyd, z.B. Siliciumnitrid, Aluminiumoxyd oder zusammengesetzte Schichten
209822/0879
-Zh- PHN.5282
aus zwei oder mehreren verschiedenen aufeinander liegenden Materialien, und andere Metallschichten verwendet werden. Auch können die Tor—elektroden von einigen oder von allen Feldeffekttransistoren oft vorteilhaft statt aus Metall aus anderen Materialien, insbesondere aus polykristallinem Silicium, bestehen. Ferner können andere geometrische Strukturen verwendet werden, während ausser Feldeffekttransistoren mit isolierter Torelektrode und Bipolartransistoren auch andere Halbleiterschaltungselemente in dem Halbleiterkörper angebracht werden können. Auch kann das Anbringen vom den zweiten Leitfähigkeitstyp bestimmenden Dotierungsstoff bevor der Ausdiffusion durch andere Techniken als Eindiffusion, z.B. mittels Ionenimplantation durchgeführt werden.
209822/0879

Claims (4)

  1. -25- PHN.5282.
    PATENTANSPRUECHE:
    [ff 1 Jn Verfahren zur Herstellung einer
    Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, bei dem in einem an eine Oberfläche des Körpers grenzenden ersten Gebiet von einem ersten Leitfähigkeitstyp ein gleichfalls an diese Oberfläche grenzendes zweites Gebiet von einem zweiten Leitfähigkeitstyp angebracht wird, das mit dem ersten Gebiet einen pn-Uebergang bildet, der die erwähnte Oberfläche längs einer geschlossenen Kurve schneidet, wobei in dem zweiten Gebiet die Quellen- und Senkenzonen eines Feldeffekttransistors angebracht werden, dadurch gekennzeichnet, dass in das erste Gebiet von der Halbleiteroberfläche her ein den zweiten Leitfähigkeitstyp bestimmender Dotierungsstoff zur Bildung des zweiten Gebietes angebracht wird, wonach dieser Dotierungsstoff in einem eine Atmosphäre herabgesetzten Druckes enthaltenden Raum über wenigstens einen Teil der von dem zweiten Gebiet eingenommenen Halbleiteroberfläche teilweise aus dem Halbleiterkörper ausdiffundiert wird, wodurch die Konzentration des erwähnten Dotierungsstoffes in einer Zone des zweiten Gebietes, die zwischen dem Halbleiteroberflächenteil, aus dem die Ausdiffusion stattgefunden hat, und dem ersten Gebiet liegt, einen Höchstwert aufweist, und dass die Quellen- und Senkenzoneri vom ersten Leitfähigkeits typ wenigstens teilweise in dem Teil des zweiten Gebietes, in dem infoLge
    209822/0879
    -26- PHN.5282
    der Ausdiffusion die Dotierungskonzentration von der Halbleiteroberfläche an zunimmt und der nachstehend als der Teil mit positivem Dotierungsgradienten bezeichnet wird, angebracht werden.
  2. 2. Verfahren nach Anpruch 1, dadurch gekennzeichnet, dass der Dotierungsstoff in Vakuum ausdiffundiert wird.
  3. 3· Verfahren nach Anspruch t oder 2, dadurch gekennzeichnet, dass in dem die Atmosphäre herabge-
    P setzten Druckes enthaltenden Raum eine Menge Halbleitermaterial angebracht ist, die praktisch frei von dem auszudiffundierenden Dotierungsstoff ist.
  4. 4. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Quellen- und Senkenzonen vom ersten Leitfähigkeitstyp völlig in dem erwähnten Teil mit positivem Dotierungsgradienten des zweiten Gebietes angebracht und innerhalb des Körpers völlig von diesem Teil umgeben werden.
    t 5 · Verfahren nach eineia oder mehreren der vorstehenden Ansprüche, bei dem der zur Bildung des zweiten Gebietes angebrachte Dotierungsstoff nur über einen Teil der vom zweiten Gebiet eingenommenen Halbleiteroberfläche ausdiffundiert wird, dadurch gekennzeichnet, dass wenigstens der Rand des vom zweiten Gebiet eingenommenen Oberflächenteiles während der Ausdiffusion von einer Maskierungsschicht bedeckt ist, die der Ausdiffusion des Dotierungsstoffes aus der Halbleiteroberfläche entgegenwirkt .
    209822/0879
    -27- PHN.5282.
    6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass das Anbringen und die Ausdiffusion eines Dotierungsstoffes vom zweiten Leitfähigkeitstyp unter Verwendung derselben Diffusionsmaske erfolgen. 7· Verfahren nach Anspruch 5 > dadurch gekennzeichnet, dass der Dotierungsstoff über wenigstens zwei voneinander getrennte Teile der vom zweiten Gebiet eingenommenen Halbleiteroberflache ausdiffundiert wird, und dass in jedem dieser Teile die Quellen- und Senkenzonen eines Feldeffekttransistors mit isolierter Torelektrode angebracht werden.
    8. Verfahren nach eines oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in dem ersten Gebiet vom ersten Leitfähigkeitstyp neben dem zweiten Gebiet vom zweiten Leitfähigkeitstyp ein komplementärer Feldeffekttransistor mit isolierter Torelektrode mit an die Halbleiteroberfläche grenzenden Quellen-·- und Senkenzonen vom zweiten Leitfähigkeitstyp angebracht wird.
    9. Verfahren nach Anspruch S1 dadurch gekennzeichnet, dass das zweite Gebiet eine Quellen- oder Senkenzone des komplementären Feldeffekttransistors bildet.
    10 Verfahren nach eines oder aehreren der vorstehenden Ansprüche» dadurch gekennzeichnet, dass in dem ersten Gebiet neben dem zweiten Gebiet ein Bipolartransistor angebracht wird, dessen Basiszone gleichzeitig mit dem zweiten Gebiet und dessen Emitterzone gleichzeitig mit den Quellen- und Senkenzonen des Feldeffekttransistors im zweiten Gebiet angebracht werden.
    209822/0879
    -28- PHN.5282.
    11. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Gebiet innerhalb des Halbleiterkörpers völlig vom ersten Gebiet umgeben wird.
    12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, bei dem das erste Gebiet eine auf einem Substratgebiet vom zweiten Leitfähigkeitstyp angebrachte epitaktische Schicht vom ersten Leitfähigkeitstyp ist, die durch sich von der Oberfläche bis zu dem
    Substratgebiet erstreckende Trennzonen vom zweiten Leitfähigkeitstyp in Inseln unterteilt wird, dadurch gekennzeichnet, dass diese Trennzonen und das zweite Gebiet gleichzeitig in einem einzigen Diffusionsschritt durch Eindiffusion eines den zweiten Leitfähigkeitstyp bestimmenden Dotierungsstoffes angebracht werden. 13· Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Bildung des zweiten Gebietes eine Akzeptorverunreinigung angebracht wird.
    14. Verfahren nach Anspruch 13, bei dem der Halbleiterkörper aus Silicium besteht, dadurch gekennzeichnet, dass als Akzeptorverunreinigung Bor verwendet wird. 15· Verfahren nach Anspruch 1^t, dadurch gekennzeichnet, dass die Oberflächenkonzentration des Bors während der Einbau und die Zeitdauer und die Temperatur der Ausdiffusion derart gewählt werden, dass nach der Ausdiffusion die maximale Dotierungskonzentration in dem zweiten Gebiet
    ι ft *}
    mindestens gleich 10 Atomen/cm ist, und dass die Dotierungskonzentration an dem Oberflächenteil des zweiten Ge-
    209822/0879
    -29- PHN.5282
    bietes, über den die Ausdiffusion stattgefunden hat,
    16 3
    höchstens gleich 5 · 10 Atomen/cm ist.
    16. Verfahren nach einem oder mehreren der vorangehenden Ansprüchen, dadurch gekennzeichnet, dass die Torelektrode(n) von wenigstens einem, vorzugsweise von allen Feldeffekttransistoren der Anordnung aus polykristallinem Silicium sind.
    17· Hallieiteranordnung, die durch das Verfahren nach einem oder mehreren der vorstehenden Ansprüche hergestellt ist.
    if ■· :■* / π 8 ν π
DE19712155816 1970-11-21 1971-11-10 Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung Pending DE2155816A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7017066A NL7017066A (de) 1970-11-21 1970-11-21

Publications (1)

Publication Number Publication Date
DE2155816A1 true DE2155816A1 (de) 1972-05-25

Family

ID=19811619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712155816 Pending DE2155816A1 (de) 1970-11-21 1971-11-10 Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung

Country Status (14)

Country Link
US (1) US3767487A (de)
JP (1) JPS5128512B1 (de)
AT (1) AT339963B (de)
AU (1) AU464037B2 (de)
BE (1) BE775615A (de)
CA (1) CA934478A (de)
CH (1) CH534959A (de)
DE (1) DE2155816A1 (de)
ES (1) ES397182A1 (de)
FR (1) FR2115289B1 (de)
GB (1) GB1372086A (de)
IT (1) IT940688B (de)
NL (1) NL7017066A (de)
SE (1) SE380931B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2740549A1 (de) * 1976-09-08 1978-03-09 Sanyo Electric Co Halbleiterbaustein mit komplementaeren fet-paaren und verfahren zu seiner herstellung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4445268A (en) * 1981-02-14 1984-05-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor integrated circuit BI-MOS device
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
JPH08172139A (ja) * 1994-12-19 1996-07-02 Sony Corp 半導体装置製造方法
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
DE102005024951A1 (de) * 2005-05-31 2006-12-14 Infineon Technologies Ag Halbleiterspeicherbauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
DE1439740A1 (de) * 1964-11-06 1970-01-22 Telefunken Patent Feldeffekttransistor mit isolierter Steuerelektrode
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.
FR1557080A (de) * 1967-12-14 1969-02-14
US3617827A (en) * 1970-03-30 1971-11-02 Albert Schmitz Semiconductor device with complementary transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2740549A1 (de) * 1976-09-08 1978-03-09 Sanyo Electric Co Halbleiterbaustein mit komplementaeren fet-paaren und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
AU464037B2 (en) 1975-07-29
NL7017066A (de) 1972-05-24
FR2115289B1 (de) 1976-06-04
US3767487A (en) 1973-10-23
BE775615A (fr) 1972-05-19
CA934478A (en) 1973-09-25
AT339963B (de) 1977-11-25
JPS5128512B1 (de) 1976-08-19
GB1372086A (en) 1974-10-30
IT940688B (it) 1973-02-20
ATA996171A (de) 1977-03-15
SE380931B (sv) 1975-11-17
CH534959A (de) 1973-03-15
FR2115289A1 (de) 1972-07-07
AU3579171A (en) 1973-05-24
ES397182A1 (es) 1974-05-01

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2529598A1 (de) Bipolare integrierte schaltung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE3423776A1 (de) Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
DE69332112T2 (de) Verbesserter biolarer Transistor
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE3015101C2 (de)

Legal Events

Date Code Title Description
OHW Rejection