DE2641752A1 - Verfahren zur herstellung eines feldeffekttransistors - Google Patents

Verfahren zur herstellung eines feldeffekttransistors

Info

Publication number
DE2641752A1
DE2641752A1 DE19762641752 DE2641752A DE2641752A1 DE 2641752 A1 DE2641752 A1 DE 2641752A1 DE 19762641752 DE19762641752 DE 19762641752 DE 2641752 A DE2641752 A DE 2641752A DE 2641752 A1 DE2641752 A1 DE 2641752A1
Authority
DE
Germany
Prior art keywords
silicon
semiconductor substrate
film
silicon layer
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762641752
Other languages
English (en)
Other versions
DE2641752B2 (de
DE2641752C3 (de
Inventor
Hideo Sunami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2641752A1 publication Critical patent/DE2641752A1/de
Publication of DE2641752B2 publication Critical patent/DE2641752B2/de
Application granted granted Critical
Publication of DE2641752C3 publication Critical patent/DE2641752C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Description

PATENTANWÄLTE
SCHIFF ν. FÜNER STREHL SCMÜBEL-I-JOPF EBBINGHAUS
MARIAHILFPLATZ 2 A3, MDNCHEN 90 *· V H I / vJ £, POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN 95
Hitachi, Ltd.
DA-12256 ' 16. 'September 1976
Verfahren zur Herstellung eines Feldeffekttransistors
Die Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors, insbesondere eines solchen des Selbstausrichtungs-Typs.
Der durch Selbstausrichtung gebildete Feldeffekttransistor ist bisher dadurch hergestellt worden, daß auf einer Obefläche eines Silicium-Halbleitersubstrats ein Siliciumdioxid-Film mit einer Aussparung in demjenigen Bereich versehen worden ist, in dem der Feldeffekttransistor gebildet werden sollte. Auf den Siliciumdioxid-Film ist eine polykristalline Siliciumschicht mit hoher Störstoffkonzentration aufgetragen worden, die durch selektives Ätzen derart entfernt worden ist, daß nur derjenige Teil übrig gelassen worden ist, der die Gate-Zone des Feldeffekttransistors bilden sollte. Sodann ist ein Oberflächenteil des Siliciumdioxid-Films über den gesamten Bereich entfernt worden, wobei als Maske der die Gate-Zone bildende Teil der polykristallinen Siliciumschicht verwendet wurde, und zwar so weit, daß die Oberfläche des Silicium-Halbleitersubstrats im übrigen Teil innerhalb der Aussparung freigelegt wurde. Die so freigelegten Teile der Halbleiteroberfläche sind zur Bildung von Source- und Drain-Zonen mit einem Störstoff eines zu dem ersten Leitungstyp des Halbleitersubstrats entgegengesetzten zweiten Leitungstyps dotiert worden. Auf den gesamten Bereich, einschließ-
7 098 12/0848
- IP-
lieh einer Oberfläche der die Gate-Zone bildenden polykristallinen Siliciumschicht und der freigelegten Oberfläche des Halbleitersubstrats, ist ein Siliciumdioxid-Film geformt worden, in dem Fenster für Source-, Drain- und Gate-Elektroden gebildet wurden. Auf den gesamten Bereich wurde schließlich ein metallischer Leiter aufgetragen, der durch selektives Ätzen mit einem bestimmten Muster versehen wurde, um die Source-, Drain- und Gate-Elektroden zu erzeugen. Um bei diesem Verfahren zu verhindern, daß die Source- und Drain-Elektroden auf der als Gate-Zone dienenden polykristallinen Siliciumschicht zu liegen kommen, wird bei dem selektiven Ätzschritt zur Bildung von Verbindungslöchern für die Elektroden der Abstand zwischen den einzelnen Verbindungslöchern für die Source- und Drain-Elektroden in der als Gate-Zone dienenden polykristallinen Siliciumschicht beim gegenwärtigen Stand der Technik so gewählt, daß er mindestens drei μΐη beträgt, wobei die Größer der seitlichen Ausätzung der Verbindungslöcher und die Reproduzierbarkeit hinsichtlich der Fluchtung der Masken berücksichtigt sind. Aus diesem Grund besteht beim Stand der Technik der Nachteil, daß sich keine hohe Integrationsdichte erzielen läßt.
Der Erfindung liegt die generelle Aufgabe zugrunde, Nachteile mindestens abzumildern, wie sie bei vergleichbaren Verfahren nach dem Stand der Technik auftreten. Eine speziellere Aufgabe kann darin gesehen werden, ein Verfahren zur Herstellung eines Feldeffekttransistors des Selbstausrichtungs-Typs zu schaffen, das den oben erwähnten Nachteil nicht aufweist, und bei dem der Abstand zwischen einer als Gate-Zone dienenden polykristallinen Siliciumschicht·und den jeweiligen Verbindungslöchern für die Source- und Drain-Elektroden klein gemacht werden kann, um so eine hohe Integrationsdichte zu erzielen.
Nach dem erfindungsgemäßen Verfahren zur Herstellung eines Feldeffekttransistors wird die genannte speziellere Aufgabe dadurch gelöst, daß auf einer Oberfläche eines Silicium-Halbleitersubstrats eines ersten Leitungstyps ein Siliciumdioxid-Film mit einer Aussparung in demjenigen Bereich gebildet wird, in dem der Feldeffekttransistor geformt werden soll; daß auf den Siliciumdioxid-Film eine
709812/0848
-*- 26A1752
polykristalline Siliciumschicht aufgetragen wird, deren Störstoffkonzentration größer ist als die des Silicium-„Halbleitersubstrats, daß durch selektives Ätzen die polykristalline Siliciumschicht derart entfernt wird, daß nur -ein die Gate-Zone des Feldeffekttransistors bildender Teil übrigbleibt; daß ein Oberflächenteil des Siliciumdioxid-Filmsüber den gesamten Bereich entfernt wird, indem als Maske der die Gate-Elektrode bildende Teil der polykristallinen Siliciumschicht verwendet wird, und zwar· so weit, daß die Oberfläche des Silicium-Halbleitersubstrats im übrigen Teil der Aussparung freigelegt wird, daß durch thermische Oxidation der gesamten Oberfläche der die Gate-Zone formenden polykristallinen Siliciumschicht sowie der freigelegten Oberfläche des Halbleitersubstrats ein Siliciumdioxid-Film aufgewachsen wird, wobei die Dicke dieses Films auf der Oberfläche der polykristallinen Siliciumschicht größer ist als auf der freiliegenden Oberfläche des HalbleiterSubstrats; daß zur Bildung von Fenstern für Source- und Drain-Zonen der Siliciumdioxid-Film über den gesamten Bereich mit einer derartigen Dicke entfernt wird, daß die Oberfläche des Silicium-Halbleitersubstrats in der Aussparung mit"Ausnahme desjenigen Teils freigelegt wird, der mit der die Gate-Zone formenden polykristallinen Siliciumschicht "bedeckt ist, ohne jedoch die polykristalline Siliciumschicht freizulegen; daß die Source- und Drain-Zonen durch Dotieren von Oberflächenteilen des Halbleitersubstrats mit einem Störstoff eines zu dem ersten Leitungstyp entgegengesetzten -zweiten.Leitungstyps durch die in dem vorhergehenden Schritt gebildeten Fenster hindurch geformt werden; daß ein Teil des -Siliciumdioxid-Films durch selektives Ätzen derart entfernt wird, daß ein Teil der polykristallinen Siliciumschioht frei gelegt wird; daß auf den gesamten Bereich ein elektrischer Leiter aufgetragen wird; und daß der elektrische Leiter durch selektives Ätzen mit einem vorgegebenen Muster versehen wird, um die Source-, Gate- und Drain-Elektroden zu
- erzeugen.
Wie oben beschrieben, werden bei dem erfindungsgemäßen Verfahren die Abstände zwischen den Source- und Drain- -Slektroden und 4er die Gate-Zone bildenden polykristallinen
709812/0848
Siliciumschicht dadurch festgelegt, daß der Unterschied in der Geschwindigkeit ausgenutzt wird, mit der sich Siliciumdioxid durch thermische Oxidation bildet, wobei dieser Unterschied auf den unterschiedlichen Störstoffkonzentrationen im Silicium beruht. Daher lassen sich selbst Abstände von nur 0,1 pm ohne weiteres erzeugen, wodurch eine hohe Integrationsdichte möglich wird.
Die Erfindung wird in der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen
-^ig. 1 bis 6 Querschnitte zur Veranschaulichung der einzelnen Schritte bei der Herstellung eines Feldeffekttransistors; und "Fig. 7 und 8 Querschnitte zur Veranschaulichung be-
. stimmter Verfahrensschritte gemäß einem anderen
Ausführungsbeispiel.
—Beispiel 1
Wie in Fig. 1 gezeigt, wird auf dem gesamten Bereich der (100)-Oberfläche eines p-Siliciumsubstrats 1 mit einer
1 4 1 V *?
Störstoff konzentration von etwa 10 bis 10 ' cm~"^ ein Feldisolationsfilm 2 gebildet, der aus SiO« besteht und eine Dicke von Q,5 bis 1,5 μηι hat. Wird beispielsweise das Siliciumsubstrat in einer feuchten Sauerstoffatmosphäre sechs Stunden lang bei 10000C oxidiert, so entsteht ein Siliciumdioxid-Film mit einer Dicke von 1 μΐη. Danach wird der Feldisolationsfilm 2 in einem Bereich 3, in dem ein Transistor erzeugt werden soll, geätzt und nach dem bekannten photolithographischen Verfahren entfernt. Dabei wird eine erste Photomaske verwendet. In dem Bereich 3 wird wiederum durch thermische Oxidation-ein Gate-Isolationsfilm 21 gebildet, dessen Dicke etwa 0,05 bis 0,1 μΐη "beträgt. Durch Niederschlag aus der Dampfphase wird eine polykristalline Siliciumschicht 4 mit einer Dicke von etwa 0,2 bis 0,5 um derart gebildet, daß sie den gesamten Bereich des Feldisolationsfilms 2 sowie den Gate-Isolationsfilm 21 bedeckt. Die polykristalline Siliciumschicht 4 wird nach dem bekannten thermischen Diffusionsverfahren vorher mit Phosphor oder Bor mit einer hohen Konzentration
20 —^5
über etwa 10 cm J dotiert. Wird bei der thermischen
709812/0848
Diffusion unter Verwendung von POCl, die Diffusion 30 Minuten lang bei 1OOO°C ausgeführt, so weist eine 0,3 μΐη dicke polykristalline Siliciumschicht einen Flächenwiderstand von etwa 30 q/Q und eine Konzentration von elektrisch aktivem Phosphor von 10 bis 10 cm ^ auf.
Gemäß Fig. 2 wird nun die polykristalline Siliciumschicht 4 nach dem photolithographischen Verfahren entfernt, so bleiben eine polykristalline Siliciumschicht 5, die die Gate-Zone des Transistors bilden soll, sowie auf dem Feldisolationsfilm 2 eine (in Fig. 2 nicht gezeigte) polykristalline Schicht, die später als Verbindungsschicht dienen soll, übrig. Dabei wird eine zweite Photomaske verwendet. Unter Verwendung der später die Gate-Zone bildenden polykristallinen Siliciumschicht 5 als Maske werden die freiliegenden Teile des Gate-Isolationsfilms 21 und der Oberflächenteil des Feldisolationsfilms 2 mit einem Ätzmittel, beispielsweise gepufferten HF-Lösungen, so weit entfernt, daß die Oberfläche des Silicium-Halbleitersubstrats 1 in demjenigen Teil des den Transistor bildenden Bereichs 3 freigelegt wird, der nicht mit der Maske bedeckt ist. Das sich ergebende Substrat wird dann in wasserdampf haltigem O2 oxidiert.
Gemäß Fig. 3 werden danach auf dem Siliciumsubstrat ein Isolationsfilm 22 aus SiO2 sowie auf der polykristallinen Siliciumschicht 5 ein Gate-Schutzfilm 6 ebenfalls aus SiO2 geformt. Generell ist die Oxidationsgeschwindigkeit umso größer, je höher die Störstoffkonzentration ist. Bei der obigen Maßnahme wird daher der Gate-Schutzfilm 6 rascher gebildet als der Isolationsfilm 22. Wird die Oxidation beispielsweise vier Stunden lang bei 8000C durchgeführt, so bildet sich auf der später als Gate-Zone dienenden polykristallinen Siliciumschicht 5 ein SiO2-FiIm mit einer Dicke von 580 mn und auf der freiliegenden Oberfläche des Siliciumsubstrats 1 ein SiO2-FiIm mit einer Dicke von 180 nm. Die Temperatur bei der thermischen Oxidation ist zwar nicht auf 800% begrenzt; der auf dem Unterschied der Störstoffkonzentrationen beruhende Unterschied hinsichtlich der Dicken der SiOp-Filme wird jedoch umso größer, je geringer die Temperatur ist, weshalb zur Durchführung
7098 1 2/0848
"des erfindungsgemäßen Verfahrens eine niedrigere Temperatur vorteilhafter ist. Wird andererseits die Temperatur für die thermische Oxidation zu gering, so wird die dafür benötigte Zeitspanne zu lang, was vom fertigungstechnischen Standpunkt aus problematisch ist. In der Praxis liegt die Temperatur für die thermische Oxidation zwischen 600 und 9000C unter der Annahme, daß der Umgebungsdruck bei der Oxidation unter 1 atm liegt. Generell wird die Oxidationsgeschwindigkeit mit zunehmendem Umgebungsdruck größer, so daß sich für eine vorgegebene Dicke die Oxidationsze it abkürzen läßt. Gemäß Fig. 4 werden anschließend sowohl der Isolationsfilm 22 als auch Oberflächenteile des Gate-Schutzfilms 6 und des Feld-Isolationsfilms 2 wiederum mit dem Ätzmittel, beispielsweise gepufferten HF-Lösungen, so weit entfernt, -daß die Oberfläche des Silicium-Halbleitersubstrats 1 wiederum an demjenigen Teil des den Transistor bildenden Bereichs 3 freigelegt wird, der nicht mit der die Gate-Zone bildenden polykristallinen Siliciumschicht 5 bedeckt ist. Mit anderen Worten werden die SiOp-Filme 2, 22 und 6 in ihrer"Dicke um 180 nm verringert. Der Gate-Isolationsfilm 6 bleibt dabei übrig, obwohl seine Dicke auf 400 nm -.abnimmt. Da das Ätzmittel, bei dem es sich um ein Lösungsgemisch aus sechs Volumenteilen NH^F und einem Volumenteil HF handelt, eine Ätzgeschwindigkeit von etwa 80 nm/min bei Zimmertemperatur aufweist, dauert der erwähnte Ätzvorgang etwas länger als zwei Minuten.
Gemäß Fig. 5 wird sodann nach dem photolithographischen .Verfahren unter Verwendung einer dritten Photomaske ein Elektroden-Verbindungsloch 7 in dem Gate-Schutzfilm 6 ge- -f-ormt. Auf den gesamten Bereich wird nun eine -zweite Elektrodenschicht 8 mit einer Dicke von 0,5 bis 1 um aufgetragen, die aus Al oder einem ähnlichen Metall besteht. -Wird für die zweite Elektrodenschicht 8 polykristallines Silicium verwendet, so lassen sich Source- und Drain-Zonen 9 des η-Typs dadurch erzeugen, daß entweder durch .das polykristalline Silicium hindurch Ionen eingesetzt oder Störstoffe, mit denen das polykristalline Silicium vorher dotiert worden ist, thermisch eindiffundiert werden. Wie bei dem Verfahren zur Herstellung von MOS-Transistoren
709812/0848
λο
nach dem Stand der Technik können die später die Source- und Drain-Zonen des Transistors bildenden Zonen 9 durch thermische Diffusion oder Ioneneinsatz auch erzeugt werden, bevor die zweite Elektrodenschicht 8 aufgetragen wird. Bei einer thermischen Diffusion mit POCl^ läßt sich beispielsweise eine η-Schicht mit einer Dicke von etwa 1 ^m in zwanzig Minuten bei 100O0C erzeugen. Nach der obigen Beschreibung werden in dem p-Halbleitersubstrat 1 Source- und Drain-Zonen des η-Typs gebildet; umgekehrt können jedoch auch unter Verwendung eines n-Halbleitersubstrats Source- und Drain-Zonen des p-Typs erzeugt werden.
Gemäß Fig. 6 wird weiterhin ein Photoätz-Verfahrensschritt angewandt, um eine Source-Elektrode 82, eine Gate-Elektrode 83 und eine Drain-Elektrode 84 zu erzeugen, und die Halbleitervorrichtung zu vervollständigen. Dabei ist eine vierte Photomaske erforderlich.
Wie oben dargelegt, läßt sich erfindungsgemäß ein MOS-Transistor herstellen, wobei grundsätzlich insgesamt vier Masken .verwendet werden. In dem Verfahren zur Herstellung von MOS-Transistoren nach dem Stand der Technik werden die Silicium-Gate-Zone, die n-Zonen 9 und der von der Gate-Elektrode 5 und dem Feld-Oxidfilm 2 umgebene Bereich der Vorrichtung unter Selbstausrichtung gebildet. Zusätzlich zu diesen Eigenschaften nach dem Stand der Technik werden sowohl die Drain-Elektrode 84 als auch die Source-Elektrode 82 mit den n-Zonen 9 selbstausrichtend erzeugt. Daher ist zur Erzeugung dieser Teile das in der Beschreibung des Standes der Technik erwähnte Erfordernis der Masken-Ausrichtung nicht erforderlich. Dies ist für die Miniaturisierung der Halbleitervorrichtung von bedeutender Wirkung. Beispiel 2
In dem obigen Beispiel 1 wird nach Auftragen des Feldoxidfilms 2 auf die gesamte Fläche der Bereich für die Halbleitervorrichtung durch Ätzen gebildet. Gemäß dem vorliegenden Beispiel 2 wird dagegen auf der gesamten Oberfläche des Halbleitersubstrats 1 einmal ein Si^N^-Film 10 erzeugt. Gemäß Fig. 7 wird dieser Film 10 durch Ätzen derart entfernt, daß nur ein Teil auf demjenigen Bereich 3 übrigbleibt, in dem der Transistor geformt werden soll.
709812/0848
A4
Unter Verwendung des übrigbleibenden Si^N^-Films- 10 als Maske wird die Oberfläche des Halbleitersubstrats thermisch oxidiert. Sodann wird ein Teil der Dicke des Feldisolationsfilms 2 in das Halbleitersubstrat 1 versenkt. Dadurch wird -ein Transistor erzielt, der eine flachere Oberfläche hat als der Transistor nach Beispiel 1. Dieses Verfahren ist unter der Bezeichnung LOCOS (Local Oxidation of Silicon = örtliche Oxidierung von Silicium) bekannt.
Wie. in Fig. 8 gezeigt, werden nach Entfernen des Si,N^- Films 10 der Gate-Isolationsfilm 21 sowie auf der gesamten Fläche des Feldisolationsfilms 2 und des Gate-isolationsfilms 21 in gleicher Weise wie in Beispiel 1 die polykristalline Siliciumschicht 4 gebildet. Der Querschnitt nach Fig. 8 ist dem nach Fig. 1 mit der Ausnahme ähnlich, daß ein Teil der Dicke des Feldisolationsfilms 2 in das Halbleitersubstrat 1 abgesenkt ist. Unter Anwendung der gleichen übrigen Schritte wie im Beispiel 1 wird dann ein Transistor mit flacher Oberfläche hergestellt.
Bei der obigen Erläuterung der Erfindung arbeiten die Beispiele mit der erwähnten (100)-Oberfläche des Siliciumsubstrats. In ähnlicher Weise können jedoch auch die Oberflächen (111), (110) und andere Oberflächen verwendet werden. Dabei ändern sich die Oxidationsgeschwindigkeiten -etwas, weshalb entsprechend geeignete Oxidationsbedingungen vorzugeben sind.
70981 2/0848

Claims (4)

  1. Patentansprüche
    ""Λ
    1. Verfahren zur Herstellung eines Feldeffekttransistors, dadurch gekennzeichnet,
    daß auf einer Oberfläche eines Silicium-Halbleitersubstrats eines ersten Leitungstyps ein Siliciumoxidfilm mit einer Aussparung in demjenigen Bereich gebildet wird, in dem der Feldeffekttransistor erzeugt werden soll,
    daß auf den SiIiciumdioxidfilm eine polykristalline Siliciumschicht aufgetragen wird, deren Störstoffkonzentration höher ist als die des Silicium-HalbleiterSubstrats;
    daß die polykristalline Siliciumschicht durch selektives Ätzen derart entfernt wird, daß nur ein Teil übriggelassen wird, der die Gate-Zone des Feldeffekttransistors bilden soll;
    daß ein Oberflächenteil des Siliciumdioxid-Films über
    die gesamte Fläche entfernt wird, wobei der die Gate-Zone bildende Teil der polykristallinen Siliciumschicht als Maske verwendet wird, und zwar so weit, daß die Oberfläche des Silicium-Halbleitersubstrats im übrigen Teil der Aussparung- freigelegt wird;
    daß durch thermische Oxidierung der gesamten Oberfläche der die Gate-Zone bildenden polykristallinen Siliciumschicht und der freigelegten Oberfläche des Halbleitersubstrats ein Siliciumdioxid-Film aufgewachsen wird, dessen Dicke auf der Oberfläche des polykristallinen Siliciumfilms größer ist als auf der freigelegten Oberfläche des Halbleitersubstrats;
    daß zur Bildung von Fenstern für Source- und Drain-
    709812/0848
    - 40 -
    Zonen der Siliciumdioxid-Film.· über den gesamten Bereich in einer solchen Dicke entfernt wird, daß die Oberfläche des Silicium-Halbleitersubstrats an demjenigen Teil der Aussparung freigelegt wird, der nicht mit der die Gate-Zone bildenden polykristallinen Siliciumschicht bedeckt ist, ohne daß jedoch die polykristalline Siliciumschicht freigelegt wird;
    daß zur Bildung der Source- und Drain-Zonen Oberflächensteile des Halbleitersubstrats mit einem Störstoff eines zu dem ersten Leitungstyps entgegengesetzten zweiten Leitungs- -typs durch die in dem vorhergehenden Verfahrensschritt gebildeten Fenster hindurch dotiert werden; -
    daß ein Teil des Siliciumdioxid-Films durch selektives Ätzen derart entfernt wird, daß ein Teil der polykristallinen Siliciumschicht freigelegt wird;
    daß auf den gesamten Bereich ein elektrischer Leiter aufgetragen wird; und
    daß zur Bildung der Source-, Gate- und Drain-Elektroden der elektrische Leiter durch selektive Ätzung mit einem vorgegebenen Muster versehen wird.
  2. 2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß zur Bildung des erstgenannten Siliciumdioxid-Films mit der Aussparung auf der gesamten Fläche einer Oberfläche des Silicium-Halbleitersubstrats ein Siliciumnitrid-Film gebildet wird; daß dieser Siliciumnitrid-Film entfernt wird, ~'"so daß nur ein Teil auf dem Bereich übrigbleibt, in dem der Feldeffekttransistor gebildet werden soll; daß durch thermisches Oxidieren eines Oberflächenteils des Silicium-
    709812/0848
    Halbleitersubstrats ein dicker Siliciumdioxid-Film erzeugt wird, wobei der in dem vorhergehenden Verfahrensschritt übriggelassene Siliciumnitrid-Film als Maske verwendet wird; daß der restliche Siliciumnitrid-Film entfernt wird; und daß durch thermisches Oxidieren des durch den vorhergehenden Verfahrensschritt freigelegten Oberflächenteils des Silicium-Halbleitersubstrats ein dünner Siliciumdioxid-Film gebildet wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Silieium-Halbleitersubstrat eine Störstoff-
    14 17 -^ -konzentration von etwa 10 bis 10 ' cm J und die die Gate- -Zone bildende polykristalline Siliciumschicht eine St ör-
    20 —^ stoffkonzentration von mindestens 10 cm hat.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die thermische Oxidierung einer Oberfläche der die Gate-Zone bildenden polykristallinen Siliciumschicht und der freiliegenden Oberfläche des Halbleitersubstrats zum Aufwachsen von Siliciumdioxid-Filmen in einer wasser-
    ttsrnpfhaltigen oxidierenden Atmosphäre bei einer Temperatur zwischen 600 und 9000C durchgeführt wird.
    709812/0848
DE2641752A 1975-09-17 1976-09-16 Verfahren zur Herstellung eines Feldeffekttransistors Expired DE2641752C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50111622A JPS5235983A (en) 1975-09-17 1975-09-17 Manufacturing method of field effective transistor

Publications (3)

Publication Number Publication Date
DE2641752A1 true DE2641752A1 (de) 1977-03-24
DE2641752B2 DE2641752B2 (de) 1978-11-23
DE2641752C3 DE2641752C3 (de) 1984-01-26

Family

ID=14565976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2641752A Expired DE2641752C3 (de) 1975-09-17 1976-09-16 Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (4)

Country Link
US (1) US4210993A (de)
JP (1) JPS5235983A (de)
DE (1) DE2641752C3 (de)
NL (1) NL173113C (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4477962A (en) * 1978-05-26 1984-10-23 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
DE3063191D1 (en) * 1979-11-29 1983-06-16 Tokyo Shibaura Electric Co Method for manufacturing a semiconductor integrated circuit
JPS5679450A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Electrode and wiring of semiconductor device
DE2949198A1 (de) * 1979-12-06 1981-06-11 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate-technologie mit selbstjustierten, ueberlappenden source/drain-kontakten
JPS56137657A (en) * 1980-03-29 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56160034A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Impurity diffusion
DE3174638D1 (en) * 1980-10-29 1986-06-19 Fairchild Camera Instr Co A method of fabricating a self-aligned integrated circuit structure using differential oxide growth
JPS5799775A (en) * 1980-12-12 1982-06-21 Toshiba Corp Manufacture of semiconductor device
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
DE3175081D1 (en) * 1980-12-12 1986-09-11 Toshiba Kk Method of manufacturing a semiconductor device of the mis type
JPS57124479A (en) * 1981-01-27 1982-08-03 Clarion Co Ltd Manufacture of metal oxide semiconductor type semiconductor device
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
CA1197926A (en) * 1981-12-16 1985-12-10 William D. Ryden Zero drain overlap and self-aligned contacts and contact methods for mod devices
JPS5941870A (ja) * 1982-08-25 1984-03-08 Toshiba Corp 半導体装置の製造方法
JPS6110278A (ja) * 1984-06-26 1986-01-17 Nec Corp Ｍｏｓ型半導体装置及びその製造方法
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
KR910002831B1 (ko) * 1986-04-23 1991-05-06 아메리칸 텔리폰 앤드 텔레그라프 캄파니 반도체 소자 제조공정
US4697328A (en) * 1986-04-28 1987-10-06 Rockwell International Corporation Method of making hardened NMOS sub-micron field effect transistors
US4694565A (en) * 1986-04-28 1987-09-22 Rockwell International Corporation Method of making hardened CMOS sub-micron field effect transistors
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
KR20040077900A (ko) * 2002-02-01 2004-09-07 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 고품질 산화물층 형성 방법 및 비휘발성 메모리 소자
JPWO2004107450A1 (ja) * 2003-05-30 2006-07-20 富士通株式会社 半導体装置と半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1058159B (de) * 1955-08-16 1959-05-27 Siemens Ag Verfahren zur Festlegung kleiner Abstandsgroessen von Schichten unterschiedlichen Leitungstyps in Halbleiterkoerpern beim Einlegieren
DE2133184A1 (de) * 1970-10-07 1972-04-13 Rca Corp Verfahren zum Herstellen von Halbleiterbauteilen
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
JPS5222481A (en) * 1975-08-14 1977-02-19 Oki Electric Ind Co Ltd Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1058159B (de) * 1955-08-16 1959-05-27 Siemens Ag Verfahren zur Festlegung kleiner Abstandsgroessen von Schichten unterschiedlichen Leitungstyps in Halbleiterkoerpern beim Einlegieren
DE2133184A1 (de) * 1970-10-07 1972-04-13 Rca Corp Verfahren zum Herstellen von Halbleiterbauteilen
GB1332384A (en) * 1970-10-07 1973-10-03 Rca Corp Fabrication of semiconductor devices
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Bauelemente der Elektrotechnik, Bd. 5, Febr. 1970, S. 30,31,34 *
GB-Z.: Solid-State Electronics, Bd. 13, 1970, S. 1125-1144 *
NL-Z.: Philips Research Reports, Bd. 26, 1971, S. 157-165 *
US-Z.: IBM Technical Disclosure Bulletin, Bd. 17, Nr. 9, Februar 1975, S. 2591 *
US-Z.: Proc.IRE, Dez. 1953, S. 1706-1708 *

Also Published As

Publication number Publication date
NL173113B (nl) 1983-07-01
DE2641752B2 (de) 1978-11-23
JPS5235983A (en) 1977-03-18
US4210993A (en) 1980-07-08
NL7610283A (nl) 1977-03-21
DE2641752C3 (de) 1984-01-26
NL173113C (nl) 1983-12-01

Similar Documents

Publication Publication Date Title
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2856147C2 (de) Verfahren zum Herstellen einer Elektrode
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE3107543A1 (de) Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2808645A1 (de) Verfahren zum einstellen des leckstromes von sos-isolierschicht-feldeffekttransistoren
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal

Legal Events

Date Code Title Description
8228 New agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8281 Inventor (new situation)

Free format text: SUNAMI, HIDEO, TOKYO, JP

C3 Grant after two publication steps (3rd publication)