DE2856147C2 - Verfahren zum Herstellen einer Elektrode - Google Patents

Verfahren zum Herstellen einer Elektrode

Info

Publication number
DE2856147C2
DE2856147C2 DE2856147A DE2856147A DE2856147C2 DE 2856147 C2 DE2856147 C2 DE 2856147C2 DE 2856147 A DE2856147 A DE 2856147A DE 2856147 A DE2856147 A DE 2856147A DE 2856147 C2 DE2856147 C2 DE 2856147C2
Authority
DE
Germany
Prior art keywords
film
window
electrode
glass film
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2856147A
Other languages
English (en)
Other versions
DE2856147A1 (de
Inventor
Keiji Dipl.-Ing. Nishimoto
Shinpei Dipl.-Ing. Yokohama Kanagawa Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2856147A1 publication Critical patent/DE2856147A1/de
Application granted granted Critical
Publication of DE2856147C2 publication Critical patent/DE2856147C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Description

dadurch gekennzeichnet, daß dung einer wäßrigen Lösung von Ammoniumfluorid und Fluorwasserstoff als zweitem Ätzmittel geätzt wird.
6. Verfahren nach Anspruchs dadurch gekennzeichnet, daß —
— das Siliziumnitrid durch ein chemisches Dampfniederschlagsverfahren (CVD) gebildet wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß —
— Siliziumnitrid durch ein Sputterverfahren unter Verwendung von Kohlenstofftetrafluorid (CF4) gebildet wird.
8. Verwendung des Verfahrens nach Anspruch 1 —
— zur Herstellung eines Metall-Isolator-Halbleiter-Feldeffekttransistors (MIS-FET).
9. Verwendung des Verfahrens nach Anspruch 1, zur—
— Herstellung eines komplementären Metalloxid-Halbleiter-Feldeffekttransistors (CMOS).
(12) auf einem Teil des zu kontaktierenden Bereichs (14) angebracht wird — wobei der Maskenfilm (15,16) aus einem Material besteht, das nicht oder mit wesentlich niedrigerer Geschwindigkeit als der Glasfilm (17) unter Verwendung eines ersten Ätzmittels für den Glasfilm (17) geätzt wird — der Fremdstoff des Glasfilms (17) eine Dotie-
vor dem Ätzen des Fensters (17A,J ein Masken- 25 Die Erfindung betrifft ein Verfahren zum Herstellen film (15,16) anstelle eines Teils des Isolierfilms einer Elektrode nach dem Oberbegriff des Anspruchs 1.
Ein derartiges Verfahren ist z. B. bereits aus der GBPS 14 94 708 bekannt
Eine Halbleitervorrichtung, beispielsweise ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MIS-FET) wird häufig mit einem Fremdstoff enthaltenden Glasfilm, insbesondere einem Phosphorsilikatglasfilm (PSG), zum Isolieren und Schützen versehen. Beim Herstellungsverfahren einer solchen Halbleitervorrichtung
rung bewirkt, die der des dotierten Bereichs (14) 35 wird nach der Bildung des Phosphorsilikatglasfilms dieentgegengesetzt ist — ser erwärmt, um ein gesteuertes plastisches Fließen des
durch das erste Ätzmittel ein vorbereitendes Glasfilms an einer scharfen Flächenkontur zu bewirken, Fenster (17A) nur durch den Glasfilm geätzt um die scharfe Kontur zu glätten. Dies verhindert, daß wird — eine Metallelektrode und ein leitfähiger Film beschädigt
anschließend die Fläche des den Fremdstoff 40 werden, wenn die Elektrode und der leitfähige Film geenthaltenden Glasfilms (17) durch Erhitzen ge- bildet werden. Ein solches gesteuertes plastisches FHeglättetwird— ßen eines Glases ist beispielsweise in der US-PS
durch ein zweites Ätzmittel ein Teil des Mas- 38 25 442 beschrieben. Die Wärmebehandlung führt jekenfilms (15,16), der innerhalb des vorbereiten- doch zu einem nachteiligen Problem, d. h. einem sehr den Fensters (17A) freigelegt ist, entfernt wird, 45 schlechten ohmschen Kontakt zwischen einer Elektrode wodurch während der Erhitzung des Glasfilms und einem vorbestimmten Teil einer Fläche des HaIb-(17) verhindert wird, daß aus dem Glasfilm (17) leitermaterials. Dieses nachteilige Problem wird nachaustretender Fremdstoff in den dotierten Be- folgend unter Bezugnahme auf die F i g. 1 und 2 beschrieben.
F i g. 1 und 2 sind teilweise Querschnitte einer Halbleitervorrichtung in Zwischenstufen des Herstellungsverfahrens nach dem Stand der Technik. In den F i g. 1 und 2 bezeichnet 1 ein Siliziumhalbleitersubstrat des n-Typs, 2 einen Siliziumdioxidfilm, 3 einen Bereich mit einem diffundierten p-Fremdstoff (Source- oder Drainbereich), 4 einen Phosphorsilikatglasfilm (PSG) und 5 ein Fenster für einen Elektrodenkontakt
Nachdem der Phosphorsilikatglasfilm 4 gebildet ist, wird das Elektrodenkontaktfenster 5 in dem Phosphorsilikatglasfilm 4 und dem Siliziumdioxydfilm 2 durch ein übliches Photolithographieverfahren (siehe Fig. 1)'geöffnet Der Phosphorsilikatglasfilm 4 wird dann durch Erwärmen weichgemacht, wodurch die Fläche des Phosphorsilikatglasfilms 4 glatt wird und insbesondere €5 der Kantenteil des Glasfilms 4, welcher das Fenster 5 begrenzt, mit einer allmählichen Neigung versehen wird (siehe F ig. 2).
Wenn eine solche Wärmebehandlung ausgeführt
reich (14) eindringt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß—
— der Fremdstoff enthaltende Glasfilm (17) ein Phosphorsilikatglasfilm (PSG) ist
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß —
— das erste Ätzmittel zum Öffnen des vorläufigen Fensters (17) eine wäßrige Lösung aus Ammoniumfluorid und Fluorwasserstoff (NH4F-J-HF-FH2OJiSt
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß—
— der Maskenfilm aus einem Siliziumdioxidfilm und einem Siliziumnitridfilm, der auf dem Siliziumdioxidfilm liegt, gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß—
— der Siliziumdioxidfilm chemisch unter Verwen-
wird, wird der in dem Phosphorsilikatglasfilm 4 enthaltene Phosphor aus dem Glasfilm 4 diffundiert und dann tritt der ausdiffundierte Phosphor in den Bereich 3 mit dem diffundierten p-Fremdstoff ein. Als Ergebnis wird ein Bereich 6 (Fig.2) mit dem diffundierten n-Fremdstoff (beispielsweise Phosphor) gebildet. Deshalb wird ein PN-Übergang in dem Bereich 3 gebildet, so daß ein guter ohmscher Kontakt zwischen einer Metallelektrode und der Fläche des Bereichs 3 nicht erhalten werden kann. Die meisten Fachleute vertreten die Auffassung. daß vor der Wärmebehandlung das Fenster 5 nur in dem Phosphorsilikatglasfilm 4 geöffnet werden kann, während der Siliziumdioxidfilm 2 auf dem Bereich 3 verbleibt. Jedoch ist es derzeit nicht möglich, nur den Phosphorsilikatglasfilm 4 selektiv zu ätzen, so daß das Ätzen unvermeidlich zu dem Siliziumdioxidfilm 2 weitergeht.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Schutzfilm aufweist, der einen Fremdstoff enthält, zu schaffen, die einen guten ohmschen Kontakt zwischen einem vorbestimmten Flächenteil eines Halbleitermaterials und einer in einem Elektrodenkontaktfenster gebildeten Metallelektrode hat.
Das erfindungsgemäße Verfahren zum Herstellen einer Halbleitervorrichtung enthält Schritte, um zu verhindern, daß ein PN-Übergang in einem Fremdstoff-diffundierten Bereich innerhalb eines Halbleitersubstrats auftritt, wenn ein Schutzglasfilm, der einen Fremdstoff eines ersten Leitfähigkeitstyps enthält, durch Erwärmung weichgemacht wird, wobei der Fremdstoff-diffundierte Bereich eine zweite Leitfähigkeit hat, die der ersten Leitfähigkeit entgegengesetzt ist.
Die erfindungsgemäße Aufgabe wird bei einem Verfahren zum Herstellen einer Elektrode durch die im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind
Fig. 1 und 2 Teilquerschnitte einer Halbleitervorrichtung in Zwischenstufen des Herstellungsverfahrens nach dem Stand der Technik und
Fig.3 bis 9 Teilquerschnitte einer Halbleitervorrichtung in Herstellungsstufen gemäß der Erfindung.
Die F i g. 3 bis 9 dienen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, z. B. einer Metall-Isolator-Halbleitervorrichtung (MIS). Auf einem n-Siliziumhalbleitersubstrat 11 sind ein Siliziumdioxidfilm 12 in einem Flächenbereich, ein Oxidfilm für ein isoliertes Gate 12G und ein Siliziumgate 13G gebildet. Dieser Aufbau wird durch bekannte Siliziumgatetechnik erhalten. Innerhalb des Halbleitersubstrats 11 ist ein Bereich mit einem diffundierten p-Fremdstoff 14 (d. L ein Source- oder Drainbereich) gebildet (siehe F ig. 3).
Ein Film aus Siliziumdioxid (S1O2) mit einer Dicke von 10 bis 30 nm, vorzugsweise etwa 20 nm, ist auf der Fläche des Bereichs 14 durch ein thermisches Oxydationsverfahren gebildet, und zwar durch eine thermische Oxydation eines Teils des Siliziumsubstrats 11. Es ist auch möglich, anstelle des thermischer. Oxydationsverfahrens ein Zerstäubungsverfahren oder ein Verdampfungsverfahren anzuwenden. Ein Film aus Siliziumnitrid (S13N4) mit einer Dicke von 30 bis 70 nm, vorzugsweise etwa 50 nm. wird auf dem Siliziumdioxidfilm durch ein chemisches Dampfniederschlagsverfahren (CVD) gebildet. Es ist auch möglich, anstelle des chemischen Dampfniederschlagsverfahrens ein Zerstäubungsverfahren anzuwenden. Der Siliziumdioxidfilm und der Siliziumnitridfilm werden dann unter Verwendung eines üblichen photolithographischen Verfahrens geätzt, um einen Maskenfilm 15 aus Siliziumdioxid und einen Maskenfilm 16 aus Siliziumnitrid zu bilden, siehe F i g. 4. Anstelle des Maskenfilms 16 ist es auch möglich, einen Film aus einem Material zu verwenden, das nicht oder nur mit einer wesentlich geringeren Geschwindigkeit als ein Fremdstoff enthaltendes Glas, d. h. ein Phosphorsilikatglas, durch ein Ätzmittel für das Fremdstoff enthaltende Glas geätzt wird. Beispielsweise kann ein Film aus Aluminiumoxid (AhOj) als Maskenfilm durch Auswählen eines geeigneten Ätzmittels verwendet werden.
Ein Siliziumdioxidfilm 12' mit einer Dicke von 50 bis 100 nm, vorzugsweise etwa 70 nm, wird durch das thermische Oxydationsverfahren gebildet. In diesem Fall wird der Siliziumdioxydfilm nicht auf dem Maskenfilm 16 aus Siliziumnitrid gebildet (siehe F i g. 5).
Als Schutzglasfilm, der einen Fremdstoff enthält, wird ein Phosphorsilikatglasfilm 17 mit einer Dicke von 500 bis 1500 nm, vorzugsweise etwa 1000 nm, gebildet, indem das chemische Dampfniederschlagsverfahren angewendet wird. Der Phosphorsilikatglasfilm 17 wird dann durch das photolithographische Verfahren geätzt, und zwar unter Verwendung einer wäßrigen Lösung von Ammoniumfluorid und Wasserstoffluorid (NH4F + HF + H2O) als Ätzmittel, um ein vorläufiges Fenster 17,4 für einen darin einzubringenden Elektrodenkontakt zu öffnen. Das verwendete Ätzmittel kann nicht den Maskenfilm 16 aus Siliziumnitrid ätzen, so daß die Maskenfilme 15 und 16 stehenbleiben (siehe F i g. 6). Das Phosphorsilikatglas kann praktisch als Fremdstoff enthaltendes Schutzglas verwendet werden. Als Schutzglas können auch Arsensilikatglas (AsSG), Borsilikatglas (BSG) oder Germanium enthaltendes Phosphorsilikatglas (GePSG) verwendet werden, jedoch sind diese weniger vorteilhaft als Phosphorsilikatglas (PSG), und zwar wegen bestimmter Eigenschaften, wie Schmelzpunkte und elektrisches Verhalten dieser Glasmaterialien.
--♦ Der Phosphorsilikatglasfilm 17 wird durch Erwärmen bei einer Temperatur von 1000 bis 12000C, vorzugsweise 1100°C, weichgemacht, wodurch dessen Fläche glatt wird und insbesondere der Kantenteil des Glasfilms 17, der das vorläufige Fenster i7A begrenzt, mit einem allmählichen Übergang gebildet wird (siehe Fig. 7). Bei der Wärmebehandlung wird Phosphor aus dem Phosphorsilikatglasfilm 17 diffundiert. Die Maskenfilme 15 und 16 hindern jedoch den ausdiffundierten Phosphor am Eintreten in den Bereich 14, so daß ein PN-Übergang in dem Bereich 14 nicht gebildet werden kann.
Der Maskenfilm 16 wird mit Kohlenstofftetrafluorid (CF4) als Ätzmittel durch ein Plasmaätzverfahren geätzt. In diesem Fall beträgt das Verhältnis der Ätzgeschwindigkeit des Maskenfilms 16 zur Ätzgeschwindigkeit des Phosphorsilikatglasfilms 17 100 :1. Demgemäß ist es möglich, den Maskenfilm 16 zu entfernen, während ein kleiner Teil des Phosphorsilikatglasfilms 17 geätzt wird. Der Maskenfilm 15 wird dann geätzt, indem ein chemisches Ätzverfahren unter Verwendung einer wäßrigen Lösung aus Ammoniumfluorid und Wasserstoff-
d5 fluorid (NH4F + HF + H2O) angewendet wird. In diesem Fall beträgt das Verhältnis der Ätzgeschwindigkeit des Maskenfilms 15 zur Ätzgeschwindigkeit des Phosphorsilikatfilms 17 1:5. Wenn beispielsweise ein
Maskenfilm 15 mit einer Dicke von 20 nm geätzt wird, wird demgemäß der Glasfilm 17 geätzt, um das Fenster 17Λ um 100 nm zu verbreitern. Eine solche Vergrößerung der Breite des Fensters 17Λ kann vernachlässigt werden, da üblicherweise die Größe des Fensters 17/4 wenigstens 2 μπι in der Breite und der Länge beträgt. Auf diese Weise wird das Fenster 17>4 für einen Eiektrodenkontakt vervollständigt und der Teil der Fläche des Bereichs 14 entsprechend dem vervollständigten Fenster 17Λ wird freigelegt (siehe Fig.8). Es ist auch mög^ lieh, ein Zerstäubungsätzverfahren oder ein lonenätz" verfahren anstelle des chemischen Ätzverfahrens anzuwenden.
Danach wird eine Metallelektrode 18 aus beispielsweise Aluminium in dem vervollständigten Fenster 17,4 gebildet und ein leitfähiger Film aus beispielsweise Aluminium wird auch mit einem gewünschten Muster gebildet, indem ein übliches Verfahren, beispielsweise Verdampfungsverfahren oder photolithographisches Verfahren, angewendet wird (siehe F i g. 9). Auf diese Weise wird die Metall-Isolator-Halbleitervorrichtung (MIS) mit einem guten ohmschen Kontakt hergestellt, da bei dem Herstellungsverfahren der geformte Maskenfilm eine Bildung eines unnötigen PN-Übergangs verhindert, der das Entstehen eines guten ohmschen Kontakts beeinflußt
Obwohl das Herstellungsverfahren nach der Erfindung in Verbindung mit den Fig.3 bis 9 anhand einer Metall-Isolator-Halbleitervorrichtung erläutert worden ist, kann das Verfahren auch bei der Herstellung einer bipolaren Halbleitervorrichtung angewendet werden, wenn ein Fremdstoff mit einem ersten Leitfähigkeitstyp, der aus einem Fremdstoff enthaltenden Glasfilm diffundiert wird, in einen Bereich des zweiten Leitfähigkeitstyps eintritt und einen ohmschen Kontakt zwischen die- sem Bereich und einer Metallelektrode verhindert
Die Erfindung wird des weiteren anhand des folgenden Beispiels erläutert
Beispiel ^o
Ein Siliziumsubslrat hat η-Leitfähigkeit mit einem spezifischen Widerstand von 10 Ohm-cm und einer Ausrichtung in der Richtung <100>. Ein p-Bereich wird innerhalb des Siliziumsubstrats gebildet, das mit einer Siliziumgateelektrode, die in Fig.3 gezeigt ist, durch Diffusion von Bor versehen ist
Danach wird ein erster Maskenfilm aus Siliziumdioxid mit einer Dicke von 20 nm auf dem p-Bereich durch das thermische Oxidationsverfahren gebildet Die Oxyda- y_ tion wird bei 10500C10 Minuten lang in trockener Sauerstoffatmosphäre ausgeführt Auf dem gebildeten SiIiziumdioxidfilm wird ein zweiter Maskenfilm aus Siliziumnitrid mit einer Dicke von 50 nm durch das chemische Dampfniederschlagsverfahren bei 8000C während einer Zeitdauer von 20 Minuten gebildet Die gebildeten ersten und zweiten Maskenfilme werden durch das photofithographische Verfahren geätzt, um unnötige Teile der Maskenfilme zu entfernen.
Ein Siliziumdioxidfilm mit einer Dicke von 70 nm wird auf der gesamten Fläche der unfertigen Vorrichtung mit Ausnahme des zweiten Maskenfilms durch das thermische Oxydationsverfahren gebildet Die Oxydation wird bei 9000C für eine Zeitdauer von 15 Minuten in nasser Sauerstoffatmosphäre ausgeführt Dann wird ein Phosphorsilikatglasfilm, der 8 Gew.-% Phosphor enthält, mit einer Dicke von 1 μπι durch das chemische Dampfniederschlagsverfahren bei 6700C gebildet Ein vorläufiges Fenster für einen Elektrodenkontakt wird nur in dem Phosphorsilikatglasfilm durch das chemische Ätzverfahren unter Verwendung einer wäßrigen Lösung von Ammoniumfluorid und Wasserstofffluorid (HN4F + HF + H2O) geöffnet. Das Fenster beträgt 2 μηι in der Breite und der Länge. Der Phosphorsilikatglasfilm mit dem vorläufigen Fenster wird durch Erhitzen bei 11000C für eine Zeitdauer von 10 Minuten erweicht, wodurch der das vorläufige Fenster begrenzen- : de Kantenteil des Glasfilms einen allmählichen Übergang erhält Der Teil des zweiten Maskenfilms aus Siliziumnitrid entsprechend dem vorläufigen Fenster wird daraufhin durch das Plasmaätzverfahren unter Verwendung von Kohlenstofftetrafluorid als Ätzmittel entfernt Der Teil des ersten Maskenfilms aus Siliziumdioxyd entsprechend dem vorläufigen Fenster wird durch das chemische Ätzverfahren unter Verwendung einer wäßrigen Lösung von Ammoniumfluorid und Wasserstofffluorid (HN4F + HF + H2O) entfernt Als Ergebnis wird das Elektrodenkontaktfenster vervollständigt und der Teil der Fläche des Bereichs entsprechend dem vervollständigten Fenster wird freigelegt. Die Abmessung des Fensters in dem Niveau der Fläche des zweiten Maskenfilms wird etwas vergrößert, und zwar auf 2,2 μπι in der Breite und der Länge. Letztlich wird eine Metallelektrode aus Aluminium in dem vervollständigten Fenster durch das Aufdampfverfahren gebildet. Die so hergestellte Metalloxid-Halbleitervorrichtung (MOS) hat einen guten ohmschen Kontakt zwischen der Elektrode und dem Bereich innerhalb des Substrats.
Das erläuterte Verfahren ist zum Herstellen einer MOS-Vorrichtung mit einem P-Kanal und einer komplementären MOS-Vorrichtung (CMOS) geeignet.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zum Herstellen einer Elektrode (18)
— auf einem zu kontaktierenden dotierten Bereich (14) eines Halbleitersubstrats (11) —
— bei dem ein Isolierfilm (12) auf dem Halbleitersubstrat (11) und einem Teil des Bereichs (14) gebildet wird —
— bei dem ein einen Fremdstoff enthaltender Glasfilm (17) auf dem Isolierfilm (12) gebildet wird —
— bei dem ein Fenster (17A^ durch den Glasfilm (17) und den Isolierfilm (12) geätzt wird —
— bei dem anschließend die Fläche des den Fremdstoff enthaltenden Glasfilms (17) durch Erhitzen geglättet wird —
— und bei dem schließlich die Elektrode (18) auf dem Gtasfilm so gebildet wird, daß das Fenster (17A; gefüllt wird —
DE2856147A 1977-12-29 1978-12-27 Verfahren zum Herstellen einer Elektrode Expired DE2856147C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16029677A JPS5492175A (en) 1977-12-29 1977-12-29 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE2856147A1 DE2856147A1 (de) 1979-07-05
DE2856147C2 true DE2856147C2 (de) 1984-08-30

Family

ID=15711895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2856147A Expired DE2856147C2 (de) 1977-12-29 1978-12-27 Verfahren zum Herstellen einer Elektrode

Country Status (6)

Country Link
US (1) US4224089A (de)
JP (1) JPS5492175A (de)
CA (1) CA1108310A (de)
DE (1) DE2856147C2 (de)
GB (1) GB2011711B (de)
NL (1) NL182265C (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
US4319260A (en) * 1979-09-05 1982-03-09 Texas Instruments Incorporated Multilevel interconnect system for high density silicon gate field effect transistors
JPS5766673A (en) * 1980-10-09 1982-04-22 Toshiba Corp Manufacture of mos type semiconductor device
DE3170644D1 (en) * 1980-11-29 1985-06-27 Toshiba Kk Method of filling a groove in a semiconductor substrate
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
US4363830A (en) * 1981-06-22 1982-12-14 Rca Corporation Method of forming tapered contact holes for integrated circuit devices
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
JPS5850755A (ja) * 1981-09-21 1983-03-25 Nippon Denso Co Ltd 半導体装置
JPS58147046A (ja) * 1982-02-25 1983-09-01 Nippon Denso Co Ltd 半導体装置の製造方法
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US4606114A (en) * 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
EP0281140B1 (de) * 1987-03-04 1993-05-12 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
US5006480A (en) * 1988-08-08 1991-04-09 Hughes Aircraft Company Metal gate capacitor fabricated with a silicon gate MOS process
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
US5116778A (en) * 1990-02-05 1992-05-26 Advanced Micro Devices, Inc. Dopant sources for cmos device
US5164340A (en) * 1991-06-24 1992-11-17 Sgs-Thomson Microelectronics, Inc Structure and method for contacts in cmos devices
JPH07273224A (ja) * 1994-03-29 1995-10-20 Sharp Corp 半導体装置の製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
FR2134290B1 (de) * 1971-04-30 1977-03-18 Texas Instruments France
US3806371A (en) * 1971-07-28 1974-04-23 Motorola Inc Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current
JPS4953776A (de) * 1972-09-27 1974-05-24
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US3912558A (en) * 1974-05-03 1975-10-14 Fairchild Camera Instr Co Method of MOS circuit fabrication
US4023195A (en) * 1974-10-23 1977-05-10 Smc Microsystems Corporation MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit
JPS5299085A (en) * 1976-02-16 1977-08-19 Mitsubishi Electric Corp Production of semiconductor device

Also Published As

Publication number Publication date
NL7812385A (nl) 1979-07-03
GB2011711A (en) 1979-07-11
JPS5492175A (en) 1979-07-21
NL182265B (nl) 1987-09-01
US4224089A (en) 1980-09-23
CA1108310A (en) 1981-09-01
NL182265C (nl) 1988-02-01
DE2856147A1 (de) 1979-07-05
JPS6133252B2 (de) 1986-08-01
GB2011711B (en) 1982-05-12

Similar Documents

Publication Publication Date Title
DE2856147C2 (de) Verfahren zum Herstellen einer Elektrode
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2928923C2 (de)
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2419030A1 (de) Integrierte optische vorrichtung mit lichtwellenleiter und photodetektor, sowie verfahren zu ihrer herstellung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
EP0142114B1 (de) Verfahren zum Herstellen einer Solarzelle
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2951504A1 (de) Verfahren zur herstellung einer gegebenenfalls einen bipolaren transistor aufweisenden integrierten schaltungsvorrichtung
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE2855823A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2944180A1 (de) Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN