DE2855823A1 - Verfahren zur herstellung von halbleitervorrichtungen - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen

Info

Publication number
DE2855823A1
DE2855823A1 DE19782855823 DE2855823A DE2855823A1 DE 2855823 A1 DE2855823 A1 DE 2855823A1 DE 19782855823 DE19782855823 DE 19782855823 DE 2855823 A DE2855823 A DE 2855823A DE 2855823 A1 DE2855823 A1 DE 2855823A1
Authority
DE
Germany
Prior art keywords
insulating film
opening
semiconductor
film
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782855823
Other languages
English (en)
Other versions
DE2855823C2 (de
Inventor
Shigeru Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15681277A external-priority patent/JPS5488085A/ja
Priority claimed from JP15681377A external-priority patent/JPS5488082A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2855823A1 publication Critical patent/DE2855823A1/de
Application granted granted Critical
Publication of DE2855823C2 publication Critical patent/DE2855823C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Henkel, Kern, Feiler & Hai izfcl Patentanwälte
- (η - Registered Representatives
. before the European Patent Office
Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstra8e37
Kawasaki-shi, Japan D-8000 München 80
Tel.: 089/982085-87
Telex: 0529802 hnkld Telegramme: ellipsoid
22, De?. 197.«
53P558-3
Verfahren zur Herstellung von Halbleitervorrichtungen
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen, insbesondere unter Anwendung einer neuartigen Selbstausrichttechnik (self-aligning technique).
Im Hinblick auf den zunehmenden Bedarf für im Hochfrequenzbereich betriebsfähige Transistoren und für schnell arbeitende integrierte Schaltkreisvorrichtungen erwies es sich in jüngster Zeit als äußerst wesentlich, pn-übergänge bzw. -Sperrschichten flach auszubilden und Halbleiterelemente kleiner Abmessungen herzustellen.
Es ist bekannt, die Selbstausricht- oder -zentriertechnik bei der Herstellung von Halbleiterelementen kleiner Abmessungen anzuwenden. Diese Technik macht eine hohe Genauigkeit der Maskenausrichtung in einer Reihe von Fertigungsschritten für eine Halbleitervorrichtung unnötig. Mit anderen Worten: die Anwendung der Selbstausrichttechnik macht es überflüssig, eine Halbleitervorrichtung unter Berücksichtigung der
909826/0988
bei den Maskenaufbringschritten unweigerlich auftretenden Fehler auszulegen.
Die Fig. 1A und 1B veranschaulichen ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Anwendung der bisherigen Selbstausrichttechnik. Gemäß Fig. 1A wird von einer Diffusionsquelle, z.B. Bornitrid, her ein Fremdatom, wie Bor, mit hoher Konzentration in ein Siliziumsubstrat 1 eindiffundiert, wobei ein Isolierfilm, etwa ein Siliziumoxidfilm 3, als Maske dient; anschließend erfolgt eine thermische Diffusion zur Ausbildung einer Basiszone 2 und eines Siliziumoxidfilms 4. Wahlweise kann nach der Herstellung des Oxidfilms 3 der Oxidfilm 4 ausgebildet werden, worauf das Substrat durch Ionenimplantation und nachfolgendes Glühen bzw. Einbrennen (annealing) zur Ausbildung der Basiszone 2 mit einem gewünschten Fremdatom dotiert wird.
Auf dem Siliziumoxidfilm 4 wird ein Siliziumnitridfilm 5 vorgesehen, der dann durch Photoätzen teilweise abgetragen wird, um öffnungen 8 und 9 herzustellen. Zu beachten ist dabei, daß die restlichen Bereiche des Siliziumnitridfilms 5 bei den anschließenden Arbeitsgängen der Herstellung von öffnungen 6 und 7 im Siliziumoxidfilm 4 als Maske benutzt werden. Insbesondere wird zunächst die mit der öffnung 8 im Siliziumnitridfilm 5 in Verbindung stehende öffnung 6 vorgesehen, um in der Basiszone eine Emitterzone 10 herzustellen. Nach erfolgter Ausbildung der Emitterzone 10 wird der Siliziumoxidfilm 4 mit der öffnung 7 versehen, die mit der öffnung 9 im Siliziumnitridfilm 5 in Verbindung steht, worauf eine Emitterelektrode und eine Basiselektrode hergestellt werden, welche die öffnungen 6, 8 bzw. die anderen öffnungen 7, durchsetzen. Da die in einem Arbeitsgang im Siliziumnitridfilm 5 geformten Öffnungen 8 und 9, wie erwähnt, zur Ausbildung der öffnungen 6 und 7 im Siliziumoxidfilm herangezogen
909826/0988
werden, braucht der Genauigkeit der Maskenausrichtung keine besondere Aufmerksamkeit gewidmet zu werden, wenn die Selbstausrichttechnik angewandt wird.
Die bisherige, vorstehend geschilderte Selbstausrichttechnik bietet jedoch noch Spielraum für Verbesserungen. Genauer gesagt: der Siliziumoxidfilm 4 sollte mindestens etwa 800 Ä dick sein, um die durch den auf dem Oxidfilm 4 ausgebildeten Siliziumnitridfilm 5 an der Grenzschicht zwischen dem Siliziumoxidfilm und dem Siliziumsubstrat 1 hervorgerufenen (mechanischen) Spannungen zu mildern. Weiterhin sollte der Oxidfilm 4 über der Basiszone vorzugsweise eine Dicke von mindestens etwa 3000 8 besitzen, damit er eine zufriedenstellende Passivierungswxrkung zeigt und den Oberflächenbereich der Basis im Betrieb der Halbleitervorrichtung an einer Inversion oder Umkehrung hindert. Hierbei ist zu beachten, daß es schwierig ist, einen so dicken Oxidfilm mit den öffnungen 6 und 7 mit hoher Präzision auszubilden, auch wenn ein Siliziumnitridfilm als Maske benutzt wird. Weiterhin ist dabei zu beachten, daß der Oxidfilm 4 bei der Ausbildung der öffnungen 6 und 7 sowohl seitlich als auch lotrecht geätzt wird. Hieraus folgt, daß der Nitridfilm 5 gemäß Fig. 5B über die öffnung im Oxidfilm 4 überhängt, wenn letzterer übermäßig dick ist. Dieser Überhang kann zu einem Bruch des später in der öffnung vorgesehenen Elektrodenmetalls am Stufenabschnitt der die öffnung festlegenden Seitenwand führen. Diese Bruchgefahr besteht auch bei Verwendung eines mit einem Fremdatom zur Ausbildung der Emitterzone dotierten polykristallinen Siliziums.
Diese Bruchgefahr kann ausgeschaltet werden, wenn der Siliziumnitridfilm z.B. nach seiner Benutzung für die Ausbildung der öffnungen 6 und 7 im Oxidfilm abgetragen wird. In diesem Fall muß jedoch die öffnung 7 bei der Herstellung der Emitterzone mit einem geeigneten Schutzfilm abgedeckt werden, um ein Eindiffundieren des Emitterfremdatoms durch die öffnung
909826/098S
in die Basiszone hinein zu verhindern. Hierdurch wird ersichtlicherweise der Vorteil der Selbstausrichttechnik beeinträchtigt.
Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens zur Herstellung von Halbleitervorrichtungen unter Anwendung der Selbstausrichttechnik, wobei der Isolierfilm ausreichend dick ausgebildet und genauestens mit Öffnungen versehen werden soll.
Diese Aufgabe wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung erfindungsgemäß dadurch gelöst, daß zunächst ein erster Isolierfilm mit vergleichsweise hoher Dichte auf einem Halbleitersubstrat eines bestimmten Leit-(fähigkeits)typs vorgesehen wird, wobei im Substrat im voraus eine erste Halbleiterzone des entgegengesetzten Leittyps hergestellt worden ist, die an der Oberfläche des Substrats freiliegt, wobei der erste Isolierfilm die erste Halbleiterzone bedeckt, daß auf dem ersten Isolierfilm ein zweiter Isolierfilm mit vergleichsweise niedriger Dichte angeordnet wird, daß der zweite Isolierfilm mit mindestens einer Öffnung versehen wird, daß der zweite Isolierfilm auf eine Dichte praktisch entsprechend derjenigen des ersten Isolierfilms verdichtet wird, daß auf dem restlichen zweiten Isolierfilm und in dessen Öffnung ein Nitridfilm ausgebildet wird, daß der in der Öffnung des zweiten Isolierfilms befindliche Bereich des Nitridfilms mit mindestens einer, den ersten Isolierfilm selektiv freilegenden Öffnung versehen wird, daß der erste Isolierfilm durch die Öffnung im Nitridfilm hindurch mit einer Öffnung versehen wird, in welcher die Oberfläche der ersten Halbleiterzone im Substrat selektiv freigelegt ist, und daß in der ersten Halbleiterzone unter Heranziehung der Öffnung im ersten Isolierfilm eine zweite Halbleiterzone des erstgenannten Leittyps hergestellt wird.
Im allgemeinen besteht das Halbleitersubstrat aus Silizium,
909826/0988
- ίο -
und die beiden Isolierfilme werden aus Siliziumoxid hergestellt. Der erste Isolierfilm wird im allgemeinen durch thermische Oxydation auf dem Oberflächenbereich des SiIiziumsubstrats ausgebildet. Der zweite Isolierfilm wird dagegen im allgemeinen durch chemisches Aufdampfen bei niedriger Temperatur hergestellt. Die öffnung(en) im zweiten Isolierfilm kann (können) die Oberfläche des ersten Isolierfilms (nach außen) freilegen oder nicht freilegen; üblicherweise liegt jedoch die Oberfläche des ersten Isolierfilms durch diese öffnung(en) nach außen hin frei.
Ein Merkmal der Erfindung besteht darin, daß der zweite Isolierfilm ein niedrigere Dichte besitzt, so daß er schneller weggeätzt werden kann als der erste, durch thermische Oxydation ausgebildete Isolierfilm. Der Dichtenunterschied zwischen den beiden Isolierfilmen ist so gewählt, daß sich der zweite Isolierfilm drei- bis zehnmal, vorzugsweise fünfbis zehnmal schneller (weg)ätzen läßt als der erste Isolierfilm, wenn er mit dem betreffenden Ätzmittel in Berührung gebracht wird.
Bei der erfindungsgemäßen Halbleitervorrichtung gewährleistet die Summe aus den Dicken von erstem und zweitem Isolierfilm die erforderliche Dicke einer die Basiszone bedeckenden Isolierschicht.
Der auf dem zweiten Isolierfilm hergestellte Nitridfilm kann stehenbleiben oder vor dem letzten Arbeitsgang bei der Herstellung der Halbleitervorrichtung abgetragen werden. Vorzugsweise wird der Nitridfilm auf der Vorrichtung belassen, weil er eine ausgezeichnete Passivierungswirkung bietet.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
809826/0986
Fig. 1A und 1-B Schnittansichten zur Veranschaulichung der
Arbeitsgänge bei der Herstellung einer Halbleitervorrichtung unter Anwendung einer bisherigen Selbstausrichttechnik,
Fig. 2A bis 2G Schnittansichten zur Verdeutlichung der Arbeitsgänge bei der Herstellung einer Halbleitervorrichtung nach dem erfindungsgemäßen Verfahren und
Fig. 3A bis 31 den Fig. 2A bis 2G ähnelnde Darstellungen eines anderen Ausführungsbeispiels der Erfindung.
Bei dem in den Fig. 2A bis 2G veranschaulichten Ausführungsbeispiel der Erfindung weist die das Endprodukt bildende Halbleitervorrichtung einen bei ihrer Fertigung benutzten Nitridfilm auf. Gemäß Fig. 2A wird ein als erster Isolierfilm wirkender erster Siliziumoxidfilm 24 so ausgebildet, daß er die Oberfläche einer in einem n-Typ-Slliziumsubstrat 21 ausgebildeten Schutzring-p-Typ-Basiszone 22 bedeckt. Der erste Oxidfilm 24f der eine vergleichsweise hohe Dichte und mithin eine geringe Ätzbarkeit besitzt, wird in der Weise hergestellt, daß der Oberflächenbereich des Substrats 21 bei etwa 1000 bis 10500C etwa 10 min lang in einer oxydierenden Atmosphäre einer thermischen Oxydation unterworfen wird. Der Oxidfilm 24 kann dabei eine Dicke von z.B. 1000 8 besitzen. Bei der Herstellung der Basiszone 22 wird zuerst ein ümfangsbereich 22b geformt. Hierauf wird ein zentraler Bereich 22a hergestellt, wobei der gesamte Maskenfilm auf der Basiszone 22 entfernt ist, worauf der Oxidfilm 24 hergestellt wird. Infolgedessen wird ein Siliziumoxidfilm 23 auf gegenüberliegenden Seiten der Zeichnung dicker als der dazwischen befindliche Siliziumoxidfilm 24.
Ein zweiter Siliziumoxidfilm 25 mit vergleichsweise niedriger Dichte und somit hoher Xtzbarkeit wird unter Bedeckung
909826/0936
der Oxidfilme 23 und 24 mit einer vergleichsweise großen Dikke von z.B. etwa 2000 S hergestellt. Dieser zweite Oxidfilm wird im allgemeinen durch chemisches Niedertemperatur-Aufdampfen hergestellt. Beispielsweise wird Silan, das zusammen mit einem Trägergas, etwa Argon, eingeführt worden ist, in einer Mischatmosphäre aus Stickstoff und Sauerstoff auf etwa 5000C erwärmt, wobei der zweite Siliziumoxidfilm 25 entsteht.
Gemäß Fig. 2B wird der zweite Oxidfilm 25 durch Photoätzen mit Fluorwasserstoffsäure oder einer wässrigen Ammoniumfluor idlösung als Ätzmittel selektiv abgetragen, so daß öffnungen 26 und 27 geformt werden, in denen die Oxidfilme 23 und 24 nach außen hin freiliegen. Bei diesem Ätzvorgang wird der durch thermische Oxydation ausgebildete erste Siliziumoxidfilm 24 kaum angeätzt, weil der durch chemisches Aufdampfen hergestellte zweite Oxidfilm 25 eine etwa 5 bis 10 mal so hohe Ätzbarkeit besitzt wie der erste Oxidfilm 24. Die öffnungen 26 und 27 im zweiten Oxidfilm 25 befinden sich in Bereichen entsprechend einer öffnung 33 (Fig. 2D) und einer öffnung 36 (Fig. 2F), die in späteren Arbeitsgängen im ersten Oxidfilm 24 hergestellt werden sollen. Diese öffnungen 26 und 27 sind größer als die später im ersten Oxidfilm auszubildenden öffnungen 33 und 36, und diese öffnungen 26 und 27 brauchen hierbei nur grob festgelegt zu werden.
Der verbleibende zweite Oxidfilm 25 wird durch etwa 20 min langes Erwärmen des Substrats auf etwa 900 bis 10000C auf eine Dichte praktisch entsprechend derjenigen des ersten Siliziumoxidfilms 24 verdichtet. Wenn der Mittelteil 22a der Basiszone 22 nach dem Ionenimplantationsverfahren hergestellt ist, dient diese Wärmebehandlung gleichzeitig als Glüh- bzw. Einbrennbehandlung.
909826/0986
Sodann wird gemäß Fig. 2C durch chemisches Aufdampfen ein Siliziumnitridfilm 28 ausgebildet, welcher die restlichen Bereiche des zweiten Oxidfilms 25 und die freiliegenden Abschnitte des ersten Oxidfilms 24 bedeckt. Der etwa 1000 8 dicke Nitridfilm 28 wird beispielsweise unter Anwendung einer Gasphasenreaktion zwischen Silan und Ammoniak bei 8500C ausgebildet, worauf öffnungen 29 und 30 gleichzeitig mit hoher Genauigkeit im Nitridfilm 28 vorgesehen werden. Ersichtlicherweise befinden sich diese öffnungen 29 und 30 in den Bereichen des Nitridfilms 28, die in unmittelbarer Berührung mit dem ersten Oxidfilm 24 stehen, d.h. in den Bereichen, in denen beim vorhergehenden Arbeitsgang die öffnungen 26 und 27 im zweiten Oxidfilm 25 geformt wurden. Die öffnungen 29 und 30 sind dabei kleiner als die öffnungen 26 und 27, und der erste Oxidfilm 24 wird über die öffnungen 29 und 30 selektiv freigelegt. Die öffnung 30 bildet dabei eine umlaufende, einzige Nut bzw. Rille um die öffnung 29 herum. Letztere befindet sich selbstverständlich im Zentrum der durch die öffnung 30 festgelegten Nut. Die öffnungen 29 und 30 lassen sich ohne weiteres durch Plasmaätzen herstellen.
Nach der Ausbildung der öffnungen 29 und 30 wird eine Photoresist- bzw. Photowiderstandsschicht 31 vorgesehen, welche gemäß Fig. 2D den Siliziumnitridfilm 28 und die freigelegten Abschnitte des ersten Oxidfilms 24 bedeckt. In dieser Schic. _ 31 wird hierauf eine öffnung 32 derart ausgebildet, daß ein Randbereich des Nitridfilms 28 freigelegt wird, welcher die in vorhergehendem Arbeitsgang hergestellte öffnung 29 umreißt. Selbstverständlich wird in der öffnung 32 auch der erste Oxidfilm 24 zum Teil freigelegt. Der freigelegte Teil des Nitridfilms 28 dient dabei beim nächsten Arbeitsgang als Maske. Dies bedeutet, daß der freigelegte Teil des ersten Oxidfilms unter Benutzung dieser Maske geätzt wird, um die vorher erwähnte öffnung 33 herzustellen, in welcher der Mittelteil 22a der Basiszone 22 teilweise freigelegt ist. Die so hergestellte
909828/098S
öffnung 33 dient zur Ausbildung einer Emitterzone 34 in der Basiszone 22. Bei der Ausbildung der öffnung 33 wird der erste Oxidfilm 24 sowohl seitlich als auch lotrecht weggeätzt, so daß der Nitridfilm 28 in der öffnung 33 überhängt. Der Oxidfilm 24 ist jedoch so dünn, daß er seitlich bzw. in Querrichtung um höchstens 0,2 μπι weggeätzt wird. Ein seitliches Wegätzen dieser Größenordnung bedingt keine Bruchgefahr für eine später im freien Raum über der Emitterzone 34 ausgebildete polykristalline Siliziumschicht oder Elektrodenmetallschicht. Vom praktischen Standpunkt aus gesehen, ist also kein Überhang vorhanden.
Wie erwähnt, wird die im ersten Oxidfilm 24 vorgesehene öffnung 33 zur Ausbildung der mit einem n-Typ-Fremdatom dotierten Emitterzone 34 benutzt. Insbesondere wird gemäß Fig. 2F
.ie mit einem n-Typ-Fremdatom dotierte polykristalline SiIiziumsohicht 35, welche die öffnung 33 bedeckt, aufgedampft und anschließend erwärmt, um das n-Typ-Fremdatom in die Emitterzone 34 eindiffundieren zu lassen. Wahlweise kann für die Ausbildung dieser mit einem n-Typ-Fremdatom dotierten Emitterzone 34 das gewöhnliche Diffusionsverfahren oder ein Ionenimplantationsverfahren angewandt werden.
Nach der Herstellung der Emitterzone 34 wird der erste Oxidfilm 24 gemäß Fig. 2F mit einer öffnung 36 versehen, in welcher die Basiszone 22 teilweise freigelegt ist. Ersichtlicherweise steht die öffnung 36 mit der im Nitridfilm 28 ausgebildeten öffnung 30 in Verbindung. Der Nitridfilm 28 wird bei der Ausbildung des ersten Oxidfilms 24 mit der öffnung 36 selbstverständlich als Maske benutzt. Bei der Benutzung der polykristallinen Siliziumschicht 35 für die Herstellung der Emitterzone 34 gemäß Fig. 2E braucht die Photowiderstandsschicht 31 bei der Ausbildung der öffnung 36 im ersten Oxidfilm 24 nicht erhalten zu bleiben, weil die polykristalline Siliziumschicht 35 oder der Siliziumnitridfilm 28 durch das für das Ätzen der ersten Siliziumoxidschicht 24 benutzte
909826/0986
Ammoniumfluorid oder die Fluorwasserstoffsäure nicht angeätzt wird. Wenn die Emitterzone 34, etwa bei Anwendung des Ionenimplantationsverfahrens für ihre Ausbildung, freigelegt ist, wird die öffnung 36 mit denselben Arbeitsgängen wie bei der Herstellung der öffnung 33 im ersten Oxidfilm 24 geformt. Durch das seitliche Anätzen des ersten Oxidfilms 24 bei der Ausbildung der öffnung 36 entsteht ebenfalls ein Überhang des Nitridfilms 28, der jedoch, wie vorher erwähnt, keine wesentlichen Schwierigkeiten aufwirft. Für die Erfindungszwecke kann dieser Überhang somit vernachlässigt werden.
Schließlich werden gemäß Fig. 2G eine Emitterelektrode 37 und eine Basiselektrode 38 montiert, worauf ein Bipolartransistor für Hochfrequenzeinsatz fertiggestellt ist. Ersichtlicherweise bildet die polykristalline Siliziumschicht 35 einen Teil der Emitterelektrode.
Wie vorstehend beschrieben, besteht das erfindungsgemäße Verfahren darin, daß durch chemisches Aufdampfen ein zweiter Siliziumoxidfilm auf einem ersten Siliziumoxidfilm hergestellt wird, so daß es möglich wird, auf der Basiszone eine ausreichend dicke Isolierschicht herzustellen, ohne die Lagengenauigkeit der im ersten Siliziumoxidfilm ausgebildeten öffnungen zu schmälern, über welche die Emitterzone und die Basiszone teilweise nach außen hin freigelegt sind. Mit dem erfindungsgemäßen Verfahren wird außerdem die Bruchgefahr für das Elektrodenmetall beseitigt. Infolgedessen ist es möglich, den eine ausgezeichnete Passivierungswirkung gewährleistenden Siliziumnitridfilm stehen zu lassen, so daß die hergestellte Halbleitervorrichtung hervorragende Eigenschaften erhält. Weiterhin wird bei der Ausbildung der Emitterzone im ersten Siliziumoxidfilm keine öffnung geformt, in welcher die Basiszone teilweise freigelegt ist. Selbstverständlich wird infolgedessen die Basiszone nicht mit einem unerwünschten Fremdatom dotiert.
909826/098S
In den Fig. 3A bis 31 ist ein anderes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleitervorrichtung veranschaulicht. Dabei ist die hergestellte Halbleitervorrichtung nicht mit dem während ihrer Herstellung benutzten Siliziumnitridfilm versehen.
Fig. 3A entspricht genau Fig. 2A. Dabei ist eine p-Schutzring-Basiszone 52 entsprechend der Basiszone 22 gemäß Fig. 2A in einem n-Typ-Siliziumsubstrat 51 vorgesehen, welches dem Substrat 21 gemäß Fig. 2A entspricht. Ein erster Siliziumoxidfilm 54 und ein weiterer Siliziumoxidfilm 53 gemäß Fig. 3A entsprechen dem Oxidfilm 24 bzw. 23 nach Fig. 2A.
Wie im Fall des zweiten Oxidfilms 25 gemäß Fig. 2B wird durch chemisches Aufdampfen ein zweiter Siliziumoxidfilm 55 auf dem ersten Oxidfilm 54 hergestellt, worauf der zweite Oxidfilm 55 durch Photoätzung mittels Fluorwasserstoffsäure oder einer wässrigen Ammoniumfluoridlösung als Ätzmittel mit einer öffnung 56 versehen wird (vergl. Fig. 3B), in welcher der erste Oxidfilm 54 teilweise (nach außen hin) freigelegt ist. Die öffnung 56 sollte größer sein als eine später im freigelegten Abschnitt des ersten Oxidfilms 54 vorgesehene öffnung, doch braucht die öffnung 56 nur ungefähr festgelegt zu werden. Das Substrat wird sodann 20 min lang auf etwa 900 bis 10000C erwärmt, um den verbleibenden zweiten Film 55 auf eine Dichte praktisch entsprechend derjenigen des ersten Oxidfilms 54 zu verdichten. Durch diese Wärmebehandlung werden die beiden Oxidfilme zu einer einzigen Isolierschicht mit praktisch gleichmäßigen bzw. gleichförmigen Eigenschaften umgewandelt.
Gemäß Fig. 3C wird hierauf ein etwa 1000 S dicker Siliziumnitridfilm 57 mittels einer bei 8500C erfolgenden Gasphasenreaktion zwischen Silan und Ammoniak so ausgebildet, daß er den restlichen zweiten Oxidfilm 55 und den freigelegten Abschnitt des ersten Oxidfilms 54 bedeckt, worauf in diesem
909826/0936
Nitridfiliti 57 Öffnungen 58 und 59 vorgesehen werden. Diese Öffnungen 58 und 59, in denen erster und zweiter Oxidfilm 54 bzw. 55 teilweise freigelegt sind, müssen in einem einzigen Arbeitsgang genauestens ausgebildet werden. Wie beim Ausführungsbeispiel nach Fig. 2A bis 2G soll die Öffnung 58 dabei im Zentrum der zusammenhängenden, umlaufenden Nut vorgesehen sein, welche durch die Öffnung 59 gebildet wird. Die Öffnungen 58 und 59 lassen sich ohne weiteres durch Plasmaätzen herstellen.
Gemäß Fig.3D wird eine beim nächsten Arbeitsgang hergestellte Photoresist- bzw. Photowiderstandsschicht 60 mit einer nicht allzu genau festzulegenden Öffnung 61 versehen. In der Öffnung 61 ist der Randabschnitt des die Öffnung 58 festlegenden Nitridfilms 57 freigelegt. Der freigelegte Abschnitt des Nitridfilms 57 dient als Maske, mit deren Hilfe der erste Siliziumoxidfilm 54 mit einer Öffnung 62 versehen wird, in welcher die Basiszone 52 zum Teil freigelegt ist.
Nach der Herstellung der Öffnung 62 im ersten Oxidfilm 54 wird die Photowiderstandsschicht 60 abgetragen, worauf gemäß Fig. 3E eine neue Photoresist- bzw. Photowiderstandsschicht 63 aufgebracht wird. Letztere wird hierauf selektiv in einem ungefähren Schema bzw. Muster abgetragen, um den Randabschnitt des Nitridfilms 57 freizulegen, welcher die vorher in ihm geformte Öffnung 59 umreißt. Der freigelegte Randabschnitt des Nitridfilms 57 dient als Maske, mit deren Hilfe der zweite Oxidfilm 55 mit einer etwa 1500 bis 2000 8 tiefen Öffnung 64 versehen und dadurch der erste Oxidfilm teilweise freigelegt wird. Beim nächsten Arbeitsgang werden die verbleibende Photowiderstandsschicht 63 und der Siliziumnitridfilm 57 gemäß Fig. 3F abgetragen.
Gemäß Fig. 3G wird sodann durch chemisches Aufdampfen bei 6500C eine mit einem n-Typ-Fremdatom dotierte polykristalline Siliziumschicht 65 hergestellt. Diese polykristalline Siliziumschicht 65 wird dabei bis auf den die Öffnung 62 im
909828/0986
— 1 σ —
ersten Oxidfilm bis 54 bedeckenden Teil abgetragen. In der Basiszone 52 wird eine Emitterzone 66 geformt, indem das n-Typ-Fremdatom der polykristallinen Siliziumschicht 65 in einen Teil der Basiszone eindiffundiert wird. Dabei diffundiert das Fremdatom nicht durch die Öffnung 64 in die Basiszone 52 hinein, weil die Öffnung 64 nicht bis zur Oberfläche der Basiszone reicht. Nach der Ausbildung der Emitterzone 66 wird eine weitere Photoresist- bzw. Photowiderstandsschicht 67 vorgesehen, die danach mit einer Öffnung versehen wird, die größer ist als die vorher im zweiten Oxidfilm 55 ausgebildete Öffnung 64 und mit dieser in Verbindung steht (vergl. Fig. 3H). Hierauf wird der erste Oxidfilm 54 selektiv weggeätzt, um die Basiszone 52 teilweise durch die Öffnung in der Photowiderstandsschicht 67 hindurch freizulegen. Ersichtlicherweise wird bei diesem Ätzvorgang eine "cfnung 68 hergestellt, in welcher später eine Basiselektrode vorgesehen wird. Schließlich wird die restliche Photowiderstandsschicht 67 abgetragen, worauf eine Emitterelektrode und eine Basiselektrode 70 gemäß Fig. 31 angebracht werden. Ersichtlicherweise ist dabei die Emitterelektrode 69 auf der zurückgebliebenen polykristallinen Siliziumschicht 65 geformt. Es ist darauf hinzuweisen, daß die in der Photowiderstandsschicht 67 vorgesehene Öffnung, über welche der zweite Oxidfilm 55 um die Öffnung 64 herum freigelegt ist, nicht nach einem genauen Muster, d.h. ohne genaue Schablone, geformt zu werden braucht.
Bei dem in den Fig. 3A bis 31 veranschaulichten Ausführungsbeispiel der Erfindung wird also ebenfalls durch chemisches Aufdampfen ein zweiter Siliziumoxidfilm auf einem Siliziumoxidfilm hergestellt, der durch thermische Oxydation eines Siliziumsubstrats geformt worden ist. Auf diese Weise kann auf der Basiszone eine ausreichend dicke Isolierschicht hergestellt werden, ohne die Lagengenauigkeit einer im ersten Siliziumoxidfilm vorgesehenen Öffnung zur Ausbildung einer Emitterzone zu beeinträchtigen. Es ist darauf hinzuweisen,
909826/0986
daß der zweite Siliziumoxidfilm unter Benutzung eines Siliziumnitridfilms als Maske mit einer genau ausgerichteten öffnung versehen wird. Das Abtragen des Siliziumnitridfilms im nachfolgenden Arbeitsgang hat also keinen ungünstigen Einfluß auf die Selbstausricht- bzw. Selbstzentrierfähigkeit. Beim Ausführungsbeispiel des erfindungsgemäßen Verfahrens gemäß den Fig. 3A bis 31 wird weiterhin ebenfalls die Bruchgefahr für die polykristalline Siliziumschicht und die Elektrodenmetallschicht ausgeschaltet, weil die Siliziumnitridschicht vorher abgetragen wird. Darüber hinaus wird die Basiszone im Verlauf der Herstellung der Emitterzone nicht mit einem Emitterfremdatom dotiert.
909826/0986
eerse
it

Claims (14)

  1. Henkel, Kern, Feiler St Härtzc! Patentanwälte
    Registered Representatives ■ before the European Patent Office
    Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraße37
    Kawasaki-shi, Japan D-8000 München 80
    Tel.: 089/98 2085-87
    Telex: 0529802 hnkl d Telegramme: ellipsoid
    2 2. De:, 1978
    53P558-3
    Verfahren zur Herstellung von Halbleitervorrichtungen
    Patentansprüche
    nj. Verfahren zur Herstellung von Halbleitervorrichtungen, dadurch gekennzeichnet, daß zunächst ein erster Isolierfilm mit vergleichsweise hoher Dichte auf einem Halbleitersubstrat eines bestimmten Leit(fähigkeits)typs vorgesehen wird, wobei im Substrat im voraus eine erste Halbleiterzone des entgegengesetzten Leittyps hergestellt worden ist, die an der Oberfläche des Substrats freiliegt, wobei der erste Isolierfilm die erste Halbleiterzone bedeckt, daß auf dem ersten Isolierfilm ein zweiter Isolierfilm mit vergleichsweise niedriger Dichte angeordnet wird, daß der zweite Isolierfilm mit mindestens einer öffnung versehen wird, daß der zweite Isolierfilm auf eine Dichte praktisch entsprechend derjenigen des ersten Isolierfilms verdichtet wird, daß auf dem restlichen zweiten Isolierfilm und in dessen öffnung ein Nitridfilm ausgebildet wird, daß der in der öffnung des zweiten Isolierfilms befindliche Bereich des Nitridfilms mit mindestens einer, den ersten Isolierfilm selektiv freilegenden öff-
    909826/0988
    nung versehen wird, daß der erste Isolierfilm durch die Öffnung im Nitridfilm hindurch mit einer öffnung versehen wird, in welcher die Oberfläche der ersten Halbleiterzone im Substrat selektiv freigelegt ist, und daß in der ersten Halbleiterzone unter Heranziehung der Öffnung im ersten Isolierfilm eine zweite Halbleiterzone des erstgenannten Leittyps hergestellt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Nitridfilm unmittelbar vor der Herstellung der zweiten Halbleiterzone entfernt bzw. abgetragen wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Halbleitersubstrat aus Silizium verwendet wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der erste Isolierfilm durch thermische Oxydation des Oberflächenbereichs des Halbleitersubstrats hergestellt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Isolierfilm durch chemisches Aufdampfen bei niedriger Temperatur geformt wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Isolierfilm durch Wärmebehandlung verdichtet wird.
  7. 7. Verfahren zur Herstellung von Halbleitervorrichtungen, insbesondere nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zunächst ein erster Isolierfilm mit vergleichsweise hoher Dichte auf einem Halbleitersubstrat eines bestimmten Leit(fähigkeits)typs vorgesehen wird, wobei im Substrat im voraus eine erste Halbleiterzone des entgegengesetzten Leittyps hergestellt worden ist, die an der Oberfläche des Substrats freiliegt,
    909826/093S
    wobei der erste Isolierfilm die erste Halbleiterzone bedeckt, daß auf dem ersten Isolierfilm ein zweiter Isolierfilm mit vergleichsweise niedriger Dichte angeordnet wird, daß der zweite Isolierfilm mit zwei öffnungen versehen wird, in denen die Oberfläche des ersten Isolierfilms selektiv freigelegt ist, daß der zweite Isolierfilm auf eine Dichte praktisch entsprechend derjenigen des ersten Isolierfilms verdichtet wird, daß ein den restlichen zweiten Isolierfilm und die freigelegten Bereiche des ersten Isolierfilms bedeckender Nitridfilm geformt wird, daß die in den beiden öffnungen des zweiten Isolierfilms befindlichen Bereiche des Nitridfilms mit zwei den ersten Isolierfilm selektiv freilegenden öffnungen versehen werden, wobei die im Nitridfilm vorgesehenen öffnungen kleiner sind als die vorher im zweiten Isolierfilm ausgebildeten öffnungen, daß der erste Isolierfilm unter Heranziehung der ersten Öffnung des Nitridfilms mit einer öffnung versehen wird, in welcher die Oberfläche der ersten Halbleiterzone im Substrat selektiv freigelegt ist, daß in der ersten Halbleiterzone unter Benutzung der mit der ersten öffnung des Nitridfilms in Verbindung stehenden öffnung des ersten Isolierfilms eine zweite Halbleiterzone des erstgenannten Leittyps vorgesehen wird und daß der erste Isolierfilm unter Heranziehung der zweiten öffnung im Nitridfilm mit einer die erste Halbleiterzone selektiv freilegenden öffnung versehen wird, wobei die Elektrode der ersten Halbleiterzone anschließend im freien Raum angeordnet wird, der durch die im ersten Isolierfilm vorgesehene und mit der zweiten öffnung des Nitridfilms in Verbindung stehende öffnung gebildet wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß ein Halbleitersubstrat aus Silizium verwendet wird.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der erste Isolierfilm durch thermische Oxydation des
    909828/0986
    Oberflächenbereichs des Halbleitersubstrats hergestellt wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der zweite Isolierfilm durch chemisches Aufdampfen bei niedriger Temperatur geformt wird.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der zweite Isolierfilm durch Wärmebehandlung verdichtet wird.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Halbleiterzone eine Basiszone und die zweite Halbleiterzone eine Emitterzone sind.
  13. 13. Verfahren zur Herstellung von Halbleitervorrichtungen, insbesondere nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zunächst ein erster Isolierfilm mit vergleichsweise hoher Dichte auf einem Halbleitersubstrat eines bestimmten LeitCfähigkeits)typs vorgesehen wird, wobei im Substrat im voraus eine erste Halbleiterzone des entgegengesetzten Leittyps hergestellt worden ist, die an der Oberfläche des Substrats freiliegt, wobei der erste Isolierfilm die erste Halbleiterzone bedeckt, daß auf dem ersten Isolierfilm ein zweiter Isolierfilm mit vergleichsweise niedriger Dichte angeordnet wird, daß der zweite Isolierfilm mit einer vergleichsweise großen, den ersten Isolierfilm teilweise freilegenden Öffnung versehen wird, daß der verbleibende zweite Isolierfilm auf eine Dichte praktisch entsprechend derjenigen des ersten Isolierfilms verdichtet wird, daß ein Nitridfilm vorgesehen wird, der den verbleibenden zweiten Isolierfilm und den freigelegten Teil des ersten Isolierfilms bedeckt, daß der Nitridfilm gleichzeitig mit einer ersten Öffnung, in welcher der erste Isolierfilm teilweise freigelegt ist, und mit einer zweiten, den zwei-
    909826/0988
    ten Isolierfilm teilweise freilegenden öffnung versehen wird, daß im ersten Isolierfilm unter Heranziehung der ersten öffnung des Nitridfilms eine die erste Halbleiterzone teilweise freilegende öffnung vorgesehen wird, daß im zweiten Isolierfilm unter Benutzung der zweiten öffnung des Nitridfilms eine den ersten Isolierfilm teilweise freilegende öffnung ausgebildet wird, daß der gesamte restliche Nitridfilm entfernt bzw. abgetragen wird, daß in der ersten Halbleiterzone unter Benutzung der öffnung des ersten Isolierfilms eine zweite Halbleiterzone des erstgenannten Leittyps ausgebildet wird und daß der erste Isolierfilm mit einer die erste Halbleiterzone teilweise freilegenden öffnung unter Heranziehung der öffnung des zweiten Isolierfilms versehen wird, welche ihrerseits vorher unter Benutzung der zweiten öffnung des Nitridfilms vorgesehen worden ist, wobei die Elektrode der ersten Halbleiterzone anschließend im freien Raum angeordnet wird, der durch die den ersten und den zweiten Isolierfilm durchsetzende öffnung gebildet wird.
  14. 14. Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat eines bestimmten Leit(fähigkeits)typs, durch eine im Substrat ausgebildete erste Halbleiterzone des entgegengesetzten Leittyps, durch einen auf der ersten Halbleiterzone ausgebildeten ersten Isolierfilm mit mindestens einer öffnung, durch einen den ersten Isolierfilm teilweise bedeckenden zweiten Isolierfilm, durch einen den ersten Isolierfilm teilweise und den zweiten Isolierfilm vollständig bedeckenden Nitridfilm, welcher in der öffnung im ersten Isolierfilm kaum überhängt, und durch eine zweite Halbleiterzone in dem Teil oder Bereich der ersten Halbleiterzone, der unter dem mit der öffnung versehenen Teil des ersten Isolierfilms liegt.
    909826/0936
DE2855823A 1977-12-26 1978-12-22 Verfahren zur Herstellung von Halbleitervorrichtungen Expired DE2855823C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15681277A JPS5488085A (en) 1977-12-26 1977-12-26 Nanufacture for semiconductor device
JP15681377A JPS5488082A (en) 1977-12-26 1977-12-26 Manufacture for semiconductor device

Publications (2)

Publication Number Publication Date
DE2855823A1 true DE2855823A1 (de) 1979-06-28
DE2855823C2 DE2855823C2 (de) 1981-10-01

Family

ID=26484471

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2855823A Expired DE2855823C2 (de) 1977-12-26 1978-12-22 Verfahren zur Herstellung von Halbleitervorrichtungen

Country Status (3)

Country Link
US (1) US4210689A (de)
DE (1) DE2855823C2 (de)
GB (1) GB2014361B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
FR2577715B1 (fr) * 1985-02-19 1987-03-20 Thomson Csf Procede de realisation de deux structures mos a dielectriques juxtaposes differents et dopages differents et matrice a transfert de trame obtenue par ce procede
JPS61206231A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0654778B2 (ja) * 1985-04-23 1994-07-20 株式会社東芝 半導体装置及びその製造方法
US4705760A (en) * 1986-01-16 1987-11-10 Rca Corporation Preparation of a surface for deposition of a passinating layer
GB2204992A (en) * 1987-05-05 1988-11-23 British Telecomm Bipolar transistor
KR950008756B1 (ko) * 1992-11-25 1995-08-04 삼성전관주식회사 실리콘 전자방출소자 및 그의 제조방법
US5716859A (en) * 1995-12-22 1998-02-10 The Whitaker Corporation Method of fabricating a silicon BJT
DE69939255D1 (de) * 1998-02-27 2008-09-18 Stella Chemifa K K Oberflächenbehandlungsmittel für mikrobearbeitung und verfahren zur behandlung einer oberfläche
WO2004070818A1 (en) * 2003-02-07 2004-08-19 Koninklijke Philips Electronics N.V. Metal etching method for an interconnect structure and metal interconnect structure obtained by such method
US7320945B2 (en) * 2004-06-30 2008-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient low k material

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
DE2431374A1 (de) * 1974-06-29 1976-01-15 Licentia Gmbh Halbleiteranordnung aus einem einkristallinen halbleiterkoerper

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
DE2431374A1 (de) * 1974-06-29 1976-01-15 Licentia Gmbh Halbleiteranordnung aus einem einkristallinen halbleiterkoerper

Also Published As

Publication number Publication date
US4210689A (en) 1980-07-01
GB2014361A (en) 1979-08-22
DE2855823C2 (de) 1981-10-01
GB2014361B (en) 1982-10-13

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2928923C2 (de)
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2855823A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE3239819A1 (de) Verfahren zum festlegen eines baulichen, im groessenbereich unterhalb eines micrometers liegenden merkmals bei halbleiterbauelementen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2942236A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE2937989C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3940394C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2909320A1 (de) Feldeffekttransistor
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE2154120A1 (de) Verfahren zur Herstellung von Halbleiter-Anordnungen
DE2853872C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP