DE2154120A1 - Verfahren zur Herstellung von Halbleiter-Anordnungen - Google Patents
Verfahren zur Herstellung von Halbleiter-AnordnungenInfo
- Publication number
- DE2154120A1 DE2154120A1 DE19712154120 DE2154120A DE2154120A1 DE 2154120 A1 DE2154120 A1 DE 2154120A1 DE 19712154120 DE19712154120 DE 19712154120 DE 2154120 A DE2154120 A DE 2154120A DE 2154120 A1 DE2154120 A1 DE 2154120A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- insulation layer
- diffusion
- exposed
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 34
- 238000009413 insulation Methods 0.000 claims description 26
- 239000000126 substance Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 150000004756 silanes Chemical group 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 77
- 239000012535 impurity Substances 0.000 description 19
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 17
- 238000005530 etching Methods 0.000 description 11
- 239000007788 liquid Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229960002050 hydrofluoric acid Drugs 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
DA-4524
B'e Schreibung
zu der Patentanmeldung der Firma
HITACHI LIMITED
1-5-1 j Marunouchi, Chiyoda-ku, Tokyo / Japan
1-5-1 j Marunouchi, Chiyoda-ku, Tokyo / Japan
"betreffend a
Verfahren zur Herstellung von Halbleiter-Anordnungen Priorität: 30.10.1970, Nr. 95 083, Japan
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiter-Anordnungen, bei dem ein Halbleiter-Substrat
erstellt, eine erste Isolationsschicht auf diesem Substrat erzeugt, Ausnehmungen in der ersten Isola- ä
tionsschicht zum Freilegen der Substratoberfläche gebildet und Fremdstoffe eines ersten Leitfähigkeitstyps durch die
so freigelegte Oberfläche in das Substrat eindiffundiert
werden.
Bekannte Verfahren zur Herstellung von Halbleiter-Anordnungen,
die einen durch Fremdstoffdiffusion gebildeten Bereich vorbestimmten Leitfähigkeitstyps und einen
durch Fremdstoffdiffusion gebildeten Bereich des entge-
J η Λ Γ Λ
- 2 - 215412Q
gengesetzten Leitfähigkeitstyps aufweisen, benutzen bisher die Einlagerungs- oder Veredelungstechnik für die Transistorbasis,
um z.B. die Breite des Emitterbereichs eines bipolaren Transistors
möglichst klein zu machen. Bei einem bestimmten, bisher angewendeten Verfahren werden die folgenden Verfahrensschritte durchgeführt; Auf einem Silizium-Substrat wird ein
Oxydfilm gebildet, in diesem Oxydfilm durch eine rahmenförmige Öffnung eine Maske gebildet, durch diese Maske hindurch eine
erste Fremdstoffdiffusion eines hochkonzentrierten P-leitenden Fremdstoffes in das Substrat durchgeführt, ein Oxydfilm zur Abdeckung
der Öffnungen gebildet wird, eine Öffnung für die zweite Maske in dem mittleren'Maskenteil der die genannte rahmenförmige
Öffnung aufweisenden Maske gebildet wird, eine zweite Fremdstoffdiffusion mit einem P-leitenden Fremdstoff durch diese
zweite Maske durchgeführt wird und eine dritte Fremdstoffdiffusion eines hochkonzentrierten, N-leitenden Fremdstoffes
unter Benutzung der zweiten Maske, so wie diese ist, durchgeführt wird, um damit den Emitter der Halbleiter-Anordnung zu
bilden. ■ '
Nach diesem Verfahren ist es jedoch erforderlich, für die zweite oder dritte Fremdstoffdiffusion zur Bildung des Emitter-Bereiches
den Oxydfilm zu behandeln, um die zweite Maske zu bilden. Dabei tritt jedoch bei der Masken-Anordnung zwischen
der zweiten Maske und den durch die erste Fremdstoffdiffusion hergestellten hochkonzentrierten Bereich in der Grundsubstanz
keine genaue Deckung auf, so daß es unmöglich ist, den Emitterbereich mit kleinen Abmessungen und exakt auszubilden.
i\ f\ r\ r\ λ η / Λ Ö E Λ
Aufgabe der Erfindung ist es, ein neues Verfahren zur Herstellung von Halbleiter-Anordnun.gen anzugeben, die eine solche
Verschiebung und damit mangelnde Deckung zwischen einzelnen Bereichen verhindert und die Bildung von Fremdstoff-Diffusionsbereichen mit großer Genauigkeit ermöglicht. Gleichzeitig sollen
durch dieses neue Verfahren die bisher erforderlichen Verfahrensschritte
zur Maskenausrichtung verringert und der von einem Transistor in einer Halbleiter-Anordnung benötigte Platz
möglichst klein gemacht werden. ' "
Bei einem Verfahren der eingangs genannten Art ist diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die erste Isolationsschicht
geätzt wird, wobei ein Teil zurückbleibt, wodurch die Substratfläche mit Ausnahme des vom zurückgebliebenen
Teil der Isolationsschicht bedeckten Teiles freigelegt wird, daß eine gegenüber der ersten unterschiedliche Eigenschaften
aufweisende zweite Isolationsschicht auf mindestens dem freigelegten Teil des Substrats gebildet wird, daß Ausneh- ä
mutigen in der zweiten Isolationsschicht derart gebildet werden, daß ein Teil der Substratoberfläche, in dem die Fremdstoffe des
ersten Leitfähigkeitstyps eindiffundiert wurden, freigelegt werden und daß Fremdstoffe eines zweiten, gegenüber dem ersten umgekehrten
Leitfähigkeitstyps durch die zuvor freigelegte Oberfläche in das Substrat eindiffundiert werden.
Gemäß der Erfindung wird also nach der durchgeführten ersten Fremdstoff-Diffusion die in der dazu benutzten ersten Maske
vorgesehenen Öffnungen durch einen zweiten Isolationsfilm abge-
209827/0850
deckt, der jedoch gegenüber dem die erste Maske gebildeten Isolationsfilm andere Eigenschaften hat, so daß anschließend
in einfacher Weise die zurückgebliebenen Teile des ersten Isolationsfilmes
ohne Beeinträchtigung des zweiten Isolationsfilmes abgelöst' werden können, wodurch Ausnehmungen in dem
zweiten Isolationsfilm entstehen, also die zweite Maske in einer exakt vorherbestimmbaren geometrischen Anordnung gegenüber
der ersten Maske erstellbar ist.
Bei dem erfindungsgemäßen Verfahren wird dazu eine erste
mit Ausschnitten versehene Diffusionsmaske auf einem ersten Basisbereich hergestellt, der mit Bor bei einer Premdstoff-
1 R — "7I
Konzentration von 10 cm dotiert ist, wozu ein Nitrit-Film (Si-,Ν.) benutzt wird. Durch diese Maske wird Bor mit einer
Konzentration von 10 cm dotiert ist, wozu ein Nitrit-Film (Si-,Ν.) benutzt wird. Durch diese Maske wird Bor mit einer
20 -3 Premdstoff-Konzentration von 2x10 cm eindiffundiert, um
innerhalb des ersten Basisbereichs einen zweiten Basisbereich zu bilden, anschließend ein Oxydfilm (SiOp)' auf dem Bereich mit
Ausnahme der Maskenteile gebildet wird, der Nitrit-Film entfernt und dadurch eine zweite Diffusionsmaske gebildet wird,
durch die Phosphor mit einer Premdstoff-Konzentration von
20 -"5
10 cm eindiffundiert wird. Dieser ebenfalls durch Veredelung bzw. Aufstockung einer Grundsubstanz gebildete Transistor
hat eine Emitteroberfläche, die kleiner ist als die Öffnungsfläche der zweiten Diffusionsmaske.
209827/08S0
Die Erfindung wird anhand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert. Im einzelnen zeigen:
Fig. 1a bis 1i schematisch die einzelnen Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen
Verfahrens und Schnittdarstellungen eines durch Einlagerung im Basisbereich gebildeten Transistors,
Fig. 2a bis 2i schematisch die Verfahrensschritte einer anderen Ausführungsform der Erfindung und Querschnitte eines
seitlich orientierten Transistors und
Fig. 3a bis 3i schematisch die Verfahrensschritte einer weiteren Ausführungsform der Erfindung und ebenfalls Querschnitte
durch einen Transistors.
Bei den in den Fig. 1a bis 1i schematisch gezeigten Verfahrensschritten
des erfindungsgemäßen Verfahrens wird durch Einlagerung im Basisbereich ein Transistor hergestellt, des- j
sen Basisbereiche aus zwei Bereichen unterschiedlicher Fremdstoff-Konzentration gebildet sind. Wie in Fig. 1a gezeigt,
wird zuerst ein P-leitender Fremdstoff-Diffusionsbereich 2
mit einer Fremdstoff-Konzentration von Bor von 10 cm in
einem N-leitenden Silizium-Substrat 1 mit einem spezifischen Widerstand von 1il cm nach einem bekannten Halbleiter-Herstellungsverfahren
gebildet. Anschließend wird, wie in Fig. 1b gezeigt, ein Nitrit-Film 3 auf der ebenen Fläche des Substrats
1 und dem Diffusionsbereich 2 gebildet. Wie in Fig. 1c gezeigt, wird mit Hilfe der Foto-Ätztechnik zur Herstellung
λ η η η λ η /rtöcn
einer Diffusions-Maske ein hier rahraenförmig ausgebildetes Diffusionsfenster 3a für die Fremdstoff-Diffusion an einer
vorbestimmten Stelle des Nitrit-Filmes 3 gebildet.
Wie in Fig. 1d gezeigt, wird eine Fremdstoff-Diffusion mit einem gegenüber dem des Substrates umgekehrten Leitfähigkeitstyp
(P-leitend), d.h. mit Bor mit einer Fremdstoff-Kon-
20 -3
zentration bis zu 2 χ 10 cm durchgeführt, um einen hochkonzentrierten
Fremdstoff-Diffusionsbereich 4 zu bilden. Dabei tritt in bei Fremdstoff-Diffusionsverfahren bekannter Weise
eine sogenannte "Rundum-Diffusion" auf, bei der sich der
Diffusionsbereich teilweise rund um das Diffusionsfenster ausbreitet
und auch unterhalb der Maske diffundiert. Der sich bildende Diffusionsbereich ist daher etwas größer in seiner Flächenausdehnung
als das Diffusionsfenster. Die Größe, um die sich der Diffusionsbereich ausdehnt, hat etwa die gleichen
Abmessungen wie die Diffusionstiefe, so daß bei einer Diffu- W sionstiefe von z.B. 1 u die durch die "Rundum-Diffusion" sich
ausbildende Vergrößerung des Bereiches etwa ebenfalls 1 u beträgt. Daher wird ein durch die Diffusionsbereiche 4 umgebener
Bereich um 2 u kleiner als der Bereich 3b, der von dem rahmenförmigen Diffusionsfenster 3a umgeben ist. Wie in Fig. 1e
gezeigt, bleibt anschließend nur der von dem rahmenförmigen
Diffusionsfenster 3a umgebene Bereich 3b des Nitrit-Films weiterhin als Abdeckung erhalten, wobei ein chemisches Dampfablagerungsverfahren
zur Bildung eines Oxydfilms und ein bekanntes Foto-Ätzverfahren benutzt wird. Der außerhalb des Bereiches 3b
209827/08SO
vorhandene Nitrit-Film wird belichtet und der so belichtete Nitrit-Film durch Eintauchen des Substrats in eine Phosphorsäure-Lösung
mit einer Temperatur von 180° C oder eine ähnliche Lösung abgezogen und entfernt. Danach wird das so behandelte
Substrat in einer oxydierenden Atmosphäre bei einer Temperatur von 800 bis 1200° C nach einem bekannten Verfahren
zur Bildung eines Oxydfilms erhitzt, nämlich einem Oxydationsverfahren
durch Wärmeeinwirkung, und wird daher, wie in Fig. 1f gezeigt, mit einem Oxydfilm 5 versehen. Da dieser Oxydfilm "
durch eine thermochemische Reaktion zwischen Sauerstoff und
dem Silizium des Substrats gebildet wird, kann sich dieser nicht auf dem Nitrit-Film bilden. Danach wird, wie in Fig. 1g
gezeigt, der Nitrit-Film geätzt und entfernt. Dabei wird durch eine Behandlung mit Chemikalien lediglich der Nitrit-Film 3b
entfernt, wobei eine Ätzflüssigkeit, wie die z.B. bereits genannte
Phosphorsäure, benutzt wird, die jedoch nicht den Oxydfilm ätzt, so daß sich eine Diffusionsmaske mit einem Diffusionsfenster
5a zur Herstellung des Emitterbereiches bildet. ä Gegenüber dem Diffusionsfenster 5a liegen die Diffusionsbereiche
4 teilweise frei infolge der "Rundum-Diffusion" der
bereits beschriebenen Fremdstoff-Diffusion. Anschließend wird
eine Fremdstoff-Diffusion mit Phosphor, der den gleichen Leitfähigkeitstyp
wie das Substrat 1 aufweist, durch das Diffusions-•fenster 5a hindurch durchgeführt, wobei eine Fremdstoff-Konzen-
20 -3
tration von 10" cm benutzt wird und hochkonzentrierter Fremdstoff-Diffusionsbereich
6 entsteht, der als Emitter dient. Da der Diffusionsbereich 6 von dem Diffusionsbereich 4 umgeben ist,
209827/0850
ist die durch das zuletzt genannte Diffusionsverfahren gebildete PN-Verbindung kleiner als das Diffusionsfenster 5a. Aus
diesem Grund wird die Größe des Emitterbereichs 6a kleiner als die des Diffusionsfensters 5a, d.h. die Oberfläche des Emitterbereichs
wird kleiner als die der Diffusionsmaske zur Bildung des Emitterbereiches. Wie in Fig. 1i gezeigt, wird anschließend
der Oxj'dfilm 5 entfernt, worauf erneut ein sauberer Isolationsfilm
7 auf dem Substrat 1 und den Diffusionsbereichen gebildet wird. Zusätzlich werden nach dem bekannten Halbleiter-Herstellungsverfahren
Elektroden 8a, 8b und 8c für die Basis, den Emitter und den Kollektor für die entsprechenden Bereiche 2, 4
und 6 vorgesehen, wodurch der durch Einlagerung in den Basisbereich gebildete Transistor entsteht.
Wie beschrieben, wird dieser Transistor erfindungsgemäß
hergestellt, indem eine vorbestimmte Diffusionsmaske benutzt wird, um eine Diffusion in den Basisbereich vorzunehmen, dann
anschließend eine.weitere Diffusionsmaske benutzt wird, die die bereits durch Diffusion entstandenen Bereiche mit einem
Isolationsfilm abdeckt, um eine weitere Diffusion zu bewirken.
Auf diese Weise können die Ausrichtvorgänge für die Masken in einem einzigen Schritt vorgenommen werden und die Ausdehnung
des Emitterbereiches 6 kann genau und in sehr engen Grenzen festgelegt werden.
Obwohl bei dem beschriebenen Ausführungsbeispiel zwei verschiedene Arten von Masken benutzt werden, die mit unter-
209827/0850
schiedlichen Ä'tz-Flüssigkeiten behandelt werden, kann die beschriebene
erfindungsgemäße Technik selbstverständlich nicht
nur mit zwei Masken, sondern auch mit mehreren Masken ausgeführt werden. Darüberhinaus sind die Diffusionsmasken nicht
auf Nitrit- und Oxyd-Filme beschränkt, sondern können auch aus anderen Isolationsmaterialien bestehen. Selbstverständlich
kann ein Transistor mit einer nur kleinen Emitterausdehnung auch dadurch gebildet werden, wenn die Fremdstoff-Diffu- a
sionsvorgänge in ihrer Reihenfolge so vertauscht werden, daß nach der Bildung des Diffusionsbereiches 6 erst der Diffusionsbereich
4 hergestellt wird.
Die Fig. 2a bis 2i zeigen schematisch eine andere Ausführungsform des erfindungsgemäßen Verfahrens, wobei die einzelnen
Verfahrensschritte zur Erzeugung eines seitlich orientierten Transistors gezeigt sind. Ein" seitlich orientierter
Transistor erhält einen in seinen Abmessungen sehr kleinen Basisbereich durch Anwendung einer sogenannten Doppel-Diffusionsschicht,
die eine Fremdstoff-Diffusionsschicht eines bestimmten Laitungstyps und eine Fremdstoff-Diffusionsschicht
des diesem gegenüber entgegengesetzten Leitungstyps aufweist. Diese Technik zeichnet sich dadurch aus, daß die Fremdstoff-Diffusion
gewöhnlich in einer Atmosphäre unter Ausschluß von Sauerstoff stattfindet. Zuerst wird, wie in Fig. 2a gezeigt,
eine im weiteren kurz als "EP-Schicht" bezeichnete epitaxiale Schicht 11 auf einem Substrat 10 hergestellt, wobei die EP-Schicht
vom entgegengesetzten Leitfähigkeitstyp als das Sub-
fNAL INSPECTED
9flQfi97 /flftKÖ
strat ist. Wie in Fig. 2b gezeigt, wird ein Isolationsfilm,
z.B. ein Nitrit-Film (Si3N4) 12 auf der EP-Schicht gebildet, der eine nach der Foto-Ätztechnik hergestellte Maskenöffnung 12a für die Fremdstoff-Diffusion benutzt. Als Ätzflüssigkeit wird in diesem Fall z.B. Phosphorsäure benutzt. Wie in Fig. 2c gezeigt, wird anschließend ein Fremdstoff-Diffusionsbereich gebildet, der die EP-Schicht 11 durchdringt und damit das Substrat 10 erreicht und vom gleichen Leitfähigkeitstyp ist wie If das Substrat. Wie in Fig. 2d gezeigt, wird als nächstes eine Maskenöffnung 12b an einem vom Diffusionsbereich 13 entfernten Ort gebildet. Ein Isolationsfilm, z.B. ein Oxyd-Film 14, der gegenüber dem Nitrite-Film 12 unterschiedliche Eigenschaften aufweist, wird auf dem Nitrit-Film 12 und in den Maskenöffnungen 12a und 12b unter Verwendung eines chemischen Ablagerungsverfahrens, gewöhnlich ein chemisches Aufdampfverfahren, hergestellt, wonach Diffusions-Masken 15a und 15b
nach einer in der Fig. 2e gezeigten Foto-Ätztechnik hergestellt werden. In diesem Fall werden als Ätzflüssigkeit Chemikalien, wie Fluorsäure, benutzt, mit denen nur der Oxyd-Film H aufgelöst wird. Bei dieser Behandlung wird der zuvor, gebildete Nitrit-Film 12 als Maske beibehalten, so wie diese ist. Selbst wenn die Maskenöffnung 15a des Oxyd-Films I4 mehr oder weniger abweicht, ergeben sich dadurch keine Schwierigkeiten, da der Nitrit-Film 12 teilweise freigelegt wird. Auf diese Weise wird die Bildung von Fremdstoff-Diffusionsbereichen mit vorbestimmter Genauigkeit möglich. Wie in Fig. 2f
gezeigt, werden durch die Maskenöffnungen 15a und 15b Fremd-
z.B. ein Nitrit-Film (Si3N4) 12 auf der EP-Schicht gebildet, der eine nach der Foto-Ätztechnik hergestellte Maskenöffnung 12a für die Fremdstoff-Diffusion benutzt. Als Ätzflüssigkeit wird in diesem Fall z.B. Phosphorsäure benutzt. Wie in Fig. 2c gezeigt, wird anschließend ein Fremdstoff-Diffusionsbereich gebildet, der die EP-Schicht 11 durchdringt und damit das Substrat 10 erreicht und vom gleichen Leitfähigkeitstyp ist wie If das Substrat. Wie in Fig. 2d gezeigt, wird als nächstes eine Maskenöffnung 12b an einem vom Diffusionsbereich 13 entfernten Ort gebildet. Ein Isolationsfilm, z.B. ein Oxyd-Film 14, der gegenüber dem Nitrite-Film 12 unterschiedliche Eigenschaften aufweist, wird auf dem Nitrit-Film 12 und in den Maskenöffnungen 12a und 12b unter Verwendung eines chemischen Ablagerungsverfahrens, gewöhnlich ein chemisches Aufdampfverfahren, hergestellt, wonach Diffusions-Masken 15a und 15b
nach einer in der Fig. 2e gezeigten Foto-Ätztechnik hergestellt werden. In diesem Fall werden als Ätzflüssigkeit Chemikalien, wie Fluorsäure, benutzt, mit denen nur der Oxyd-Film H aufgelöst wird. Bei dieser Behandlung wird der zuvor, gebildete Nitrit-Film 12 als Maske beibehalten, so wie diese ist. Selbst wenn die Maskenöffnung 15a des Oxyd-Films I4 mehr oder weniger abweicht, ergeben sich dadurch keine Schwierigkeiten, da der Nitrit-Film 12 teilweise freigelegt wird. Auf diese Weise wird die Bildung von Fremdstoff-Diffusionsbereichen mit vorbestimmter Genauigkeit möglich. Wie in Fig. 2f
gezeigt, werden durch die Maskenöffnungen 15a und 15b Fremd-
209827/0880
stoffe umgekehrten Leitfähigkeitstyps zu dem des Substrates
eindiffundiert, um einen Emitterbereich 17 und einen Kollektorbereich
16 jeweils hochkonzentrierter Fremdstoff~Diffusionsteile
au bilden. Durch die Selbstausrichtung der Diffusion
wird ein Basisbereich 15a hochgenau gebildet, wobei der
bereits früher gebildete Nitrit-Film 12 als Maske wirkt. Anschließend werden, wie in Fig. 2g gezeigt, die Nitrit- und
Oxyd-Filme abgezogen und entfernt. Wie in Fig. 2h gezeigt, wird ein sauberer Oxyd-Film 18 zur Stabilisierung und zum
Schutz des Bauelementes auf dem Substrat und den Diffusionsbereichen erneut gebildet und Maskenöffnungen 18a, 18b und
18c in dem Oxyd-Film 18 mit PIiIfe der Foto-Ätztechnik gebildet,
um Anschlußelektroden aufzunehmen. Wie in Fig. 2i gezeigt, werden schließlich diese Anschlußelektroden 19a, 19b
und 19c für den Emitter, die Basis und den Kollektor durch Verdampfung eines Metalles, z.B. Aluminium, hergestellt, so
daß ein farbiger seitlich orientierter Transistor entsteht.
Bei diesem Ausführungsbeispiel der Erfindung wird die Halbleiter-Anordnung dadurch gebildet, daß eine Fremdstoff-Diffusion
in dem Substrat durch eine aus einem ersten Isolationsfilm gebildete Maske hindurch vorgenommen wird, ein zweiter
gegenüber dem ersten unterschiedlicher Isolationsfilm anschließend
auf dieser Maske gebildet wird, geeignete Maskenöffnungen vorgesehen werden und danach eine Fremdstoff-Diffusion
oder aber Elektroden-Anordnung vorgenommen v/ird.
209827/0850
Wie beschrieben, hat der nach dem erfindungsgemäßen Verfahren
hergestellte, seitlich orientierte Transistor eine bei Benutzung der gleichen Maske durch Doppel-Diffusion gebildete
Ausdehnung des Basisbereiches 13a. Auf diese Weise kann die Ausdehnung des Basisbereiches 13a sehr genau gesteuert werden.
Außerdem kann die mit dem Basisbereich 13 verbundene Elektrode leicht herausgeführt werden.
W Die Fig. 3a bis 3i geben ein weiteres Ausführungsbeispiel
des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiter-Anordnung
an. Zuerst wird ein Silizium-Substrat 21, wie in Fig. 3a gezeigt, erstellt, das einen spezifischen Widerstand
von 1ilcm hat und P-leitend ist. Wie in Fig. 3b gezeigt,
wird anschließend eine Fremdstoff-Diffusionsschicht 22, die N-leitend ist, durch Fremdstoff-Diffusion von Phosphor
in die Oberfläche des Substrats gebildet. Außerdem wird, wie in Fig. 3c gezeigt, eine EP-Schicht 23, die ebenfalls N-lei-
m tend ist, auf der .Diffusionsschicht 22 nach einer bekannten
epitaxialen Zuwachs-Technik gebildet. Wie in Fig. 3d gezeigt, wird auf der EP-Schicht 23 ein Oxyd-Film 24 gebildet. Anschließend
wird, wie in Fig. 3e gezeigt, eine Maskenöffnung 25 in-dem Oxyd-Film 24 mit Hilfe der Foto-Ätztechnik für die
Fremdstoff-Diffusion hergestellt und eine Fremdstoff-Diffusion von P-leitendem Bor durchgeführt, um einen Basisbereich 26 zu
bilden. Anschließend wird, wie in Fig. 3f gezeigt, ein gegen- ■
über dem Oxyd-Film 24 unterschiedliche Eigenschaften aufweisender
Isolationsfilm, z.B. ein durch ein chemisches Aufdampf-
209827/0850
verfahren gebildeter Oxyd-Film 27 in der Maskenöffnung 25 und auf dein Oxyd-Film 24 gebildet. Wie in Fig. 3g gezeigt,
wird eine Maskenöffnung 27a zur Bildung des Emitterbereiches mit Hilfe der Foto-Ätztechnik in dem Oxyd-Film 27 hergestellt
und K-leitende Fremdstoffe zur Bildung des Emitterbereiches
eindiffundiert. Danach wird, wie in Fig. 3h gezeigt, eine Maskenöffnung
27b zur Herausführung der Basis-Elektrode und eine Maskenöffnung 24a zur Herausführung der Kollektor-Elektrode j
gebildet. Schließlich werden, wie in Fig. 3i gezeigt, die Elektroden 29a, 29b und 29c zur Herausführung der Anschlüsse
für den Emitter, die Basis und den Kollektor durch Aufdampfung von Metall, z.B. Aluminium, hergestellt, so daß ein in
einer gewöhnlichen, integrierten Halbleiterschaltung zu benutzender Transistor entsteht.
Die Fremdstoff-Diffusionsschicht .22 dient zur Herabsetzung
des Kollektorwiderstandes und sie wird daher nicht nur durch die Fremdstoff-Diffusion, sondern auch durch ein Verfahren,
wie das EP-Wachstum gebildet.
Zur Bildung der in Fig. 3h gezeigten Maskenöffnung 27b für den Elektrodenanschluß der Basis wird als Ätzflüssigkeit
Fluorsäure benutzt. Dabei ist es allgemein bekannt, daß die Ä'tzgerjchv/indigkeit für den Oxyd-Film 24, der durch Wärmeoxydation
gebildet ist, etwa 7 A pro Sekunde beträgt, während die des anderen Oxyd-Films 27 etwa bei 100 A liegt. Daher wird
der Oxyd-Film 24 wegen dieser Ätz-Geschwindigkeit kaum geätzt,
- η - 215412Q
selbst wenn der andere Oxyd-Pilm 27 bereits entfernt ist. Daher
kann selbst bei einem Einbringen der Basiselektrode 29b in die Öffnung 27b sie mit dem Kollektorbereich 23 nicht in
Berührung kommen. Durch Benutzung zweier Maskenarten, die unterschiedliche Ätzgeschwindigkeiten aufweisen, können die
Elektroden sehr genau angebracht werden. Es ist daher nicht notwendig, zuvor Markierungen für die Bereiche der Masken
und zur Anordnung dieser Masken vorzusehen, so daß der von dem jeweiligen Bauelement benötigte Platz klein gehalten wird.
Obwohl in Verbindung mit den vorstehend beschriebenen Ausführungsformen zwei verschiedene Arten von Masken Ätzverfahren
mit unterschiedlichen Ätzflüssigkeiten ausgesetzt wurden, bzw. zwei Maskensorten mit unterschiedlicher Ätzgeschwindigkeit
und gleicher Ätzflüssigkeit benutzt v/erden, können selbstverständlich jede der beiden Möglichkeiten in Verbin-
^ dung mit jedem der Ausführungsbeispiele benutzt v/erden. Außer-ψ
dem wird, selbst wenn die beiden unterschiedlichen Masken sich nur in ihrer Dicke unterscheiden und die Dicke der ersten Maske
ausreichend größer ist als die der zweiten Maske und die Dicke der zweiten Maske kleiner als die Diffusionstiefe ist,
die erste Maske selbst dann kaum verkleinert wird, wenn die zweite Maske bereits vollständig geätzt ist. Auf diese Weise
wird ein ähnlicher Zustand wie bei dem dritten Ausführungsbeispiel der Erfindung erreicht.
/Π850
Die der Erfindung zugrundeliegende Aufgabe wird daher
gelöst, wenn sich die zwei unterschiedlichen Maskensorten in ihrem Material unterscheiden, z.B. SiOp, Si^N,, sich in
ihren Bestandteilen unterscheiden, z.B. einmal ein thermischer
Oxydations-Film und einmal ein durch ein chemisches Aufdampfverfahren gebildeter Oxydations-Film, benutzt wird,
oder aber sie sich in ihrer Dicke unterscheiden. Das erfindungsgemäße Verfahren ist jedoch nicht auf zwei Maskensorten
beschränkt, vielmehr können auch mehrere Masken benutzt werden.
Wie vorstehend im einzelnen beschrieben, wird nach dem erfindungsgemäßen Verfahren eine Fremdstoff-Diffusion durch
eine Diffusionsmaske aus einem Isolationsfilm durchgeführt
und zusätzlich die Diffusionsmaske zur Bildung einer weiteren Maske auf der zuerst erwähnten Maske oder aber in einer Maskenöffnung
eines Isolationsfilmes benutzt, der hinsichtlich seiner Eigenschaften sich von dem zuerst erwähnten Isolations- ^
film unterscheidet, wodurch hochgenaue Fremdstoff-Diffusionsbereiche
oder aber Elektroden-Anordnungen erzielt werden. Das erfindungsgemäße Verfahren eignet sich daher besonders zur
Herstellung solcher Halbleiter-Anordnungen, die eine hohe Schaltgeschwindigkeit, große Kurzschlußfestigkeit und ausgezeichnete
elektrische Eigenschaften aufweisen.
Patentansprüche
209827/0850
Claims (2)
- Patentansprüche.JVerfahren zur Herstellung von Halbleiter-Anordnungen, bei dem ein Halbleitersubstrat erstellt, eine erste Isolationsschicht auf diesem Substrat erzeugt, Ausnehmungen in der ersten Isolationsschicht zum Freilegen der Substratober-™ fläche gebildet und Fremdstoffe eines ersten Leitfähigkeitstyps durch die so freigelegte Oberfläche in das Substrat eindiffundiert werden, dadurch gekennze ich net, daß die erste Isolationsschicht (3, 12, 24) geätzt wird, wobei ein Teil (z.B. 3b) zurückbleibt, wodurch die Substratfläche (1) mit Ausnahme des vom zurückgebliebenen Teil der Isolationsschicht bedeckten Teils freigelegt wird, daß eine gegenüber der ersten unterschiedliche Eigenschaften aufweisende zweite Isolationsschicht (5, 14, 27) auf mindestens dem freigelegten Teil des Substrats gebildet wird, daß Ausnehmungen (5a, 15a, b, 27a, b) in der zweiten Isolationsschicht derart gebildet werden, daß ein Teil der Substratoberfläche, in den die Fremdstoffe des ersten Leitfähigkeitstyps eindiffundiert wurden, freigelegt werden und daß Fremdstoffe eines zweiten, gegenüber dem ersten umgekehrten Leitfähigkeitstyps durch die zuvor freigelegte Oberfläche in das Substrat eindiffundiert werden.2098 2 7/0850
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Isolationsschichten (3, 5; 12, 14; 24, 27) SiOp- und Si-,N.-Filme verwendet werden.3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Isolationsschichten (3i 5; 12, 14; 24, 27) ein Si^N.-Film und ein Halbleiter-Polykristall-Film verwendet werden.4. Verfahren nach Anspruch 1, dadurch gekennzeichn e t, daß als Isolationsschichten (3, 5; 12, 14·; 24, 27) ein SiOp-FiIm und ein Harbleiter-Polykristall-Film verwendet werden.5. Verfahren nach Anspruch 1, dadurch gekennze ichn e t, daß für beide Isolationsschichten (3, 5; 12, 14; 24, 27) SiOp-Filme verwendet werden, daß der zuerst gebildete SiOp-FiIm durch ein chemisches Ablagerungsverfahren " durch Ausnutzung einer Zersetzung von Silanen unter Wärmeeinwirkung und der zuletzt gebildete SiO2-FiIm durch Oxydation infolge Wärme in einer oxydierenden Atmosphäre bei 800 bis 1200° C hergestellt werden.6. Verfahren nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Ausnehmungen dba, b; 27a, b) in der zweiten Isolationsschicht (14, ?7) KO fjebildf.'t werden, daß ein Teil der Oberfläche dor eruLf;n IfjolationiüJuhic.ht (1?f 24) freigelegt wird,BADy. Ij -J .s ? 7 / Ü 8 5 07. Verfahren nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennze ichnet, daß die zweite Isolationsschicht (5) nur auf den freigelegten Oberflächenteilen des Substrats (1) gebildet wird, die durch die Ausnehmungen (3a) der ersten Isolationsschicht (3) freigelegt wurden.8. Verfahren nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die zweite Isolationsschicht (27) auf der durch die Ausnehmungen (25) der ersten Isolationsschicht (24) freigelegten Oberfläche des Substrats (1) und auf der Oberfläche der zurückgebliebenen Teile der ersten Isolationsschicht gebildet wird.2 (J 9 6 J 7 ■' (I850
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45095083A JPS4929785B1 (de) | 1970-10-30 | 1970-10-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2154120A1 true DE2154120A1 (de) | 1972-06-29 |
Family
ID=14128035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712154120 Pending DE2154120A1 (de) | 1970-10-30 | 1971-10-29 | Verfahren zur Herstellung von Halbleiter-Anordnungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3850708A (de) |
JP (1) | JPS4929785B1 (de) |
DE (1) | DE2154120A1 (de) |
NL (1) | NL7114918A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0060761A1 (de) * | 1981-03-13 | 1982-09-22 | Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. | Lateraler bipolarer Transistor auf Isolator und Verfahren zu seiner Herstellung |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3912558A (en) * | 1974-05-03 | 1975-10-14 | Fairchild Camera Instr Co | Method of MOS circuit fabrication |
US3967988A (en) * | 1974-08-05 | 1976-07-06 | Motorola, Inc. | Diffusion guarded metal-oxide-silicon field effect transistors |
GB2158639B (en) * | 1984-05-12 | 1988-02-10 | Ferranti Plc | Fabricating semiconductor devices |
US4589002A (en) * | 1984-07-18 | 1986-05-13 | Rca Corporation | Diode structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3326729A (en) * | 1963-08-20 | 1967-06-20 | Hughes Aircraft Co | Epitaxial method for the production of microcircuit components |
US3342650A (en) * | 1964-02-10 | 1967-09-19 | Hitachi Ltd | Method of making semiconductor devices by double masking |
GB1150834A (en) * | 1966-10-05 | 1969-05-07 | Rca Corp | Method of fabricating semiconductor devices |
US3544399A (en) * | 1966-10-26 | 1970-12-01 | Hughes Aircraft Co | Insulated gate field-effect transistor (igfet) with semiconductor gate electrode |
US3537921A (en) * | 1967-02-28 | 1970-11-03 | Motorola Inc | Selective hydrofluoric acid etching and subsequent processing |
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
US3576478A (en) * | 1969-07-22 | 1971-04-27 | Philco Ford Corp | Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode |
-
1970
- 1970-10-30 JP JP45095083A patent/JPS4929785B1/ja active Pending
-
1971
- 1971-10-29 DE DE19712154120 patent/DE2154120A1/de active Pending
- 1971-10-29 NL NL7114918A patent/NL7114918A/xx unknown
- 1971-10-29 US US00193854A patent/US3850708A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0060761A1 (de) * | 1981-03-13 | 1982-09-22 | Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. | Lateraler bipolarer Transistor auf Isolator und Verfahren zu seiner Herstellung |
Also Published As
Publication number | Publication date |
---|---|
JPS4929785B1 (de) | 1974-08-07 |
NL7114918A (de) | 1972-05-03 |
US3850708A (en) | 1974-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2623009C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2618445C2 (de) | Verfahren zum Herstellen eines bipolaren Transistors | |
DE2916364C2 (de) | ||
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE2229457B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE1514915C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang | |
DE2517690A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE1514018A1 (de) | Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen | |
DE1803028A1 (de) | Feldeffekttransistor und Verfahren zum Herstellen des Transistors | |
DE2654979A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE2616857A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE2033419A1 (de) | Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren | |
DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE2855823A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
DE2154120A1 (de) | Verfahren zur Herstellung von Halbleiter-Anordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHN | Withdrawal |